JP2001258148A - 過電圧保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＩＣ化が容易であり且つ素子耐圧を高めるた
めの設計変更を要することなく従来よりも高い過電圧に
対してまで負荷を保護する。 【解決手段】 電源線２４とグランド線２５との間の電
源電圧ＶＢがツェナーダイオード３１のツェナー電圧Ｖ
Z1未満の場合には、ＭＯＳトランジスタ２６、２７がオ
ンして機器制御回路２３に電源電圧ＶＢが印加される。
電源電圧ＶＢがツェナー電圧ＶZ1以上の過電圧になる
と、ＭＯＳトランジスタ２６、２７がオフする。ＭＯＳ
トランジスタ２６と２７の耐圧および抵抗２８と２９の
抵抗値はそれぞれ等しく設定され、オフ状態のＭＯＳト
ランジスタ２６、２７は電源電圧ＶＢを均等に分担する
ので、過電圧保護回路２２は前記耐圧の２倍の過電圧ま
で機器制御回路２３を保護できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高電直流電源線と
低電位直流電源線との間に接続される負荷を、これら両
直流電源線間に生じる過電圧から保護する過電圧保護回
路に関する。

【０００２】

【発明が解決しようとする課題】負荷例えばＩＣ化され
た回路に対して外部電源から高電位直流電源線と低電位
直流電源線とを介して電圧を供給する場合、電源電圧変
動により生ずる過大な電圧や前記直流電源線に誘導され
る過大なサージ電圧から回路を保護するために、過電圧
保護回路が設けられる場合がある。

【０００３】図２は、従来から採用されている過電圧保
護回路の一例を示している。過電圧から保護すべき回路
（以下、被保護回路と称す）が含まれるＩＣ１の電源端
子には、高電位直流電源線２と低電位直流電源線３とを
介して電源電圧ＶＢが供給され、その電源端子間には図
示極性のパワーツェナーダイオード４が接続されてい
る。

【０００４】このパワーツェナーダイオード４のツェナ
ー電圧は、被保護回路に対する保護設定電圧値に等しく
設定されており、ＩＣ１の電源端子間にこの保護設定電
圧値を超える電圧（過電圧）が印加されると、パワーツ
ェナーダイオード４が定電圧動作を行ってＩＣ１の電源
端子間電圧を保護設定電圧値に制限する。

【０００５】しかし、定電圧動作を行っているパワーツ
ェナーダイオード４には大きな電流が流れるため、この
パワーツェナーダイオード４を前記ＩＣ１内に作り込む
ことは、チップ面積の増大やチップの発熱などの理由に
より難しい。従って、ＩＣ１に対してパワーツェナーダ
イオード４を外付けしなければならず、その部品コスト
や実装コストが高くなっていた。また、パワーツェナー
ダイオード４はその部品寸法が大きいので、回路全体を
小型化する上での障害となっていた。

【０００６】そこで、特に低コスト化や小型化の要請が
強い場合には、上記過電圧保護回路に替えて図３に示す
ようなＩＣ化に適した過電圧保護回路が採用されてい
る。この図３において、過電圧保護回路５は、電源端子
間に接続されて過電圧を検出する過電圧検出回路６、被
保護回路７とグランドとの間に接続されたＭＯＳトラン
ジスタ８、および過電圧検出回路６により過電圧が検出
されている期間ＭＯＳトランジスタ８をオフ動作させる
制御回路９から構成されている。この過電圧保護回路５
は、被保護回路７とともにＩＣ１０内に作り込まれてい
る。この過電圧保護回路５によれば、電源端子間に過電
圧が印加されている間ＭＯＳトランジスタ８がオフとな
るので、被保護回路７が過電圧から保護される。

【０００７】この場合、過電圧保護回路５が保護し得る
過電圧の最大値は、ＭＯＳトランジスタ８の耐圧により
決定されるので、ＭＯＳトランジスタ８を高耐圧化する
ことによりＩＣ１０の耐電圧特性を向上させることがで
きる。しかしながら、ＭＯＳトランジスタ８を高耐圧化
するにはＩＣ１０の設計変更（例えば素子構造や製造工
程の変更）が必要となり、そのために多大な手間とコス
トを要していた。

【０００８】本発明は、上記事情に鑑みてなされたもの
で、その目的は、ＩＣ化が容易であり且つ素子耐圧を高
めるための設計変更を要することなく従来よりも高い電
圧に対して負荷を保護できる過電圧保護回路を提供する
ことにある。

【０００９】

【課題を解決するための手段】上記した目的を達成する
ために請求項１に記載した手段を採用できる。この手段
によれば、高電位直流電源線と低電位直流電源線との間
の電圧（以下、電源電圧と称す）が所定電圧未満の場合
には、高電位直流電源線と負荷との間に接続された第１
のトランジスタおよび低電位直流電源線と負荷との間に
接続された第２のトランジスタが共にオンするので、こ
れら直流電源線から負荷に対して電源電圧が供給され
る。

【００１０】これに対し、電源電圧が所定電圧以上（過
電圧）になると、過電圧検出回路が過電圧状態を検出す
る。この過電圧状態の検出中は、第１、第２の制御回路
がそれぞれ第１、第２のトランジスタをオフさせるの
で、負荷は高電位直流電源線および低電位直流電源線か
ら電気的に切り離され、過電圧から保護される。

【００１１】この保護動作中にあっては、第１および第
２のトランジスタはそれぞれ電源電圧を分担して持つの
で、負荷を保護できる最大の電源電圧（最大保護電圧）
は、第１および第２のトランジスタの各素子耐圧よりも
高くなる。従って、ＩＣ化に際して従来の製造工程をそ
のまま用いる場合であっても、その素子単体の耐圧を超
える過電圧に対してまで負荷を保護できるという優れた
効果を奏する。

【００１２】しかも、本過電圧保護回路は、パワーツェ
ナーダイオードを用いた過電圧保護回路などとは異な
り、過電圧状態においてその過電圧エネルギーを消費す
る回路を有していないので、ＩＣ化した場合のチップ面
積が小さくて済み、発熱も殆どない。こうしたことか
ら、特にＩＣ化に適した回路となっている。

【００１３】また、本手段は、第１および第２のトラン
ジスタを単に直列接続する構成とは異なり、それぞれを
高電位直流電源線と負荷との間および低電位直流電源線
と負荷との間に接続し、各直流電源線を基準電位として
第１および第２のトランジスタの制御端子を制御するの
で、第１および第２のトランジスタをオンオフ制御する
第１および第２の制御回路の構成が簡単となる。

【００１４】請求項２に記載した手段によれば、電源電
圧が所定電圧（ツェナー電圧）以上になるとツェナーダ
イオードに電流が流れ、第１および第２の検出抵抗に電
圧降下が生じる。第１および第２の制御回路は、それぞ
れこれら電圧降下に基づいて第１および第２のトランジ
スタをオフ動作させる。また、電源電圧が所定電圧未満
の場合には過電圧検出回路に電流が流れないので、その
分だけＩＣ化した場合の消費電力を低減することができ
る。

【００１５】請求項３に記載した手段によれば、第１お
よび第２のトランジスタがオフ動作している場合、第１
および第２のトランジスタが電源電圧を分担する割合
は、第１の補助抵抗および第２の補助抵抗により決定さ
れる。従って、第１および第２のトランジスタの素子耐
圧に応じて第１および第２の補助抵抗の値を設定するこ
とにより、前記最大保護電圧を第１および第２のトラン
ジスタの各素子耐圧の加算値にまで高めることができ
る。

【００１６】

【発明の実施の形態】以下、本発明の一実施形態につい
て図１を参照しながら説明する。図１は、車載電子機器
の制御用ＩＣに内蔵された過電圧保護回路の電気的構成
を示している。この図１において、ＩＣ２１には、例え
ばＳＯＩ（Silicon On Insulator）基板上に過電圧保護
回路２２と車載電子機器の制御回路である機器制御回路
２３（負荷に相当）とが作り込まれており、図示しない
車載バッテリーから当該ＩＣ２１の電源端子に対して電
源電圧ＶＢが供給されている。この機器制御回路２３
は、例えば５Ｖ直流電源の制御回路である。

【００１７】過電圧保護回路２２には、電源線２４（高
電位直流電源線に相当）とグランド線２５（低電位直流
電源線に相当）とを介して前記電源電圧ＶＢが与えられ
ている。これら電源線２４とグランド線２５との間に
は、Ｐチャネル型のＭＯＳトランジスタ２６（第１のト
ランジスタに相当）のソース・ドレイン間、機器制御回
路２３、Ｎチャネル型のＭＯＳトランジスタ２７（第２
のトランジスタに相当）のドレイン・ソース間が直列に
接続されている。ここで、ＭＯＳトランジスタ２６、２
７は、高耐圧（例えば６０Ｖ）の素子構造となってい
る。

【００１８】ＭＯＳトランジスタ２６、２７のドレイン
・ソース間には、それぞれ抵抗２８、２９（第１、第２
の補助抵抗に相当）が接続されている。これら抵抗２
８、２９は、ＭＯＳトランジスタ２６、２７がオフ状態
にある場合において当該ＭＯＳトランジスタ２６、２７
に印加される電源電圧ＶＢの分担比を決定するためのも
ので、抵抗２８の抵抗値と抵抗２９の抵抗値との比はＭ
ＯＳトランジスタ２６の耐圧とＭＯＳトランジスタ２７
の耐圧との比に等しくなるように設定されている。ＭＯ
Ｓトランジスタ２６、２７の耐圧が共に６０Ｖである本
実施形態においては、抵抗２７、２８の抵抗値は同じ値
に設定されている。なお、抵抗２８、２９の抵抗値は、
機器制御回路２３のインピーダンスよりも十分に大きい
値となるように設定されている。

【００１９】電源線２４とグランド線２５との間には、
抵抗３０（第１の検出抵抗に相当）、ツェナーダイオー
ド３１、抵抗３２（第２の検出抵抗に相当）の直列回路
からなる過電圧検出回路３３が接続されている。ここ
で、ツェナーダイオード３１は、抵抗３０側をカソード
とする複数のツェナーダイオード３１ａ、…、３１ｂを
直列接続した形態に構成されており、抵抗３０と３２の
抵抗値は同じ値に設定されている。

【００２０】また、ツェナーダイオード３１のツェナー
電圧ＶZ1（本発明でいう所定電圧に相当）は、機器制御
回路２３に印加可能な電源電圧ＶＢの最大値あるいはそ
れよりもやや低い電圧であって、しかもＭＯＳトランジ
スタ２６、２７の耐圧よりも低い電圧（例えば３０Ｖ）
に設定されている。

【００２１】ツェナーダイオード３１ａのカソードとＭ
ＯＳトランジスタ２６のゲートとの間には、電源線２４
を基準電位として動作するゲート制御回路３４（第１の
制御回路に相当）が接続されている。すなわち、ツェナ
ーダイオード３１ａのカソードは抵抗３５を介してＰＮ
Ｐ型のトランジスタ３６のベースに接続され、そのトラ
ンジスタ３６のエミッタおよびコレクタは、それぞれ電
源線２４およびＭＯＳトランジスタ２６のゲートに接続
されている。また、ＭＯＳトランジスタ２６のゲートは
ゲート保護用のツェナーダイオード３７のアノード・カ
ソード間を介して電源線２４に接続されるとともに、抵
抗３８を介してグランド線２５に接続されている。ここ
で、ツェナーダイオード３７のツェナー電圧ＶZ2は、Ｍ
ＯＳトランジスタ２６が十分にオンするために必要なゲ
ート・ソース間電圧（例えば８Ｖ）に設定されている。

【００２２】同様に、ツェナーダイオード３１ｂのアノ
ードとＭＯＳトランジスタ２７のゲートとの間には、グ
ランド線２５を基準電位として動作するゲート制御回路
３９（第２の制御回路に相当）が接続されている。すな
わち、ツェナーダイオード３１ｂのアノードは抵抗４０
を介してＮＰＮ型のトランジスタ４１のベースに接続さ
れ、そのトランジスタ４１のエミッタおよびコレクタ
は、それぞれグランド線２５およびＭＯＳトランジスタ
２７のゲートに接続されている。また、ＭＯＳトランジ
スタ２７のゲートはゲート保護用のツェナーダイオード
４２のカソード・アノード間を介してグランド線２５に
接続されるとともに、抵抗４３を介して電源線２４に接
続されている。ここで、ツェナーダイオード４２のツェ
ナー電圧ＶZ3は、ＭＯＳトランジスタ２７が十分にオン
するために必要なゲート・ソース間電圧（例えば８Ｖ）
に設定されている。

【００２３】次に、本実施形態の作用について説明す
る。まず、電源電圧ＶＢがツェナーダイオード３１のツ
ェナー電圧ＶZ1未満の場合には、ツェナーダイオード３
１に電流は流れず、抵抗３０、３２に電圧降下は生じな
い。このため、トランジスタ３６、４１にはベース電流
が流れず、これらトランジスタ３６、４１はオフしてい
る。そして、電源電圧ＶＢがツェナーダイオード３７、
４２のツェナー電圧ＶZ2、ＶZ3よりも高い場合には、Ｍ
ＯＳトランジスタ２６、２７のゲート・ソース間にそれ
ぞれツェナー電圧ＶZ2、ＶZ3が印加され、ＭＯＳトラン
ジスタ２６、２７は十分な（すなわち飽和領域におけ
る）オン状態となる。

【００２４】この状態においては、機器制御回路２３に
は、電源線２４、グランド線２５からそれぞれＭＯＳト
ランジスタ２６、２７を介してほぼ電源電圧ＶＢに等し
い電圧が印加されている。

【００２５】これに対し、車載バッテリーの電圧変動や
サージ電圧の誘導などにより、電源線２４とグランド線
２５との間の電源電圧ＶＢがツェナー電圧ＶZ1以上の電
圧（すなわち過電圧）になると、抵抗３０、３２を介し
てツェナーダイオード３１に電流が流れ、ツェナーダイ
オード３１は定電圧動作を行う。抵抗３０と３２の抵抗
値は等しいので、電源電圧ＶＢとツェナー電圧ＶZ1との
差電圧はこれら抵抗３０と３２に均等に印加され、その
電圧によりトランジスタ３６、４１にベース電流が流れ
てトランジスタ３６、４１はほぼ同時にオンする。な
お、過電圧に伴って抵抗３０と３２の両端電圧が上昇し
た場合には、その上昇した電圧を抵抗３５、４０が負担
することによりトランジスタ３６、４１が保護されるよ
うになっている。

【００２６】さて、トランジスタ３６、４１が十分にオ
ンすると、それぞれのコレクタ電流は抵抗３８、４３を
通して流れる。このとき、トランジスタ３６、４１のコ
レクタ・エミッタ間電圧（つまりＭＯＳトランジスタ２
６、２７のゲート・ソース間電圧）は飽和電圧（例えば
０．２Ｖ程度）となり、ＭＯＳトランジスタ２６、２７
はほぼ同時にオフ状態に移行する。

【００２７】上述したように、抵抗２８、２９の抵抗値
は機器制御回路２３のインピーダンスよりも十分に大き
い値に設定されているので、ＭＯＳトランジスタ２６、
２７のオフ状態において機器制御回路２３には殆ど電圧
が印加されず、機器制御回路２３は、実質的に電源線２
４およびグランド線２５から電気的に切り離された状態
となる。

【００２８】そして、ＭＯＳトランジスタ２６、２７の
耐圧が等しいことに基づいて抵抗２８、２９の抵抗値が
同じ値に設定されているので、ＭＯＳトランジスタ２
６、２７のオフ状態において、ＭＯＳトランジスタ２
６、２７は電源電圧ＶＢを均等に分担する。その結果、
電源電圧ＶＢがＭＯＳトランジスタ２６、２７の耐圧
（６０Ｖ）の２倍以下（１２０Ｖ以下）の過電圧である
限り、ＭＯＳトランジスタ２６、２７はオフ状態を維持
でき、過電圧が機器制御回路２３に印加されることを阻
止することができる。

【００２９】以上述べたように、過電圧保護回路２２
は、電源線２４と機器制御回路２３との間および機器制
御回路２３とグランド線２５との間にそれぞれＭＯＳト
ランジスタ２６およびＭＯＳトランジスタ２７が接続さ
れた回路構成を備えている。そして、電源電圧ＶＢがツ
ェナー電圧ＶZ1未満の場合にあってはＭＯＳトランジス
タ２６、２７がオンして機器制御回路２３に電源電圧Ｖ
Ｂが供給され、電源電圧ＶＢがツェナー電圧ＶZ1以上の
過電圧となった場合にあってはＭＯＳトランジスタ２
６、２７がオフして機器制御回路２３が実質的に電源線
２４およびグランド線２５から切り離される。これによ
り、機器制御回路２３は電源電圧ＶＢの過電圧から保護
される。

【００３０】この過電圧保護回路２２は、図２に示した
従来構成の過電圧保護回路とは異なり、過電圧のエネル
ギーを消費する回路を含んでいないので、ＩＣ化した場
合のチップ面積が小さくて済み、過電圧の発生に起因す
る発熱も殆どない。つまり、過電圧保護回路２２はＩＣ
化に適した回路構成となっている。そして、ＩＣ化する
ことにより過電圧保護のための外付け部品を除くことが
できるので、回路全体の小型化、低コスト化が図られ
る。

【００３１】過電圧保護回路２２によれば、従来から用
いられていた製造工程をそのまま用いてＩＣ２１を製造
する場合であっても、その素子耐圧（６０Ｖ）を超える
過電圧に対してまで機器制御回路２３を保護できるよう
になる。その結果、素子耐圧を上げるための設計変更
（素子構造の変更や製造工程の変更）が不要となり、Ｉ
Ｃ２１内に過電圧保護回路２２を作り込む際に要するコ
ストを低く抑えることができる。

【００３２】また、本実施形態ではＭＯＳトランジスタ
２６と２７の耐圧および抵抗２８と２９の抵抗値はそれ
ぞれ等しく設定されており、ＭＯＳトランジスタ２６、
２７のオフ状態においてＭＯＳトランジスタ２６、２７
は電源電圧ＶＢを均等に分担する。従って、過電圧保護
回路２２は、ＭＯＳトランジスタ２６、２７の耐圧の２
倍の過電圧まで機器制御回路２３を保護することができ
る。

【００３３】さらに、電源線２４側に接続されるＭＯＳ
トランジスタ２６にはＰチャネル型を採用し、グランド
線２５側に接続されるＭＯＳトランジスタ２７にはＮチ
ャネル型を採用しているので、それぞれ電源線２４、グ
ランド線２５を基準電位としてＭＯＳトランジスタ２
６、２７のゲート電圧を制御することができ、例えばＮ
チャネル型のＭＯＳトランジスタを２段直列に接続する
場合に比べ、ゲート制御回路３４、３９の回路構成が簡
単となる。

【００３４】また、電源電圧ＶＢがツェナー電圧ＶZ1未
満の場合には過電圧検出回路３３に電流が流れないの
で、その分だけＩＣ化した場合の消費電力を低減するこ
とができる。

【００３５】なお、本発明は上記し且つ図面に示す実施
形態に限定されるものではなく、例えば以下のように変
形または拡張が可能である。過電圧検出回路は、例えば
電源電圧ＶＢを分圧する分圧回路と、その分圧回路によ
り分圧された電圧と所定電圧とを比較する比較回路（コ
ンパレータなど）とを備えて過電圧を検出するように構
成しても良い。第１および第２のトランジスタはＭＯＳ
トランジスタに限られず、例えばバイポーラトランジス
タ、ＩＧＢＴであっても良い。

【００３６】ＭＯＳトランジスタ２６、２７の耐圧は互
いに等しくなくても良い。抵抗２８の抵抗値と抵抗２９
の抵抗値との比を、ＭＯＳトランジスタ２６の耐圧とＭ
ＯＳトランジスタ２７の耐圧との比に等しくなるように
設定した場合、ＭＯＳトランジスタ２６と２７の各耐圧
を加算した電圧値までの過電圧に対して機器制御回路２
３を保護することができる。

【００３７】ＭＯＳトランジスタ２６、２７のドレイン
・ソース間に接続された抵抗２８、２９は、ＭＯＳトラ
ンジスタ２６、２７のオフ状態において、ＭＯＳトラン
ジスタ２６、２７が電源電圧ＶＢを十分に均等に分担す
るために設けたものである。従って、過電圧保護回路２
２は、抵抗２８、２９を除いても保護動作可能であり、
上述したように素子耐圧を超える過電圧に対してまで機
器制御回路２３を保護できる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示す過電圧保護回路の電
気的構成図

【図２】従来技術を示す図１相当図

【図３】過電圧保護回路の概略的な電気的構成図

【符号の説明】

２２は過電圧保護回路、２３は機器制御回路（負荷）、
２４は電源線（高電位直流電源線）、２５はグランド線
（低電位直流電源線）、２６はＭＯＳトランジスタ（第
１のトランジスタ）、２７はＭＯＳトランジスタ（第２
のトランジスタ）、２８は抵抗（第１の補助抵抗）、２
９は抵抗（第２の補助抵抗）、３０は抵抗（第１の検出
抵抗）、３１、３１ａ、…、３１ｂはツェナーダイオー
ド、３２は抵抗（第２の検出抵抗）、３３は過電圧検出
回路、３４はゲート制御回路（第１の制御回路）、３９
はゲート制御回路（第２の制御回路）である。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 高電位直流電源線と低電位直流電源線と
   の間に接続される負荷を、これら高電位直流電源線と低
   電位直流電源線との間に生じる過電圧から保護する過電
   圧保護回路において、 制御端子を有するとともに前記高電位直流電源線と前記
   負荷との間に接続され、前記高電位直流電源線を基準電
   位として前記制御端子が制御されることによりオンオフ
   動作する第１のトランジスタと、 制御端子を有するとともに前記低電位直流電源線と前記
   負荷との間に接続され、前記低電位直流電源線を基準電
   位として前記制御端子が制御されることによりオンオフ
   動作する第２のトランジスタと、 前記高電位直流電源線と前記低電位直流電源線との間の
   電圧が所定電圧以上となる過電圧状態を検出する過電圧
   検出回路と、 この過電圧検出回路が前記過電圧状態を検出している
   間、前記第１のトランジスタをオフ動作させるように制
   御する第１の制御回路と、 前記過電圧検出回路が前記過電圧状態を検出している
   間、前記第２のトランジスタをオフ動作させるように制
   御する第２の制御回路とを備えて構成されていることを
   特徴とする過電圧保護回路。
2. 【請求項２】 前記過電圧検出回路は、前記高電位直流
   電源線と前記低電位直流電源線との間に第１の検出抵抗
   と前記所定電圧に等しいツェナー電圧を有するツェナー
   ダイオードと第２の検出抵抗とが直列接続された構成を
   備え、 前記第１の制御回路は、前記第１の検出抵抗の両端電圧
   に基づいて前記第１のトランジスタをオフ動作させ、 前記第２の制御回路は、前記第２の検出抵抗の両端電圧
   に基づいて前記第２のトランジスタをオフ動作させるこ
   とを特徴とする請求項１記載の過電圧保護回路。
3. 【請求項３】 前記第１および第２のトランジスタに対
   してそれぞれ並列に、前記第１および第２のトランジス
   タがオフ動作している場合におけるそれぞれの電圧分担
   割合を決定するための第１の補助抵抗および第２の補助
   抵抗を接続したことを特徴とする請求項１または２記載
   の過電圧保護回路。