JP3966016B2

JP3966016B2 - クランプ回路

Info

Publication number: JP3966016B2
Application number: JP2002050008A
Authority: JP
Inventors: 真一野田; 秀昭石原; 彰鈴木
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-02-26
Filing date: 2002-02-26
Publication date: 2007-08-29
Anticipated expiration: 2022-02-26
Also published as: JP2003258581A; US6737905B1; US20040080352A1

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置として構成され当該半導体集積回路装置の信号入力端子に入力される電圧をクランプするクランプ回路に関する。
【０００２】
【発明が解決しようとする課題】
近年、大規模半導体集積回路装置（ＬＳＩ）について、その動作速度をより速めるとともにチップ面積をより縮小化することを目的として製造工程の微細化が進んでいる。この微細化に伴って、例えばＭＯＳデバイスの場合ゲート酸化膜の膜厚が薄くなるため、十分な素子寿命を確保するためにゲート印加電圧を低電圧化するとともに、素子の破壊を防止するために過大な電圧が印加されないように保護する必要が生じる。
【０００３】
前者に対しては、降圧回路を用いた電源電圧の低電圧化が有効であり、主としてＬＳＩの内部ロジック回路に用いられている。後者に対しては、外部信号入力端子と内部回路との間に設けられたバッファ回路またはインターフェース回路にクランプ回路を付加したり、ＬＳＩの外部にクランプ回路を付加することが有効である。
【０００４】
このクランプ回路に係る従来構成について、自動車のＥＣＵ(Electronic Control Unit)に用いられる回路構成を例に図２を参照しながら説明する。この図２において、制御基板１には、バッテリ電圧ＶＢを入力して制御用の電源電圧ＶDD（５Ｖ±５％）を出力する電源ＩＣ２、センサ信号や通信信号などを入力し種々の制御を実行する制御ＩＣ３、および制御ＩＣ３の外部に設けられたクランプ回路４が搭載されている。
【０００５】
コネクタ５の端子５ｃから入力されるセンサ信号および端子５ｄから入力される通信信号は、それぞれ抵抗Ｒ１、Ｒ２を介して制御ＩＣ３内部のバッファ回路６、７に入力される。制御ＩＣ３の外部において、端子５ｃ、５ｄとグランド線８との間には上記クランプ回路４を構成するツェナー電圧５．３ＶのツェナーダイオードＤ１、Ｄ２が接続されている。
【０００６】
また、制御ＩＣ３の内部において、バッファ回路６、７の各入力端子とグランド線８との間にはそれぞれダイオードＤ３、Ｄ４が接続され、バッファ回路６、７の各入力端子と制御電源線９との間にはそれぞれダイオードＤ５、Ｄ６が接続されている。これらダイオードＤ３〜Ｄ６により制御ＩＣ３内部のクランプ回路１０が構成されている。
【０００７】
この構成では、バッファ回路６、７の入力電圧は入力信号のレベルによらず５．３Ｖ以下、−ＶＦ（約−０．５Ｖ）以上に制限される。従って、バッファ回路６、７をはじめとする制御ＩＣ３の内部回路には、高電位側が５Ｖ＋１０％（＝５．５Ｖ）、低電位側が−１０％（＝−０．５Ｖ）の耐圧を持つＭＯＳデバイスの製造工程（低耐圧デバイス工程）を採用できる。しかし、制御ＩＣ３が多数の信号を入力する場合には、各信号ごとにツェナーダイオードが必要となり、制御基板１の面積が増大するとともにコストが上昇するという問題がある。
【０００８】
これに対し、ツェナーダイオードＤ１、Ｄ２を除いた場合、入力信号の高電位側の制限電圧は、電源電圧ＶDDの電圧変動（５Ｖ±５％）を考慮すると５．２５Ｖ＋ＶＦ（約６Ｖ弱）となる。このため、バッファ回路６、７には上述した低耐圧デバイス工程を採用することができず、例えば６Ｖの耐圧を持つＭＯＳデバイスの製造工程（高耐圧デバイス工程）を採用する必要が生じ、工程追加によるコストの増大や動作速度の低下などの問題が生じてしまう。また、図２に示すクランプ回路４、１０は、温度変化によるクランプ電圧の変動が比較的大きいという特性を有している。
【０００９】
本発明は上記事情に鑑みてなされたもので、その目的は、半導体集積回路装置の内部に設けられ、信号入力端子に印加される電圧を所定電圧にクランプ可能であって、そのクランプ電圧の温度変動が小さいクランプ回路を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載した手段によれば、入力電圧検出回路は、半導体集積回路装置の信号入力端子に入力される電圧（端子電圧）を第１のトランジスタによりレベルシフトし第１の抵抗回路を介して検出電圧を出力し、基準電圧生成回路は、第２の電源線の電圧を第２のトランジスタによりレベルシフトし第２の抵抗回路を介して基準電圧を出力する。比較回路は、これら検出電圧と基準電圧とを比較し、信号入力端子と引込電圧を持つノードとの間に接続されたスイッチ回路は、その比較結果であるクランプ動作指令信号に基づいてオンオフ動作を行う。この場合、検出電圧と基準電圧との相対関係において、検出電圧は端子電圧に相当し、基準電圧は端子電圧に対するクランプ電圧に相当する。
【００１１】
例えば高電位側のクランプ動作の場合、検出電圧（端子電圧）が基準電圧（クランプ電圧）以下の時にはスイッチ回路がオフ状態となり、端子電圧は半導体集積回路装置内に形成された内部回路にそのまま与えられる。一方、検出電圧（端子電圧）が基準電圧（クランプ電圧）を超えている時にはスイッチ回路がオン状態となり、端子電圧はクランプ電圧を超えない範囲内に設定されている引込電圧に近付く。そして、端子電圧がクランプ電圧以下になるとスイッチ回路がオフ状態に戻る。
【００１２】
これにより、過電圧の入力に対し端子電圧を所望するクランプ電圧にクランプできる。本手段によれば、半導体集積回路装置の外付け部品は、電流を制限するための抵抗等を除き不要となるので、半導体集積回路装置が搭載された基板の面積を縮小できるとともにコストを低減できる。
【００１３】
入力電圧検出回路と基準電圧生成回路は、それぞれ抵抗回路とレベルシフト用のトランジスタとが直列に接続された構成を備えており、両回路について抵抗回路の構成を適宜設定することにより、クランプ電圧を第２の電源電圧と異なる所望する値に設定することができる。
【００１４】
また、入力電圧検出回路と基準電圧生成回路は、ともに抵抗回路を有し且つ第１のトランジスタと第２のトランジスタが同一特性とされているので、比較回路に入力される検出電圧と基準電圧の温度特性はほぼ等しくなる。従って、例えば車両に搭載されるＥＣＵなど温度変動範囲が広い機器に適用した場合であっても、クランプ電圧が変動しにくいという効果が得られる。
さらに、第１および第２の抵抗回路は複数の抵抗性素子からなる分圧回路であって、検出電圧および基準電圧は各分圧回路の分圧点から取り出されるので、この分圧比を適宜設定することによりクランプ電圧を任意に設定可能となる。
【００１５】
請求項２に記載した手段によれば、第１の抵抗回路の全抵抗値と第２の抵抗回路の全抵抗値が等しく設定されているので、温度変動に対する第１、第２の抵抗回路の抵抗値の変化が等しくなり、温度変動に対するクランプ電圧の変動が一層小さくなる。
【００１７】
請求項３に記載した手段によれば、第１の電源線と第１および第２の抵抗回路との間にそれぞれ介在する第３および第４のトランジスタは、イネーブル信号に応じてオンオフ状態が切り替えられるスイッチ回路として機能する。これにより、必要時においてのみ入力電圧検出回路と基準電圧生成回路に電流を供給するように制御でき、クランプ回路の消費電流を低減することができる。
【００１８】
請求項４に記載した手段によれば、第１の電源線と第１および第２の抵抗回路との間にそれぞれ介在する第３および第４のトランジスタは、同一特性であってそれぞれ入力電圧検出回路および基準電圧生成回路に相等しいバイアス電流を供給するので、両回路はよりバランスのとれた状態で動作し、クランプ電圧は温度変動による影響を受けにくくなる。
【００１９】
請求項５に記載した手段によれば、クランプ電圧を超える電圧の入力に対して端子電圧がクランプ電圧に固定されるので、Ａ／Ｄコンバータへの入力電圧はそのクランプ動作開始時の電圧のまま保持され、クランプ動作時においても妥当な変換結果が得られる。
【００２０】
【発明の実施の形態】
以下、本発明の一実施形態について図１を参照しながら説明する。
図１は、入力電圧に対する正負の過電圧保護機能を有する半導体集積回路装置の電気的構成を示している。この半導体集積回路装置１１（以下、ＩＣ１１と称す）は、車両の電子制御装置（ＥＣＵ）内の制御基板（図示せず）に搭載されている。
【００２１】
制御基板には電源ＩＣ（図示せず）も搭載されており、ＩＣ１１はこの電源ＩＣから電源端子１２、１３を介して電源電圧ＶDDの供給を受けて動作するようになっている。この電源電圧ＶDDは、例えば５Ｖ±５％の電圧精度を有している。各電源端子１２、１３は、ＩＣ１１の内部においてそれぞれ高電位側の電源線１４、低電位（ＧＮＤ）側の電源線１５に接続されている。
【００２２】
ＩＣ１１は、ＣＭＯＳプロセスにより製造されており、Ａ／Ｄコンバータ１６をはじめ図示しない各種のアナログ回路およびディジタル回路を備えている。また、寿命を考慮した上でのＩＣ１１の素子耐圧は、例えば高電位側が５．５Ｖ、低電位側が−０．５Ｖとなっているため、入力端子１７（信号入力端子に相当）に上記素子耐圧を超える電圧が印加されることがないように、低電位側をクランプするクランプ回路１８と高電位側をクランプするクランプ回路１９とを備えている。
【００２３】
Ａ／Ｄコンバータ１６は、入力端子１７から入力された０．０Ｖから５．０Ｖの電圧範囲内の電圧に対し、所定の分解能によりＡ／Ｄ変換を実行するようになっている。図１においては１チャンネルのみを示しているが、実際のＩＣでは複数の入力端子、複数チャンネルを持つＡ／Ｄコンバータおよびマルチプレクサが設けられており、それに伴って各入力端子ごとにクランプ回路１８、１９が設けられている。また、上記制御基板においてＩＣ１１の各入力端子への信号経路には、電流制限用の抵抗Ｒａが設けられている。
【００２４】
クランプ回路１８は、入力電圧検出回路２０、基準電圧生成回路２１、コンパレータ２２（比較回路に相当）、および入力端子１７と電源線１５との間に接続されたＮチャネル型トランジスタＱ１１（スイッチ回路に相当）から構成されている。
【００２５】
このうち入力電圧検出回路２０は、第１の電源線１４と第２の電源線１５との間にＰチャネル型トランジスタＱ１２（第３のトランジスタに相当）のソース・ドレイン間、抵抗Ｒ１１とＲ１２との直列抵抗回路２３（第１の抵抗回路に相当）およびＰチャネル型トランジスタＱ１３（第１のトランジスタに相当）のソース・ドレイン間が直列に接続された構成となっている。トランジスタＱ１２、Ｑ１３のゲートは、それぞれイネーブル信号線２４、入力端子１７に接続されている。
【００２６】
また、基準電圧生成回路２１は、入力電圧検出回路２０とほぼ同様の構成を備えている。すなわち、電源線１４と１５との間にＰチャネル型トランジスタＱ１４（第４のトランジスタに相当）のソース・ドレイン間、抵抗Ｒ１３とＲ１４との直列抵抗回路２５（第２の抵抗回路に相当）およびＰチャネル型トランジスタＱ１５（第２のトランジスタに相当）のソース・ドレイン間が直列に接続された構成となっている。トランジスタＱ１４、Ｑ１５のゲートは、それぞれイネーブル信号線２４、電源線１５に接続されている。
【００２７】
ここで、トランジスタＱ１２とＱ１４、トランジスタＱ１３とＱ１５は、それぞれ同一特性とされており、直列抵抗回路２３と２５の直列抵抗値は互いに等しく設定されている。
【００２８】
コンパレータ２２は、差動増幅回路２６と出力回路２７とから構成されている。差動増幅回路２６において、Ｐチャネル型トランジスタＱ１６とＱ１７は差動入力トランジスタであって、反転入力端子に相当するトランジスタＱ１６のゲートは、分圧回路である直列抵抗回路２３の分圧ノードに接続され、非反転入力端子に相当するトランジスタＱ１７のゲートは、分圧回路である直列抵抗回路２５の分圧ノードに接続されている。
【００２９】
これらトランジスタＱ１６、Ｑ１７と電源線１４との間にはトランジスタＱ１８が接続され、トランジスタＱ１６、Ｑ１７と電源線１５との間には、トランジスタＱ１９、Ｑ２０からなる能動負荷回路が接続されている。トランジスタＱ１７とＱ２０との共通接続点が、差動増幅回路２６の出力ノードｎ１である。なお、トランジスタＱ１８のゲートは、バイアス電圧ＶBIAS1を有するバイアス線２８に接続されている。
【００３０】
出力回路２７は、電源線１４と１５との間に出力ノードｎ２を挟んでＰチャネル型トランジスタＱ２１とＮチャネル型トランジスタＱ２２とが直列に接続された構成となっている。上記差動増幅回路２４の出力ノードｎ１は、トランジスタＱ２２のゲートに接続され、さらにトランジスタＱ２３と位相補償用のコンデンサＣ１１とを介して出力回路２２の出力ノードｎ２に接続されている。また、出力ノードｎ２は、上述したトランジスタＱ１１のゲートに接続されている。
【００３１】
一方、クランプ回路１９も上述したクランプ回路１８と同様の回路構成を備えており、入力電圧検出回路２９、基準電圧生成回路３０、コンパレータ３１（比較回路に相当）、および入力端子１７と電源線１４との間に接続されたＰチャネル型トランジスタＱ２４（スイッチ回路に相当）から構成されている。
【００３２】
ただし、上述したクランプ回路１８は低電位側をクランプするために電源線１５を基準電源線として構成されているのに対し、クランプ回路１９は高電位側をクランプするために電源線１４を基準電源線として構成されている点を異にする。すなわち、クランプ回路１９においては、電源線１５が第１の電源線に相当し、電源線１４が第２の電源線に相当する。従って、クランプ回路１９は、上述したクランプ回路１８において電源線１４と１５とを入れ替えた接続にするとともに、各トランジスタの導電型を入れ替えた構成となっている。
【００３３】
ここで、クランプ回路１９におけるトランジスタＱ２４〜Ｑ３６、抵抗Ｒ１５〜Ｒ１８、コンデンサＣ１２、ノードｎ３、ｎ４は、それぞれクランプ回路１８におけるトランジスタＱ１１〜Ｑ２３、抵抗Ｒ１１〜Ｒ１４、コンデンサＣ１１、ノードｎ１、ｎ２に相当する。また、抵抗Ｒ１５とＲ１６との直列抵抗回路３２、抵抗Ｒ１７とＲ１８との直列抵抗回路３４、差動増幅回路３５、出力回路３６、イネーブル信号線３３、バイアス線３７は、それぞれクランプ回路１８における直列抵抗回路２３、直列抵抗回路２５、差動増幅回路２６、出力回路２７、イネーブル信号線２４、バイアス線２８に相当する。
【００３４】
次に、入力端子１７に対する過電圧保護動作について説明する。
まず、低電位側をクランプするクランプ回路１８の動作について説明する。イネーブル信号線２４により与えられるイネーブル信号ＳEN1は、通常動作時においてＬレベル（０Ｖ）となり、トランジスタＱ１２とＱ１４は線形領域でオン状態となる。一方、ＩＣ１１が低消費電力モードに設定されている場合には、イネーブル信号ＳEN1はＨレベル（ＶDD）となり、トランジスタＱ１２とＱ１４はオフ状態となる。
【００３５】
イネーブル信号ＳEN1がＬレベルの場合、入力電圧検出回路２０から出力される検出電圧Ｖa1は、ソースフォロアの接続形態を持つトランジスタＱ１３によるレベルシフトと直列抵抗回路２３による分圧作用とによって決定される。入力端子１７の電圧をＶin、トランジスタＱ１２のドレイン・ソース間電圧（絶対値）をＶDS(Q12) 、トランジスタＱ１３のゲート・ソース間電圧（絶対値）をＶGS(Q13) とし、抵抗Ｒ１１、Ｒ１２の各抵抗値を符号と同じＲ１１、Ｒ１２で表せば、検出電圧Ｖa1は次の（１）式で示す値となる。

【００３６】
一方、基準電圧生成回路２１から出力される基準電圧Ｖr1も、ソースフォロアの接続形態を持つトランジスタＱ１５によるレベルシフトと直列抵抗回路２５による分圧作用とによって決定される。トランジスタＱ１４のドレイン・ソース間電圧（絶対値）をＶDS(Q14)、トランジスタＱ１５のゲート・ソース間電圧（絶対値）をＶGS(Q15) とし、抵抗Ｒ１３、Ｒ１４の各抵抗値を符号と同じＲ１３、Ｒ１４で表せば、基準電圧Ｖr1は次の（２）式で示す値となる。

【００３７】
上述したようにトランジスタＱ１２とＱ１４、トランジスタＱ１３とＱ１５はそれぞれ同一特性とされているので、次の（３）式と（４）式も成立する。
ＶDS(Q12) ＝ＶDS(Q14) ＝ＶDS …（３）
ＶGS(Q13) ＝ＶGS(Q15) ＝ＶGS …（４）
【００３８】
また、直列抵抗回路２３と２５の直列抵抗値が等しく設定されているので、特に端子電圧Ｖinが０Ｖ付近である場合、入力電圧検出回路２０に流れる電流と基準電圧生成回路２１に流れる電流とはほぼ等しくなり、上記（３）式と（４）式に示す関係はより厳密に成立する。
【００３９】
コンパレータ２２は検出電圧Ｖa1と基準電圧Ｖr1とを比較する。コンパレータ２２の出力が反転する時の端子電圧Ｖinすなわちクランプ電圧ＶCL1 は、（３）式、（４）式およびＲ１１＋Ｒ１２＝Ｒ１３＋Ｒ１４に示す関係の下で、Ｖa1＝Ｖr1から端子電圧Ｖinを求めることにより、次の（５）式のように導出される。
ＶCL1 ＝（Ｒ１１−Ｒ１３）／Ｒ１１×（ＶDD−ＶDS−ＶGS） …（５）
【００４０】
本実施形態では、低電位側の素子耐圧が−０．５Ｖで、Ａ／Ｄコンバータ１６が０．０Ｖ以上の端子電圧Ｖinを変換電圧範囲としているため、Ｒ１１＜Ｒ１３としてクランプ電圧ＶCL1 を例えば−０．２５Ｖに設定している。そして、端子電圧Ｖinがこのクランプ電圧ＶCL1 よりも低下すると、トランジスタＱ２２がオフしてノードｎ２の電圧が上昇し、トランジスタＱ１１がオフからオンに反転する。ノードｎ２の電圧は、本発明でいうクランプ動作指令信号に相当する。
【００４１】
この時、電源線１５からトランジスタＱ１１、入力端子１７、抵抗Ｒａの経路で電流が流れ、端子電圧Ｖinは０Ｖに向かって上昇する。端子電圧Ｖinがクランプ電圧ＶCL1 以上になるとトランジスタＱ１１は再びオフになる。その結果、ＩＣ１１の外部からクランプ電圧ＶCL1 を（低電位方向に）超える電圧が入力されても、端子電圧Ｖinはクランプ電圧ＶCL1 にクランプされる。
【００４２】
ところで、入力電圧検出回路２０と基準電圧生成回路２１とは、ともにスイッチ回路として機能するトランジスタ（Ｑ１２、Ｑ１４）と、抵抗回路（Ｒ１１とＲ１２、Ｒ１３とＲ１４）と、レベルシフトを行うトランジスタ（Ｑ１３、Ｑ１５）とが直列に接続された回路構成を有するとともに、それぞれに流れる電流がほぼ等しいので、検出電圧Ｖa1と基準電圧Ｖr1の温度特性はほぼ等しくなる。従って、ＩＣ１１の温度が変動しても、クランプ電圧ＶCL1 の変動が非常に小さくなる。
【００４３】
以上、クランプ回路１８の動作について説明したが、高電位側をクランプするクランプ回路１９も同様の動作となる。すなわち、入力電圧検出回路２９から出力される検出電圧Ｖa2、基準電圧生成回路３０から出力される基準電圧Ｖr2は、それぞれ次の（６）式、（７）式となる。
【００４４】

【００４５】
トランジスタＱ２５とＱ２７、トランジスタＱ２６とＱ２８はそれぞれ同一特性とされているので、次の（８）式と（９）式も成立する。
ＶDS(Q25) ＝ＶDS(Q27) ＝ＶDS …（８）
ＶGS(Q26) ＝ＶGS(Q28) ＝ＶGS …（９）
【００４６】
クランプ電圧ＶCL2 は、（８）式、（９）式およびＲ１５＋Ｒ１６＝Ｒ１７＋Ｒ１８に示す関係の下でＶa2＝Ｖr2から端子電圧Ｖinを求めることにより、次の（１０）式のように導出される。
ＶCL2 ＝ＶDD＋（Ｒ１７−Ｒ１５）／Ｒ１５×（ＶDD−ＶDS−ＶGS）…（１０）
【００４７】
本実施形態では、高電位側の素子耐圧が５．５Ｖで、Ａ／Ｄコンバータ１６が５．０Ｖ以下の端子電圧Ｖinを変換電圧範囲としているため、Ｒ１７＞Ｒ１５としてクランプ電圧ＶCL2 を例えば５．２５Ｖに設定している。そして、端子電圧Ｖinがこのクランプ電圧ＶCL2 よりも上昇すると、トランジスタＱ３５がオフしてノードｎ４の電圧が低下し、トランジスタＱ２４がオフからオンに反転する。ノードｎ４の電圧は、本発明でいうクランプ動作指令信号に相当する。
【００４８】
この時、抵抗Ｒａ、入力端子１７、トランジスタＱ２４、電源線１４の経路で電流が流れ、端子電圧Ｖinは５Ｖに向かって下降する。端子電圧Ｖinがクランプ電圧ＶCL2 以下になるとトランジスタＱ３５は再びオフになる。その結果、ＩＣ１１の外部からクランプ電圧ＶCL2 を（高電位方向に）超える電圧が入力されても、端子電圧Ｖinはクランプ電圧ＶCL2 にクランプされる。また、ＩＣ１１の温度が変動しても、クランプ電圧ＶCL2 の変動が非常に小さくなる。
【００４９】
以上説明したように、本実施形態によればＩＣ１１にクランプ回路１８、１９を設けたので、Ａ／Ｄコンバータ１６への入力端子１７にクランプ電圧ＶCL1 、ＶCL2を超える電圧が入力された場合に、その端子電圧Ｖinをクランプ電圧ＶCL1、ＶCL2 にクランプすることができる。このクランプ電圧ＶCL1 、ＶCL2 は、Ａ／Ｄコンバータ１６の変換電圧範囲外であって且つ素子耐圧以内の値に設定されているので、入力電圧に対し精度の低下を招くことなくＡ／Ｄ変換が行われるとともに、ＩＣ１１を過電圧から保護できる。
【００５０】
車両に搭載されたＥＣＵは他のＥＣＵとの間で通信を行うが、この通信線の電位は電源電圧ＶDDに対し１Ｖ程度上昇したり、グランド電位に対し１Ｖ程度低下する場合がある。ＩＣ１１は、外来のサージ電圧のみならず、こうした通信線の電圧に対しても保護される。
【００５１】
クランプ回路１８、１９はＩＣ１１内に構成されるので、外付け部品は電流を制限するための抵抗Ｒａだけとなり、ＩＣ１１が搭載された制御基板の面積を縮小できるとともにコストを低減できる。特に、多くの入力端子を備えたＩＣに対してはより大きな縮小効果、低減効果が得られる。
【００５２】
また、入力電圧検出回路２０、２９を設けて端子電圧Ｖinをレベルシフトした検出電圧Ｖa1、Ｖa2を得るとともに、それと同様の回路構成を持つ基準電圧生成回路２１、３０を設けて基準電圧Ｖr1、Ｖr2を得るように構成したので、電源電圧ＶDDの範囲を超える０Ｖ以下または５Ｖ以上のクランプ電圧ＶCL1 、ＶCL2 を設定できる。そして、直列抵抗回路２３、２５、３２、３４の分圧比を適宜設定することにより、所望するクランプ電圧ＶCL1 、ＶCL2 を設定できる。
【００５３】
さらに、入力電圧検出回路２０、２９と基準電圧生成回路２１、３０は、互いに同一特性のトランジスタを用いて構成され、回路電流がほぼ等しくなるように設定されているので、検出電圧Ｖa1と基準電圧Ｖr1の温度特性および検出電圧Ｖa2と基準電圧Ｖr2の温度特性はそれぞれ等しくなる。従って、温度変動範囲が広い車両用ＥＣＵに適用した場合であっても、クランプ電圧ＶCL1 、ＶCL2 の変動が非常に小さくなる。
【００５４】
入力電圧検出回路２０、２９および基準電圧生成回路２１、３０には、電流を遮断するためのトランジスタＱ１２、Ｑ２５およびトランジスタＱ１４、Ｑ２７が設けられているので、イネーブル信号ＳEN1 、ＳEN2 により制御すれば必要時においてのみ電流を供給することができ、クランプ回路１８、１９の消費電流を低減することができる。
【００５５】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
トランジスタＱ１２とＱ１４、トランジスタＱ２５とＱ２７をそれぞれ同一特性としたが、上記実施形態においてこれらトランジスタＱ１２、Ｑ１４、Ｑ２５、Ｑ２７はスイッチ回路として動作するため、ドレイン・ソース間電圧が十分に低くなれば必ずしも同一特性とする必要はない。
【００５６】
トランジスタＱ１２、Ｑ２５、トランジスタＱ１４、Ｑ２７にバイアス電圧を与え、これらトランジスタＱ１２、Ｑ２５、１４、Ｑ２７を定電流動作させても良い。この場合、入力電圧検出回路２０、２９と基準電圧生成回路２１、３０とに等しい電流を流すことにより、両回路はバランスのとれた状態で動作し、クランプ電圧ＶCL1 、ＶCL2 は温度変動による影響を受けにくくなる。
【００５７】
入力電圧検出回路２０、２９、基準電圧生成回路２１、３０は、トランジスタＱ１２、Ｑ２５、トランジスタＱ１４、Ｑ２７を除いた構成としても良い。この構成であっても、消費電流の低減化を除き、上述した実施形態と同様の作用および効果を得ることができる。
【００５８】
直列抵抗回路２３、２５、３２、３４は、３つ以上の抵抗の直列回路としても良い。抵抗は、拡散抵抗やポリシリコン層抵抗などを用いると良い。また、抵抗に替えて線形領域にバイアスされたＭＯＳトランジスタを用いても良い。
【００５９】
クランプ回路１８と１９の何れか一方を備えた構成としても良い。
クランプ動作１８、１９により保護する入力端子は、アナログ入力端子に限られずディジタル汎用ポートなど種々の信号入力端子であっても良い。
ＩＣ１１は、バイポーラプロセスにより製造されるものでも良い。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すクランプ回路を備えたＩＣの電気的構成図
【図２】従来技術を示すＥＣＵの電気的構成図
【符号の説明】
１１はＩＣ（半導体集積回路装置）、１４，１５は電源線、１６はＡ／Ｄコンバータ、１７は入力端子（信号入力端子）、１８、１９はクランプ回路、２０、２９は入力電圧検出回路、２１、３０は基準電圧生成回路、２２、３１はコンパレータ（比較回路）、２３、３２は直列抵抗回路（第１の抵抗回路、分圧回路）、２５、３４は直列抵抗回路（第２の抵抗回路、分圧回路）、Ｑ１１、Ｑ２４はトランジスタ（スイッチ回路）、Ｑ１２、Ｑ２５はトランジスタ（第３のトランジスタ）、Ｑ１３、Ｑ２６はトランジスタ（第１のトランジスタ）、Ｑ１４、Ｑ２７はトランジスタ（第４のトランジスタ）、Ｑ１５、Ｑ２８はトランジスタ（第２のトランジスタ）、Ｒ１１〜Ｒ１８は抵抗（抵抗性素子）である。

Claims

半導体集積回路装置として構成され当該半導体集積回路装置の信号入力端子に入力される電圧をクランプするクランプ回路において、
第１の電源線と第２の電源線との間に、第１の抵抗回路とソースフォロアまたはエミッタフォロアの接続形態を持つ第１のトランジスタとが直列に接続され、前記第１のトランジスタの制御端子に前記信号入力端子の電圧が与えられ、前記第１の抵抗回路から検出電圧が取り出される入力電圧検出回路と、
前記第１の電源線と前記第２の電源線との間に第２の抵抗回路とソースフォロアまたはエミッタフォロアの接続形態を持ち前記第１のトランジスタと同一特性を有する第２のトランジスタとが直列に接続され、前記第２のトランジスタの制御端子に前記第２の電源線の電圧が与えられ、前記第２の抵抗回路から基準電圧が取り出される基準電圧生成回路と、
前記検出電圧と前記基準電圧とを比較し前記検出電圧が前記基準電圧を超えている時にクランプ動作指令信号を出力する比較回路と、
前記信号入力端子と所定の引込電圧を持つ電源線との間に接続され、前記比較回路からクランプ動作指令信号が出力されていることを条件としてオン動作するスイッチ回路とを備え、
前記第１および第２の抵抗回路は、それぞれ複数の抵抗性素子からなる分圧回路であって、前記検出電圧および前記基準電圧は各分圧回路の分圧点から取り出されるように構成されていることを特徴とするクランプ回路。
前記第１の抵抗回路の全抵抗値と前記第２の抵抗回路の全抵抗値が等しく設定されていることを特徴とする請求項１記載のクランプ回路。
前記第１の電源線と前記第１および第２の抵抗回路との間にそれぞれ第３および第４のトランジスタが介在し、これら第３および第４のトランジスタは、イネーブル信号に応じてオン状態とオフ状態とに切り替えられるように構成されていることを特徴とする請求項１または２記載のクランプ回路。
前記第１の電源線と前記第１および第２の抵抗回路との間にそれぞれ同一特性を有する第３および第４のトランジスタが介在し、これら第３および第４のトランジスタは相等しいバイアス電流を出力するように構成されていることを特徴とする請求項１または２記載のクランプ回路。
前記信号入力端子は、前記半導体集積回路装置内に設けられたＡ／Ｄコンバータへのアナログ信号入力端子であることを特徴とする請求項１ないし４の何れかに記載のクランプ回路。