JP2930030B2 - 入力保護回路を有する電荷転送装置およびその製造方法 - Google Patents
入力保護回路を有する電荷転送装置およびその製造方法Info
- Publication number
- JP2930030B2 JP2930030B2 JP25273396A JP25273396A JP2930030B2 JP 2930030 B2 JP2930030 B2 JP 2930030B2 JP 25273396 A JP25273396 A JP 25273396A JP 25273396 A JP25273396 A JP 25273396A JP 2930030 B2 JP2930030 B2 JP 2930030B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- input protection
- protection circuit
- transfer electrode
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims 1
- 239000002356 single layer Substances 0.000 description 17
- 239000002184 metal Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000009825 accumulation Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、固定的な電荷を蓄
積する絶縁手段と電荷転送電極を備え、電荷転送電極下
の絶縁手段に固定的な電荷を蓄積することにより電荷転
送電極下に所望の深さの電位井戸を生成する構成の電荷
転送装置であって、外部から加わる静電気等から装置を
保護するための入力保護回路を有する電荷転送装置およ
びその製造方法に関する。
積する絶縁手段と電荷転送電極を備え、電荷転送電極下
の絶縁手段に固定的な電荷を蓄積することにより電荷転
送電極下に所望の深さの電位井戸を生成する構成の電荷
転送装置であって、外部から加わる静電気等から装置を
保護するための入力保護回路を有する電荷転送装置およ
びその製造方法に関する。
【０００２】
【従来の技術】近年、微細加工技術の進歩に伴い、単層
の導電性電極材料を用いてこれをエッチング加工するこ
とで０．２〜０．３μｍの電荷転送電極間距離を有する
単層電極構造の電荷転送装置が形成可能となった。単層
電極構造の電荷転送装置は、電荷転送電極間の重なり部
分がないことから、層間容量が小さく電荷転送電極間の
絶縁の問題が無いという利点をもつ。又、層間膜を形成
するために電荷転送電極を酸化する必要がないため、電
荷転送電極材料として多結晶シリコンの他にメタル膜や
そのシリサイド膜を用いることができ、電荷転送電極の
低抵抗化が図れるという利点もある。
の導電性電極材料を用いてこれをエッチング加工するこ
とで０．２〜０．３μｍの電荷転送電極間距離を有する
単層電極構造の電荷転送装置が形成可能となった。単層
電極構造の電荷転送装置は、電荷転送電極間の重なり部
分がないことから、層間容量が小さく電荷転送電極間の
絶縁の問題が無いという利点をもつ。又、層間膜を形成
するために電荷転送電極を酸化する必要がないため、電
荷転送電極材料として多結晶シリコンの他にメタル膜や
そのシリサイド膜を用いることができ、電荷転送電極の
低抵抗化が図れるという利点もある。
【０００３】図３は、上述したような埋込みチャネル単
層電極二相駆動構造の電荷転送装置の各製造工程におけ
る断面図を、工程順に示したものである。先ず、ｐ型半
導体基板１内に電荷蓄積領域となる反対導電型のｎ型半
導体領域２を形成する。その後、熱酸化を施すことによ
って、ｎ型半導体領域２の表面に酸化膜３を形成する
（図３（ａ））。
層電極二相駆動構造の電荷転送装置の各製造工程におけ
る断面図を、工程順に示したものである。先ず、ｐ型半
導体基板１内に電荷蓄積領域となる反対導電型のｎ型半
導体領域２を形成する。その後、熱酸化を施すことによ
って、ｎ型半導体領域２の表面に酸化膜３を形成する
（図３（ａ））。
【０００４】次に、フォトリソグラフィ法により形成し
たフォトレジスト膜１０をマスクにして、ｎ型半導体領
域２にｐ型の不純物（例えば、ボロン）をイオン注入法
にて導入し、電荷障壁領域となるｎ- 型半導体領域６を
形成する（図３（ｂ））。
たフォトレジスト膜１０をマスクにして、ｎ型半導体領
域２にｐ型の不純物（例えば、ボロン）をイオン注入法
にて導入し、電荷障壁領域となるｎ- 型半導体領域６を
形成する（図３（ｂ））。
【０００５】続いて、上記の酸化膜３上にＬＰＣＶＤ法
にて、多結晶シリコン７からなる電荷転送電極を形成す
る（図３（ｃ））。
にて、多結晶シリコン７からなる電荷転送電極を形成す
る（図３（ｃ））。
【０００６】次いで、フォトリソグラフィ法およびドラ
イエッチング法にて多結晶シリコン７を分離し、第１，
第２，第３，第４の電荷転送電極７Ａ，７Ｂ，７Ｃ，７
Ｄを形成する（図３（ｄ））。
イエッチング法にて多結晶シリコン７を分離し、第１，
第２，第３，第４の電荷転送電極７Ａ，７Ｂ，７Ｃ，７
Ｄを形成する（図３（ｄ））。
【０００７】その後、周知の技術により、層間絶縁膜８
を介して互いに隣接する電荷転送電極７Ａ，７Ｂと７
Ｃ，７Ｄを一組として、一つ置きに金属配線９にて接続
することにより、単層電極二相駆動電荷転送装置が得ら
れる（図３（ｅ））。
を介して互いに隣接する電荷転送電極７Ａ，７Ｂと７
Ｃ，７Ｄを一組として、一つ置きに金属配線９にて接続
することにより、単層電極二相駆動電荷転送装置が得ら
れる（図３（ｅ））。
【０００８】しかしながら、図３に示した単層電極二相
駆動構造の電荷転送装置では、電荷転送電極となる多結
晶シリコン７と電荷障壁領域となるｎ- 型半導体領域６
とはそれぞれ別の工程で形成され、自己整合的に形成さ
れない。その結果、フォトリソグラフィ工程での位置合
わせ精度が十分でないときは、電荷転送電極７Ｂ，７Ｄ
と電位障壁領域となるｎ- 型半導体領域６との間に位置
ずれが発生し、電荷転送電極の端の部位に電位障壁や電
位井戸ができ、円滑な電荷転送の妨げとなることがあ
る。
駆動構造の電荷転送装置では、電荷転送電極となる多結
晶シリコン７と電荷障壁領域となるｎ- 型半導体領域６
とはそれぞれ別の工程で形成され、自己整合的に形成さ
れない。その結果、フォトリソグラフィ工程での位置合
わせ精度が十分でないときは、電荷転送電極７Ｂ，７Ｄ
と電位障壁領域となるｎ- 型半導体領域６との間に位置
ずれが発生し、電荷転送電極の端の部位に電位障壁や電
位井戸ができ、円滑な電荷転送の妨げとなることがあ
る。
【０００９】上述の非自己整合的製造方法による電荷転
送装置における問題点を克服した、自己整合構造の単層
電極二相駆動電荷転送装置が、新たに提案された。図４
は、そのような自己整合構造で単層電極二相駆動の電荷
転送装置の断面を、製造工程毎に順に示す図である。図
４を参照して、先ず、不純物濃度が例えば１×１０15ｃ
ｍ-3のｐ型半導体基板１内に、例えば不純物濃度が１×
１０17ｃｍ-3で基板表面からの深さが０．５μｍ程度の
ｎ型半導体領域２を形成する。次に、熱酸化を施して、
ｎ型半導体領域２の表面に、例えば厚さ２０ｎｍの第１
酸化膜３を形成する。次いで、その第１酸化膜３の上
に、ＬＰＣＶＤ法により例えば厚さ２０ｎｍの窒化膜４
を成長させる。更に、例えば厚さ４０ｎｍの第２酸化膜
５を順次、形成する（図４（Ａ））。
送装置における問題点を克服した、自己整合構造の単層
電極二相駆動電荷転送装置が、新たに提案された。図４
は、そのような自己整合構造で単層電極二相駆動の電荷
転送装置の断面を、製造工程毎に順に示す図である。図
４を参照して、先ず、不純物濃度が例えば１×１０15ｃ
ｍ-3のｐ型半導体基板１内に、例えば不純物濃度が１×
１０17ｃｍ-3で基板表面からの深さが０．５μｍ程度の
ｎ型半導体領域２を形成する。次に、熱酸化を施して、
ｎ型半導体領域２の表面に、例えば厚さ２０ｎｍの第１
酸化膜３を形成する。次いで、その第１酸化膜３の上
に、ＬＰＣＶＤ法により例えば厚さ２０ｎｍの窒化膜４
を成長させる。更に、例えば厚さ４０ｎｍの第２酸化膜
５を順次、形成する（図４（Ａ））。
【００１０】このあと、例えば０．２μｍ程度の厚さの
多結晶シリコン層７を形成し（図４（ｂ））、これをエ
ッチング加工して、電極間距離が０．２〜０．３μｍの
単層電極構造の電荷転送電極７Ａ，７Ｂ，７Ｃ，７Ｄを
形成する（図４（ｃ））。
多結晶シリコン層７を形成し（図４（ｂ））、これをエ
ッチング加工して、電極間距離が０．２〜０．３μｍの
単層電極構造の電荷転送電極７Ａ，７Ｂ，７Ｃ，７Ｄを
形成する（図４（ｃ））。
【００１１】続いて、周知の技術により、層間絶縁膜８
を介して各電荷転送電極７Ａ，７Ｂ，７Ｃ，７Ｄをそれ
ぞれ金属配線９に接続する。そして、ｎ型半導体領域２
を接地することにより蓄積状態にし、隣り合う一対の電
荷転送電極対中の一方の電荷転送電極７Ｂ，７Ｄに正の
比較的高い電圧ＶH （例えば上述した絶縁膜構成の場
合、３０Ｖ程度）を印加することで、ｎ型半導体領域２
から電荷転送電極７Ｂ，７Ｄへ向けて第１酸化膜３中を
電子をトンネルリングさせ、第１酸化膜３と窒化膜４と
の界面に存在するトラップ準位に電子１１を捕獲させる
（図４（ｄ））。その電子の捕獲量は、電荷転送電極に
印加されるパルス電圧の波高値および印加時間で制御す
ることができるので、電位井戸の深さを電荷が蓄積され
ない状態に比べて所望の量だけシフトさせることができ
る。
を介して各電荷転送電極７Ａ，７Ｂ，７Ｃ，７Ｄをそれ
ぞれ金属配線９に接続する。そして、ｎ型半導体領域２
を接地することにより蓄積状態にし、隣り合う一対の電
荷転送電極対中の一方の電荷転送電極７Ｂ，７Ｄに正の
比較的高い電圧ＶH （例えば上述した絶縁膜構成の場
合、３０Ｖ程度）を印加することで、ｎ型半導体領域２
から電荷転送電極７Ｂ，７Ｄへ向けて第１酸化膜３中を
電子をトンネルリングさせ、第１酸化膜３と窒化膜４と
の界面に存在するトラップ準位に電子１１を捕獲させる
（図４（ｄ））。その電子の捕獲量は、電荷転送電極に
印加されるパルス電圧の波高値および印加時間で制御す
ることができるので、電位井戸の深さを電荷が蓄積され
ない状態に比べて所望の量だけシフトさせることができ
る。
【００１２】最後に、隣り合う一対の電荷転送電極７
Ａ，７Ｂを一組としまた電極７Ｃ，７Ｄを一組として、
互いに１８０度位相の異なるパルスを入力することによ
り、二相駆動単層電極構造の電荷転送装置が得られる
（図４（ｅ））。
Ａ，７Ｂを一組としまた電極７Ｃ，７Ｄを一組として、
互いに１８０度位相の異なるパルスを入力することによ
り、二相駆動単層電極構造の電荷転送装置が得られる
（図４（ｅ））。
【００１３】上述した自己整合構造で埋込みチャネル単
層電極二相駆動構造の電荷転送装置（図４参照）は、隣
り合う一対の電荷転送電極対中の一方の電荷転送電極７
Ｂ，７Ｄの下の第１酸化膜−窒化膜界面のトラップ準位
に固定的な電荷１１が蓄積されており、その固定的な電
荷が蓄積されている電荷転送電極７Ｂ，７Ｄ下が電位障
壁領域となる。従って、電荷転送電極とこれに自己整合
的に形成された電荷蓄積領域および電位障壁領域とを有
する、二相駆動単層電極構造の電荷転送電極が得られ
る。これにより、電荷転送電極端部における電位の突起
や電位のくぼみの発生が防止でき、円滑な電荷転送が可
能になる。
層電極二相駆動構造の電荷転送装置（図４参照）は、隣
り合う一対の電荷転送電極対中の一方の電荷転送電極７
Ｂ，７Ｄの下の第１酸化膜−窒化膜界面のトラップ準位
に固定的な電荷１１が蓄積されており、その固定的な電
荷が蓄積されている電荷転送電極７Ｂ，７Ｄ下が電位障
壁領域となる。従って、電荷転送電極とこれに自己整合
的に形成された電荷蓄積領域および電位障壁領域とを有
する、二相駆動単層電極構造の電荷転送電極が得られ
る。これにより、電荷転送電極端部における電位の突起
や電位のくぼみの発生が防止でき、円滑な電荷転送が可
能になる。
【００１４】次に、図５は、上述した埋込みチャネル単
層電極二相駆動構造の電荷転送装置に入力保護回路を設
けた電荷転送装置の、一例の構成を示す図である。図5
を参照して、先ず、ウエハ加工工程で、第１電荷転送電
極２８Ａ（図４の電荷転送電極７Ａに相当する）が、第
１クランプレベル（例えば、２０Ｖ程度）をもつ第１入
力保護回路２１Ａに金属配線で接続される。金属配線の
一端には、ボンディングパッド２２Ａが形成される。
層電極二相駆動構造の電荷転送装置に入力保護回路を設
けた電荷転送装置の、一例の構成を示す図である。図5
を参照して、先ず、ウエハ加工工程で、第１電荷転送電
極２８Ａ（図４の電荷転送電極７Ａに相当する）が、第
１クランプレベル（例えば、２０Ｖ程度）をもつ第１入
力保護回路２１Ａに金属配線で接続される。金属配線の
一端には、ボンディングパッド２２Ａが形成される。
【００１５】第２電荷転送電極２８Ｂ（図４の電荷転送
電極７Ｂに相当する）は、第１クランプレベルより大き
な第２クランプレベル（例えば、４０Ｖ程度）を有する
第２入力保護回路２１Ｂに、金属配線で接続される。金
属配線の一端には、ボンディングパッド２２Ｂが形成さ
れる。この第２電荷転送電極２８Ｂは、正の比較的高い
電圧ＶH （例えば上述した絶縁膜構成の場合、３０Ｖ程
度）を印加されて、ｎ型半導体領域から電荷転送電極下
の絶縁膜中に固定的な電荷を注入し蓄積させる電極であ
る。
電極７Ｂに相当する）は、第１クランプレベルより大き
な第２クランプレベル（例えば、４０Ｖ程度）を有する
第２入力保護回路２１Ｂに、金属配線で接続される。金
属配線の一端には、ボンディングパッド２２Ｂが形成さ
れる。この第２電荷転送電極２８Ｂは、正の比較的高い
電圧ＶH （例えば上述した絶縁膜構成の場合、３０Ｖ程
度）を印加されて、ｎ型半導体領域から電荷転送電極下
の絶縁膜中に固定的な電荷を注入し蓄積させる電極であ
る。
【００１６】次に、組立工程で、第１ボンディングパッ
ド２２Ａが、第１外部リードピン２６Ａに接続された第
１ボンディングステッチ２４Ａに、ワイヤボンディング
により接続される。第２ボンディングパッド２２Ｂが、
第２外部リードピン２６Ｂに接続された第２ボンディン
グステッチ２４Ｂに、ワイヤボンディングにより、接続
される。
ド２２Ａが、第１外部リードピン２６Ａに接続された第
１ボンディングステッチ２４Ａに、ワイヤボンディング
により接続される。第２ボンディングパッド２２Ｂが、
第２外部リードピン２６Ｂに接続された第２ボンディン
グステッチ２４Ｂに、ワイヤボンディングにより、接続
される。
【００１７】最後に、第２外部リードピン２６Ｂから第
２電荷転送電極２８Ｂに正の比較的高い電圧ＶH を印加
し、ｎ型半導体領域２から第２電荷転送電極２８Ｂ下の
絶縁膜中に固定的な電荷を注入し蓄積させることによ
り、第２電荷転送電極２８Ｂ下に所望の深さの電位井戸
を生成して、入力保護回路を有する電荷転送装置が得ら
れる。
２電荷転送電極２８Ｂに正の比較的高い電圧ＶH を印加
し、ｎ型半導体領域２から第２電荷転送電極２８Ｂ下の
絶縁膜中に固定的な電荷を注入し蓄積させることによ
り、第２電荷転送電極２８Ｂ下に所望の深さの電位井戸
を生成して、入力保護回路を有する電荷転送装置が得ら
れる。
【００１８】尚、半導体チップ３０上には、図４の電荷
転送電極７Ｃに相当する電荷転送電極も、第１電荷転送
電極２８Ａ（図４の電荷転送電極７Ａに相当する）と同
様に形成されるが、説明の簡潔化のため図示省略した。
又、図４の電荷転送電極７Ｄに相当する電荷転送電極
も、第１電荷転送電極２８Ｂ（図４の電荷転送電極７Ｂ
に相当する）と同様に形成されるが、同じ理由により図
示省略した。
転送電極７Ｃに相当する電荷転送電極も、第１電荷転送
電極２８Ａ（図４の電荷転送電極７Ａに相当する）と同
様に形成されるが、説明の簡潔化のため図示省略した。
又、図４の電荷転送電極７Ｄに相当する電荷転送電極
も、第１電荷転送電極２８Ｂ（図４の電荷転送電極７Ｂ
に相当する）と同様に形成されるが、同じ理由により図
示省略した。
【００１９】
【発明が解決しようとする課題】上述した電荷転送装置
では、ｎ型半導体領域２を蓄積状態にし、電荷転送電極
２８Ｂ，２８Ｄに正の比較的高い電圧ＶH を印加するこ
とで、ｎ型半導体領域２から電荷転送電極７へ向けて、
第１酸化膜３中を電子をトンネルリングさせ、第１酸化
膜３と窒化膜４の界面に存在するトラップ準位に電子を
捕獲させる。
では、ｎ型半導体領域２を蓄積状態にし、電荷転送電極
２８Ｂ，２８Ｄに正の比較的高い電圧ＶH を印加するこ
とで、ｎ型半導体領域２から電荷転送電極７へ向けて、
第１酸化膜３中を電子をトンネルリングさせ、第１酸化
膜３と窒化膜４の界面に存在するトラップ準位に電子を
捕獲させる。
【００２０】そのため、このような第２クランプレベル
を有する第２入力保護回路としては通常、入力端子に正
の比較的高い電圧ＶH を印加できるように、ブレークダ
ウン素子となるｐ+ 型半導体領域とｎ+ 型半導体領域と
の間に電界強度緩和領域となるｎ型もしくはｐ型半導体
領域を形成して、種々のクランプレベルに応じたブレイ
クダウン電圧を容易に設定できるようにしたり（特開平
６−１２５０４１号公報）或いは、ブレークダウン素子
のゲート電極に印加する電圧をトランジスタの個数によ
り制御することにより、種々のクランプレベルに応じた
ブレイクダウン電圧を容易に設定できるようにした（特
開昭５９−２２４１６２号公報）回路が提案され、使用
されている。
を有する第２入力保護回路としては通常、入力端子に正
の比較的高い電圧ＶH を印加できるように、ブレークダ
ウン素子となるｐ+ 型半導体領域とｎ+ 型半導体領域と
の間に電界強度緩和領域となるｎ型もしくはｐ型半導体
領域を形成して、種々のクランプレベルに応じたブレイ
クダウン電圧を容易に設定できるようにしたり（特開平
６−１２５０４１号公報）或いは、ブレークダウン素子
のゲート電極に印加する電圧をトランジスタの個数によ
り制御することにより、種々のクランプレベルに応じた
ブレイクダウン電圧を容易に設定できるようにした（特
開昭５９−２２４１６２号公報）回路が提案され、使用
されている。
【００２１】しかしながら、上記公報記載の技術に基づ
く入力保護回路を備えた電荷転送装置においては、第2
入力保護回路のクランプレベルが、電荷転送電極下の絶
縁膜中に固定的な電荷を注入するのに必要な電圧が十分
印加できるように、高い値となっているので、第２入力
保護回路が持つ（ブレークダウンの高い）第２クランプ
レベルより小さな異常電圧が印加された場合、電荷転送
電極下の絶縁膜中に蓄積された固定的な電荷の量が変動
し、電荷転送電極下に形成される電位井戸の深さが変動
してしまう。
く入力保護回路を備えた電荷転送装置においては、第2
入力保護回路のクランプレベルが、電荷転送電極下の絶
縁膜中に固定的な電荷を注入するのに必要な電圧が十分
印加できるように、高い値となっているので、第２入力
保護回路が持つ（ブレークダウンの高い）第２クランプ
レベルより小さな異常電圧が印加された場合、電荷転送
電極下の絶縁膜中に蓄積された固定的な電荷の量が変動
し、電荷転送電極下に形成される電位井戸の深さが変動
してしまう。
【００２２】従って本発明は、半導体基板上に形成さ
れ、固定的な電荷を蓄積する絶縁手段と電荷転送電極と
を備え、電荷転送電極下の絶縁手段に固定的な電荷を蓄
積することにより電荷転送電極下に所望の深さの電位井
戸を生成する構成の電荷転送装置であって、入力保護回
路を備える電荷転送装置において、静電気等の外部から
の影響により固定的な電荷の量が変動することを抑制で
きるようにした電荷転送装置およびその製造方法を提供
することを目的とするものである。
れ、固定的な電荷を蓄積する絶縁手段と電荷転送電極と
を備え、電荷転送電極下の絶縁手段に固定的な電荷を蓄
積することにより電荷転送電極下に所望の深さの電位井
戸を生成する構成の電荷転送装置であって、入力保護回
路を備える電荷転送装置において、静電気等の外部から
の影響により固定的な電荷の量が変動することを抑制で
きるようにした電荷転送装置およびその製造方法を提供
することを目的とするものである。
【００２３】
【課題を解決するための手段】本発明の電荷転送装置
は、電荷転送電極下の絶縁手段に固定的な電荷を蓄積す
ることにより、電荷転送電極下に所望の深さの電位井戸
を生成する構成の電荷転送装置において、前記電荷転送
電極が、第１のクランプレベルを有する第１の入力保護
回路と、前記第１のクランプレベルより大きい第２のク
ランプレベルを有する第２の入力保護回路とに接続され
ていることを特徴とする。
は、電荷転送電極下の絶縁手段に固定的な電荷を蓄積す
ることにより、電荷転送電極下に所望の深さの電位井戸
を生成する構成の電荷転送装置において、前記電荷転送
電極が、第１のクランプレベルを有する第１の入力保護
回路と、前記第１のクランプレベルより大きい第２のク
ランプレベルを有する第２の入力保護回路とに接続され
ていることを特徴とする。
【００２４】上記の電荷転送装置は、電荷転送電極と第
２のクランプレベルを有する第２の入力保護回路とを接
続する工程と、前記電荷転送電極下の絶縁手段に固定的
な電荷を蓄積することにより、前記電荷転送電極下に所
望の深さの電位井戸を生成する工程と、前記電荷転送電
極を前記第２のクランプレベルより小さい第１のクラン
プレベルを有する第１の入力保護回路に接続する工程を
有することを特徴とする電荷転送装置の製造方法により
製造される。
２のクランプレベルを有する第２の入力保護回路とを接
続する工程と、前記電荷転送電極下の絶縁手段に固定的
な電荷を蓄積することにより、前記電荷転送電極下に所
望の深さの電位井戸を生成する工程と、前記電荷転送電
極を前記第２のクランプレベルより小さい第１のクラン
プレベルを有する第１の入力保護回路に接続する工程を
有することを特徴とする電荷転送装置の製造方法により
製造される。
【００２５】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図1は、本発明の第１の
実施の形態による、入力保護回路を備える埋込みチャネ
ル単層電極二相駆動構造の電荷転送装置の構成を示す図
である。本実施の形態は、以下の工程を行うことにより
製造される。
て、図面を参照して説明する。図1は、本発明の第１の
実施の形態による、入力保護回路を備える埋込みチャネ
ル単層電極二相駆動構造の電荷転送装置の構成を示す図
である。本実施の形態は、以下の工程を行うことにより
製造される。
【００２６】先ず、ウエハ加工工程で、第１電荷転送電
極２８Ａ（図４の電荷転送電極７Ａに相当する）を、第
１入力保護回路２１Ａに、金属配線にて接続する。金属
配線の一端には、ボンディングパッド２２Ａを形成す
る。上記の第１入力保護回路２１Ａは、第１クランプレ
ベル（例えば、２０Ｖ程度）を有する。
極２８Ａ（図４の電荷転送電極７Ａに相当する）を、第
１入力保護回路２１Ａに、金属配線にて接続する。金属
配線の一端には、ボンディングパッド２２Ａを形成す
る。上記の第１入力保護回路２１Ａは、第１クランプレ
ベル（例えば、２０Ｖ程度）を有する。
【００２７】第２電荷転送電極２８Ｂ（図４の電荷転送
電極７Ｂに相当する）は、第２入力保護回路２１Ｂと、
金属配線にて接続する。金属配線の一端には、第２ボン
ディングパッド２２Ｂを形成する。この第２電荷転送電
極２８Ｂは、正の比較的高い電圧ＶH （例えば、３０Ｖ
程度）を印加することで、ｎ型半導体領域から電荷転送
電極下の絶縁膜中に固定的な電荷を注入し蓄積させる。
第２入力保護回路２１Ｂは、第１入力保護回路のクラン
プレベル（第１クランプレベル＝２０Ｖ）より大きな第
２クランプレベル（例えば、４０Ｖ程度）を有してい
る。
電極７Ｂに相当する）は、第２入力保護回路２１Ｂと、
金属配線にて接続する。金属配線の一端には、第２ボン
ディングパッド２２Ｂを形成する。この第２電荷転送電
極２８Ｂは、正の比較的高い電圧ＶH （例えば、３０Ｖ
程度）を印加することで、ｎ型半導体領域から電荷転送
電極下の絶縁膜中に固定的な電荷を注入し蓄積させる。
第２入力保護回路２１Ｂは、第１入力保護回路のクラン
プレベル（第１クランプレベル＝２０Ｖ）より大きな第
２クランプレベル（例えば、４０Ｖ程度）を有してい
る。
【００２８】更に、第２入力保護回路２１Ｂに隣接させ
て、第３入力保護回路２１Ｃを設ける。その入力保護回
路２１Ｃの一端には、第３ボンディングパッド２２Ｃを
形成する。上記新たに設けた第３入力保護回路２１Ｃ
は、第１クランプレベルに等しいクランプレベル（＝２
０Ｖ）を有する。
て、第３入力保護回路２１Ｃを設ける。その入力保護回
路２１Ｃの一端には、第３ボンディングパッド２２Ｃを
形成する。上記新たに設けた第３入力保護回路２１Ｃ
は、第１クランプレベルに等しいクランプレベル（＝２
０Ｖ）を有する。
【００２９】次に、第２ボンディングパッド２２Ｂから
第２電荷転送電極２８Ｂに正の比較的高い電圧ＶH を印
加して、ｎ型半導体領域から第２電荷転送電極２８Ｂ下
の絶縁膜中に固定的な電荷を注入し蓄積させることによ
り、第２電荷転送電極２８Ｂ下に所望の深さの電位井戸
を生成する。
第２電荷転送電極２８Ｂに正の比較的高い電圧ＶH を印
加して、ｎ型半導体領域から第２電荷転送電極２８Ｂ下
の絶縁膜中に固定的な電荷を注入し蓄積させることによ
り、第２電荷転送電極２８Ｂ下に所望の深さの電位井戸
を生成する。
【００３０】その後、第１外部リードピン２６Ａに接続
された第１ボンディングステッチ２４Ａと第１ボンディ
ングパッド２２Ａとを、ワイヤボンディングで接続す
る。第２外部リードピン２６Ｂに接続された第２ボンデ
ィングステッチ２４Ｂと第２ボンディングパッド２２Ｂ
とを、ワイヤボンディングで接続する。更に、第３ボン
ディングパッド２２Ｃを、上記の第２ボンディングステ
ッチ２４Ｂにワイヤボンディングで接続することによ
り、本実施の形態の入力保護回路を有する電荷転送装置
が得られる。
された第１ボンディングステッチ２４Ａと第１ボンディ
ングパッド２２Ａとを、ワイヤボンディングで接続す
る。第２外部リードピン２６Ｂに接続された第２ボンデ
ィングステッチ２４Ｂと第２ボンディングパッド２２Ｂ
とを、ワイヤボンディングで接続する。更に、第３ボン
ディングパッド２２Ｃを、上記の第２ボンディングステ
ッチ２４Ｂにワイヤボンディングで接続することによ
り、本実施の形態の入力保護回路を有する電荷転送装置
が得られる。
【００３１】尚、本実施の形態において、チップ４０に
は、図４の電荷転送電極７Ｃに相当する電荷転送電極
も、第１電荷転送電極２８Ａ（図４の電荷転送電極７Ａ
に相当する）と同様に形成されるが、説明を簡潔にする
ため図示省略した。又、図４の電荷転送電極７Ｄに相当
する電荷転送電極も第２電荷転送電極２８Ｂ（図４の電
荷転送電極７Ｂに相当する）と同様に形成されるが、同
じ理由により図示省略した。
は、図４の電荷転送電極７Ｃに相当する電荷転送電極
も、第１電荷転送電極２８Ａ（図４の電荷転送電極７Ａ
に相当する）と同様に形成されるが、説明を簡潔にする
ため図示省略した。又、図４の電荷転送電極７Ｄに相当
する電荷転送電極も第２電荷転送電極２８Ｂ（図４の電
荷転送電極７Ｂに相当する）と同様に形成されるが、同
じ理由により図示省略した。
【００３２】本実施の形態において、第２電荷転送電極
２８Ｂに対する比較的高い電圧ＶHの印加、電極下への
固定的電荷の注入・蓄積は、第２ボンディングパッド２
２Ｂ及び第３ボンディングパッド２２Ｃとボンディング
ステッチ２４Ｂとの間のワイヤボンディングの前に行わ
れる。従って、電荷転送電極２８Ｂに対する固定的電荷
の注入・蓄積のための電圧印加は、第３入力保護回路２
１Ｃのクランプレベル（＝２０Ｖ）に制限されることな
く、第２入力保護回路２１Ｂのクランプレベル（＝４０
Ｖ）まで、電荷の注入・蓄積に必要なだけ十分に印加で
きる。一方、電荷転送装置として完成した後は、入力保
護回路のクランプレベルは低い方の第３入力保護回路２
１Ｃのクランプレベル２０Ｖで決まるので、電荷の注入
・蓄積に用いた電圧以下の低い静電気によって電荷転送
電極下の電位井戸の深さが変動してしまうということ
は、起らない。
２８Ｂに対する比較的高い電圧ＶHの印加、電極下への
固定的電荷の注入・蓄積は、第２ボンディングパッド２
２Ｂ及び第３ボンディングパッド２２Ｃとボンディング
ステッチ２４Ｂとの間のワイヤボンディングの前に行わ
れる。従って、電荷転送電極２８Ｂに対する固定的電荷
の注入・蓄積のための電圧印加は、第３入力保護回路２
１Ｃのクランプレベル（＝２０Ｖ）に制限されることな
く、第２入力保護回路２１Ｂのクランプレベル（＝４０
Ｖ）まで、電荷の注入・蓄積に必要なだけ十分に印加で
きる。一方、電荷転送装置として完成した後は、入力保
護回路のクランプレベルは低い方の第３入力保護回路２
１Ｃのクランプレベル２０Ｖで決まるので、電荷の注入
・蓄積に用いた電圧以下の低い静電気によって電荷転送
電極下の電位井戸の深さが変動してしまうということ
は、起らない。
【００３３】つまり、クランプレベルが低い方の入力保
護回路が外部リードピンに接続される前の高いクランプ
レベルの状態で、初期設定（固定的電荷の注入・蓄積）
を行い、次いで低いクランプレベルの入力保護回路を外
部リードピンに接続することで、完成後の電荷転送装置
としてはクランプレベルが低い状態になるようにして、
静電気等の外部の影響による電位井戸の深さの変動を従
来より抑制しているのである。
護回路が外部リードピンに接続される前の高いクランプ
レベルの状態で、初期設定（固定的電荷の注入・蓄積）
を行い、次いで低いクランプレベルの入力保護回路を外
部リードピンに接続することで、完成後の電荷転送装置
としてはクランプレベルが低い状態になるようにして、
静電気等の外部の影響による電位井戸の深さの変動を従
来より抑制しているのである。
【００３４】次に、図２は、本発明の第２の実施の形態
による埋込みチャネル単層電極二相駆動構造の電荷転送
装置の構成を示す図である。本実施の形態は、以下の工
程を行うことにより製造される。
による埋込みチャネル単層電極二相駆動構造の電荷転送
装置の構成を示す図である。本実施の形態は、以下の工
程を行うことにより製造される。
【００３５】先ず、ウエハ加工工程で、第１の電荷転送
電極２８Ａ（図４の電荷転送電極７Ａに相当する）を第
１入力保護回路２１Ａと金属配線で接続する。金属配線
の一端には、第１ボンディングパッド２２Ａを形成す
る。第１入力保護回路２１Ａは、第１クランプレベル
（例えば、２０Ｖ程度）を有する。
電極２８Ａ（図４の電荷転送電極７Ａに相当する）を第
１入力保護回路２１Ａと金属配線で接続する。金属配線
の一端には、第１ボンディングパッド２２Ａを形成す
る。第１入力保護回路２１Ａは、第１クランプレベル
（例えば、２０Ｖ程度）を有する。
【００３６】第２電荷転送電極２８Ｂ（図４の電荷転送
電極７Ｂに相当する）は、第２入力保護回路２１Ｂと金
属配線で接続する。金属配線の一端には、第２ボンディ
ングパッド２２Ｂを形成する。上記の第２電荷転送電極
は、正の比較的高い電圧ＶH（例えば、３０Ｖ程度）を
印加することで、ｎ型半導体領域から電荷転送電極下の
絶縁膜中に固定的な電荷を注入し蓄積させる。第２入力
保護回路２１Ｂは、第１入力保護回路のクランプレベル
（第１クランプレベル）より大きな第２のクランプレベ
ル（例えば、４０Ｖ程度）を有する。
電極７Ｂに相当する）は、第２入力保護回路２１Ｂと金
属配線で接続する。金属配線の一端には、第２ボンディ
ングパッド２２Ｂを形成する。上記の第２電荷転送電極
は、正の比較的高い電圧ＶH（例えば、３０Ｖ程度）を
印加することで、ｎ型半導体領域から電荷転送電極下の
絶縁膜中に固定的な電荷を注入し蓄積させる。第２入力
保護回路２１Ｂは、第１入力保護回路のクランプレベル
（第１クランプレベル）より大きな第２のクランプレベ
ル（例えば、４０Ｖ程度）を有する。
【００３７】更に、第２入力保護回路２１Ｂに隣接させ
て第３入力保護回路２１Ｃを設け、その一端に第３ボン
ディングパッド２２Ｃを形成する。第３入力保護回路は
２１Ｃは、第１入力保護回路のクランプレベル（第１ク
ランプレベル＝２０Ｖ）と同じクランプレベルを有す
る。
て第３入力保護回路２１Ｃを設け、その一端に第３ボン
ディングパッド２２Ｃを形成する。第３入力保護回路は
２１Ｃは、第１入力保護回路のクランプレベル（第１ク
ランプレベル＝２０Ｖ）と同じクランプレベルを有す
る。
【００３８】次いで、第２ボンディングパッド２２Ｂか
ら第２電荷転送電極２８Ｂに正の比較的高い電圧ＶH を
印加して、ｎ型半導体領域から第２の電荷転送電極２８
Ｂ下の絶縁膜中に固定的な電荷を注入し蓄積させること
により、第２電荷転送電極２８Ｂ下に所望の深さの電位
井戸を生成させる。
ら第２電荷転送電極２８Ｂに正の比較的高い電圧ＶH を
印加して、ｎ型半導体領域から第２の電荷転送電極２８
Ｂ下の絶縁膜中に固定的な電荷を注入し蓄積させること
により、第２電荷転送電極２８Ｂ下に所望の深さの電位
井戸を生成させる。
【００３９】続いて、第１ボンディングパッド２２Ａ
を、第１外部リードピン２６Ａに接続された第１ボンデ
ィングステッチ２４Ａにワイヤボンディングで接続す
る。又、第２ボンディングパッド２２Ｂを、第２外部リ
ードピン２６Ｂに接続された第２ボンディングステッチ
２４Ｂにワイヤボンディングで接続する。更に、第３入
力保護回路２１Ｃに接続された第３ボンディングパッド
２２Ｃを、第２外部リードピン２６Ｂに接続された第３
ボンディングステッチ２４Ｃにワイヤボンディングで接
続して、本発明の第２の実施の形態による入力保護回路
を有する電荷転送装置を得る。
を、第１外部リードピン２６Ａに接続された第１ボンデ
ィングステッチ２４Ａにワイヤボンディングで接続す
る。又、第２ボンディングパッド２２Ｂを、第２外部リ
ードピン２６Ｂに接続された第２ボンディングステッチ
２４Ｂにワイヤボンディングで接続する。更に、第３入
力保護回路２１Ｃに接続された第３ボンディングパッド
２２Ｃを、第２外部リードピン２６Ｂに接続された第３
ボンディングステッチ２４Ｃにワイヤボンディングで接
続して、本発明の第２の実施の形態による入力保護回路
を有する電荷転送装置を得る。
【００４０】尚、本実施の形態においても、図４の電荷
転送電極７Ｃに相当する電荷転送電極が、第１電荷転送
電極２８Ａ（図４の電荷転送電極７Ａに相当する）と同
様に形成されるが、説明の簡潔化のため図示省略した。
図４の電荷転送電極７Ｄに相当する電荷転送電極も第１
電荷転送電極２８Ｂ（図４の電荷転送電極７Ｂに相当す
る）と同様に形成されるが、同じ理由により図示省略し
た。
転送電極７Ｃに相当する電荷転送電極が、第１電荷転送
電極２８Ａ（図４の電荷転送電極７Ａに相当する）と同
様に形成されるが、説明の簡潔化のため図示省略した。
図４の電荷転送電極７Ｄに相当する電荷転送電極も第１
電荷転送電極２８Ｂ（図４の電荷転送電極７Ｂに相当す
る）と同様に形成されるが、同じ理由により図示省略し
た。
【００４１】これまで述べた第１及び第２の実施の形態
において、第１及び第２のクランプレベルを持つ入力保
護回路２１Ａ，２１Ｂ，２１Ｃとしてｐｎ接合ダイオー
ドを用いたが、第１クランプレベルに対して第２クラン
プレベルの方が大であれば、特にこれに限定されるもの
でないことは、明かであろう。
において、第１及び第２のクランプレベルを持つ入力保
護回路２１Ａ，２１Ｂ，２１Ｃとしてｐｎ接合ダイオー
ドを用いたが、第１クランプレベルに対して第２クラン
プレベルの方が大であれば、特にこれに限定されるもの
でないことは、明かであろう。
【００４２】又、これまでの実施の形態では、半導体基
板上に形成され、相互に近接配置された固定的な電荷を
蓄積する絶縁手段と電荷転送電極とを備え、隣接する一
対の電荷転送電極のうち一方の電荷転送電極下の絶縁手
段に固定的な電荷を蓄積することにより、一対の電荷転
送電極下に非対称的な電位井戸を生成する構成の電荷転
送装置について述べたが、全ての電荷転送電極下の絶縁
手段に同一の固定的な電荷を蓄積することにより、電荷
転送電極下に所望の深さの電位井戸を生成する構成の電
荷転送装置にも同様に適用できることは、明かである。
板上に形成され、相互に近接配置された固定的な電荷を
蓄積する絶縁手段と電荷転送電極とを備え、隣接する一
対の電荷転送電極のうち一方の電荷転送電極下の絶縁手
段に固定的な電荷を蓄積することにより、一対の電荷転
送電極下に非対称的な電位井戸を生成する構成の電荷転
送装置について述べたが、全ての電荷転送電極下の絶縁
手段に同一の固定的な電荷を蓄積することにより、電荷
転送電極下に所望の深さの電位井戸を生成する構成の電
荷転送装置にも同様に適用できることは、明かである。
【００４３】更に、上述の実施の形態では、固定的な電
荷を蓄積する絶縁手段として、酸化膜／窒化膜／酸化膜
構造を有する電荷転送装置について述べたが、絶縁膜／
浮遊電極／絶縁膜構造を有する電荷転送装置にも同様に
適用できることは、明かである。
荷を蓄積する絶縁手段として、酸化膜／窒化膜／酸化膜
構造を有する電荷転送装置について述べたが、絶縁膜／
浮遊電極／絶縁膜構造を有する電荷転送装置にも同様に
適用できることは、明かである。
【００４４】更にまた、上述した実施の形態では、埋込
み型の電荷転送装置について述べたが、表面型の電荷転
送装置にも、同様に適用できることは、明かである。
み型の電荷転送装置について述べたが、表面型の電荷転
送装置にも、同様に適用できることは、明かである。
【００４５】
【発明の効果】以上説明したように、本発明は、入力保
護回路を有する電荷転送装置に対し、第１クランプレベ
ルを有する第１入力保護回路と、第１クランプレベルよ
り大きい第２クランプレベルを有する第２入力保護回路
に接続された電荷転送電極とを設け、クランプレベルが
低い方の第１入力保護回路を外部との接続用端子に接続
する前に、クランプレベルが高い方の第２の入力保護回
路を介して電荷転送電極下に固定的電荷の注入・蓄積を
行なっている。
護回路を有する電荷転送装置に対し、第１クランプレベ
ルを有する第１入力保護回路と、第１クランプレベルよ
り大きい第２クランプレベルを有する第２入力保護回路
に接続された電荷転送電極とを設け、クランプレベルが
低い方の第１入力保護回路を外部との接続用端子に接続
する前に、クランプレベルが高い方の第２の入力保護回
路を介して電荷転送電極下に固定的電荷の注入・蓄積を
行なっている。
【００４６】これにより本発明によれば、従来問題とな
っていた、高い方のクランプレベルより小さな静電気等
の異常電圧が印加された場合においても、低い方のクラ
ンプレベルを持つ第１入力保護回路により、異常電圧を
クランプすることができるので、電荷転送電極下の絶縁
膜中に蓄積された固定的な電荷の量が変動し、電荷転送
電極下に形成される電位井戸の深さが変動するのを抑制
することができる。
っていた、高い方のクランプレベルより小さな静電気等
の異常電圧が印加された場合においても、低い方のクラ
ンプレベルを持つ第１入力保護回路により、異常電圧を
クランプすることができるので、電荷転送電極下の絶縁
膜中に蓄積された固定的な電荷の量が変動し、電荷転送
電極下に形成される電位井戸の深さが変動するのを抑制
することができる。
【図１】本発明の第１の実施の形態による入力保護回路
を有する電荷転送装置の構成を示す図である。
を有する電荷転送装置の構成を示す図である。
【図２】本発明の第２の実施の形態による入力保護回路
を有する電荷転送装置の構成を示す図である。
を有する電荷転送装置の構成を示す図である。
【図３】従来の埋込みチャネル単層電極二相駆動構造の
電荷転送装置の各製造工程における断面を、製造工程順
に示す図である。
電荷転送装置の各製造工程における断面を、製造工程順
に示す図である。
【図４】従来の埋込みチャネル単層電極二相駆動構造の
電荷転送装置の各製造工程における断面を、製造工程順
に示す図である。
電荷転送装置の各製造工程における断面を、製造工程順
に示す図である。
【図５】従来の入力保護回路を有する電荷転送装置の構
成を示す図である。
成を示す図である。
１ ｐ型半導体基板 ２ ｎ型半導体領域 ３ 酸化膜 ４ 窒化膜 ５ 酸化膜 ６ ｎ- 型半導体領域 ７Ａ，７Ｂ，７Ｃ，７Ｄ 電荷転送電極 ８ 層間絶縁膜 ９ 金属配線 １０ フォトレジスト膜 １１ 電子 ２１ 入力保護回路 ２２ ボンディングパッド ２３ ボンディングワイヤ ２４ ボンディングステッチ ２５ トレース ２６ 外部リードピン ２７ ボンディングステッチ ２８ 電荷転送電極 ２９ パッケージ ３０，４０ 半導体チップ
Claims (6)
- 【請求項１】 電荷転送電極下の絶縁手段に固定的な電
荷を蓄積することにより、電荷転送電極下に所望の深さ
の電位井戸を生成する構成の電荷転送装置において、前
記電荷転送電極が、第１のクランプレベルを有する前記
固定的な電荷の蓄積用の第１の入力保護回路と、前記第
１のクランプレベルより大きい第２のクランプレベルを
有する前記電荷転送装置の完成後用の第２の入力保護回
路とに接続されていることを特徴とする電荷転送装置。 - 【請求項２】 請求項１記載の電荷転送装置において、
前記第１の入力保護回路は、その入力保護装置に予め接
続された第１のボンディングパッドを備え、前記第２の
入力保護回路は、その入力保護装置及び前記電荷転送電
極に予め接続された第２のボンディングパッドを備える
ことを特徴とする電荷転送装置。 - 【請求項３】 請求項２記載の電荷転送装置において、
前記第１のボンディングパッドと前記第２のボンディン
グパッドとが、同一のボンディングステッチにワイヤボ
ンディングされていることを特徴とする電荷転送装置。 - 【請求項４】 請求項２記載の電荷転送装置において、
前記第１のボンディングパッドは第１のボンディングス
テッチにワイヤボンディングされ、前記第２のボンディ
ングパッドは第２のボンディングステッチにワイヤボン
ディングされ、前記第１のボンディングステッチと前記
第２のボンディングステッチとは、予め同一の外部リー
ドピンに接続されていることを特徴とする電荷転送装
置。 - 【請求項５】 電荷転送電極と第２のクランプレベルを
有する第２の入力保護回路とを接続する工程と、前記電
荷転送電極下の絶縁手段に固定的な電荷を蓄積すること
により、前記電荷転送電極下に所望の深さの電位井戸を
生成する工程と、前記電荷転送電極を前記第２のクラン
プレベルより小さい第１のクランプレベルを有する第１
の入力保護回路に接続する工程を有することを特徴とす
る電荷転送装置の製造方法。 - 【請求項６】 同一半導体基板上に、電荷転送電極と、
第１のクランプレベルを有する第１の入力保護回路と、
前記第１のクランプレベルより大きい第２のクランプレ
ベルを有し導電配線層により前記電荷転送電極に予め接
続された第２の入力保護回路とを形成する工程と、前記
第２の入力保護回路を介して外部から前記電荷転送電極
に電圧を加え、前記電荷転送電極下の絶縁手段に固定的
な電荷を蓄積させて、前記電荷転送電極下に所望の深さ
の電位井戸を生成する工程と、前記第１の入力保護回路
と前記第２の入力保護回路とを、前記半導体基板の外部
に配置された導電体を介して接続する工程とを含むこと
を特徴とする電荷転送装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25273396A JP2930030B2 (ja) | 1996-09-25 | 1996-09-25 | 入力保護回路を有する電荷転送装置およびその製造方法 |
| US08/935,642 US5809102A (en) | 1996-09-25 | 1997-09-23 | CCD having charge-injected potential barrier regions protected from overvoltages |
| KR1019970048600A KR100285005B1 (ko) | 1996-09-25 | 1997-09-24 | 전하주입 퍼텐셜 장벽영역을 과전압으로부터 보호하는 촬상장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25273396A JP2930030B2 (ja) | 1996-09-25 | 1996-09-25 | 入力保護回路を有する電荷転送装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1098154A JPH1098154A (ja) | 1998-04-14 |
| JP2930030B2 true JP2930030B2 (ja) | 1999-08-03 |
Family
ID=17241514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25273396A Expired - Fee Related JP2930030B2 (ja) | 1996-09-25 | 1996-09-25 | 入力保護回路を有する電荷転送装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5809102A (ja) |
| JP (1) | JP2930030B2 (ja) |
| KR (1) | KR100285005B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3797186B2 (ja) | 2001-10-15 | 2006-07-12 | 株式会社デンソー | クランプ回路 |
| JP3966016B2 (ja) | 2002-02-26 | 2007-08-29 | 株式会社デンソー | クランプ回路 |
| JP3864864B2 (ja) | 2002-07-11 | 2007-01-10 | 株式会社デンソー | クランプ回路 |
| US7220953B2 (en) * | 2005-03-18 | 2007-05-22 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Photodiode circuit with improved response time |
| KR101077274B1 (ko) | 2007-05-28 | 2011-10-27 | 코오롱인더스트리 주식회사 | 폴리알킬실세스퀴옥산 미립자 및 그 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3555374A (en) * | 1967-03-03 | 1971-01-12 | Hitachi Ltd | Field effect semiconductor device having a protective diode |
| US3796932A (en) * | 1971-06-28 | 1974-03-12 | Bell Telephone Labor Inc | Charge coupled devices employing nonuniform concentrations of immobile charge along the information channel |
| US3947863A (en) * | 1973-06-29 | 1976-03-30 | Motorola Inc. | Charge coupled device with electrically settable shift direction |
| JPS55102268A (en) * | 1979-01-31 | 1980-08-05 | Toshiba Corp | Protecting circuit for semiconductor device |
| US4761565A (en) * | 1987-06-29 | 1988-08-02 | Eastman Kodak Company | CCD clock driver circuit |
| JP3119586B2 (ja) * | 1996-06-28 | 2000-12-25 | 日本電気株式会社 | 電荷転送装置及びその製造方法 |
-
1996
- 1996-09-25 JP JP25273396A patent/JP2930030B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-23 US US08/935,642 patent/US5809102A/en not_active Expired - Fee Related
- 1997-09-24 KR KR1019970048600A patent/KR100285005B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980024929A (ko) | 1998-07-06 |
| US5809102A (en) | 1998-09-15 |
| KR100285005B1 (ko) | 2001-03-15 |
| JPH1098154A (ja) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100550381C (zh) | 半导体器件及其制造方法 | |
| US6768166B2 (en) | Vertical transistor, memory arrangement and method for fabricating a vertical transistor | |
| TWI359496B (en) | Nonvolatile semiconductor memory device | |
| JPWO2002061845A1 (ja) | 半導体装置およびその製造方法 | |
| US5327385A (en) | Method of erasure for a non-volatile semiconductor memory device | |
| US20020195659A1 (en) | Semiconductor device | |
| JP2930030B2 (ja) | 入力保護回路を有する電荷転送装置およびその製造方法 | |
| US6914270B2 (en) | IGBT with PN insulation and production method | |
| JPS6230505B2 (ja) | ||
| JPH1187718A (ja) | 半導体装置 | |
| JP3479012B2 (ja) | 静電保護回路及び半導体装置 | |
| JP3732522B2 (ja) | 分割フローティングゲートを有する半導体構成素子 | |
| JP3077608B2 (ja) | 電荷転送装置およびその製造方法 | |
| JPS58500683A (ja) | 閾値変更可能半導体メモリ−装置 | |
| JP2990736B2 (ja) | 半導体入出力保護回路 | |
| JP3993007B2 (ja) | 半導体不揮発性記憶装置 | |
| CA1101548A (en) | Two phase charge coupled devices employing fixed charge for creating asymmetrical potential wells | |
| CN111696966A (zh) | 半导体装置 | |
| JP4427431B2 (ja) | 半導体記憶装置、半導体記憶装置の製造方法および半導体記憶装置の動作方法 | |
| Horiuchi et al. | FCAT—A low-voltage high-speed alterable n-channel nonvolatile memory device | |
| JPH0997901A (ja) | 半導体装置 | |
| JP3206009B2 (ja) | 電荷結合素子及びその製造方法並びに駆動方法 | |
| JP2000332131A (ja) | 静電保護素子、静電保護回路及び半導体装置 | |
| JPS62126663A (ja) | 入力保護回路 | |
| JP2742230B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990420 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |