JP3206009B2 - 電荷結合素子及びその製造方法並びに駆動方法 - Google Patents
電荷結合素子及びその製造方法並びに駆動方法Info
- Publication number
- JP3206009B2 JP3206009B2 JP02830691A JP2830691A JP3206009B2 JP 3206009 B2 JP3206009 B2 JP 3206009B2 JP 02830691 A JP02830691 A JP 02830691A JP 2830691 A JP2830691 A JP 2830691A JP 3206009 B2 JP3206009 B2 JP 3206009B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- active region
- transfer
- electrode
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電荷結合素子及びその製
造方法並びに駆動方法に関する。
造方法並びに駆動方法に関する。
【０００２】
【従来の技術】従来電荷結合素子は図９に示す構造のも
のが提案され、使われてきた。この電荷結合素子は一導
電型半導体基板１、例えばｐ型Ｓｉ基板上に素子分離酸
化膜６とチャネルストッパ７で囲まれた活性領域２とし
て例えば低濃度Ｎチャネルを形成し、その上部に絶縁膜
１１と転送電極５１ｊを配してある。図９の紙面の奥行
き方向に沿った断面図を図１０に模式的に示す。複数の
転送電極５２ｊ，５１ｊ，５２ｋ，５１ｋ，…が配列さ
れている。図１０は従来の電荷結合素子の動作説明に使
用する模式的断面図及びポテンシャル図である。図１１
（ａ）に転送パルスＶＧＡ，ＶＧＢを示し、図１１
（ｂ）に転送電極電圧ＶＧとチャネル電位の関係を示
す。
のが提案され、使われてきた。この電荷結合素子は一導
電型半導体基板１、例えばｐ型Ｓｉ基板上に素子分離酸
化膜６とチャネルストッパ７で囲まれた活性領域２とし
て例えば低濃度Ｎチャネルを形成し、その上部に絶縁膜
１１と転送電極５１ｊを配してある。図９の紙面の奥行
き方向に沿った断面図を図１０に模式的に示す。複数の
転送電極５２ｊ，５１ｊ，５２ｋ，５１ｋ，…が配列さ
れている。図１０は従来の電荷結合素子の動作説明に使
用する模式的断面図及びポテンシャル図である。図１１
（ａ）に転送パルスＶＧＡ，ＶＧＢを示し、図１１
（ｂ）に転送電極電圧ＶＧとチャネル電位の関係を示
す。
【０００３】時刻ｔ１において、転送電極の対５２ｊ，
５１ｊ，５２ｌ，５１ｌ，…にはＶＨが印加され、転送
電極の対５２ｋ，５１ｋ，５２ｍ，５１ｍ，…にはＶＬ
が印加される。従って、転送電極５１ｊ，５１ｌ，…直
下部のストレージ領域の電位はＰＨＳ、転送電極５２
ｊ，５２ｌ，…直下部のバリア領域８ｊ，８ｌ，…の電
位はＰＨＢとなり、転送電極５１ｋ，５１ｍ，…直下部
のストレージ領域の電位はＰＬＳとなり、転送電極５２
ｋ，５２ｍ，…直下部のストレージ領域の電位はＰＬＢ
となる。信号電荷Ｑは、転送電極５１ｊ，５１ｌ，…直
下部のストレージ領域に保持される。次に、時刻ｔ２に
おいて、上述の電位関係が反転する（ＶＧＡはＶＬとな
り、ＶＧＢはＶＨとなる）。時刻ｔ１からｔ２の間に信
号電荷Ｑは左から右へ移動し、時刻ｔ２では、転送電極
５１ｋ，５１ｍ，…下のストレージ領域に保持される。
このような動作を繰返すことによって信号電荷は順次に
転送される。
５１ｊ，５２ｌ，５１ｌ，…にはＶＨが印加され、転送
電極の対５２ｋ，５１ｋ，５２ｍ，５１ｍ，…にはＶＬ
が印加される。従って、転送電極５１ｊ，５１ｌ，…直
下部のストレージ領域の電位はＰＨＳ、転送電極５２
ｊ，５２ｌ，…直下部のバリア領域８ｊ，８ｌ，…の電
位はＰＨＢとなり、転送電極５１ｋ，５１ｍ，…直下部
のストレージ領域の電位はＰＬＳとなり、転送電極５２
ｋ，５２ｍ，…直下部のストレージ領域の電位はＰＬＢ
となる。信号電荷Ｑは、転送電極５１ｊ，５１ｌ，…直
下部のストレージ領域に保持される。次に、時刻ｔ２に
おいて、上述の電位関係が反転する（ＶＧＡはＶＬとな
り、ＶＧＢはＶＨとなる）。時刻ｔ１からｔ２の間に信
号電荷Ｑは左から右へ移動し、時刻ｔ２では、転送電極
５１ｋ，５１ｍ，…下のストレージ領域に保持される。
このような動作を繰返すことによって信号電荷は順次に
転送される。
【０００４】
【発明が解決しようとする課題】かかる構造の電荷結合
素子では、転送する信号電荷が少ない時に転送効率が著
しく劣化する問題を抱えていた。この問題について詳細
に説明する。電荷結合素子の活性領域を転送される信号
電荷は、活性領域の半導体内部または半導体と絶縁膜界
面のトラップ準位で捕獲される。捕獲された信号電荷は
時間をかけて再放出される。捕獲された信号電荷が後段
の転送信号に再放出された場合には信号の転送動作が正
常に働かなかったことになり、この故障現象を転送効率
の劣化と呼ぶ。転送効率の劣化は信号電荷が接している
半導体と絶縁膜界面のトラップ準位数に依存する。転送
する信号電荷が少ない時には単位電子当たりのトラップ
準位数の割合が増加するため、転送効率が著しく劣化す
ると言われている（例えば、電子通信学会技術研究報
告、第８４巻、第８２号、１９８４年、第２９頁〜第３
６頁に所載の論文、「ＢＣＣＤの低温特性」、木股雅章
他）。この転送効率劣化の減少は時に低温で顕著にな
り、液体窒素温度で動作させるショットキ型ＣＣＤ赤外
イメージセンサで大きな問題となっていた。
素子では、転送する信号電荷が少ない時に転送効率が著
しく劣化する問題を抱えていた。この問題について詳細
に説明する。電荷結合素子の活性領域を転送される信号
電荷は、活性領域の半導体内部または半導体と絶縁膜界
面のトラップ準位で捕獲される。捕獲された信号電荷は
時間をかけて再放出される。捕獲された信号電荷が後段
の転送信号に再放出された場合には信号の転送動作が正
常に働かなかったことになり、この故障現象を転送効率
の劣化と呼ぶ。転送効率の劣化は信号電荷が接している
半導体と絶縁膜界面のトラップ準位数に依存する。転送
する信号電荷が少ない時には単位電子当たりのトラップ
準位数の割合が増加するため、転送効率が著しく劣化す
ると言われている（例えば、電子通信学会技術研究報
告、第８４巻、第８２号、１９８４年、第２９頁〜第３
６頁に所載の論文、「ＢＣＣＤの低温特性」、木股雅章
他）。この転送効率劣化の減少は時に低温で顕著にな
り、液体窒素温度で動作させるショットキ型ＣＣＤ赤外
イメージセンサで大きな問題となっていた。
【０００５】
【課題を解決するための手段】本願第１の発明は一導電
型半導体基板に形成した活性領域の表面に絶縁膜を配
し、前記絶縁膜上に転送電極を複数配した電荷結合素子
において、前記絶縁膜は、前記活性領域の信号電荷転送
方向に沿う方向に連続する１部の領域上に設けられた第
１の膜厚を有する第１絶縁膜と、前記活性領域の他の領
域上に設けられた第２の膜厚を有する第２絶縁膜とを形
成することにより前記転送電極に電圧を印加したときに
前記転送電極下に形成されるポテンシャルの内の一部を
深くするというものである。
型半導体基板に形成した活性領域の表面に絶縁膜を配
し、前記絶縁膜上に転送電極を複数配した電荷結合素子
において、前記絶縁膜は、前記活性領域の信号電荷転送
方向に沿う方向に連続する１部の領域上に設けられた第
１の膜厚を有する第１絶縁膜と、前記活性領域の他の領
域上に設けられた第２の膜厚を有する第２絶縁膜とを形
成することにより前記転送電極に電圧を印加したときに
前記転送電極下に形成されるポテンシャルの内の一部を
深くするというものである。
【０００６】本願第２の発明の電荷結合素子の製造方法
は、一導電型半導体基仮に活性領域を形成し、前記活性
領域の信号電荷転送方向に沿う方向に連続する１部の領
域上に第１の膜厚を有する第１絶縁膜を形成し、他の前
記活性領域上には第２の膜厚を有する第２絶縁膜を第１
絶縁膜上に形成し、前記第１および第２絶縁膜上に転送
電極を形成することにより前記転送電極に電圧を印加し
たときに前記転送電極下に形成されるポテンシャルの内
の一部を深くするというものである。
は、一導電型半導体基仮に活性領域を形成し、前記活性
領域の信号電荷転送方向に沿う方向に連続する１部の領
域上に第１の膜厚を有する第１絶縁膜を形成し、他の前
記活性領域上には第２の膜厚を有する第２絶縁膜を第１
絶縁膜上に形成し、前記第１および第２絶縁膜上に転送
電極を形成することにより前記転送電極に電圧を印加し
たときに前記転送電極下に形成されるポテンシャルの内
の一部を深くするというものである。
【０００７】本願第３の発明の電荷結合素子の製造方法
は、一導電型半導体基板に活性領域を形成し、前記活性
領域の信号電荷転送方向に沿う方向に連続する１部の領
域上に第１の膜厚を有する第１絶縁膜を形成し、前記第
１絶縁膜上に第１電極を形成した後、他の前記活性領域
上に第２の膜厚を有する第２絶縁膜を形成し、前記第２
絶縁膜上に前記第１電極に接続する第２電極を形成する
というものである。
は、一導電型半導体基板に活性領域を形成し、前記活性
領域の信号電荷転送方向に沿う方向に連続する１部の領
域上に第１の膜厚を有する第１絶縁膜を形成し、前記第
１絶縁膜上に第１電極を形成した後、他の前記活性領域
上に第２の膜厚を有する第２絶縁膜を形成し、前記第２
絶縁膜上に前記第１電極に接続する第２電極を形成する
というものである。
【０００８】本願第４の発明の電荷結合素子の騒動方法
は、信号電荷転送方向に沿う方向に連続する１部の活性
領域上に第１の膜厚を有する第１絶縁膜を配し、他の活
性領域上には第２の膜厚を有する第２絶縁膜を配し、そ
の上部に複数の転送電極を配することにより前記転送電
極に電圧を印加したときに前記転送電極下に形成される
ポテンシャルの内の一部が深く形成されるべく形成され
た電荷結合素子を駆動する電荷結合素子の駆動方法であ
って、前記電荷結合素子を駆動するというものである。
は、信号電荷転送方向に沿う方向に連続する１部の活性
領域上に第１の膜厚を有する第１絶縁膜を配し、他の活
性領域上には第２の膜厚を有する第２絶縁膜を配し、そ
の上部に複数の転送電極を配することにより前記転送電
極に電圧を印加したときに前記転送電極下に形成される
ポテンシャルの内の一部が深く形成されるべく形成され
た電荷結合素子を駆動する電荷結合素子の駆動方法であ
って、前記電荷結合素子を駆動するというものである。
【０００９】
【作用】本発明においては、活性領域内に信号電荷転送
方向に沿って連続に形成した膜厚の異なる絶縁膜領域を
設けることにより各転送電極下のポテンシャルの一部の
領域のみを深くすることができる。転送信号電荷が少な
い時には前述したポテンシャルの深い一部の領域を信号
電荷が転送される。従来、転送する信号電荷が少ない時
には単位電子あたりのトラップ準位数の割合が増加して
いたが、本発明においては、信号電荷が少ない時には転
送される領域が狭くなるために従来に比べて前述した増
加が抑えられる。このことにより、転送効率の劣化が抑
えられる。
方向に沿って連続に形成した膜厚の異なる絶縁膜領域を
設けることにより各転送電極下のポテンシャルの一部の
領域のみを深くすることができる。転送信号電荷が少な
い時には前述したポテンシャルの深い一部の領域を信号
電荷が転送される。従来、転送する信号電荷が少ない時
には単位電子あたりのトラップ準位数の割合が増加して
いたが、本発明においては、信号電荷が少ない時には転
送される領域が狭くなるために従来に比べて前述した増
加が抑えられる。このことにより、転送効率の劣化が抑
えられる。
【００１０】
【実施例】図１は本発明の電荷結合素子の一実施例を示
す平面図、図２（ａ），図２（ｂ）はそれぞれ図１のＸ
−Ｘ線断面図およびＹ−Ｙ線断面図である。
す平面図、図２（ａ），図２（ｂ）はそれぞれ図１のＸ
−Ｘ線断面図およびＹ−Ｙ線断面図である。
【００１１】一導電型半導体基板１、例えばＰ型Ｓｉ基
板に形成した活性領域２、例えば低濃度Ｎチャネルの表
面に、活性領域の信号電荷転送方向に沿う方向に連続す
る１部の領域に第１の膜厚を有するＳｉＯ２等の第１絶
縁膜３を配し、活性領域２の他の領域には第２の膜厚を
有する第２絶縁膜４を配する。第１及び第２絶縁膜上に
はゲート電極５２ｊ，５１ｊ，５２ｋ，５１ｋ，…を配
してある。活性領域の周辺部には素子分離酸化膜６およ
びチャネルストッパ７を形成してある。この実施例は第
１絶縁膜の膜厚が第２絶縁膜の膜厚よりも薄くなってい
るが、第１絶縁膜の膜厚の方を厚くしてもよい。
板に形成した活性領域２、例えば低濃度Ｎチャネルの表
面に、活性領域の信号電荷転送方向に沿う方向に連続す
る１部の領域に第１の膜厚を有するＳｉＯ２等の第１絶
縁膜３を配し、活性領域２の他の領域には第２の膜厚を
有する第２絶縁膜４を配する。第１及び第２絶縁膜上に
はゲート電極５２ｊ，５１ｊ，５２ｋ，５１ｋ，…を配
してある。活性領域の周辺部には素子分離酸化膜６およ
びチャネルストッパ７を形成してある。この実施例は第
１絶縁膜の膜厚が第２絶縁膜の膜厚よりも薄くなってい
るが、第１絶縁膜の膜厚の方を厚くしてもよい。
【００１２】次に、この一実施例の駆動方法（本願第４
の発明の一実施例）について説明する。
の発明の一実施例）について説明する。
【００１３】図３（ａ）に転送電極電圧とチャネル電位
の関係について模式的に示す。また、図３（ｂ）に電荷
結合素子中のチャネル電位について模式的に示す。転送
電極に任意の電圧ＶＧ０が印加されたときの第１及び第
２絶縁膜直下のチャネル電位を、それぞれ、ＣＨ１，Ｃ
Ｈ２とする。図４（ａ）に転送パルス波形を、図４
（ｂ）に転送電極電圧とチャネル電位の関係を示す。Ｐ
ＨＳ１，ＰＨＳ２は転送パルスが高電圧ＶＨのときのス
トレージ領域のＣＨ１，ＣＨ２である。ＰＨＢ１，ＰＨ
Ｂ２は同じく高電圧ＶＨのときのバリア領域のＣＨ１，
ＣＨ２電位である。逆に、ＰＬＳ１，ＰＬＳ２は低電圧
ＶＬのときのストレージ領域のＣＨ１，ＣＨ２であり、
ＰＬＢ１，ＰＬＢ２はバリア領域のＣＨ１，ＣＨ２であ
る。図のように、ＰＨＳ１＜ＰＨＳ２＜ＰＨＢ１＜ＰＨ
Ｂ２＜ＰＬＳ１＜ＰＬＳ２＜ＰＬＢ１＜ＰＬＢ２となっ
ている。
の関係について模式的に示す。また、図３（ｂ）に電荷
結合素子中のチャネル電位について模式的に示す。転送
電極に任意の電圧ＶＧ０が印加されたときの第１及び第
２絶縁膜直下のチャネル電位を、それぞれ、ＣＨ１，Ｃ
Ｈ２とする。図４（ａ）に転送パルス波形を、図４
（ｂ）に転送電極電圧とチャネル電位の関係を示す。Ｐ
ＨＳ１，ＰＨＳ２は転送パルスが高電圧ＶＨのときのス
トレージ領域のＣＨ１，ＣＨ２である。ＰＨＢ１，ＰＨ
Ｂ２は同じく高電圧ＶＨのときのバリア領域のＣＨ１，
ＣＨ２電位である。逆に、ＰＬＳ１，ＰＬＳ２は低電圧
ＶＬのときのストレージ領域のＣＨ１，ＣＨ２であり、
ＰＬＢ１，ＰＬＢ２はバリア領域のＣＨ１，ＣＨ２であ
る。図のように、ＰＨＳ１＜ＰＨＳ２＜ＰＨＢ１＜ＰＨ
Ｂ２＜ＰＬＳ１＜ＰＬＳ２＜ＰＬＢ１＜ＰＬＢ２となっ
ている。
【００１４】図５に電荷結合素子の模式的断面図と各時
点での電荷結合素子中のチャネル電位を示す。転送電極
の対５２ｊ，５１ｊ，５２ｌ，５１ｌ…にはＶＧＡを転
送電極の対５２ｋ，５１ｋ，５２ｍ，５１ｍにはＶＧＢ
を印加する。第１ポリシリコン膜からなる転送電極５１
ｊ，５１ｋ，５１ｌ，…下はストレージ領域となってお
り、第１ポリシリコン膜の間隔部で第２ポリシリコン膜
からなる転送電極５２ｊ，５２ｋ，５２ｌ，…で覆われ
ている領域はバリア領域となっている点は図９で示した
従来の２層駆動電荷結合素子の構造と同様である。本実
施例の構造では活性領域での絶縁膜厚が異なっている。
第１の膜厚を有する第１絶縁膜３領域および第２の膜厚
を有する第２絶縁膜４領域のゲート電極印加電圧とチャ
ネル電位の関係は図５に示す通りとする。図１のＸ−Ｘ
方向のチャネル電位を破線で示す。また、Ａ−Ａ方向の
チャネル電位を実線で示す。実線で示したチャネル電位
は従来例と同じである。各転送電極下では常にＣＨ１＜
ＣＨ２となっているので信号電荷Ｑが少ないときは第１
絶縁膜下のチャネルを転送されることになる。従って信
号電荷当りのトラップ準位数は少なくなる。
点での電荷結合素子中のチャネル電位を示す。転送電極
の対５２ｊ，５１ｊ，５２ｌ，５１ｌ…にはＶＧＡを転
送電極の対５２ｋ，５１ｋ，５２ｍ，５１ｍにはＶＧＢ
を印加する。第１ポリシリコン膜からなる転送電極５１
ｊ，５１ｋ，５１ｌ，…下はストレージ領域となってお
り、第１ポリシリコン膜の間隔部で第２ポリシリコン膜
からなる転送電極５２ｊ，５２ｋ，５２ｌ，…で覆われ
ている領域はバリア領域となっている点は図９で示した
従来の２層駆動電荷結合素子の構造と同様である。本実
施例の構造では活性領域での絶縁膜厚が異なっている。
第１の膜厚を有する第１絶縁膜３領域および第２の膜厚
を有する第２絶縁膜４領域のゲート電極印加電圧とチャ
ネル電位の関係は図５に示す通りとする。図１のＸ−Ｘ
方向のチャネル電位を破線で示す。また、Ａ−Ａ方向の
チャネル電位を実線で示す。実線で示したチャネル電位
は従来例と同じである。各転送電極下では常にＣＨ１＜
ＣＨ２となっているので信号電荷Ｑが少ないときは第１
絶縁膜下のチャネルを転送されることになる。従って信
号電荷当りのトラップ準位数は少なくなる。
【００１５】以上、２相駆動方式の電荷結合素子とその
駆動方法について説明したが、３相駆動方式や４相駆動
方式など他の駆動方式の電荷結合素子について本発明は
適用することができる。また絶縁膜の厚さは２種類に限
らない。
駆動方法について説明したが、３相駆動方式や４相駆動
方式など他の駆動方式の電荷結合素子について本発明は
適用することができる。また絶縁膜の厚さは２種類に限
らない。
【００１６】図６（ａ）〜図６（ｃ）は本願第２の発明
の第１の実施例を説明するための工程順断面図である。
の第１の実施例を説明するための工程順断面図である。
【００１７】 まず、図６（ａ）に示すように、第４図
（ａ）で、一導電型半導体基板１（Ｐ型Ｓｉ基板）の表
面部に形成した活性領域２の表面の中央部に活性領域の
信号電荷転送方向に沿う方向に連続する一部の領域に第
1の膜厚を有する第1絶縁膜３をストライプ状に形成し、
次に図６（ｂ）に示すように、残りの活性領域上に第２
の膜厚を有する第２絶縁膜４を形成する。第１絶縁膜と
して例えば、窒化シリコン膜を形成し、第２絶縁膜とし
て熱酸化等で酸化シリコン膜を形成する。次に図６
（ｃ）に示すように、第１ポリシリコン膜で転送電極１
（図１の５１ｊ、５１ｋ、…）を形成し、次いで熱酸化
をしたのち、第２ポリシリコン膜で転送電極（図１の５
２ｉ、５２ｊ、…）を形成する。
（ａ）で、一導電型半導体基板１（Ｐ型Ｓｉ基板）の表
面部に形成した活性領域２の表面の中央部に活性領域の
信号電荷転送方向に沿う方向に連続する一部の領域に第
1の膜厚を有する第1絶縁膜３をストライプ状に形成し、
次に図６（ｂ）に示すように、残りの活性領域上に第２
の膜厚を有する第２絶縁膜４を形成する。第１絶縁膜と
して例えば、窒化シリコン膜を形成し、第２絶縁膜とし
て熱酸化等で酸化シリコン膜を形成する。次に図６
（ｃ）に示すように、第１ポリシリコン膜で転送電極１
（図１の５１ｊ、５１ｋ、…）を形成し、次いで熱酸化
をしたのち、第２ポリシリコン膜で転送電極（図１の５
２ｉ、５２ｊ、…）を形成する。
【００１８】図７（ａ）〜図７（ｃ）は本願第２の発明
の第２の実施例を説明するための工程順断面図である。
の第２の実施例を説明するための工程順断面図である。
【００１９】 まず、図７（ａ）に示すように、一導電
型半導体基板１に形成した活性領域２の表面に、第１の
膜厚を有する第１絶縁膜３として例えば、酸化シリコン
膜を形成し、図７（ｂ）に示すように、活性領域の信号
電荷転送方向に沿う方向に連続する一部の領域上をスト
ライプ状の窒化シリコン膜９で覆った後に他の活性領域
上に第２の膜厚を有する第２絶縁膜を形成するため例え
ば、熱酸化等で酸化シリコン膜１０を形成する。次に図
７（ｃ）に示すように、窒化シリコン膜９を除去し、第
１ポリシリコン膜で転送電極５１Ａ、…を形成し、熱酸
化を行ったのち第２ポリシリコン膜で残りの転送電極を
形成する。この実施例では、活性領域の表面を第１絶縁
膜３で保護した状態でそれ以降の工程を経るのでシリコ
ン基板表面の汚染が最小限に押えられ界面準位を少なく
できる利点がある。
型半導体基板１に形成した活性領域２の表面に、第１の
膜厚を有する第１絶縁膜３として例えば、酸化シリコン
膜を形成し、図７（ｂ）に示すように、活性領域の信号
電荷転送方向に沿う方向に連続する一部の領域上をスト
ライプ状の窒化シリコン膜９で覆った後に他の活性領域
上に第２の膜厚を有する第２絶縁膜を形成するため例え
ば、熱酸化等で酸化シリコン膜１０を形成する。次に図
７（ｃ）に示すように、窒化シリコン膜９を除去し、第
１ポリシリコン膜で転送電極５１Ａ、…を形成し、熱酸
化を行ったのち第２ポリシリコン膜で残りの転送電極を
形成する。この実施例では、活性領域の表面を第１絶縁
膜３で保護した状態でそれ以降の工程を経るのでシリコ
ン基板表面の汚染が最小限に押えられ界面準位を少なく
できる利点がある。
【００２０】図８（ａ），図８（ｂ）は本願第３の発明
の一実施例を説明するための工程順断面図である。
の一実施例を説明するための工程順断面図である。
【００２１】まず、図８（ａ）に示すように、一導電型
半導体基板１に形成した活性領域２の表面に、活性領域
の信号電荷転送方向に沿う方向に連続する１部の領域に
第１の膜厚を有する第１絶縁膜３および第１絶縁膜上電
極をストライプ状に形成し、次に、図８（ａ）に示すよ
うに他の活性領域上に第２の膜厚を有する第２絶縁膜４
を形成する。第１絶縁膜および第２絶縁膜として、例え
ば、窒化シリコン膜または酸化シリコンを用いる。この
とき、第１絶縁膜上電極１２の表面に薄い酸化膜ができ
るので、その酸化膜を選択的に除去してコンタクト孔を
設けたのち、第２絶縁膜上電極１３を形成する。１２，
１３は互いにコンタクト孔を介して接続され転送電極を
構成する。この実施例では、前述の実施例のように、オ
ーバラップ構造の転送電極を形成するのは困難である
が、第１絶縁膜，第２絶縁膜とそれぞれ接する電極材料
を異ならせることにより、ＣＨ１とＣＨ２のポテンシャ
ル差を一層大きくできる。第１絶縁膜上電極をポリシリ
コン、第２絶縁膜上電極をタングステンにすればよい。
タングステン膜の仕事関数はポリシリコン膜のそれより
小さくできるからである。
半導体基板１に形成した活性領域２の表面に、活性領域
の信号電荷転送方向に沿う方向に連続する１部の領域に
第１の膜厚を有する第１絶縁膜３および第１絶縁膜上電
極をストライプ状に形成し、次に、図８（ａ）に示すよ
うに他の活性領域上に第２の膜厚を有する第２絶縁膜４
を形成する。第１絶縁膜および第２絶縁膜として、例え
ば、窒化シリコン膜または酸化シリコンを用いる。この
とき、第１絶縁膜上電極１２の表面に薄い酸化膜ができ
るので、その酸化膜を選択的に除去してコンタクト孔を
設けたのち、第２絶縁膜上電極１３を形成する。１２，
１３は互いにコンタクト孔を介して接続され転送電極を
構成する。この実施例では、前述の実施例のように、オ
ーバラップ構造の転送電極を形成するのは困難である
が、第１絶縁膜，第２絶縁膜とそれぞれ接する電極材料
を異ならせることにより、ＣＨ１とＣＨ２のポテンシャ
ル差を一層大きくできる。第１絶縁膜上電極をポリシリ
コン、第２絶縁膜上電極をタングステンにすればよい。
タングステン膜の仕事関数はポリシリコン膜のそれより
小さくできるからである。
【００２２】
【発明の効果】本発明の電荷結合素子及びその製造方法
並びに駆動方法を用いることで転送信号電荷が少ない時
の転送効率の劣化を軽減できる。この結果、特に、転送
効率の劣化が問題となっていた電荷結合素子の低温動作
時の特性を改善することができる。ショットキ型赤外イ
メージセンサ等に電荷結合素子を使用する場合、その画
質の改善がもたらされる。
並びに駆動方法を用いることで転送信号電荷が少ない時
の転送効率の劣化を軽減できる。この結果、特に、転送
効率の劣化が問題となっていた電荷結合素子の低温動作
時の特性を改善することができる。ショットキ型赤外イ
メージセンサ等に電荷結合素子を使用する場合、その画
質の改善がもたらされる。
【図１】本願第１の発明の電荷結合素子の一実施例を示
す平面図である。
す平面図である。
【図２】図１のＸ−Ｘ線断面図（図２（ａ））およびＹ
−Ｙ線断面図（図２（ｂ））である。
−Ｙ線断面図（図２（ｂ））である。
【図３】本願第１の発明の一実施例の説明に使用する転
送電極電位とチャネル電位の関係を示す特性図（図３
（ａ））および模式的断面図（図３（ｂ））である。
送電極電位とチャネル電位の関係を示す特性図（図３
（ａ））および模式的断面図（図３（ｂ））である。
【図４】本願第１の発明の一実施例の動作説明に使用す
る転送パルスの波形図（図４（ａ））およびチャネル電
位を示す特性図（図４（ｂ））である。
る転送パルスの波形図（図４（ａ））およびチャネル電
位を示す特性図（図４（ｂ））である。
【図５】本願第１の発明の一実施例の動作説明に使用す
る模式的断面図及びポテンシャル図である。
る模式的断面図及びポテンシャル図である。
【図６】本願第２の発明の第１の実施例を説明するため
（ａ）〜（ｃ）に分図して示す工程順断面図である。
（ａ）〜（ｃ）に分図して示す工程順断面図である。
【図７】本願第２の発明の第２の実施例を説明するため
（ａ）〜（ｃ）に分図して示す工程順断面図である。
（ａ）〜（ｃ）に分図して示す工程順断面図である。
【図８】本願第３の発明の一実施例を説明するため
（ａ），（ｂ）に分図して示す工程順断面図である。
（ａ），（ｂ）に分図して示す工程順断面図である。
【図９】従来の電荷結合素子を示す断面図である。
【図１０】従来の電荷結合素子の動作説明に使用する模
式的断面図およびポテンシャル図である。
式的断面図およびポテンシャル図である。
【図１１】従来の電荷結合素子の動作説明に使用する転
送パルスの波形図（図１１（ａ））および転送電極電圧
とチャネル電位の関係を示す特性図（図１１（ｂ））で
ある。
送パルスの波形図（図１１（ａ））および転送電極電圧
とチャネル電位の関係を示す特性図（図１１（ｂ））で
ある。
１ 一導電型半導体基板 ２ 活性領域 ３ 第１絶縁膜 ４ 第２絶縁膜 ５１，５１ｉ〜５１ｌ，５２ｊ〜５２ｌ 転送電極 ６ 素子分離酸化膜 ７ チャネルストッパ ８ｊ〜８ｌ バリア領域 ９ 窒化シリコン膜 １０ 酸化シリコン膜 １１ 酸化シリコン膜 １２ 第１絶縁膜上電極 １３ 第２絶縁膜上電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/339 H01L 27/148 H01L 29/762 H04N 5/335
Claims (5)
- 【請求項１】 一導電型半導体基板に形成した活性領域
の表面に絶縁膜を配し、前記絶縁膜上に転送電極を複数
配した電荷結合素子において、前記絶縁膜は、前記活性
領域の信号電荷転送方向に沿う方向に連続する一部の領
域上に設けられた第１の膜厚を有する第１絶縁膜と、前
記活性領域の他の領域上に設けられ、第１絶縁膜よりも
膜厚が厚い第２の膜厚を有する第２絶縁膜とを形成する
ことにより、前記転送電極に電圧を印加したときに前記
転送電極下に形成されるポテンシャルの内、前記第１絶
縁膜下の部分を深くすることを特徴とする電荷結合素
子。 - 【請求項２】 一導電型半導体基板に活性領域を形成
し、前記活性領域の信号電荷転送方向に沿う方向に連続
する一部の領域上に第１の膜厚を有する第１絶縁膜を形
成し、他の前記活性領域上には第２の膜厚を有する第２
絶縁膜を形成し、前記第１および第２絶縁膜上に転送電
極を形成することにより前記転送電極に電圧を印加した
ときに前記転送電極下に形成されるポテンシャルの内の
一部を深くすることを特徴とする電荷結合素子の製造方
法。 - 【請求項３】 一導電型半導体基板に活性領域を形成
し、前記活性領域上に第１の膜厚を有する第１絶縁膜を
形成し、前記活性領域の信号電荷転送方向に沿う方向に
連続する一部の領域上に薄膜を形成し、該薄膜で覆われ
ていない前記活性領域上に、第２の膜厚を有する第２絶
縁膜を形成し、前記薄膜を除去した後、前記第１および
第２絶縁膜上に転送電極を形成することにより、前記転
送電極に電圧を印加したときに前記転送電極下に形成さ
れるポテンシャルの内の一部を深くすることを特徴とす
る電荷結合素子の製造方法。 - 【請求項４】 一導電型半導体基板に活性領域を形成
し、前記活性領域の信号電荷転送方向に沿う方向に連続
する一部の領域上に第１の膜厚を有する第１絶縁膜を形
成し、前記第１絶縁膜上に第１電極を形成した後、他の
前記活性領域上に第２の膜厚を有する第２絶縁膜を形成
し、前記第２絶縁膜上に前記第１電極に接続する第２電
極を形成することを特徴とする電荷結合素子の製造方
法。 - 【請求項５】 信号電荷転送方向に沿う方向に連続する
一部の活性領域上に第１の膜厚を有する第１絶縁膜を配
し、他の活性領域上には第１絶縁膜よりも膜 厚が厚い第
２の膜厚を有する第２絶縁膜を配し、その上部に複数の
転送電極を配することにより、前記転送電極に電圧を印
加したときに前記転送電極下に形成されるポテンシャル
の内、前記第１絶縁膜下の部分が深く形成されるべく形
成された電荷結合素子を駆動する電荷結合素子の駆動方
法であって、前記電荷結合素子を駆動するため前記転送
電極に印加する矩形または台形のパルス電圧を、前記転
送電極の所定の電極に高電圧を印加した前記所定の電極
下の第１絶縁膜および第２絶縁膜下の活性領域の両方の
ポテンシャルが、前記所定の電極と隣接し低電圧を印加
した他の電極下の第１絶縁膜および第２絶縁膜下の活性
領域のどちらのポテンシャルよりも低くなるように設定
することを特徴とする電荷結合素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02830691A JP3206009B2 (ja) | 1991-02-22 | 1991-02-22 | 電荷結合素子及びその製造方法並びに駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02830691A JP3206009B2 (ja) | 1991-02-22 | 1991-02-22 | 電荷結合素子及びその製造方法並びに駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04267346A JPH04267346A (ja) | 1992-09-22 |
| JP3206009B2 true JP3206009B2 (ja) | 2001-09-04 |
Family
ID=12244937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02830691A Expired - Fee Related JP3206009B2 (ja) | 1991-02-22 | 1991-02-22 | 電荷結合素子及びその製造方法並びに駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206009B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013027524A1 (ja) * | 2011-08-24 | 2013-02-28 | シャープ株式会社 | 固体撮像素子 |
-
1991
- 1991-02-22 JP JP02830691A patent/JP3206009B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04267346A (ja) | 1992-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
| US6111279A (en) | CCD type solid state image pick-up device | |
| JP3119586B2 (ja) | 電荷転送装置及びその製造方法 | |
| US5286987A (en) | Charge transfer device | |
| JP3206009B2 (ja) | 電荷結合素子及びその製造方法並びに駆動方法 | |
| US5627096A (en) | Manufacturing method of electric charge transferring devices | |
| JPH0695536B2 (ja) | 電荷転送装置 | |
| JPH06120262A (ja) | 電荷転送装置 | |
| JP3150050B2 (ja) | 電荷結合装置およびその製造方法 | |
| JPH06140442A (ja) | 電荷転送装置 | |
| JP3077608B2 (ja) | 電荷転送装置およびその製造方法 | |
| JPH0682694B2 (ja) | 電荷移送装置 | |
| JP2911146B2 (ja) | 半導体装置 | |
| JPS62126671A (ja) | 電荷転送装置 | |
| US5986295A (en) | Charge coupled device | |
| JP2712847B2 (ja) | 電荷転送素子の製造方法 | |
| JPH0618263B2 (ja) | 電荷転送素子 | |
| JP2747328B2 (ja) | 電荷転送素子 | |
| US5406101A (en) | Horizontal charge coupled device | |
| JP2904107B2 (ja) | 電荷転送装置の製造方法 | |
| JP2826963B2 (ja) | 電荷結合素子及びその製造方法 | |
| JP2723063B2 (ja) | 電荷転送装置 | |
| KR0151381B1 (ko) | 전하결합소자 및 그 제조방법 | |
| JPH03291945A (ja) | 電荷転送素子およびその製造方法 | |
| JPS6197860A (ja) | 電荷転送素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010605 |
|
| LAPS | Cancellation because of no payment of annual fees |