JPS6197860A - 電荷転送素子 - Google Patents
電荷転送素子Info
- Publication number
- JPS6197860A JPS6197860A JP59219010A JP21901084A JPS6197860A JP S6197860 A JPS6197860 A JP S6197860A JP 59219010 A JP59219010 A JP 59219010A JP 21901084 A JP21901084 A JP 21901084A JP S6197860 A JPS6197860 A JP S6197860A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- oxide film
- short
- long
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76866—Surface Channel CCD
- H01L29/76891—Four-Phase CCD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高速転送のための４相駆動電荷転送素子に関
するものである。
するものである。
従来の４相クロツクパレスを用いた４相駆動電荷転送素
子においては、高速転送させるため高速クロックパルス
を印加すると電荷の逆戻り現象が生じ、転送効率が劣化
する。これを第２図（ａ）〜（Ｃ）を参照しながら説明
する。第２図（ｂ）は従来例に係る４相駆動電荷転送素
子の断面図であり、第２図（ａ）は第２図（ｂ）の各電
極に印加される４相パルスのタイミング図である。また
第２図（ｅ）は、第２図（ａ）で示す時刻ｔＩ、ｔ！に
おける各電極下の半導体基板表面領域に形成されるチャ
ンネル電位を示す図である。１ ＝ １．では為、グ、
電極下の信号電荷がためられている状況にある（図中の
斜線は信号電荷を表わしている）。
子においては、高速転送させるため高速クロックパルス
を印加すると電荷の逆戻り現象が生じ、転送効率が劣化
する。これを第２図（ａ）〜（Ｃ）を参照しながら説明
する。第２図（ｂ）は従来例に係る４相駆動電荷転送素
子の断面図であり、第２図（ａ）は第２図（ｂ）の各電
極に印加される４相パルスのタイミング図である。また
第２図（ｅ）は、第２図（ａ）で示す時刻ｔＩ、ｔ！に
おける各電極下の半導体基板表面領域に形成されるチャ
ンネル電位を示す図である。１ ＝ １．では為、グ、
電極下の信号電荷がためられている状況にある（図中の
斜線は信号電荷を表わしている）。
また１ ＝ １．での図は、１ ＝、 １にの状況から
信号電荷を次段に転送した場合のチャンネル電位と信号
電荷の状況を表わしている。
信号電荷を次段に転送した場合のチャンネル電位と信号
電荷の状況を表わしている。
ところで転送りロックが高速になると、図示するようＫ
ｌｘ電極下に存在した信号電荷が次段の電極下に完全
に移りきる前に、該電極下のチャンネル電位が１段前の
為の電極下の電位と同じＬｏｗレベルに戻り、為電極下
に残った電荷に対し転送方向と逆方向の電位障壁がなく
なってしまう。このため信号電荷逆戻り現象が生じ、転
送効率が劣化する。
ｌｘ電極下に存在した信号電荷が次段の電極下に完全
に移りきる前に、該電極下のチャンネル電位が１段前の
為の電極下の電位と同じＬｏｗレベルに戻り、為電極下
に残った電荷に対し転送方向と逆方向の電位障壁がなく
なってしまう。このため信号電荷逆戻り現象が生じ、転
送効率が劣化する。
なお、このような高速転送動作で逆戻りを生じないもの
としてはり、Ｍ、Ｅｒｂ等がＩＫＤＭ Ｗａｓｈｉｎｇ
ｔｏｎ。
としてはり、Ｍ、Ｅｒｂ等がＩＫＤＭ Ｗａｓｈｉｎｇ
ｔｏｎ。
Ｄ、Ｃ，、Ｄｅｃｅｍｂｅｒ、ｐ、２４ （１９７３）
で示した２相駆動電荷転送素子が公知であるが、この素
子は高速化に適するが、４相駆動方弐に比べると最大転
送電荷量が少ないという問題点がある。
で示した２相駆動電荷転送素子が公知であるが、この素
子は高速化に適するが、４相駆動方弐に比べると最大転
送電荷量が少ないという問題点がある。
本発明は上記従来例の問題点に鑑み提案されたものであ
り、高速動作させても逆戻り現象がなく良好な転送特性
を持つ４相駆動力式の電荷結合素子を提供することを目
的とする。
り、高速動作させても逆戻り現象がなく良好な転送特性
を持つ４相駆動力式の電荷結合素子を提供することを目
的とする。
本発明に係る４相駆動電荷転送素子は、電極長の短い電
極と長い電極を交互に配置したものであり、かつ電圧を
印加したときに短い電極下のチャンネル電位が長い電極
よりも浅く形成されるものであることを特徴とする。
極と長い電極を交互に配置したものであり、かつ電圧を
印加したときに短い電極下のチャンネル電位が長い電極
よりも浅く形成されるものであることを特徴とする。
以下図面を参照して本発明の詳細な説明する。
第１図（ｂ）は本発明の実施例に係る転送チャンネルに
沿った電荷転送素子の断面図であり、ダいグ。
沿った電荷転送素子の断面図であり、ダいグ。
は短い電極、ダ７、九は長い電極である。この素子の製
造プロセスを概略説明すると、比抵抗１０Ω・二のＰａ
シリコン基板表面に絶縁酸化膜７００Ａを介して５００
０ ｋの多結晶シリコンを形成し、長い電極ｆ！６い九
をつくる。次に一部の酸化膜を除去して新たに基板表面
に絶縁酸化膜７００ Ｘを形成すると共に、前記多結晶
シリコン電極１ｔ、ＩＺ’４表面に絶縁酸化膜を形成す
る。しかる後にイオン注入法を用いてボＱ７を５Ｑ Ｋ
ｅＶで２ Ｘ １０’ｌｃ！ｌｔ注入し、基板と同一導
電型不純物層２２の逆戻り障壁を形成する。
造プロセスを概略説明すると、比抵抗１０Ω・二のＰａ
シリコン基板表面に絶縁酸化膜７００Ａを介して５００
０ ｋの多結晶シリコンを形成し、長い電極ｆ！６い九
をつくる。次に一部の酸化膜を除去して新たに基板表面
に絶縁酸化膜７００ Ｘを形成すると共に、前記多結晶
シリコン電極１ｔ、ＩＺ’４表面に絶縁酸化膜を形成す
る。しかる後にイオン注入法を用いてボＱ７を５Ｑ Ｋ
ｅＶで２ Ｘ １０’ｌｃ！ｌｔ注入し、基板と同一導
電型不純物層２２の逆戻り障壁を形成する。
次に、該領域上に５０００人の多結晶シリコンを形成す
ることにより、短い電極ダいダ、をつくる。このように
して実施例の４相駆動電荷転送素子を得る。
ることにより、短い電極ダいダ、をつくる。このように
して実施例の４相駆動電荷転送素子を得る。
次に実施例の動作について説明する。第１図（ａ）
、＝。
、＝。
は第１図中）の素子の電極に印加する４相パルスのタイ
ミング図であり、第１図（ｅ）はｔ４１図（ａ）で示す
時刻ｔ１、ｔ、における各電極下の半導体基板表面領域
に形成されるチャンネル電位と電荷の蓄積状況を示す図
である（斜線は転送電荷を表わしている）。
ミング図であり、第１図（ｅ）はｔ４１図（ａ）で示す
時刻ｔ１、ｔ、における各電極下の半導体基板表面領域
に形成されるチャンネル電位と電荷の蓄積状況を示す図
である（斜線は転送電荷を表わしている）。
１ ＝ １．は〆、、ダ、電極にパルス電圧が印加され
、グ１、ダ、電極下に信号電荷がためられている状況で
あるが、Ｘ、電極下には予めボロン不純物層２２が形成
されているので、チャンネル電位は０１電極下の方が浅
い。１ ＝ １．では電極為がＨｉｇｈレベル、グ、電
極がＬｏｗレベルとなり、次段に電荷が転送されるので
あるが、高速動作でＸ、が素早（Ｌｏｗレベルとなると
、＄２電極下に転送電荷が一部残る。しかし短い電極長
の為電極下の電位の方が浅いので、電荷の逆戻りに対す
る障壁となり、従って電荷の逆戻りはなく電荷は次段に
完全に転送される。次に１ ＝＝ １．から次段に電荷
を移す場合、短い電極が素早（Ｌｏｗレベルになる。こ
のとき逆戻り障壁は存在しないが、電極長が短く、電極
下の信号電荷は素早く次段に移ってしまうので逆戻り現
象は生じない。
、グ１、ダ、電極下に信号電荷がためられている状況で
あるが、Ｘ、電極下には予めボロン不純物層２２が形成
されているので、チャンネル電位は０１電極下の方が浅
い。１ ＝ １．では電極為がＨｉｇｈレベル、グ、電
極がＬｏｗレベルとなり、次段に電荷が転送されるので
あるが、高速動作でＸ、が素早（Ｌｏｗレベルとなると
、＄２電極下に転送電荷が一部残る。しかし短い電極長
の為電極下の電位の方が浅いので、電荷の逆戻りに対す
る障壁となり、従って電荷の逆戻りはなく電荷は次段に
完全に転送される。次に１ ＝＝ １．から次段に電荷
を移す場合、短い電極が素早（Ｌｏｗレベルになる。こ
のとき逆戻り障壁は存在しないが、電極長が短く、電極
下の信号電荷は素早く次段に移ってしまうので逆戻り現
象は生じない。
このよ５１Ｃ電極長が長い電極下では移送距離が長いの
で完全に移送するには時間がかかり、該電接下では、高
速転送りロックパルスがＬｏｗレベルに戻ったときに電
極下に電荷が残るが、該電極の１段前にはチャンネル電
位の浅い短い電極が配置されており逆戻り防止の電位障
壁が存在するので、電荷は完全に移送される。また電極
が短ければ転送りロックパルスをＬＯＷレベルに戻した
とき、逆戻りの電位障壁が存在しなくとも容易に次段に
完全に電荷は移送される。
で完全に移送するには時間がかかり、該電接下では、高
速転送りロックパルスがＬｏｗレベルに戻ったときに電
極下に電荷が残るが、該電極の１段前にはチャンネル電
位の浅い短い電極が配置されており逆戻り防止の電位障
壁が存在するので、電荷は完全に移送される。また電極
が短ければ転送りロックパルスをＬＯＷレベルに戻した
とき、逆戻りの電位障壁が存在しなくとも容易に次段に
完全に電荷は移送される。
以上説明したように、本発明によれば４相駆動力式の高
速転送でも逆戻り現象が生じないので、転送効率の高い
電荷転送素子が得られる。
速転送でも逆戻り現象が生じないので、転送効率の高い
電荷転送素子が得られる。
第１図（ａ）、（′ｂ）、（Ｃ）はそれぞれ本発明の実
施例に係る４相パルスのタイ老ング図、電荷転送素子の
断面図、時刻ｔ、とｔ、における各電極下の半導体基板
表面領域に形成されるチャンネル電位と電荷の蓄積状況
を示す図である。 第２図（ａ）、（ｂ）、（ｅ）はそれぞれ従来例に係る
４相パルスのタイミング図、電荷転送素子の断面図、時
刻ｔ１とｔ、における各電極下の半導体基板表面領域に
形成されるチャンネル電位と電荷の蓄積状況を示す図で
ある。 り、〜０４ ・・・・・・・・・４相クロツクパルス
２１・・・・・・・・・・・・・・・半導体基板２２
・・・・・・・・・・・・・・・基板と同一導電型の
不純物層。
施例に係る４相パルスのタイ老ング図、電荷転送素子の
断面図、時刻ｔ、とｔ、における各電極下の半導体基板
表面領域に形成されるチャンネル電位と電荷の蓄積状況
を示す図である。 第２図（ａ）、（ｂ）、（ｅ）はそれぞれ従来例に係る
４相パルスのタイミング図、電荷転送素子の断面図、時
刻ｔ１とｔ、における各電極下の半導体基板表面領域に
形成されるチャンネル電位と電荷の蓄積状況を示す図で
ある。 り、〜０４ ・・・・・・・・・４相クロツクパルス
２１・・・・・・・・・・・・・・・半導体基板２２
・・・・・・・・・・・・・・・基板と同一導電型の
不純物層。
Claims (1)
- 半導体基板上に絶縁膜を介して複数の転送電極を配し
、該電極に４相のクロック電圧を印加し信号電荷を転送
する４相駆動電荷転送素子において、前記電極群は電極
長の短い電極と長い電極を交互に配置したものであり、
かつ電圧を印加したときに前記短い電極下のチャンネル
電位が前記長い電極よりも浅く形成されるものであるこ
とを特徴とする４相駆動電荷転送素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219010A JPS6197860A (ja) | 1984-10-18 | 1984-10-18 | 電荷転送素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219010A JPS6197860A (ja) | 1984-10-18 | 1984-10-18 | 電荷転送素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6197860A true JPS6197860A (ja) | 1986-05-16 |
Family
ID=16728843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59219010A Pending JPS6197860A (ja) | 1984-10-18 | 1984-10-18 | 電荷転送素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6197860A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726475A (en) * | 1987-07-10 | 1998-03-10 | Kabushiki Kaisha Toshiba | Semiconductor device having different impurity concentration wells |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5330282A (en) * | 1976-09-01 | 1978-03-22 | Hitachi Ltd | Semiconductor device |
-
1984
- 1984-10-18 JP JP59219010A patent/JPS6197860A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5330282A (en) * | 1976-09-01 | 1978-03-22 | Hitachi Ltd | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726475A (en) * | 1987-07-10 | 1998-03-10 | Kabushiki Kaisha Toshiba | Semiconductor device having different impurity concentration wells |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Walden et al. | BSTJ brief: the buried channel charge coupled device | |
| GB1470191A (en) | Charge coupled devices | |
| EP0513666A1 (en) | CCD shift register | |
| US6111279A (en) | CCD type solid state image pick-up device | |
| JP3119586B2 (ja) | 電荷転送装置及びその製造方法 | |
| JPH0695536B2 (ja) | 電荷転送装置 | |
| JPS6197860A (ja) | 電荷転送素子 | |
| JPH06120262A (ja) | 電荷転送装置 | |
| JPH06216161A (ja) | 狭いチャネル効果をもつ擬似２相電荷結合素子 | |
| JPS61148876A (ja) | 電荷転送素子 | |
| JPS61179574A (ja) | 電荷結合素子 | |
| US5019884A (en) | Charge transfer device | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JPS62242363A (ja) | 電荷転送装置 | |
| Tompsett et al. | Measurements of transfer inefficiency of 250-element undercut-isolated charge coupled devices | |
| JPS5850032B2 (ja) | ハンドウタイソウチ | |
| JPS62126671A (ja) | 電荷転送装置 | |
| JP3206009B2 (ja) | 電荷結合素子及びその製造方法並びに駆動方法 | |
| CA1101548A (en) | Two phase charge coupled devices employing fixed charge for creating asymmetrical potential wells | |
| JP2911146B2 (ja) | 半導体装置 | |
| JPH036838A (ja) | 電荷転送素子 | |
| JPH0682694B2 (ja) | 電荷移送装置 | |
| KR0161850B1 (ko) | 전하결합소자의 구조 및 제조방법 | |
| JPH10150184A (ja) | 電荷転送装置およびその製造方法 | |
| JPH11168206A (ja) | 固体撮像装置及びその製造方法 |