JPS61148876A - 電荷転送素子 - Google Patents
電荷転送素子Info
- Publication number
- JPS61148876A JPS61148876A JP59271546A JP27154684A JPS61148876A JP S61148876 A JPS61148876 A JP S61148876A JP 59271546 A JP59271546 A JP 59271546A JP 27154684 A JP27154684 A JP 27154684A JP S61148876 A JPS61148876 A JP S61148876A
- Authority
- JP
- Japan
- Prior art keywords
- region
- charge transfer
- potential
- type semiconductor
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 206010060904 Freezing phenomenon Diseases 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000010959 steel Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000001668 ameliorated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010351 charge transfer process Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1062—Channel region of field-effect devices of charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
- H01L29/76858—Four-Phase CCD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は電荷転送素子に関し、特に低温での転送効率
を改善した電荷転送素子に関するものである。
を改善した電荷転送素子に関するものである。
［従来の技術］
近年量子形の赤外検出器とシリコン電荷転送素子を組み
合わせた赤外線イメージセンサの開発が盛んになってき
ているが、これらの赤外線イメージセンサは、検出器の
暗電流を減らし十分なＳＺＮ比を得るために、通常液体
窒素温度（７７Ｋ＞付近の低温で使用される。このため
、こうしたイメージセンサを構成する電荷転送素子（Ｃ
ｈａｒＯｅ−ＣｏＢｌｅｄ Ｑ ｅＶｉｃｅ ：以下
ｃｃｏと略記する）も低温で動作させる必要がある。−
従来からイメージセンサに用いるＣＯＤには、高速・高
転送効率・低雑音といった優れた特性を持った埋め込み
チｗンネルＣＣ□ （３ｕｒｉｅｄ −Ｃｈａｎｎｅｌ
ＣＣＤ ：以下ＢＣＣＤと略記する）が選ばれてき
た（ＢＣＯＤに関しては、Ｒ，Ｈ，Ｗａｌｄｅｍ ｅｔ
ａｌ 、Ｂｅ１ｌ ５ｙｓｔ 、７ｅｃｈ 、 ’
Ｊ、 Ｖｏｌ、 ５１ （１９７０）１）９．１６３５
−１６４０参照）。
合わせた赤外線イメージセンサの開発が盛んになってき
ているが、これらの赤外線イメージセンサは、検出器の
暗電流を減らし十分なＳＺＮ比を得るために、通常液体
窒素温度（７７Ｋ＞付近の低温で使用される。このため
、こうしたイメージセンサを構成する電荷転送素子（Ｃ
ｈａｒＯｅ−ＣｏＢｌｅｄ Ｑ ｅＶｉｃｅ ：以下
ｃｃｏと略記する）も低温で動作させる必要がある。−
従来からイメージセンサに用いるＣＯＤには、高速・高
転送効率・低雑音といった優れた特性を持った埋め込み
チｗンネルＣＣ□ （３ｕｒｉｅｄ −Ｃｈａｎｎｅｌ
ＣＣＤ ：以下ＢＣＣＤと略記する）が選ばれてき
た（ＢＣＯＤに関しては、Ｒ，Ｈ，Ｗａｌｄｅｍ ｅｔ
ａｌ 、Ｂｅ１ｌ ５ｙｓｔ 、７ｅｃｈ 、 ’
Ｊ、 Ｖｏｌ、 ５１ （１９７０）１）９．１６３５
−１６４０参照）。
第５図（ａ ）は、従来用いられてきた４相駆動力式の
ｎチャンネル５ｃｃｏの平面図であり、第５図（ｂ）は
第５図（’ａ）のＡ−Ａ線断ＷＩｌ！ｌである。初めに
、この電荷転送素子の構成について説明する。第５図（
ａ）、（１））において、ｐ形シリコン基板１３０上に
ｎ形不純物鋼域１２０が形成されており、この領域の不
純物濃度は、通常ｐ形シリコン基板１３０の不純物濃度
より１桁程度高い濃度となっている。ｎ形不純物鋼域１
２０上にゲート酸化膜ｉｉｏが形成されており、ゲート
酸化膜１１０上に互いに隔てて複数のゲート電極２１．
３１．４１．５１．２２．３２，４２．５２が形成され
ている。１０は転送チャンネル領域で、通常厚いシリコ
ン酸化膜または高濃度ｐ形不純物領域を周辺に設けるこ
とによってチャンネルを制限する。ゲート電極２１．２
２はクロックパスライン７０を通して第１相のクロック
に、ゲート電極３１．３２はりａツクパスライン８０を
通して第２相のクロックに、ゲート電極４１．４２はク
ロックパスライン９０を通して第３相のクロックに、ゲ
ート電極５１．５２はクロックパスライン１００を通し
て第４相のクロックに接続される。
ｎチャンネル５ｃｃｏの平面図であり、第５図（ｂ）は
第５図（’ａ）のＡ−Ａ線断ＷＩｌ！ｌである。初めに
、この電荷転送素子の構成について説明する。第５図（
ａ）、（１））において、ｐ形シリコン基板１３０上に
ｎ形不純物鋼域１２０が形成されており、この領域の不
純物濃度は、通常ｐ形シリコン基板１３０の不純物濃度
より１桁程度高い濃度となっている。ｎ形不純物鋼域１
２０上にゲート酸化膜ｉｉｏが形成されており、ゲート
酸化膜１１０上に互いに隔てて複数のゲート電極２１．
３１．４１．５１．２２．３２，４２．５２が形成され
ている。１０は転送チャンネル領域で、通常厚いシリコ
ン酸化膜または高濃度ｐ形不純物領域を周辺に設けるこ
とによってチャンネルを制限する。ゲート電極２１．２
２はクロックパスライン７０を通して第１相のクロック
に、ゲート電極３１．３２はりａツクパスライン８０を
通して第２相のクロックに、ゲート電極４１．４２はク
ロックパスライン９０を通して第３相のクロックに、ゲ
ート電極５１．５２はクロックパスライン１００を通し
て第４相のクロックに接続される。
次に、この電荷転送素子の動作について説明する。第５
図のような構造を持ったｎチャンネル領域内では、各ゲ
ート電極下のｎ形不純物鋼域１２０の中で電子に対する
ポテンシャルの最小値を生じる。この最小値はゲート電
位に依存して変化し、ゲート電位が高いほどそのポテン
シャルは低（なる。クロックパスライン７０．８０．９
０，１００につながる第１．第２．第３．第４相のクロ
ックがそれぞれπ／４ずつ位相がずれ、常に１相以上が
高電位となるように駆動する・と、位相のずれが第１ク
ロツク→第２クロツク→第３り０ツク→第４りＯツクの
順になっている場合、図中の矢印方向へ信号電荷を転送
することができる。
図のような構造を持ったｎチャンネル領域内では、各ゲ
ート電極下のｎ形不純物鋼域１２０の中で電子に対する
ポテンシャルの最小値を生じる。この最小値はゲート電
位に依存して変化し、ゲート電位が高いほどそのポテン
シャルは低（なる。クロックパスライン７０．８０．９
０，１００につながる第１．第２．第３．第４相のクロ
ックがそれぞれπ／４ずつ位相がずれ、常に１相以上が
高電位となるように駆動する・と、位相のずれが第１ク
ロツク→第２クロツク→第３り０ツク→第４りＯツクの
順になっている場合、図中の矢印方向へ信号電荷を転送
することができる。
このようなりＣＣＤにおいて、赤外線イメージセンサが
動作するような液体窒素温度付近の低温では、Ｊａｐａ
ｎｅｓｅ Ｊ ｏｕｒｎａｌ ｏｆ Ａ ｐｐｌ
ｉｅｄ Ｐｈｙｓｉｃｓ ｖｏｌ 、 ２
２． ＮＯ，６（１９８３） 、 ０１）。
動作するような液体窒素温度付近の低温では、Ｊａｐａ
ｎｅｓｅ Ｊ ｏｕｒｎａｌ ｏｆ Ａ ｐｐｌ
ｉｅｄ Ｐｈｙｓｉｃｓ ｖｏｌ 、 ２
２． ＮＯ，６（１９８３） 、 ０１）。
９７５−９８０に示されているように温度の下降ととも
に転送損失は急激に増大する。この様子゛を′第６図に
示す。これは、ＢＣＣＤでｎ形不純物領域１２０を形成
する不純物レベルへの・キャリアの凍結現象に起因する
ものであ′る。 □［発明が解決しようとする問
題点１ 以上のように、従来のＢＣＯＤでは、低温において不純
物レベルへのキ□ャリアの凍結現象に起因する転送効率
の劣化が起こり、このことばイメージセンサの多画素化
に対して太き一問題となっていた。
に転送損失は急激に増大する。この様子゛を′第６図に
示す。これは、ＢＣＣＤでｎ形不純物領域１２０を形成
する不純物レベルへの・キャリアの凍結現象に起因する
ものであ′る。 □［発明が解決しようとする問
題点１ 以上のように、従来のＢＣＯＤでは、低温において不純
物レベルへのキ□ャリアの凍結現象に起因する転送効率
の劣化が起こり、このことばイメージセンサの多画素化
に対して太き一問題となっていた。
この発明は上記のような問題点を解決するためになされ
たもので、低温においても十□分−な転送効率が得られ
る電荷転送素子を提供することを目的とすｉ。
たもので、低温においても十□分−な転送効率が得られ
る電荷転送素子を提供することを目的とすｉ。
［問題点を解決するための手段］
この発明に係る電荷転送素子は、第１導電形半導体基板
上に形成される第２導電形半導体領域のチャンネル領域
の電位を電荷転送方向と垂直な方向に変化させるように
したものである。
上に形成される第２導電形半導体領域のチャンネル領域
の電位を電荷転送方向と垂直な方向に変化させるように
したものである。
［作用］
この発明においては、第２導電形半導体領域のチャンネ
ル領域の電位を電荷転送方向と垂直久方向に変化させる
ことにより、この垂直方向のチャンネル領域内の電界を
強くし、この電界によって不純物レベルの電界方向のバ
リヤを低下さ゛せ、キャリアの放出時定数を短くしてキ
ャリアの凍結現象をなくす。
ル領域の電位を電荷転送方向と垂直久方向に変化させる
ことにより、この垂直方向のチャンネル領域内の電界を
強くし、この電界によって不純物レベルの電界方向のバ
リヤを低下さ゛せ、キャリアの放出時定数を短くしてキ
ャリアの凍結現象をなくす。
［実施例］
以下、この発明の実施例を図によって説明する。
なお、この実施例の説明において、第５図（ａ）。
（ｂ）および第６図の説明と重複する部分については適
宜その説明を省略する。 − 第１図は、この発明の一実施例であるａｃｃ。
宜その説明を省略する。 − 第１図は、この発明の一実施例であるａｃｃ。
の平面図である。また、第２図（ａ）は第１因の８−８
１！断面図であり、第２図（ｂ）は第２図（ａ ）断面
のチャンネル領域の電子に対するポテンシャルを示す図
である。第１図および第２図（ａ ）において、この実
施例の構成が第５図（ａ）、（ｂ）の構成と興なる点は
以下の点である。チャンネル領域において電荷転送方向
（第１図中の矢印方向）と垂直方向に電子に対するポテ
ンシャルの変化をつけるために、ｐ形シリコン基板１３
０上に、ｎ形不純物領域１２１とこれより不純物濃度の
薄いｎ形不純物領域１４０とを上記垂直方向に交互に並
んで形成し、第２図（ｂ、）に示すように、薄いｎ形不
純物鋼域１４０のポテンシャルがｎ形不純物領域１２１
のポテンシャルより浅くなっている点である。なお、１
５０はチャンネル分離用の厚いシリコン酸化膜である。
１！断面図であり、第２図（ｂ）は第２図（ａ ）断面
のチャンネル領域の電子に対するポテンシャルを示す図
である。第１図および第２図（ａ ）において、この実
施例の構成が第５図（ａ）、（ｂ）の構成と興なる点は
以下の点である。チャンネル領域において電荷転送方向
（第１図中の矢印方向）と垂直方向に電子に対するポテ
ンシャルの変化をつけるために、ｐ形シリコン基板１３
０上に、ｎ形不純物領域１２１とこれより不純物濃度の
薄いｎ形不純物領域１４０とを上記垂直方向に交互に並
んで形成し、第２図（ｂ、）に示すように、薄いｎ形不
純物鋼域１４０のポテンシャルがｎ形不純物領域１２１
のポテンシャルより浅くなっている点である。なお、１
５０はチャンネル分離用の厚いシリコン酸化膜である。
第３図（ａ）はこの発明の他の実施例であるＢＣＯＤの
断面図であり、第３図（ｂ）は第３図（ａ）断面のチャ
ンネル領域の電子に対するポテンシャルを示す図である
。ｎ形不純物領域１２０上に、ゲート酸化膜１１１とこ
れより膜厚が薄いゲート酸化１１１３４０とが電荷転送
方向と垂直な方向に交互に並んで形成されており、第３
図（ｂ）に示すように、ゲート酸化膜３４０下のチャン
ネル領域のポテンシャルがゲート酸化Ｉｌｌ １１下の
チャンネル領域のポテンシャルより浅くなっている。
断面図であり、第３図（ｂ）は第３図（ａ）断面のチャ
ンネル領域の電子に対するポテンシャルを示す図である
。ｎ形不純物領域１２０上に、ゲート酸化膜１１１とこ
れより膜厚が薄いゲート酸化１１１３４０とが電荷転送
方向と垂直な方向に交互に並んで形成されており、第３
図（ｂ）に示すように、ゲート酸化膜３４０下のチャン
ネル領域のポテンシャルがゲート酸化Ｉｌｌ １１下の
チャンネル領域のポテンシャルより浅くなっている。
次に、上記の構造のＢＣＯＤを用いることによ ・り低
温にお・ける転送効率が改善される理由について説明す
る。前述したように、赤外イメージセンサの動作する温
度付近での転送効率の劣化は、ｎ形不純物領域１２０．
１２１を形成している不純物レベルへのキャリアの凍結
によるが、この劣化は不純物レベルからのキャリアの放
出時定数を短くすることによって改善することができる
。すなわち、電荷転送過程中に放出され主信号に加わっ
た電荷は転送効率の損失とならないので、キャリアの放
出時開を短くし、できるだけ多くの電荷が短時間に放出
され主信号に加わるようにすることが転送効率の改善に
有効である。こうした電荷トラップからの放出時定数τ
２は、一般に次式で表わされる。
温にお・ける転送効率が改善される理由について説明す
る。前述したように、赤外イメージセンサの動作する温
度付近での転送効率の劣化は、ｎ形不純物領域１２０．
１２１を形成している不純物レベルへのキャリアの凍結
によるが、この劣化は不純物レベルからのキャリアの放
出時定数を短くすることによって改善することができる
。すなわち、電荷転送過程中に放出され主信号に加わっ
た電荷は転送効率の損失とならないので、キャリアの放
出時開を短くし、できるだけ多くの電荷が短時間に放出
され主信号に加わるようにすることが転送効率の改善に
有効である。こうした電荷トラップからの放出時定数τ
２は、一般に次式で表わされる。
τ６− ［σ”Ｖｚｈ ・Ｎｃ−ｅＸｐ（−Ｅｔ／ｋ
Ｔ） ］−１ここで、σはトラップの捕獲断面積
＋ＶｔＡは平均熱速度＋ＮＣは有効状態密度、Ｅｔはト
ラップのエネルギ順位（伝導体から測ったもの）、には
ポルツマ、ン定数、■は温度である。
Ｔ） ］−１ここで、σはトラップの捕獲断面積
＋ＶｔＡは平均熱速度＋ＮＣは有効状態密度、Ｅｔはト
ラップのエネルギ順位（伝導体から測ったもの）、には
ポルツマ、ン定数、■は温度である。
上式より明らかなように、τ、はＥ２の強い関数となっ
ている。τεを短くするにはＥ、を小さくすることが有
効である。第４Ｆ！Ａは強電界中でのε、の実効的な低
下を説明する図である。図において、電界のない場合、
不純物レベル（この場合ドナーレベル）６００に捕獲さ
れた電子が放出されるとき４００のようなポテンシャル
を感じる。
ている。τεを短くするにはＥ、を小さくすることが有
効である。第４Ｆ！Ａは強電界中でのε、の実効的な低
下を説明する図である。図において、電界のない場合、
不純物レベル（この場合ドナーレベル）６００に捕獲さ
れた電子が放出されるとき４００のようなポテンシャル
を感じる。
この場合のトラップレベルは図中に示したＥ となる。
ここで、外部電界ε＋：ｒ７００が存在すると、午の部
分のポテンシャルは５００に示すようになり、電界方向
のバリヤはΔＥｔだけ小さくなりＥ、−となる。このと
きのバリヤの低下ΔＥ１は次式のようになる。
分のポテンシャルは５００に示すようになり、電界方向
のバリヤはΔＥｔだけ小さくなりＥ、−となる。このと
きのバリヤの低下ΔＥ１は次式のようになる。
ここで、ｑは電子の電荷、ε、■はシリコンの誘電率で
ある。
ある。
したがって、この発明の５ｃｃｏを用いれば、従来の電
荷転送方向の電界以外に、これと垂直方向にチャンネル
領域のポテンシャルの変化に基づく電界が加わり、上記
説明に従って実効的なトラップレベルが低下し、キャリ
アの放出時定数が短くなってＢＣＣＤの転送効率が改善
される。
荷転送方向の電界以外に、これと垂直方向にチャンネル
領域のポテンシャルの変化に基づく電界が加わり、上記
説明に従って実効的なトラップレベルが低下し、キャリ
アの放出時定数が短くなってＢＣＣＤの転送効率が改善
される。
なお、上記実施例では４相駆動方式のＢＣＯＤについて
説明したが、他の駆動方式の８ＣＣＤについても上記実
施例と同様の効果が得られる。 ゛また、上記実施例で
はチャンネル領域の電位変化を与える薄いｎ形不純１５
領域１４０はチャンネル方向に平行で一様な幅となって
いるが、この領域は任意の形でよく、連続的である必要
もない。
説明したが、他の駆動方式の８ＣＣＤについても上記実
施例と同様の効果が得られる。 ゛また、上記実施例で
はチャンネル領域の電位変化を与える薄いｎ形不純１５
領域１４０はチャンネル方向に平行で一様な幅となって
いるが、この領域は任意の形でよく、連続的である必要
もない。
要はチャンネル領域の電荷転送方向と垂直な任意の１断
面内でその電位に複数個の極大・極小が存在すればよく
、またこの極大挙極、小はそれぞれ値が異なっても上記
実施例と同様な効果を奏する。
面内でその電位に複数個の極大・極小が存在すればよく
、またこの極大挙極、小はそれぞれ値が異なっても上記
実施例と同様な効果を奏する。
また、上記実施例ではｎチャンネル５ｃｃｏの場合につ
いて説明したが、ｐチャンネルＢＣＯＤの場合でも全（
同様な構造が製作可能であり、この場合についても上記
実施例と同様の効果を奏する。
いて説明したが、ｐチャンネルＢＣＯＤの場合でも全（
同様な構造が製作可能であり、この場合についても上記
実施例と同様の効果を奏する。
また、上記実施例では転送チャンネル領域の不純物濃度
あるいはゲート酸化膜の膜厚が段階的に変わるようにし
ているが、これらを連続的に変化するようにしても上記
実施例と同様の効果が得られるものである。
あるいはゲート酸化膜の膜厚が段階的に変わるようにし
ているが、これらを連続的に変化するようにしても上記
実施例と同様の効果が得られるものである。
［発明の効果］
以上のようにこの発明によれば、第１８！電形半導体基
板上に形成される第２導電形半導体領域のチャンネル領
域の電位を電荷転送方向と垂直な方向に変化させるよう
にしたので、この垂直方向のチャンネル領域内の電界が
強くなり、このためその不純物レベルに捕獲されたキャ
リアの放出時定数が短くなって低温においても十分な転
送効率が得られる。
板上に形成される第２導電形半導体領域のチャンネル領
域の電位を電荷転送方向と垂直な方向に変化させるよう
にしたので、この垂直方向のチャンネル領域内の電界が
強くなり、このためその不純物レベルに捕獲されたキャ
リアの放出時定数が短くなって低温においても十分な転
送効率が得られる。
第１図は、この発明の一実施例であるＢＣＣＤの平面図
である。 第２図（ａ ）は第１図のＢ−Ｂ線断面図であり、第２
図（１） ）は第２図（ａ ）断面のチャンネル領域の
電子に対するポテンシャルを示す図である。 第３図（ａ）はこの発明の他の実施例である日ＣＣＤの
断面図であり、第３図（ｂ）は第３図＜ａ ＞断面のチ
ャンネル領域の電子に対するポテンシャルを示す図であ
る。 第４図は、この発明のＢＣＣＤにおける強電界中でのト
ラップレベルＥ、の実効的な低下を説明する図である。 第５図＜ａ’）は従来のＢＣＯＤの平面図であり、第５
図（ｂ）は第５図（ａ）のＡ−Ａ線断面図である。 第６図は、従来のＢＣＣＤにおける温度と転送損失との
関係を示す図である。 図において、１０は転送チャンネル領域、２１゜２２．
３１．３２．４１．４２．５１，５２，２２０はゲート
電極、７０．８０．９０．１００はクロックパスライン
、１１０．１１１はゲート酸化膜、３４０は薄いゲート
酸化膜、１２０．１２１はｎ形不純物領域、１４０は薄
いｎ形不純物領域、１３０１．ｔｐ形シリコン基板、１
５０は分離用酸化膜である。 なお、各図中同一符号は同一または相当部分を示す。 代 理 人 大 岩 増 雄第３１
！１ に式（１員 タミ （ヂ辷艷ス斥−先）手続補正書（自
発） １、事件の表示 特願昭６９−１７１５４６号２、
発明の名称 電荷転送素子 ′ ３、補正をする者 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１） 明細書第３頁第２行のｒ Ｗａｌｄｅｍ」を
、「Ｗａｌｄｅｎ Ｊに訂正する。 （２） 明細書第３頁第３行の「（１９，７０）」をｒ
（１９７２）Ｊに訂正する゛。 □□
、以上
である。 第２図（ａ ）は第１図のＢ−Ｂ線断面図であり、第２
図（１） ）は第２図（ａ ）断面のチャンネル領域の
電子に対するポテンシャルを示す図である。 第３図（ａ）はこの発明の他の実施例である日ＣＣＤの
断面図であり、第３図（ｂ）は第３図＜ａ ＞断面のチ
ャンネル領域の電子に対するポテンシャルを示す図であ
る。 第４図は、この発明のＢＣＣＤにおける強電界中でのト
ラップレベルＥ、の実効的な低下を説明する図である。 第５図＜ａ’）は従来のＢＣＯＤの平面図であり、第５
図（ｂ）は第５図（ａ）のＡ−Ａ線断面図である。 第６図は、従来のＢＣＣＤにおける温度と転送損失との
関係を示す図である。 図において、１０は転送チャンネル領域、２１゜２２．
３１．３２．４１．４２．５１，５２，２２０はゲート
電極、７０．８０．９０．１００はクロックパスライン
、１１０．１１１はゲート酸化膜、３４０は薄いゲート
酸化膜、１２０．１２１はｎ形不純物領域、１４０は薄
いｎ形不純物領域、１３０１．ｔｐ形シリコン基板、１
５０は分離用酸化膜である。 なお、各図中同一符号は同一または相当部分を示す。 代 理 人 大 岩 増 雄第３１
！１ に式（１員 タミ （ヂ辷艷ス斥−先）手続補正書（自
発） １、事件の表示 特願昭６９−１７１５４６号２、
発明の名称 電荷転送素子 ′ ３、補正をする者 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 （１） 明細書第３頁第２行のｒ Ｗａｌｄｅｍ」を
、「Ｗａｌｄｅｎ Ｊに訂正する。 （２） 明細書第３頁第３行の「（１９，７０）」をｒ
（１９７２）Ｊに訂正する゛。 □□
、以上
Claims (3)
- （１）第１導電形半導体基板と、 前記第１導電形半導体基板上に形成され、前記第１導電
形と逆の、不純物が拡散された第２導電形半導体領域と
、 前記第２導電形半導体領域上に形成されるゲート絶縁膜
と、 前記ゲート絶縁膜上に互いに隔てて形成される複数のゲ
ート電極とを備える電荷転送素子において、 前記第２導電形半導体領域のチャンネル領域の電位を電
荷転送方向と垂直な方向に変化させることを特徴とする
電荷転送素子。 - （２）前記第２導電形半導体領域の不純物濃度を前記電
荷転送方向と垂直な方向に変化させる特許請求の範囲第
１項記載の電荷転送素子。 - （３）前記ゲート絶縁膜の膜厚を前記電荷転送方向と垂
直な方向に変化させる特許請求の範囲第１項記載の電荷
転送素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59271546A JPH0644578B2 (ja) | 1984-12-21 | 1984-12-21 | 電荷転送素子 |
| DE19853544450 DE3544450A1 (de) | 1984-12-21 | 1985-12-16 | Ladungsgekoppeltes bauelement |
| GB8531024A GB2168844B (en) | 1984-12-21 | 1985-12-17 | Charge-coupled device |
| US07/013,189 US4809048A (en) | 1984-12-21 | 1987-02-09 | Charge-coupled device having channel region with alternately changing potential in a direction perpendicular to charge transfer |
| GB8901024A GB2211993B (en) | 1984-12-21 | 1989-01-18 | Charge-coupled device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59271546A JPH0644578B2 (ja) | 1984-12-21 | 1984-12-21 | 電荷転送素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61148876A true JPS61148876A (ja) | 1986-07-07 |
| JPH0644578B2 JPH0644578B2 (ja) | 1994-06-08 |
Family
ID=17501570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59271546A Expired - Lifetime JPH0644578B2 (ja) | 1984-12-21 | 1984-12-21 | 電荷転送素子 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4809048A (ja) |
| JP (1) | JPH0644578B2 (ja) |
| DE (1) | DE3544450A1 (ja) |
| GB (2) | GB2168844B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63313862A (ja) * | 1987-06-16 | 1988-12-21 | Sony Corp | 電荷転送装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0185990B1 (en) * | 1984-12-06 | 1991-02-20 | Kabushiki Kaisha Toshiba | Charge coupled device |
| JPH06216163A (ja) * | 1992-12-09 | 1994-08-05 | Eastman Kodak Co | 電荷結合素子 |
| US5608242A (en) * | 1994-10-11 | 1997-03-04 | Dalsa, Inc. | Variable width CCD register with uniform pitch and charge storage capacity |
| US6097063A (en) * | 1996-01-22 | 2000-08-01 | Fuji Electric Co., Ltd. | Semiconductor device having a plurality of parallel drift regions |
| US5793070A (en) * | 1996-04-24 | 1998-08-11 | Massachusetts Institute Of Technology | Reduction of trapping effects in charge transfer devices |
| US6642558B1 (en) * | 2000-03-20 | 2003-11-04 | Koninklijke Philips Electronics N.V. | Method and apparatus of terminating a high voltage solid state device |
| US20050259368A1 (en) * | 2003-11-12 | 2005-11-24 | Ted Letavic | Method and apparatus of terminating a high voltage solid state device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161364A (ja) * | 1982-03-19 | 1983-09-24 | Hitachi Ltd | 電荷転送素子 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2400208A1 (de) * | 1974-01-03 | 1975-07-17 | Siemens Ag | Ladungsgekoppelte uebertragungsanordnung bei der zur ladungsuebertragung majoritaetstraeger verwendet werden |
| GB2054961B (en) * | 1979-07-26 | 1983-07-20 | Gen Electric Co Ltd | Excess charge removal oin charge transfer devices |
| GB2100511B (en) * | 1981-05-15 | 1985-02-27 | Rockwell International Corp | Detector for responding to light at a predetermined wavelength and method of making the detector |
| US4362575A (en) * | 1981-08-27 | 1982-12-07 | Rca Corporation | Method of making buried channel charge coupled device with means for controlling excess charge |
| US4667213A (en) * | 1984-09-24 | 1987-05-19 | Rca Corporation | Charge-coupled device channel structure |
| EP0185990B1 (en) * | 1984-12-06 | 1991-02-20 | Kabushiki Kaisha Toshiba | Charge coupled device |
-
1984
- 1984-12-21 JP JP59271546A patent/JPH0644578B2/ja not_active Expired - Lifetime
-
1985
- 1985-12-16 DE DE19853544450 patent/DE3544450A1/de active Granted
- 1985-12-17 GB GB8531024A patent/GB2168844B/en not_active Expired
-
1987
- 1987-02-09 US US07/013,189 patent/US4809048A/en not_active Expired - Lifetime
-
1989
- 1989-01-18 GB GB8901024A patent/GB2211993B/en not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161364A (ja) * | 1982-03-19 | 1983-09-24 | Hitachi Ltd | 電荷転送素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63313862A (ja) * | 1987-06-16 | 1988-12-21 | Sony Corp | 電荷転送装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644578B2 (ja) | 1994-06-08 |
| GB8901024D0 (en) | 1989-03-15 |
| DE3544450C2 (ja) | 1991-02-28 |
| DE3544450A1 (de) | 1986-06-26 |
| GB2211993A (en) | 1989-07-12 |
| GB2168844A (en) | 1986-06-25 |
| US4809048A (en) | 1989-02-28 |
| GB2168844B (en) | 1989-08-23 |
| GB2211993B (en) | 1989-11-01 |
| GB8531024D0 (en) | 1986-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Walden et al. | BSTJ brief: the buried channel charge coupled device | |
| US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
| Kimata et al. | Platinum silicide Schottky-barrier IR-CCD image sensors | |
| JPS61148876A (ja) | 電荷転送素子 | |
| US4992842A (en) | Charge-coupled device channel with countinously graded built-in potential | |
| JPH04273449A (ja) | 電荷転送装置 | |
| JPS61198676A (ja) | 半導体集積回路装置 | |
| KR970072464A (ko) | 2상 클럭형 전하결합소자와 그 제조방법 | |
| CA1079402A (en) | Signal direction change in varied charge-coupled device structures | |
| JPH06120262A (ja) | 電荷転送装置 | |
| JPH02216871A (ja) | パワーｍｏｓｆｅｔ | |
| JPS63310172A (ja) | 電荷転送装置 | |
| JPH0661469A (ja) | Ｃｃｄ映像素子 | |
| JPS6197860A (ja) | 電荷転送素子 | |
| JPS62104181A (ja) | 超伝導三端子素子 | |
| JPH04267346A (ja) | 電荷結合素子及びその製造方法並びに駆動方法 | |
| JPS5847868B2 (ja) | デンカテンソウソシ | |
| JPS60136258A (ja) | 電荷結合装置 | |
| JPS5815271A (ja) | 電荷結合素子 | |
| JPH0682694B2 (ja) | 電荷移送装置 | |
| Bendapudi et al. | Reduction of fixed loss in buried-channel CCD's operating at 77 K | |
| JP2000236082A (ja) | 固体撮像素子及びその製造方法 | |
| Gelberger et al. | Moat-etched two-phase charge-coupled devices | |
| JPS5937863B2 (ja) | 半導体装置 | |
| Tompsett et al. | TECHNICAL JOURNAL |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |