JPH04273449A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPH04273449A JPH04273449A JP3034297A JP3429791A JPH04273449A JP H04273449 A JPH04273449 A JP H04273449A JP 3034297 A JP3034297 A JP 3034297A JP 3429791 A JP3429791 A JP 3429791A JP H04273449 A JPH04273449 A JP H04273449A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- horizontal
- region
- output gate
- transfer register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005036 potential barrier Methods 0.000 claims abstract description 17
- 239000007787 solid Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 31
- 230000005684 electric field Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＣＣＤ固体撮像
素子等に適用される水平転送レジスタに関する。
素子等に適用される水平転送レジスタに関する。
【０００２】
【従来の技術】図８及び図９は、従来のＣＣＤ固体撮像
素子の水平転送レジスタの終段部分及び出力部の構成を
示す。図８において、１は水平転送レジスタを示す。水
平転送レジスタ１は、転送電極即ち、ストレージ電極２
Ｓ及びトランスファ電極２Ｔを有してなる転送部３が複
数配列され、２相の駆動パルスφＨ１及びφＨ２ によ
り信号電荷を水平方向に転送するように形成される。な
お、最終段の転送部にはそれ以前の転送部に与える駆動
パルスφＨ１，φＨ２ とは振幅の大きい独立の駆動パ
ルスφＨ１ が与えられる。４は電荷転送路を構成する
埋込みチャネル領域、５はチャネルストップ領域である
。水平転送レジスタ１の最終段の転送部３がゲート電圧
ＶＨＯＧ が印加される水平出力ゲート部６を介してフ
ローティングディフージョン領域７に接続され、水平転
送レジスタ１よりの信号電荷がフローティングディフー
ジョン領域７に転送され、電荷−電圧変換され出力アン
プ８を通じて出力されるようになされる。この出力部９
においては、フローティングディフージョン領域７に転
送された信号電荷をリセットドレイン領域１０に放出す
るために両領域７及び１０間にゲート電圧φＲＧが印加
されるリセットゲート部１１が形成される。
素子の水平転送レジスタの終段部分及び出力部の構成を
示す。図８において、１は水平転送レジスタを示す。水
平転送レジスタ１は、転送電極即ち、ストレージ電極２
Ｓ及びトランスファ電極２Ｔを有してなる転送部３が複
数配列され、２相の駆動パルスφＨ１及びφＨ２ によ
り信号電荷を水平方向に転送するように形成される。な
お、最終段の転送部にはそれ以前の転送部に与える駆動
パルスφＨ１，φＨ２ とは振幅の大きい独立の駆動パ
ルスφＨ１ が与えられる。４は電荷転送路を構成する
埋込みチャネル領域、５はチャネルストップ領域である
。水平転送レジスタ１の最終段の転送部３がゲート電圧
ＶＨＯＧ が印加される水平出力ゲート部６を介してフ
ローティングディフージョン領域７に接続され、水平転
送レジスタ１よりの信号電荷がフローティングディフー
ジョン領域７に転送され、電荷−電圧変換され出力アン
プ８を通じて出力されるようになされる。この出力部９
においては、フローティングディフージョン領域７に転
送された信号電荷をリセットドレイン領域１０に放出す
るために両領域７及び１０間にゲート電圧φＲＧが印加
されるリセットゲート部１１が形成される。
【０００３】図９は、図８のＡ−Ａ線上の断面を示す。
例えばＮ形半導体基板１３上に、Ｐ型ウエル領域１４が
形成され、このＰ型ウエル領域に水平転送レジスタ１の
転送路を構成するＮ形の埋込みチャネル領域４が形成さ
れる。このＮ形埋込みチャネル領域４上に絶縁膜１５を
介してストレージ電極２Ｓ及びトランスファ電極２Ｔが
交互に形成され、対のストレージ電極２Ｓ及びトランス
ファ電極２Ｔが接続されて複数の転送部３が形成され、
２相の駆動パルスφＨ１ 及びφＨ２ が印加される。 トランスファ電極２Ｔ下にはポテンシャル差を形成する
ためにＰ− 層１６が形成される。
形成され、このＰ型ウエル領域に水平転送レジスタ１の
転送路を構成するＮ形の埋込みチャネル領域４が形成さ
れる。このＮ形埋込みチャネル領域４上に絶縁膜１５を
介してストレージ電極２Ｓ及びトランスファ電極２Ｔが
交互に形成され、対のストレージ電極２Ｓ及びトランス
ファ電極２Ｔが接続されて複数の転送部３が形成され、
２相の駆動パルスφＨ１ 及びφＨ２ が印加される。 トランスファ電極２Ｔ下にはポテンシャル差を形成する
ためにＰ− 層１６が形成される。
【０００４】水平出力ゲート部は埋込みチャネル領域５
上に絶縁膜１５を介してゲート電圧φＨＯＧが印加され
る水平出力ゲート電極１７を形成して構成される。フロ
ーティングディフージョン領域７及びリセットドレイン
領域１０は共にＮ＋ 層にて形成され、両領域７及び１
０間のＮ形領域上に絶縁膜１５を介してリセットゲート
電極１８を形成してリセットゲート部１１が形成される
。
上に絶縁膜１５を介してゲート電圧φＨＯＧが印加され
る水平出力ゲート電極１７を形成して構成される。フロ
ーティングディフージョン領域７及びリセットドレイン
領域１０は共にＮ＋ 層にて形成され、両領域７及び１
０間のＮ形領域上に絶縁膜１５を介してリセットゲート
電極１８を形成してリセットゲート部１１が形成される
。
【０００５】そして、通常、フローティングディフージ
ョン領域７及び出力アンプ８を含めた所謂フローティン
グディフージョンアンプの利得を高くするために、図８
に示すように、水平出力ゲート部６下の電荷転送路即ち
埋込みチャネル領域４は、水平転送レジスタ１の最終段
の転送部３側よりフローティングディフージョン領域７
側に向ってその幅Ｗ１ が漸次小となるように絞り込む
構造となっている。
ョン領域７及び出力アンプ８を含めた所謂フローティン
グディフージョンアンプの利得を高くするために、図８
に示すように、水平出力ゲート部６下の電荷転送路即ち
埋込みチャネル領域４は、水平転送レジスタ１の最終段
の転送部３側よりフローティングディフージョン領域７
側に向ってその幅Ｗ１ が漸次小となるように絞り込む
構造となっている。
【０００６】
【発明が解決しようとする課題】上述したように、従来
の水平転送レジスタ１においては、その水平出力ゲート
部６下の埋込みチャネル領域４がフローティングディフ
ージョン領域７に向って漸次幅Ｗ１ が小となる構造に
なっているため、周囲のＰ＋ チャネルストップ領域５
の電界の影響を受けて水平出力ゲート部６の電界が信号
電荷の転送方向ａと逆方向ｂに働いてしまう。これは、
水平出力ゲート部６のフローティングディフージョン領
域７側が（幅Ｗ１ が狭いために）チャネルストップ領
域５の電界の影響を強く受けて変調され、幅Ｗ１ の広
い部分に比べてポテンシャルが浅くなるためである。（
図６のポテンシャル図の実線１９参照）。このため水平
出力ゲート部６での転送効率が悪くなる。
の水平転送レジスタ１においては、その水平出力ゲート
部６下の埋込みチャネル領域４がフローティングディフ
ージョン領域７に向って漸次幅Ｗ１ が小となる構造に
なっているため、周囲のＰ＋ チャネルストップ領域５
の電界の影響を受けて水平出力ゲート部６の電界が信号
電荷の転送方向ａと逆方向ｂに働いてしまう。これは、
水平出力ゲート部６のフローティングディフージョン領
域７側が（幅Ｗ１ が狭いために）チャネルストップ領
域５の電界の影響を強く受けて変調され、幅Ｗ１ の広
い部分に比べてポテンシャルが浅くなるためである。（
図６のポテンシャル図の実線１９参照）。このため水平
出力ゲート部６での転送効率が悪くなる。
【０００７】さらに、水平転送レジスタ１で十分広げら
れていた信号電荷を水平出力ゲート部６で１ヶ所に集め
る構造であるため、水平転送レジスタ１の幅方向の端部
に位置する信号電荷のフローティングディフージョン領
域７への転送距離は中央部の信号電荷のそれに比べて長
くなり、これも転送効率に悪影響を与えるものであった
。
れていた信号電荷を水平出力ゲート部６で１ヶ所に集め
る構造であるため、水平転送レジスタ１の幅方向の端部
に位置する信号電荷のフローティングディフージョン領
域７への転送距離は中央部の信号電荷のそれに比べて長
くなり、これも転送効率に悪影響を与えるものであった
。
【０００８】本発明は、上述の点に鑑み、水平出力ゲー
ト部での転送効率を改善した水平転送レジスタを提供す
るものである。
ト部での転送効率を改善した水平転送レジスタを提供す
るものである。
【０００９】
【課題を解決するための手段】本発明は、水平転送レジ
スタ１の終段から水平出力ゲート部６にわたってポテン
シャルバリア領域２１又はポテンシャルウエル領域２５
を形成して構成する。
スタ１の終段から水平出力ゲート部６にわたってポテン
シャルバリア領域２１又はポテンシャルウエル領域２５
を形成して構成する。
【００１０】ポテンシャルバリア領域２１は終段の転送
部３から水平出力ゲート部６にかけて転送路４の幅方向
の両側に形成する。また、ポテンシャルウエル領域２５
は終段の転送部３から水平出力ゲート部６にかけて転送
路４の中央に形成する。
部３から水平出力ゲート部６にかけて転送路４の幅方向
の両側に形成する。また、ポテンシャルウエル領域２５
は終段の転送部３から水平出力ゲート部６にかけて転送
路４の中央に形成する。
【００１１】
【作用】本発明においては、水平転送レジスタ１の終段
から水平出力ゲート部６にわたって例えばポテンシャル
バリア領域２１を形成することにより、小信号時、転送
路４の幅方向の両端部分を通る信号電荷ｅ１ がポテン
シャルバリア領域２１によって中央側に集められる。同
時に水平出力ゲート部６の転送路の幅Ｄがフローティン
グディフージョン領域の幅と同等若しくは之に近い幅と
なり、水平出力ゲート部６における電界が転送方向ａと
逆になるを防止できる。従って、水平出力ゲート部６で
の転送効率が向上する。
から水平出力ゲート部６にわたって例えばポテンシャル
バリア領域２１を形成することにより、小信号時、転送
路４の幅方向の両端部分を通る信号電荷ｅ１ がポテン
シャルバリア領域２１によって中央側に集められる。同
時に水平出力ゲート部６の転送路の幅Ｄがフローティン
グディフージョン領域の幅と同等若しくは之に近い幅と
なり、水平出力ゲート部６における電界が転送方向ａと
逆になるを防止できる。従って、水平出力ゲート部６で
の転送効率が向上する。
【００１２】また、水平転送レジスタ１の終段から水平
出力ゲート部６にわたって例えばポテンシャルウエル領
域２５を形成することにより、水平出力ゲート部６での
転送電界が順方向となり、転送効率が向上する。
出力ゲート部６にわたって例えばポテンシャルウエル領
域２５を形成することにより、水平出力ゲート部６での
転送電界が順方向となり、転送効率が向上する。
【００１３】
【実施例】以下、図面を参照して本発明の実施例を説明
する。なお、本例はＣＣＤ固体撮像素子の水平転送レジ
スタに適用した場合である。
する。なお、本例はＣＣＤ固体撮像素子の水平転送レジ
スタに適用した場合である。
【００１４】図１〜図３は本発明の一実施例を示す。但
し、同図において前述の図８及び図９と対応する部分に
は同一符号を付して示す。本例においても、図８及び図
９と同様に、ストレージ電極２Ｓ及びトランスファ電極
２Ｔを有する転送部３が複数配列され、２相の駆動パル
スφＨ１ 及びφＨ２ にて信号電荷を水平方向に順次
転送する水平転送レジスタ１と、水平転送レジスタ１の
最終段の転送部３に接続された水平出力ゲート部６及び
フローティングディフージョン領域７と、フローティン
グディフージョン領域７に接続された出力アンプ８と、
フローティングディフージョン領域７に転送された信号
電荷をリセットドレイン領域１０に放出するためのリセ
ットゲート部１１とを有してなる。水平転送レジスタ１
の最終段の転送部３の駆動パルスφＨ１ は、それ以前
の転送部３に与えられる駆動パルスφＨ１ ，φＨ２よ
り振幅の大きい独立の駆動パルスが与えられる。また、
水平出力ゲート部６にはゲート電圧ＶＨＯＧ が、リセ
ットゲート部１１にはゲート電圧φＲＧが夫々印加され
る。
し、同図において前述の図８及び図９と対応する部分に
は同一符号を付して示す。本例においても、図８及び図
９と同様に、ストレージ電極２Ｓ及びトランスファ電極
２Ｔを有する転送部３が複数配列され、２相の駆動パル
スφＨ１ 及びφＨ２ にて信号電荷を水平方向に順次
転送する水平転送レジスタ１と、水平転送レジスタ１の
最終段の転送部３に接続された水平出力ゲート部６及び
フローティングディフージョン領域７と、フローティン
グディフージョン領域７に接続された出力アンプ８と、
フローティングディフージョン領域７に転送された信号
電荷をリセットドレイン領域１０に放出するためのリセ
ットゲート部１１とを有してなる。水平転送レジスタ１
の最終段の転送部３の駆動パルスφＨ１ は、それ以前
の転送部３に与えられる駆動パルスφＨ１ ，φＨ２よ
り振幅の大きい独立の駆動パルスが与えられる。また、
水平出力ゲート部６にはゲート電圧ＶＨＯＧ が、リセ
ットゲート部１１にはゲート電圧φＲＧが夫々印加され
る。
【００１５】水平転送レジスタ１は、図２に示すように
、Ｎ形半導体基板１３にＰ形ウエル領域１４を介して形
成したＮ形埋込みチャネル領域４上に、絶縁膜１５を介
してストレージ電極２Ｓ及びトランスファ電極２Ｔを交
互に形成して構成され、図９と同様に各トランスファ電
極２Ｔ下にＰ− 層１６が形成される。また、水平出力
ゲート部６はＮ形埋込みチャネル領域４上に絶縁膜１５
を介してゲート電極１７を形成して構成される。さらに
、フローティングディフージョン領域７及びリセットド
レイン領域１０は共にＮ＋ 層で形成され、両領域７及
び１０間のＮ形領域上に絶縁膜１５を介してゲート電極
１８を形成してリセットゲート部１１が形成される。埋
込みチャネル領域４は、水平転送レジスタ部で広い幅Ｗ
２ を有し、水平出力ゲート部でフローティングディフ
ージョン領域７に向って漸次幅Ｗ２ が狭くなるように
絞り込まれた形状で形成される。斜線領域５はＰ＋ の
チャネルストップ領域である。
、Ｎ形半導体基板１３にＰ形ウエル領域１４を介して形
成したＮ形埋込みチャネル領域４上に、絶縁膜１５を介
してストレージ電極２Ｓ及びトランスファ電極２Ｔを交
互に形成して構成され、図９と同様に各トランスファ電
極２Ｔ下にＰ− 層１６が形成される。また、水平出力
ゲート部６はＮ形埋込みチャネル領域４上に絶縁膜１５
を介してゲート電極１７を形成して構成される。さらに
、フローティングディフージョン領域７及びリセットド
レイン領域１０は共にＮ＋ 層で形成され、両領域７及
び１０間のＮ形領域上に絶縁膜１５を介してゲート電極
１８を形成してリセットゲート部１１が形成される。埋
込みチャネル領域４は、水平転送レジスタ部で広い幅Ｗ
２ を有し、水平出力ゲート部でフローティングディフ
ージョン領域７に向って漸次幅Ｗ２ が狭くなるように
絞り込まれた形状で形成される。斜線領域５はＰ＋ の
チャネルストップ領域である。
【００１６】しかして、本例においては、特に図１及び
図３に示すように水平転送レジスタ１の最終段の転送部
３から水平出力ゲート部６にかけて転送路の幅方向の両
側にイオン注入によりＰ−−層からなる対のポテンシャ
ルバリア領域２１を形成する。この両ポテンシャルバリ
ア領域２１は、水平出力ゲート部６に向って対向幅が漸
次小となり、水平出力ゲート部６で最小となるように中
央を除いて略ハの字型に形成する。そして、水平出力ゲ
ート部６では、その両側のポテンシャルバリア領域２１
で規制される実効的な転送路の幅Ｄがフローティングデ
ィフージョン領域７の幅と同等若しくは之に近い幅で均
一に形成される。なお、水平出力ゲート部６の転送路は
、フローティングディフージョン領域７側の端部で再び
対向幅が広がるように形成するを可とする。
図３に示すように水平転送レジスタ１の最終段の転送部
３から水平出力ゲート部６にかけて転送路の幅方向の両
側にイオン注入によりＰ−−層からなる対のポテンシャ
ルバリア領域２１を形成する。この両ポテンシャルバリ
ア領域２１は、水平出力ゲート部６に向って対向幅が漸
次小となり、水平出力ゲート部６で最小となるように中
央を除いて略ハの字型に形成する。そして、水平出力ゲ
ート部６では、その両側のポテンシャルバリア領域２１
で規制される実効的な転送路の幅Ｄがフローティングデ
ィフージョン領域７の幅と同等若しくは之に近い幅で均
一に形成される。なお、水平出力ゲート部６の転送路は
、フローティングディフージョン領域７側の端部で再び
対向幅が広がるように形成するを可とする。
【００１７】かかる構成によれば、小信号電荷時におい
ては、ポテンシャルバリア領域２１によって最終段の転
送部３、特にそのストレージ電極２Ｓ下ではチャネルス
トップ領域５の電界の影響を受けない中央に集められる
。即ち、図１で示すように、側部から中央に向う電界Ｌ
が形成され、図３のポテンシャル分布２２で示すように
小信号電荷ｅ１ がポテンシャルバリア領域２１から中
央のストレージ領域下に集められる。しかも、このポテ
ンシャルバリア領域２１により水平出力ゲート部６の転
送路の幅Ｄがフローティングディフージョン領域６の幅
と同等（若しくは近い幅）に規制され、ここでのチャネ
ルストップ領域５からの電界の影響を受けず、ポテンシ
ャルは図６の破線２３で示すように転送方向に均一にな
る。つまり、水平出力ゲート部６では従来の電界が転送
方向ａと逆になるのを防ぐことができる。従って、水平
出力ゲート部６での信号電荷の転送効率が向上する。
ては、ポテンシャルバリア領域２１によって最終段の転
送部３、特にそのストレージ電極２Ｓ下ではチャネルス
トップ領域５の電界の影響を受けない中央に集められる
。即ち、図１で示すように、側部から中央に向う電界Ｌ
が形成され、図３のポテンシャル分布２２で示すように
小信号電荷ｅ１ がポテンシャルバリア領域２１から中
央のストレージ領域下に集められる。しかも、このポテ
ンシャルバリア領域２１により水平出力ゲート部６の転
送路の幅Ｄがフローティングディフージョン領域６の幅
と同等（若しくは近い幅）に規制され、ここでのチャネ
ルストップ領域５からの電界の影響を受けず、ポテンシ
ャルは図６の破線２３で示すように転送方向に均一にな
る。つまり、水平出力ゲート部６では従来の電界が転送
方向ａと逆になるのを防ぐことができる。従って、水平
出力ゲート部６での信号電荷の転送効率が向上する。
【００１８】さらに、ポテンシャルバリア領域２１によ
って水平転送レジスタ１の最終段の転送部３から信号電
荷を絞り込む構造となるため、信号電荷を絞り込んでフ
ローティングディフージョン領域７へ転送する時間が、
図７に示すように、従来の図８の構成では駆動パルスφ
Ｈ１ が低レベル（オフ）の時間τ１ のみであったの
に対して、本例ではφＨ２ が低レベル（オフ）になっ
てから次に、φＨ１ が低レベル（オフ）になるまでの
時間２τ１ となり、従来の２倍の時間になる。これに
よっても転送効率が改善する。尚、大信号電荷ｅ２ の
転送は従来の図８と同じになる。
って水平転送レジスタ１の最終段の転送部３から信号電
荷を絞り込む構造となるため、信号電荷を絞り込んでフ
ローティングディフージョン領域７へ転送する時間が、
図７に示すように、従来の図８の構成では駆動パルスφ
Ｈ１ が低レベル（オフ）の時間τ１ のみであったの
に対して、本例ではφＨ２ が低レベル（オフ）になっ
てから次に、φＨ１ が低レベル（オフ）になるまでの
時間２τ１ となり、従来の２倍の時間になる。これに
よっても転送効率が改善する。尚、大信号電荷ｅ２ の
転送は従来の図８と同じになる。
【００１９】そして、図示せざるも、水平転送レジスタ
１内で転送方向に沿って一部ポテンシャルバリア層を形
成して小信号時の転送路幅を小となして転送効率の向上
を図る技術が提案されているが、この場合、水平転送レ
ジスタ１における取り扱い電荷量が小さくなる。しかし
乍ら、上述の本例においては、水平出力ゲート部６での
転送効率の向上により、水平転送レジスタ１の取り扱い
電荷量を小さくせずに（即ち水平転送レジスタ部にポテ
ンシャルバリア層を設けない構造にして）水平転送レジ
スタの最終段の駆動パルス電圧φＨ１ を低減すること
が可能になり、水平転送レジスタ１の駆動回路の消費電
力を低減することができる。
１内で転送方向に沿って一部ポテンシャルバリア層を形
成して小信号時の転送路幅を小となして転送効率の向上
を図る技術が提案されているが、この場合、水平転送レ
ジスタ１における取り扱い電荷量が小さくなる。しかし
乍ら、上述の本例においては、水平出力ゲート部６での
転送効率の向上により、水平転送レジスタ１の取り扱い
電荷量を小さくせずに（即ち水平転送レジスタ部にポテ
ンシャルバリア層を設けない構造にして）水平転送レジ
スタの最終段の駆動パルス電圧φＨ１ を低減すること
が可能になり、水平転送レジスタ１の駆動回路の消費電
力を低減することができる。
【００２０】また、水平出力ゲート部６における転送効
率が向上することにより、フローティングディフージョ
ン領域７の幅をより狭く形成することができるので、フ
ローティングディフージョンアンプの利得向上が可能と
なり、高感度化が可能になる。
率が向上することにより、フローティングディフージョ
ン領域７の幅をより狭く形成することができるので、フ
ローティングディフージョンアンプの利得向上が可能と
なり、高感度化が可能になる。
【００２１】図４及び図５は、本発明の他の実施例を示
す。本例においては、上例のポテンシャルバリア領域２
１に代えて、水平転送レジスタ１の最終段の転送部３か
ら水平出力ゲート部６にかけて転送路の中央にイオン注
入によりＮ− 層からなるポテンシャルウエル領域２５
を形成する。即ち、図ではフローティングディフージョ
ン領域７にかかるように水平出力ゲート部６の全長から
終段の転送部３のストレージ電極２Ｓ下にわたって均一
な幅のポテンシャルウエル領域２５を形成する。このと
き、ポテンシャルウエル領域２５のフローティングディ
フージョン領域７側の端部の幅を漸次広くなるように形
成するを可とする。その他の構成は図１〜図２と同様で
あるので説明は省略する。
す。本例においては、上例のポテンシャルバリア領域２
１に代えて、水平転送レジスタ１の最終段の転送部３か
ら水平出力ゲート部６にかけて転送路の中央にイオン注
入によりＮ− 層からなるポテンシャルウエル領域２５
を形成する。即ち、図ではフローティングディフージョ
ン領域７にかかるように水平出力ゲート部６の全長から
終段の転送部３のストレージ電極２Ｓ下にわたって均一
な幅のポテンシャルウエル領域２５を形成する。このと
き、ポテンシャルウエル領域２５のフローティングディ
フージョン領域７側の端部の幅を漸次広くなるように形
成するを可とする。その他の構成は図１〜図２と同様で
あるので説明は省略する。
【００２２】かかる構成によれば、ポテンシャルウエル
領域２５を形成することにより、水平出力ゲート部６内
の電界Ｍを電荷転送方向ａと同じにすることができる。 従って、小信号時、図５及び図６のポテンシャル２６で
示すように信号電荷はポテンシャルウエル領域２５内に
沿って転送されることになり、フローティングディフー
ジョン領域７への転送効率を向上することができる。そ
して、この場合、ポテンシャルウエル領域２５のフロー
ティングディフージョン領域７側を幅広とするときは、
より電界Ｍの順方向化が顕著になり、より転送効率の向
上が図れる。
領域２５を形成することにより、水平出力ゲート部６内
の電界Ｍを電荷転送方向ａと同じにすることができる。 従って、小信号時、図５及び図６のポテンシャル２６で
示すように信号電荷はポテンシャルウエル領域２５内に
沿って転送されることになり、フローティングディフー
ジョン領域７への転送効率を向上することができる。そ
して、この場合、ポテンシャルウエル領域２５のフロー
ティングディフージョン領域７側を幅広とするときは、
より電界Ｍの順方向化が顕著になり、より転送効率の向
上が図れる。
【００２３】そして、この例においても、図１〜図３と
同様に水平転送レジスタ１の取扱い電荷量を減らすこと
なく、水平転送レジスタ１の最終段の転送部３に与えら
れる駆動パルス電圧φＨ１ の低減が可能となり、水平
転送レジスタの駆動回路の消費電力が低減し、またフロ
ーティングディフージョン領域７の幅の縮小化によるフ
ローティングディフージョンアンプの利得向上及びそれ
による高感度化等を可能にするものである。
同様に水平転送レジスタ１の取扱い電荷量を減らすこと
なく、水平転送レジスタ１の最終段の転送部３に与えら
れる駆動パルス電圧φＨ１ の低減が可能となり、水平
転送レジスタの駆動回路の消費電力が低減し、またフロ
ーティングディフージョン領域７の幅の縮小化によるフ
ローティングディフージョンアンプの利得向上及びそれ
による高感度化等を可能にするものである。
【００２４】尚、本発明は、２次元のセンサ、リニアセ
ンサ等のＣＣＤ固体撮像素子、或はディレーライン等の
水平転送レジスタに適用できるものである。
ンサ等のＣＣＤ固体撮像素子、或はディレーライン等の
水平転送レジスタに適用できるものである。
【００２５】
【発明の効果】本発明によれば、その水平出力ゲート部
における信号電荷の転送効率を向上することができる。 これにより、水平転送レジスタにおける取扱い電荷量を
減らすことなく、水平転送レジスタの駆動パルス電圧の
低減が可能となり、水平転送レジスタの駆動回路の消費
電力を低減することができる。また、フローティングデ
ィフージョン領域の幅をより狭くすることができるので
、フローティングディフージョンアンプの利得向上が可
能となり、高感度化を図ることができる。
における信号電荷の転送効率を向上することができる。 これにより、水平転送レジスタにおける取扱い電荷量を
減らすことなく、水平転送レジスタの駆動パルス電圧の
低減が可能となり、水平転送レジスタの駆動回路の消費
電力を低減することができる。また、フローティングデ
ィフージョン領域の幅をより狭くすることができるので
、フローティングディフージョンアンプの利得向上が可
能となり、高感度化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る水平転送レジスタの一例を示す構
成図である。
成図である。
【図２】図１のＢ−Ｂ線上の断面図である。
【図３】図１のＣ−Ｃ線上の断面図である。
【図４】本発明に係る水平転送レジスタの他の例を示す
構成図である。
構成図である。
【図５】図４のＤ−Ｄ線上の断面図である。
【図６】本発明の説明に供するポテンシャル図である。
【図７】本発明の説明に供する駆動パルス波形図である
。
。
【図８】従来の水平転送レジスタの例を示す構成図であ
る。
る。
【図９】図８のＡ−Ａ線上の断面図である。
１ 水平転送レジスタ
２Ｓ ストレージ電極
２Ｔ トランスファ電極
３ 転送部
４ 埋込みチャネル領域
５ チャネルストップ領域
６ 水平出力ゲート部
７ フローティングディフージョン領域８ 出力ア
ンプ ９ 出力部 １０ リセットドレイン領域 １１ リセットゲート部 ２１ ポテンシャルバリア領域 ２５ ポテンシャルウエル領域
ンプ ９ 出力部 １０ リセットドレイン領域 １１ リセットゲート部 ２１ ポテンシャルバリア領域 ２５ ポテンシャルウエル領域
Claims (1)
- 【請求項１】 水平転送レジスタの終段から水平出力
ゲート部にわたってポテンシャルバリア領域又はポテン
シャルウエル領域が形成されて成る水平転送レジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03429791A JP3230242B2 (ja) | 1991-02-28 | 1991-02-28 | 電荷転送装置 |
| KR1019920002843A KR100218769B1 (ko) | 1991-02-28 | 1992-02-25 | 수평전송레지스터 |
| US07/842,645 US5239192A (en) | 1991-02-28 | 1992-02-27 | Horizontal charge transfer register |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03429791A JP3230242B2 (ja) | 1991-02-28 | 1991-02-28 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273449A true JPH04273449A (ja) | 1992-09-29 |
| JP3230242B2 JP3230242B2 (ja) | 2001-11-19 |
Family
ID=12410227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03429791A Expired - Fee Related JP3230242B2 (ja) | 1991-02-28 | 1991-02-28 | 電荷転送装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5239192A (ja) |
| JP (1) | JP3230242B2 (ja) |
| KR (1) | KR100218769B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426238B1 (en) | 2000-04-21 | 2002-07-30 | Nec Corporation | Charge transfer device and solid image pickup apparatus using the same |
| JP2006310496A (ja) * | 2005-04-27 | 2006-11-09 | Sharp Corp | 固体撮像装置および電子情報装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243281A (ja) * | 1992-03-02 | 1993-09-21 | Nec Corp | 半導体装置及びその製造方法 |
| FR2704978B1 (fr) * | 1993-05-07 | 1995-06-09 | Thomson Csf Semiconducteurs | Dispositif à transfert de charges à grille d'étraînement. |
| JP3482689B2 (ja) * | 1994-05-27 | 2003-12-22 | ソニー株式会社 | 固体撮像装置及びこれを用いたバーコード読取り装置 |
| US5514886A (en) * | 1995-01-18 | 1996-05-07 | Eastman Kodak Company | Image sensor with improved output region for superior charge transfer characteristics |
| JPH09219824A (ja) * | 1996-02-09 | 1997-08-19 | Sony Corp | 固体撮像装置 |
| US6452634B1 (en) * | 1996-12-26 | 2002-09-17 | Sony Corporation | Charge transfer device and method of driving the same, and solid state imaging device and method of driving the same |
| JPH10335628A (ja) * | 1997-06-03 | 1998-12-18 | Sony Corp | Ｃｃｄ型固体撮像素子 |
| US6417531B1 (en) * | 1998-11-24 | 2002-07-09 | Nec Corporation | Charge transfer device with final potential well close to floating diffusion region |
| JP2001044416A (ja) * | 1999-07-28 | 2001-02-16 | Sony Corp | 電荷転送装置及び固体撮像装置 |
| JP5521441B2 (ja) * | 2008-09-29 | 2014-06-11 | ソニー株式会社 | 固体撮像装置とその駆動方法、並びに電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010675A (ja) * | 1983-06-30 | 1985-01-19 | Toshiba Corp | 電荷結合素子 |
| JPS60187054A (ja) * | 1984-03-06 | 1985-09-24 | Matsushita Electronics Corp | 電荷転送装置およびその駆動方法 |
-
1991
- 1991-02-28 JP JP03429791A patent/JP3230242B2/ja not_active Expired - Fee Related
-
1992
- 1992-02-25 KR KR1019920002843A patent/KR100218769B1/ko not_active IP Right Cessation
- 1992-02-27 US US07/842,645 patent/US5239192A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6426238B1 (en) | 2000-04-21 | 2002-07-30 | Nec Corporation | Charge transfer device and solid image pickup apparatus using the same |
| JP2006310496A (ja) * | 2005-04-27 | 2006-11-09 | Sharp Corp | 固体撮像装置および電子情報装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920017262A (ko) | 1992-09-26 |
| JP3230242B2 (ja) | 2001-11-19 |
| US5239192A (en) | 1993-08-24 |
| KR100218769B1 (ko) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100262286B1 (ko) | 증폭형고체촬상소자 | |
| US5675158A (en) | Linear solid state imaging device with trapizoid type photodiodes | |
| JPH04273449A (ja) | 電荷転送装置 | |
| JPS59108461A (ja) | 固体撮像装置 | |
| JP2010177588A (ja) | 電子増倍機能内蔵型の固体撮像素子 | |
| KR100193408B1 (ko) | 고체 촬상 장치 | |
| KR100261349B1 (ko) | 신호 전하를 제어하는 트랜지스터를 갖는 증폭형 고체촬상소자 및 그의 제조방법 | |
| JPH0695536B2 (ja) | 電荷転送装置 | |
| JP3301176B2 (ja) | 電荷転送装置 | |
| JPH08330573A (ja) | 電荷転送装置 | |
| JP2910648B2 (ja) | 固体撮像装置 | |
| JP3048011B2 (ja) | 電荷結合素子 | |
| JP2897689B2 (ja) | 固体撮像装置 | |
| JPH0661469A (ja) | Ｃｃｄ映像素子 | |
| JP3276005B2 (ja) | 電荷結合素子及びその製造法 | |
| US7262445B2 (en) | Charge transfer device and solid-state image pickup device | |
| JP3578611B2 (ja) | 固体撮像装置 | |
| JPS6032359B2 (ja) | 電荷転送デバイス | |
| JP2907841B2 (ja) | ラインセンサ | |
| JP2001044407A (ja) | 固体撮像素子 | |
| JPS63313862A (ja) | 電荷転送装置 | |
| JPH03246952A (ja) | 電荷結合素子 | |
| JPH01233771A (ja) | 電荷転送素子とその駆動方法 | |
| JPS5913373A (ja) | 電荷転送装置 | |
| JPH03116841A (ja) | 電荷結合素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |