JP3578611B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP3578611B2 JP3578611B2 JP31656197A JP31656197A JP3578611B2 JP 3578611 B2 JP3578611 B2 JP 3578611B2 JP 31656197 A JP31656197 A JP 31656197A JP 31656197 A JP31656197 A JP 31656197A JP 3578611 B2 JP3578611 B2 JP 3578611B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- conductivity type
- semiconductor region
- reset
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Description
【０００１】
【発明の属する技術分野】
本発明は、電荷転送装置に関し、特に信号電荷を浮遊拡散増幅器で検出する電荷転送装置に関する。
【０００２】
【従来の技術】
信号電荷検出に浮遊拡散層（フローティングディフュージョン層）を有するリセット用ＭＯＳＦＥＴと、この浮遊拡散層に接続されたゲート電極を有し、検出回路を構成する検出用ＭＯＳＦＥＴで構成された浮遊拡散増幅器を有する電荷転送装置が従来よりよく知られている。例えば文献（“Ｔｗｏ Ｐｈａｓｅ Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｅｃｅｓ ｗｉｔｈ Ｏｖｅｒｌａｐｐｉｎｇ Ｐｏｌｙｓｉｌｌｉｃｏｎ ａｎｄ Ａｌｕｍｉｎｕｍ Ｇａｔｅｓ”，Ｋｏｓｏｎｏｃｋｙ，Ｗ．Ｆ． ａｎｄ Ｃａｒｎｅｓ，Ｊ．Ｅ．， ＲＣＡ Ｒｅｖｉｅｗ Ｖｏｌ．３４， ｐｐ．１６４−２０２，１９７３年）等が参照される。
【０００３】
この浮遊拡散増幅器を有する電荷転送装置に図５及び図６を参照して説明する。図５（Ａ）は、電荷転送装置の転送部とリセット用ＭＯＳＦＥＴを含む浮遊拡散層の平面図であり、図５（Ｂ）は、図５（Ａ）のＩＩ−ＩＩ′線に沿った断面を模式的に示す図であり、図６は、図５（Ａ）のＩ−Ｉ′線に沿った断面を模式的に示す図である。
【０００４】
図５及び図６において、１はＰ型半導体基板、２はＰ型半導体基板と同一導電型の素子分離のための高濃度のＰ＋型半導体領域、３は浮遊拡散層、４はリセット電源Ｖｒｄに接続されるＮ＋型半導体領域、５は浮遊拡散層に接続された検出回路の検出用ＭＯＳＦＥＴのゲート電極、５は検出回路のデプレッション型負荷用ＭＯＳＦＥＴのゲート電極、７、８は公知の２相駆動電荷転送装置のＮ型半導体領域と、同一導電型で信号電荷の逆戻り防止用のＮ−型半導体領域、９はリセットパルス電圧φＲが印加されるリセットゲート電極、１０は電荷転送装置の出力端の低電圧が印加されたゲート電極、１１、１２はそれぞれ電荷転送パルス電圧φ１及びφ２が印加される２層の多結晶シリコンで形成された電荷転送電極、１３は検出回路のドレイン電源Ｖｄ、１４は信号出力端子Ｖｏｕｔを示している。
【０００５】
この検出回路は、周知の如く、電荷転送装置から浮遊拡散層に信号電荷が転送される直前毎にリセットゲート電極９にリセットパルス電圧φＲのハイレベルが印加され、浮遊拡散層３がリセットドレイン電圧Ｖｒｄにリセットされ、リセットパルス電圧φＲをローレベルに戻した後、電荷転送電極１２がローレベルになり浮遊拡散層に信号電荷が転送される。
【０００６】
ここで、浮遊拡散層に接続された検出用ＭＯＳＦＥＴのゲート電極等を含む全体の容量がＣｆｄ、転送されてきた信号電荷量がＱｓｉｇである場合、浮遊拡散層３に電位変動ΔＶｆｄ＝Ｑｓｉｇ／Ｃｆｄが生じ、この電位変動が、検出回路の検出用ＭＯＳＦＥＴのゲート電圧を変化させ、信号電荷Ｑｓｉｇに比例した電圧変化を、検出回路のＶｏｕｔ端子で検出する。
【０００７】
検出感度を増大させるためには浮遊拡散容量を小さくする必要があり、浮遊拡散層３の濃度は低ければ低い程、Ｐ型半導体基板１、浮遊拡散層３を取り囲む素子分離領域２、リセットゲート電極９および出力ゲート電極１０との接合容量は小さくなるが、浮遊拡散層３の濃度が低すぎると、リセット電源Ｖｒｄにリセットされる以前の電圧で空乏化されてしまいリセット不良が発生してしまうことから、浮遊拡散層３は適当な濃度に設定する必要がある。
【０００８】
このため、従来の浮遊拡散層は、リセットゲート電極に電圧が供給されたときの空乏化しない程度の不純物濃度の第１のＮ型半導体領域（例えば不純物濃度１×１０１７ａｔｏｍｓ／ｃｍ３程度）３ａ、検出回路のゲート電極に金属配線を用いて接続するための第１のＮ型半導体領域３ａよりも高濃度の第２のＮ型半導体領域（例えば不純物濃度１×１０１９ａｔｏｍｓ／ｃｍ３程度）３ｂから構成されていた（例えば特公平８−２１７０９号公報、あるいは特開平４−２３３３４号公報等参照）。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の浮遊拡散増幅器を有する電荷転送装置は下記記載の問題点を有している。
【００１０】
上記したように、従来の浮遊拡散増幅器を有する電荷転送装置においては、浮遊拡散層３の濃度、特に、浮遊拡散層３を構成する第１のＮ型半導体領域３ａの不純物濃度が低すぎると、リセット電源Ｖｒｄにリセットされる以前の電圧で空乏化されてしまいリセット不良が発生してしまうことから、適当な濃度設定をする必要がある。
【００１１】
例えば、Ｐ型半導体基板１の不純物濃度を１×１０１６ａｔｏｍｓ／ｃｍ３程度、リセット電源Ｖｒｄを１５Ｖとした場合、浮遊拡散層３を構成する第１のＮ型半導体領域３ａの不純物濃度を１×１０１６ａｔｏｍｓ／ｃｍ３程度以上にする必要があった。
【００１２】
このため、検出感度を増大させるための浮遊拡散層の低濃度化には限界があった。
【００１３】
したがって本発明は、上記問題点に鑑みてなされたものであって、その目的は、浮遊拡散容量を低減することができる電荷転送装置を提供することにある。
【００１４】
【課題を解決するための手段】
前記目的を達成するため、本発明の電荷転送装置は、第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、を有する電荷転送装置において、前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１の第２導電型半導体領域よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第３の第２導電型半導体領域と、から構成されていることを特徴としている。
【００１５】
また本発明の電荷転送装置は、第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、を有する電荷転送装置において、前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１の第２導電型半導体領域よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第３の第２導電型半導体領域と、前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて、かつ前記第３の第２導電型半導体領域と一側で接して形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、から構成されていることを特徴としている。また本発明の電荷転送装置は、第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、を有する電荷転送装置において、前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１の第２導電型半導体領域よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第３の第２導電型半導体領域と、前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて、かつ前記第３の第２導電型半導体領域と両側で接して形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、から構成されていることを特徴としている。
【００１６】
また本発明の電荷転送装置は、第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型の浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、を有する電荷転送装置において、前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて形成され、検出回路を構成する前記検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域よりも高濃度の第２の第２導電型半導体領域と、前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１導電型半導体基板よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第１導電型半導体領域と、から構成されていることを特徴としている。
【００１７】
また本発明の電荷転送装置は、第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、を有する電荷転送装置において、前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１導電型半導体基板よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第１導電型半導体領域と、前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて、かつ前記第１導電型半導体領域と一側で接して形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、から構成されていることを特徴としている。また本発明の電荷転送装置は、第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、を有する電荷転送装置において、前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１導電型半導体基板よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第１導電型半導体領域と、前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて、かつ前記第１導電型半導体領域と両側で接して形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、から構成されていることを特徴としている。
【００１８】
【発明の実施の形態】
本発明の実施の形態について以下に説明する。本発明の電荷転送装置は、その好ましい実施の形態において、浮遊拡散層が、素子分離領域Ｐ＋型半導体領域（図１の２）と接することなく電荷転送装置の出力端のゲート電極（図１の１０）からリセット用ＭＯＳＦＥＴのゲート電極（図１の９）まで延在して形成されている第１のＮ型半導体領域（図１の３ａ）と、第１のＮ型半導体領域に少なくとも一部の領域が重なるように、浮遊拡散層の中央付近に独立して形成され、検出回路を構成する検出用ＭＯＳＦＥＴと接続するための第２のＮ型半導体領域（図１の３ｂ）と、第１のＮ型半導体領域（図１の３ａ）の両側に配され素子分離領域のＰ＋型半導体領域（図１の２）と接して形成された第３のＮ型半導体領域（図１の３ｃ）から構成されている。なお、第２のＮ型半導体領域（図１の３ｂ）が、素子分離領域のＰ＋型半導体領域（図１の２）と接して形成された第３のＮ型半導体領域（図１の３ｃ）と接するような構成としてもよい。
【００１９】
また、本発明の電荷転送装置は、その好ましい第２の実施の形態において、浮遊拡散層（図３の３）が、素子分離領域Ｐ＋型半導体領域（図３の２）と接することなく電荷転送装置の出力端のゲート電極（図３の１０）からリセット用ＭＯＳＦＥＴのゲート電極（図３の９）まで延在して形成されている第１のＮ型半導体領域（図３の３ａ）と、第１のＮ型半導体領域（図３の３ａ）に少なくとも一部の領域が重なるように、浮遊拡散層の中央付近に独立して形成され、検出回路を構成する検出用ＭＯＳＦＥＴと接続するための第２のＮ型半導体領域（図３の３ｂ）と、第１のＮ型半導体領域の両側に配され素子分離領域のＰ＋型半導体領域（図３の２）と接して形成されたＰ型半導体領域（図３の３ｄ）から構成されている。なお、第２のＮ型半導体領域（図３の３ｂ）が、素子分離領域のＰ＋型半導体領域（図３の２）と接して形成されたＰ型半導体領域（図３の３ｄ）と接するような構成としてもよい
【００２０】
本発明の実施の形態においては、空乏層を浮遊拡散層側に延ばすことができるため、Ｐ型半導体基板（図１及び図２の１）及び浮遊拡散層（図１及び図２の３）を取り囲む素子分離領域のＰ＋型半導体領域（図１及び図２の２）、リセットゲート電極（図１及び図２の９）、出力ゲート電極（図１及び図２の１０）との容量をさらに小さくすることができ、これに伴い浮遊拡散容量Ｃｆｄを更に小さくすることにより検出感度を増大させる。
【００２１】
【実施例】
次に、上記した本発明の実施の形態について更に詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００２２】
図１及び図２は、本発明の第１の実施例の構成を示す図であり、図１（Ａ）は、電荷転送装置の転送部とリセット用ＭＯＳＦＥＴを含む浮遊拡散層の平面図であり、図１（Ｂ）は、図１（Ａ）のＩＩ−ＩＩ′線に沿った断面を模式的に示す図であり、図２は、図１（Ａ）のＩ−Ｉ′線に沿った断面を模式的に示す図である。なお、図１及び図２は、従来の電荷転送装置の説明で参照した図５及び図６に対応し、図１及び図２で用いる各参照符号は、図５及び図６のものと対応している。すなわち、図１及び図２において、１はＰ型半導体基板、２はＰ型半導体基板と同一導電型の素子分離のための高濃度のＰ＋型半導体領域、３は浮遊拡散層、４はリセット電源Ｖｒｄに接続されるＮ＋型半導体領域、５は浮遊拡散層に接続された検出回路の検出用ＭＯＳＦＥＴのゲート電極、５は検出回路のデプレッション型負荷用ＭＯＳＦＥＴのゲート電極、７、８は２相駆動電荷転送装置のＮ型半導体領域と、同一導電型で信号電荷の逆戻り防止用のＮ−型半導体領域、９はリセットパルス電圧φＲが印加されるリセットゲート電極、１０は電荷転送装置の出力端の低電圧が印加されたゲート電極、１１、１２はそれぞれ電荷転送パルス電圧φ１及びφ２が印加される２層の多結晶シリコンで形成された電荷転送電極、１３は検出回路のドレイン電源Ｖｄ、１４は信号出力端子Ｖｏｕｔを示している。
【００２３】
図１及び図２を参照すると、本発明の第１の実施例において、浮遊拡散層３は、素子分離領域のＰ＋型半導体領域２と接することなく、電荷転送装置の出力端のゲート電極１０からリセット用ＭＯＳＦＥＴのゲート電極（リセットゲート電極）９まで延在して形成されている、不純物濃度が１×１０１７ａｔｏｍｓ／ｃｍ３程度の第１のＮ型半導体領域３ａと、第１のＮ型半導体領域３ａに少なくとも一部の領域が重なるように、浮遊拡散層３の中央付近に独立して形成され、検出回路を構成する検出用ＭＯＳＦＥＴと接続するための不純物濃度が１×１０１９ａｔｏｍｓ／ｃｍ３程度の第２のＮ型の半導体領域３ｂと、第１、第２のＮ型半導体領域３ａ、３ｂの両側に素子分離領域のＰ＋型半導体領域２と接して形成された不純物濃度が５×１０１５ａｔｏｍｓ／ｃｍ３程度の第３のＮ型半導体領域３ｃから構成されている。
【００２４】
このような構成とされた浮遊拡散層３は、リセット電源Ｖｒｄにて空乏化されない第１のＮ型半導体領域３ａが、素子分離領域のＰ＋型半導体領域２と接することなく、電荷転送装置の出力端のゲート電極１０からリセット用ＭＯＳＦＥＴのゲート電極９まで延在して形成されているため、リセット電源Ｖｒｄにリセットされる以前の電圧で、空乏化されてしまうということはなく、また、第１、第２の第２導電型半導体領域３ａ、３ｂの両側に、素子分離領域のＰ＋型半導体領域２と接して形成され、リセット電源Ｖｒｄにリセットされる以前の電圧で空乏化される第３の第２導電型半導体領域３ｃが形成されているため、空乏層を浮遊拡散層３側に延ばすことができるため、Ｐ型半導体基板１及び浮遊拡散層３を取り囲む素子分離領域のＰ＋型半導体領域２、リセットゲート電極９、出力ゲート電極１０との容量をさらに小さくすることができる。これに伴い、浮遊拡散容量Ｃｆｄを更に小さくすることにより、検出感度を増大させることができる。
【００２５】
本発明の第１の実施例の浮遊拡散層３の製造方法について説明する。写真食刻法により、素子分離領域のＰ＋型半導体領域２、リセットゲート電極９、出力ゲート電極１０にオーバーラップした開口を有するフォトレジスト材と、素子分離領域のＰ＋型半導体領域２、リセットゲート電極９、出力ゲート電極１０のゲート電極をマスク材として、リンのイオン注入法を用いて、第３のＮ型半導体領域３ｃを形成し、写真食刻法により、素子分離領域のＰ＋型半導体領域２と任意の距離離間し、且つリセットゲート電極９、出力ゲート電極１０にオーバーラップした開口を有するフォトレジスト材と、リセットゲート電源９、出力ゲート電極１０のゲート電極をマスク材として、リンのイオン注入法を用いて第１のＮ型半導体領域３ａを形成し、写真食刻法により、浮遊拡散層３の中央付近に独立して微小開口を有するフォトレジスト材を形成しこれをマスク材として、リンのイオン注入法を用いて第２のＮ型半導体領域３ｂを形成する、ことによって図１及び図２に示した構成の浮遊拡散層３が得られる。
【００２６】
また、第２のＮ型半導体領域３ｂは、２相駆動電荷転送装置のＮ型半導体領域７を、あるいは２相駆動電荷転送装置のＮ−型半導体領域８に、写真食刻法により素子分離領域のＰ＋型半導体領域２と、リセットゲート電極９、出力ゲート電極１０のゲート電極をマスク材として、ボロンのイオン注入法を用いて形成し、残った領域をそのまま第１のＮ型半導体領域３ａとして用いても良い。
【００２７】
さらに、第２のＮ型半導体領域３ｂはＭＯＳＦＥＴのソース、ドレイン領域となるＮ＋型半導体領域４を形成する工程で同時に形成しても良い。
【００２８】
図３及び図４は、本発明の第２の実施例の構成を示す図であり、図３（Ａ）は、電荷転送装置の転送部とリセット用ＭＯＳＦＥＴを含む浮遊拡散層の平面図であり、図３（Ｂ）は、図３（Ａ）のＩＩ−ＩＩ′線に沿った断面を模式的に示す図であり、図４は、図３（Ａ）のＩ−Ｉ′線に沿った断面を模式的に示す図である。図３及び図４において、図１及び図２の要素と同一又は同等の要素には同一の参照符号が付されている。
【００２９】
図３及び図４を参照すると、本発明の第２の実施例において、浮遊拡散層３は、素子分離領域のＰ＋型半導体領域２と接することなく、電荷転送装置の出力端のゲート電極１０からリセット用ＭＯＳＦＥＴのゲート電極９まで延在して形成されている、不純物濃度が１×１０１７ａｔｏｍｓ／ｃｍ３程度の第１のＮ型半導体領域３ａと、前記第１のＮ型半導体領域３ａに少なくとも一部の領域が重なるように、浮遊拡散層３の中央付近に独立して形成され、検出回路を構成する検出用ＭＯＳＦＥＴと接続するための不純物濃度が１×１０１９ａｔｏｍｓ／ｃｍ３程度の第２のＮ型半導体領域３ｂと、第１、第２のＮ型半導体領域３ａ、３ｂの両側に素子分離領域のＰ＋型半導体領域２と接して形成された不純物濃度が５×１０１５ａｔｏｍｓ／ｃｍ３程度のＰ型半導体領域３ｄから構成されている。
【００３０】
このような構成を有する浮遊拡散容量３も、リセット電源Ｖｒｄにて空乏化されない第１のＮ型半導体領域３ａが、素子分離領域のＰ＋型半導体領域２と接することなく電荷転送装置の出力端のゲート電極１０からリセット用ＭＯＳＦＥＴのゲート電極９まで延在して形成されているため、リセット電源Ｖｒｄにリセットされる以前の電圧で空乏化されてしまうことなく、また、第１、第２のＮ型半導体領域３ａ、３ｂの両側に素子分離領域のＰ＋型半導体領域２と接して形成され、リセット電源Ｖｒｄにリセットされる以前の電圧で空乏化されているＰ型半導体領域３ｄが形成されているため、空乏層を、浮遊拡散層３側に延ばすことができるため、Ｐ型半導体基板１、及び浮遊拡散層３を取り囲む素子分離領域のＰ＋型半導体領域２、リセットゲート電極９、出力ゲート電極１０との容量をさらに小さくすることができ、これに伴い、浮遊拡散容量Ｃｆｄを更に小さして、検出感度を増大させることができる。
【００３１】
本発明の第２の実施例の浮遊拡散層３の製造方法について説明すると、出力ゲート電極１０にオーバーラップした開口を持つフォトレジスト材と、素子分離領域のＰ＋型半導体領域２、リセットゲート電極９、出力ゲート電極１０のゲート電極をマスク材として、ボロンのイオン注入法を用いてＰ型半導体領域３ｄを形成し、写真食刻法により、素子分離領域のＰ＋型半導体領域２と任意の距離離間して、リセットゲート電極９、出力ゲート電極１０にオーバーラップした開口を有するフォトレジスト材と、リセットゲート電極９、出力ゲート電極１０のゲート電極をマスク材として、リンのイオン注入法を用いて第１のＮ型半導体領域３ａを形成し、写真食刻法により、浮遊拡散層３の中央付近に独立して微小開口を有するフォトレジスト材をマスク材として、リンのイオン注入法を用いて第２のＮ型半導体領域３ｂを形成することにより、図３及び図４に示した構成の浮遊拡散層３が得られる。
【００３２】
また、Ｐ型半導体領域３ｄは、２相駆動電荷転送装置のＮ型半導体領域７を、あるいは２相駆動電荷転送装置のＮ−型半導体領域８に写真食刻法により素子分離領域のＰ＋型半導体領域２と、リセットゲート電極９、出力ゲート電極１０のゲート電極をマスク材として、ボロンのイオン注入法を用いて形成し、残った領域をそのまま第１のＮ型半導体領域３ａとして用いても良い。
【００３３】
さらに、第２のＮ型半導体領域３ｂはＭＯＳＦＥＴのソース、ドレイン領域となるＮ＋型半導体領域４を形成する工程で同時に形成しても良い。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、空乏層を浮遊拡散層側に延ばすことができるため、Ｐ型半導体基板及び浮遊拡散層を取り囲む素子分離領域のＰ＋型半導体領域、リセットゲート電極、出力ゲート電極との容量をさらに小さくすることができ、このため、浮遊拡散容量Ｃｆｄを更に小さくすることにより、検出感度を増大させることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構成を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＩＩ−ＩＩ′線の断面図である。
【図２】図１（Ａ）のＩ−Ｉ′線の断面図である。
【図３】本発明の第２の実施例の構成を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＩＩ−ＩＩ′線の断面図である。
【図４】図３（Ａ）のＩ−Ｉ′線の断面図である。
【図５】浮遊拡散増幅器を検出部に用いた従来の電荷転送装置の構成を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＩＩ−ＩＩ′線の断面図である。
【図６】図５（Ａ）のＩ−Ｉ′線の断面図である。
【符号の説明】
１ Ｐ型半導体基板
２ Ｐ＋型半導体領域
３ 浮遊拡散層
３ａ 浮遊拡散層の第１のＮ型半導体領域
３ｂ 浮遊拡散層の第２のＮ型半導体領域
３ｃ 浮遊拡散層の第３のＮ型半導体領域
３ｄ 浮遊拡散層のＰ型半導体領域
４ Ｎ＋型半導体領域
５ 検出用ＭＯＳＦＥＴのゲート電極
６ 負荷用ＭＯＳＦＥＴのゲート電極
７ ２相駆動電荷転送装置のＮ型半導体領域
８ ２相駆動電荷転送装置のＮ−型半導体領域
９ リセットゲート電極
１０ 電荷転送装置の出力端のゲート電極
１１ 電荷転送パルス電圧φ１が印加される電荷転送電極
１２ 電荷転送パルス電圧φ２が印加される電荷転送電極
１３ 検出回路のドレイン電源
１４ 信号出力端子
【発明の属する技術分野】
本発明は、電荷転送装置に関し、特に信号電荷を浮遊拡散増幅器で検出する電荷転送装置に関する。
【０００２】
【従来の技術】
信号電荷検出に浮遊拡散層（フローティングディフュージョン層）を有するリセット用ＭＯＳＦＥＴと、この浮遊拡散層に接続されたゲート電極を有し、検出回路を構成する検出用ＭＯＳＦＥＴで構成された浮遊拡散増幅器を有する電荷転送装置が従来よりよく知られている。例えば文献（“Ｔｗｏ Ｐｈａｓｅ Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｅｃｅｓ ｗｉｔｈ Ｏｖｅｒｌａｐｐｉｎｇ Ｐｏｌｙｓｉｌｌｉｃｏｎ ａｎｄ Ａｌｕｍｉｎｕｍ Ｇａｔｅｓ”，Ｋｏｓｏｎｏｃｋｙ，Ｗ．Ｆ． ａｎｄ Ｃａｒｎｅｓ，Ｊ．Ｅ．， ＲＣＡ Ｒｅｖｉｅｗ Ｖｏｌ．３４， ｐｐ．１６４−２０２，１９７３年）等が参照される。
【０００３】
この浮遊拡散増幅器を有する電荷転送装置に図５及び図６を参照して説明する。図５（Ａ）は、電荷転送装置の転送部とリセット用ＭＯＳＦＥＴを含む浮遊拡散層の平面図であり、図５（Ｂ）は、図５（Ａ）のＩＩ−ＩＩ′線に沿った断面を模式的に示す図であり、図６は、図５（Ａ）のＩ−Ｉ′線に沿った断面を模式的に示す図である。
【０００４】
図５及び図６において、１はＰ型半導体基板、２はＰ型半導体基板と同一導電型の素子分離のための高濃度のＰ＋型半導体領域、３は浮遊拡散層、４はリセット電源Ｖｒｄに接続されるＮ＋型半導体領域、５は浮遊拡散層に接続された検出回路の検出用ＭＯＳＦＥＴのゲート電極、５は検出回路のデプレッション型負荷用ＭＯＳＦＥＴのゲート電極、７、８は公知の２相駆動電荷転送装置のＮ型半導体領域と、同一導電型で信号電荷の逆戻り防止用のＮ−型半導体領域、９はリセットパルス電圧φＲが印加されるリセットゲート電極、１０は電荷転送装置の出力端の低電圧が印加されたゲート電極、１１、１２はそれぞれ電荷転送パルス電圧φ１及びφ２が印加される２層の多結晶シリコンで形成された電荷転送電極、１３は検出回路のドレイン電源Ｖｄ、１４は信号出力端子Ｖｏｕｔを示している。
【０００５】
この検出回路は、周知の如く、電荷転送装置から浮遊拡散層に信号電荷が転送される直前毎にリセットゲート電極９にリセットパルス電圧φＲのハイレベルが印加され、浮遊拡散層３がリセットドレイン電圧Ｖｒｄにリセットされ、リセットパルス電圧φＲをローレベルに戻した後、電荷転送電極１２がローレベルになり浮遊拡散層に信号電荷が転送される。
【０００６】
ここで、浮遊拡散層に接続された検出用ＭＯＳＦＥＴのゲート電極等を含む全体の容量がＣｆｄ、転送されてきた信号電荷量がＱｓｉｇである場合、浮遊拡散層３に電位変動ΔＶｆｄ＝Ｑｓｉｇ／Ｃｆｄが生じ、この電位変動が、検出回路の検出用ＭＯＳＦＥＴのゲート電圧を変化させ、信号電荷Ｑｓｉｇに比例した電圧変化を、検出回路のＶｏｕｔ端子で検出する。
【０００７】
検出感度を増大させるためには浮遊拡散容量を小さくする必要があり、浮遊拡散層３の濃度は低ければ低い程、Ｐ型半導体基板１、浮遊拡散層３を取り囲む素子分離領域２、リセットゲート電極９および出力ゲート電極１０との接合容量は小さくなるが、浮遊拡散層３の濃度が低すぎると、リセット電源Ｖｒｄにリセットされる以前の電圧で空乏化されてしまいリセット不良が発生してしまうことから、浮遊拡散層３は適当な濃度に設定する必要がある。
【０００８】
このため、従来の浮遊拡散層は、リセットゲート電極に電圧が供給されたときの空乏化しない程度の不純物濃度の第１のＮ型半導体領域（例えば不純物濃度１×１０１７ａｔｏｍｓ／ｃｍ３程度）３ａ、検出回路のゲート電極に金属配線を用いて接続するための第１のＮ型半導体領域３ａよりも高濃度の第２のＮ型半導体領域（例えば不純物濃度１×１０１９ａｔｏｍｓ／ｃｍ３程度）３ｂから構成されていた（例えば特公平８−２１７０９号公報、あるいは特開平４−２３３３４号公報等参照）。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の浮遊拡散増幅器を有する電荷転送装置は下記記載の問題点を有している。
【００１０】
上記したように、従来の浮遊拡散増幅器を有する電荷転送装置においては、浮遊拡散層３の濃度、特に、浮遊拡散層３を構成する第１のＮ型半導体領域３ａの不純物濃度が低すぎると、リセット電源Ｖｒｄにリセットされる以前の電圧で空乏化されてしまいリセット不良が発生してしまうことから、適当な濃度設定をする必要がある。
【００１１】
例えば、Ｐ型半導体基板１の不純物濃度を１×１０１６ａｔｏｍｓ／ｃｍ３程度、リセット電源Ｖｒｄを１５Ｖとした場合、浮遊拡散層３を構成する第１のＮ型半導体領域３ａの不純物濃度を１×１０１６ａｔｏｍｓ／ｃｍ３程度以上にする必要があった。
【００１２】
このため、検出感度を増大させるための浮遊拡散層の低濃度化には限界があった。
【００１３】
したがって本発明は、上記問題点に鑑みてなされたものであって、その目的は、浮遊拡散容量を低減することができる電荷転送装置を提供することにある。
【００１４】
【課題を解決するための手段】
前記目的を達成するため、本発明の電荷転送装置は、第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、を有する電荷転送装置において、前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１の第２導電型半導体領域よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第３の第２導電型半導体領域と、から構成されていることを特徴としている。
【００１５】
また本発明の電荷転送装置は、第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、を有する電荷転送装置において、前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１の第２導電型半導体領域よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第３の第２導電型半導体領域と、前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて、かつ前記第３の第２導電型半導体領域と一側で接して形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、から構成されていることを特徴としている。また本発明の電荷転送装置は、第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、を有する電荷転送装置において、前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１の第２導電型半導体領域よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第３の第２導電型半導体領域と、前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて、かつ前記第３の第２導電型半導体領域と両側で接して形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、から構成されていることを特徴としている。
【００１６】
また本発明の電荷転送装置は、第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型の浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、を有する電荷転送装置において、前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて形成され、検出回路を構成する前記検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域よりも高濃度の第２の第２導電型半導体領域と、前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１導電型半導体基板よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第１導電型半導体領域と、から構成されていることを特徴としている。
【００１７】
また本発明の電荷転送装置は、第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、を有する電荷転送装置において、前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１導電型半導体基板よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第１導電型半導体領域と、前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて、かつ前記第１導電型半導体領域と一側で接して形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、から構成されていることを特徴としている。また本発明の電荷転送装置は、第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、を有する電荷転送装置において、前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１導電型半導体基板よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第１導電型半導体領域と、前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて、かつ前記第１導電型半導体領域と両側で接して形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、から構成されていることを特徴としている。
【００１８】
【発明の実施の形態】
本発明の実施の形態について以下に説明する。本発明の電荷転送装置は、その好ましい実施の形態において、浮遊拡散層が、素子分離領域Ｐ＋型半導体領域（図１の２）と接することなく電荷転送装置の出力端のゲート電極（図１の１０）からリセット用ＭＯＳＦＥＴのゲート電極（図１の９）まで延在して形成されている第１のＮ型半導体領域（図１の３ａ）と、第１のＮ型半導体領域に少なくとも一部の領域が重なるように、浮遊拡散層の中央付近に独立して形成され、検出回路を構成する検出用ＭＯＳＦＥＴと接続するための第２のＮ型半導体領域（図１の３ｂ）と、第１のＮ型半導体領域（図１の３ａ）の両側に配され素子分離領域のＰ＋型半導体領域（図１の２）と接して形成された第３のＮ型半導体領域（図１の３ｃ）から構成されている。なお、第２のＮ型半導体領域（図１の３ｂ）が、素子分離領域のＰ＋型半導体領域（図１の２）と接して形成された第３のＮ型半導体領域（図１の３ｃ）と接するような構成としてもよい。
【００１９】
また、本発明の電荷転送装置は、その好ましい第２の実施の形態において、浮遊拡散層（図３の３）が、素子分離領域Ｐ＋型半導体領域（図３の２）と接することなく電荷転送装置の出力端のゲート電極（図３の１０）からリセット用ＭＯＳＦＥＴのゲート電極（図３の９）まで延在して形成されている第１のＮ型半導体領域（図３の３ａ）と、第１のＮ型半導体領域（図３の３ａ）に少なくとも一部の領域が重なるように、浮遊拡散層の中央付近に独立して形成され、検出回路を構成する検出用ＭＯＳＦＥＴと接続するための第２のＮ型半導体領域（図３の３ｂ）と、第１のＮ型半導体領域の両側に配され素子分離領域のＰ＋型半導体領域（図３の２）と接して形成されたＰ型半導体領域（図３の３ｄ）から構成されている。なお、第２のＮ型半導体領域（図３の３ｂ）が、素子分離領域のＰ＋型半導体領域（図３の２）と接して形成されたＰ型半導体領域（図３の３ｄ）と接するような構成としてもよい
【００２０】
本発明の実施の形態においては、空乏層を浮遊拡散層側に延ばすことができるため、Ｐ型半導体基板（図１及び図２の１）及び浮遊拡散層（図１及び図２の３）を取り囲む素子分離領域のＰ＋型半導体領域（図１及び図２の２）、リセットゲート電極（図１及び図２の９）、出力ゲート電極（図１及び図２の１０）との容量をさらに小さくすることができ、これに伴い浮遊拡散容量Ｃｆｄを更に小さくすることにより検出感度を増大させる。
【００２１】
【実施例】
次に、上記した本発明の実施の形態について更に詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００２２】
図１及び図２は、本発明の第１の実施例の構成を示す図であり、図１（Ａ）は、電荷転送装置の転送部とリセット用ＭＯＳＦＥＴを含む浮遊拡散層の平面図であり、図１（Ｂ）は、図１（Ａ）のＩＩ−ＩＩ′線に沿った断面を模式的に示す図であり、図２は、図１（Ａ）のＩ−Ｉ′線に沿った断面を模式的に示す図である。なお、図１及び図２は、従来の電荷転送装置の説明で参照した図５及び図６に対応し、図１及び図２で用いる各参照符号は、図５及び図６のものと対応している。すなわち、図１及び図２において、１はＰ型半導体基板、２はＰ型半導体基板と同一導電型の素子分離のための高濃度のＰ＋型半導体領域、３は浮遊拡散層、４はリセット電源Ｖｒｄに接続されるＮ＋型半導体領域、５は浮遊拡散層に接続された検出回路の検出用ＭＯＳＦＥＴのゲート電極、５は検出回路のデプレッション型負荷用ＭＯＳＦＥＴのゲート電極、７、８は２相駆動電荷転送装置のＮ型半導体領域と、同一導電型で信号電荷の逆戻り防止用のＮ−型半導体領域、９はリセットパルス電圧φＲが印加されるリセットゲート電極、１０は電荷転送装置の出力端の低電圧が印加されたゲート電極、１１、１２はそれぞれ電荷転送パルス電圧φ１及びφ２が印加される２層の多結晶シリコンで形成された電荷転送電極、１３は検出回路のドレイン電源Ｖｄ、１４は信号出力端子Ｖｏｕｔを示している。
【００２３】
図１及び図２を参照すると、本発明の第１の実施例において、浮遊拡散層３は、素子分離領域のＰ＋型半導体領域２と接することなく、電荷転送装置の出力端のゲート電極１０からリセット用ＭＯＳＦＥＴのゲート電極（リセットゲート電極）９まで延在して形成されている、不純物濃度が１×１０１７ａｔｏｍｓ／ｃｍ３程度の第１のＮ型半導体領域３ａと、第１のＮ型半導体領域３ａに少なくとも一部の領域が重なるように、浮遊拡散層３の中央付近に独立して形成され、検出回路を構成する検出用ＭＯＳＦＥＴと接続するための不純物濃度が１×１０１９ａｔｏｍｓ／ｃｍ３程度の第２のＮ型の半導体領域３ｂと、第１、第２のＮ型半導体領域３ａ、３ｂの両側に素子分離領域のＰ＋型半導体領域２と接して形成された不純物濃度が５×１０１５ａｔｏｍｓ／ｃｍ３程度の第３のＮ型半導体領域３ｃから構成されている。
【００２４】
このような構成とされた浮遊拡散層３は、リセット電源Ｖｒｄにて空乏化されない第１のＮ型半導体領域３ａが、素子分離領域のＰ＋型半導体領域２と接することなく、電荷転送装置の出力端のゲート電極１０からリセット用ＭＯＳＦＥＴのゲート電極９まで延在して形成されているため、リセット電源Ｖｒｄにリセットされる以前の電圧で、空乏化されてしまうということはなく、また、第１、第２の第２導電型半導体領域３ａ、３ｂの両側に、素子分離領域のＰ＋型半導体領域２と接して形成され、リセット電源Ｖｒｄにリセットされる以前の電圧で空乏化される第３の第２導電型半導体領域３ｃが形成されているため、空乏層を浮遊拡散層３側に延ばすことができるため、Ｐ型半導体基板１及び浮遊拡散層３を取り囲む素子分離領域のＰ＋型半導体領域２、リセットゲート電極９、出力ゲート電極１０との容量をさらに小さくすることができる。これに伴い、浮遊拡散容量Ｃｆｄを更に小さくすることにより、検出感度を増大させることができる。
【００２５】
本発明の第１の実施例の浮遊拡散層３の製造方法について説明する。写真食刻法により、素子分離領域のＰ＋型半導体領域２、リセットゲート電極９、出力ゲート電極１０にオーバーラップした開口を有するフォトレジスト材と、素子分離領域のＰ＋型半導体領域２、リセットゲート電極９、出力ゲート電極１０のゲート電極をマスク材として、リンのイオン注入法を用いて、第３のＮ型半導体領域３ｃを形成し、写真食刻法により、素子分離領域のＰ＋型半導体領域２と任意の距離離間し、且つリセットゲート電極９、出力ゲート電極１０にオーバーラップした開口を有するフォトレジスト材と、リセットゲート電源９、出力ゲート電極１０のゲート電極をマスク材として、リンのイオン注入法を用いて第１のＮ型半導体領域３ａを形成し、写真食刻法により、浮遊拡散層３の中央付近に独立して微小開口を有するフォトレジスト材を形成しこれをマスク材として、リンのイオン注入法を用いて第２のＮ型半導体領域３ｂを形成する、ことによって図１及び図２に示した構成の浮遊拡散層３が得られる。
【００２６】
また、第２のＮ型半導体領域３ｂは、２相駆動電荷転送装置のＮ型半導体領域７を、あるいは２相駆動電荷転送装置のＮ−型半導体領域８に、写真食刻法により素子分離領域のＰ＋型半導体領域２と、リセットゲート電極９、出力ゲート電極１０のゲート電極をマスク材として、ボロンのイオン注入法を用いて形成し、残った領域をそのまま第１のＮ型半導体領域３ａとして用いても良い。
【００２７】
さらに、第２のＮ型半導体領域３ｂはＭＯＳＦＥＴのソース、ドレイン領域となるＮ＋型半導体領域４を形成する工程で同時に形成しても良い。
【００２８】
図３及び図４は、本発明の第２の実施例の構成を示す図であり、図３（Ａ）は、電荷転送装置の転送部とリセット用ＭＯＳＦＥＴを含む浮遊拡散層の平面図であり、図３（Ｂ）は、図３（Ａ）のＩＩ−ＩＩ′線に沿った断面を模式的に示す図であり、図４は、図３（Ａ）のＩ−Ｉ′線に沿った断面を模式的に示す図である。図３及び図４において、図１及び図２の要素と同一又は同等の要素には同一の参照符号が付されている。
【００２９】
図３及び図４を参照すると、本発明の第２の実施例において、浮遊拡散層３は、素子分離領域のＰ＋型半導体領域２と接することなく、電荷転送装置の出力端のゲート電極１０からリセット用ＭＯＳＦＥＴのゲート電極９まで延在して形成されている、不純物濃度が１×１０１７ａｔｏｍｓ／ｃｍ３程度の第１のＮ型半導体領域３ａと、前記第１のＮ型半導体領域３ａに少なくとも一部の領域が重なるように、浮遊拡散層３の中央付近に独立して形成され、検出回路を構成する検出用ＭＯＳＦＥＴと接続するための不純物濃度が１×１０１９ａｔｏｍｓ／ｃｍ３程度の第２のＮ型半導体領域３ｂと、第１、第２のＮ型半導体領域３ａ、３ｂの両側に素子分離領域のＰ＋型半導体領域２と接して形成された不純物濃度が５×１０１５ａｔｏｍｓ／ｃｍ３程度のＰ型半導体領域３ｄから構成されている。
【００３０】
このような構成を有する浮遊拡散容量３も、リセット電源Ｖｒｄにて空乏化されない第１のＮ型半導体領域３ａが、素子分離領域のＰ＋型半導体領域２と接することなく電荷転送装置の出力端のゲート電極１０からリセット用ＭＯＳＦＥＴのゲート電極９まで延在して形成されているため、リセット電源Ｖｒｄにリセットされる以前の電圧で空乏化されてしまうことなく、また、第１、第２のＮ型半導体領域３ａ、３ｂの両側に素子分離領域のＰ＋型半導体領域２と接して形成され、リセット電源Ｖｒｄにリセットされる以前の電圧で空乏化されているＰ型半導体領域３ｄが形成されているため、空乏層を、浮遊拡散層３側に延ばすことができるため、Ｐ型半導体基板１、及び浮遊拡散層３を取り囲む素子分離領域のＰ＋型半導体領域２、リセットゲート電極９、出力ゲート電極１０との容量をさらに小さくすることができ、これに伴い、浮遊拡散容量Ｃｆｄを更に小さして、検出感度を増大させることができる。
【００３１】
本発明の第２の実施例の浮遊拡散層３の製造方法について説明すると、出力ゲート電極１０にオーバーラップした開口を持つフォトレジスト材と、素子分離領域のＰ＋型半導体領域２、リセットゲート電極９、出力ゲート電極１０のゲート電極をマスク材として、ボロンのイオン注入法を用いてＰ型半導体領域３ｄを形成し、写真食刻法により、素子分離領域のＰ＋型半導体領域２と任意の距離離間して、リセットゲート電極９、出力ゲート電極１０にオーバーラップした開口を有するフォトレジスト材と、リセットゲート電極９、出力ゲート電極１０のゲート電極をマスク材として、リンのイオン注入法を用いて第１のＮ型半導体領域３ａを形成し、写真食刻法により、浮遊拡散層３の中央付近に独立して微小開口を有するフォトレジスト材をマスク材として、リンのイオン注入法を用いて第２のＮ型半導体領域３ｂを形成することにより、図３及び図４に示した構成の浮遊拡散層３が得られる。
【００３２】
また、Ｐ型半導体領域３ｄは、２相駆動電荷転送装置のＮ型半導体領域７を、あるいは２相駆動電荷転送装置のＮ−型半導体領域８に写真食刻法により素子分離領域のＰ＋型半導体領域２と、リセットゲート電極９、出力ゲート電極１０のゲート電極をマスク材として、ボロンのイオン注入法を用いて形成し、残った領域をそのまま第１のＮ型半導体領域３ａとして用いても良い。
【００３３】
さらに、第２のＮ型半導体領域３ｂはＭＯＳＦＥＴのソース、ドレイン領域となるＮ＋型半導体領域４を形成する工程で同時に形成しても良い。
【００３４】
【発明の効果】
以上説明したように、本発明によれば、空乏層を浮遊拡散層側に延ばすことができるため、Ｐ型半導体基板及び浮遊拡散層を取り囲む素子分離領域のＰ＋型半導体領域、リセットゲート電極、出力ゲート電極との容量をさらに小さくすることができ、このため、浮遊拡散容量Ｃｆｄを更に小さくすることにより、検出感度を増大させることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例の構成を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＩＩ−ＩＩ′線の断面図である。
【図２】図１（Ａ）のＩ−Ｉ′線の断面図である。
【図３】本発明の第２の実施例の構成を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＩＩ−ＩＩ′線の断面図である。
【図４】図３（Ａ）のＩ−Ｉ′線の断面図である。
【図５】浮遊拡散増幅器を検出部に用いた従来の電荷転送装置の構成を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＩＩ−ＩＩ′線の断面図である。
【図６】図５（Ａ）のＩ−Ｉ′線の断面図である。
【符号の説明】
１ Ｐ型半導体基板
２ Ｐ＋型半導体領域
３ 浮遊拡散層
３ａ 浮遊拡散層の第１のＮ型半導体領域
３ｂ 浮遊拡散層の第２のＮ型半導体領域
３ｃ 浮遊拡散層の第３のＮ型半導体領域
３ｄ 浮遊拡散層のＰ型半導体領域
４ Ｎ＋型半導体領域
５ 検出用ＭＯＳＦＥＴのゲート電極
６ 負荷用ＭＯＳＦＥＴのゲート電極
７ ２相駆動電荷転送装置のＮ型半導体領域
８ ２相駆動電荷転送装置のＮ−型半導体領域
９ リセットゲート電極
１０ 電荷転送装置の出力端のゲート電極
１１ 電荷転送パルス電圧φ１が印加される電荷転送電極
１２ 電荷転送パルス電圧φ２が印加される電荷転送電極
１３ 検出回路のドレイン電源
１４ 信号出力端子
Claims (6)
- 第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、
電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、
リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、
前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、
を有する電荷転送装置において、
前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、
前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、
前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１の第２導電型半導体領域よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第３の第２導電型半導体領域と、から構成されていることを特徴とする電荷転送装置。 - 第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、
電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、
リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、
前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、
を有する電荷転送装置において、
前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、
前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１の第２導電型半導体領域よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第３の第２導電型半導体領域と、
前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて、かつ前記第３の第２導電型半導体領域と一側で接して形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、から構成されていることを特徴とする電荷転送装置。 - 第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、
電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、
リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、
前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、
を有する電荷転送装置において、
前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、
前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１の第２導電型半導体領域よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第３の第２導電型半導体領域と、
前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて、かつ前記第３の第２導電型半導体領域と両側で接して形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、から構成されていることを特徴とする電荷転送装置。 - 第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型の浮遊拡散層と、
電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、
リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、
前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、
を有する電荷転送装置において、
前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、
前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて形成され、検出回路を構成する前記検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域よりも高濃度の第２の第２導電型半導体領域と、
前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１導電型半導体基板よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第１導電型半導体領域と、から構成されていることを特徴とする電荷転送装置。 - 第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、
電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、
リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、
前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、
を有する電荷転送装置において、
前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、
前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１導電型半導体基板よりも低濃度とされ、前記リセットドレイン電源電圧にリセットさ れる以前の電圧で空乏化される、第１導電型半導体領域と、
前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて、かつ前記第１導電型半導体領域と一側で接して形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、から構成されていることを特徴とする電荷転送装置。 - 第１導電型半導体基板上に形成された電荷転送装置から信号電荷を受ける第２導電型浮遊拡散層と、
電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、
リセットパルス信号が供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、
前記浮遊拡散層に接続された浮遊拡散層の電位変動を検出する検出回路を構成する検出用ＭＯＳＦＥＴと、
を有する電荷転送装置において、
前記浮遊拡散層が、前記第１導電型半導体基板より高濃度の第１導電型の素子分離領域と接することなく前記電荷転送装置の最終電極からリセット用ＭＯＳＦＥＴのゲート電極まで延在して形成されている第１の第２導電型半導体領域と、
前記第１の第２導電型半導体領域の両側に、前記素子分離領域と接して形成され、前記第１導電型半導体基板よりも低濃度とされ、前記リセットドレイン電源電圧にリセットされる以前の電圧で空乏化される、第１導電型半導体領域と、
前記第１の第２導電型半導体領域内に、前記電荷転送装置の最終電極、前記リセット用ＭＯＳＦＥＴのゲート電極に平面からみて接することなく離れて、かつ前記第１導電型半導体領域と両側で接して形成され、前記検出回路を構成する検出用ＭＯＳＦＥＴと接続するための、前記第１の第２導電型半導体領域より高濃度の第２の第２導電型半導体領域と、から構成されていることを特徴とする電荷転送装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31656197A JP3578611B2 (ja) | 1997-10-31 | 1997-10-31 | 固体撮像装置 |
| US09/177,969 US6310933B1 (en) | 1997-10-31 | 1998-10-26 | Charge transferring device and charge transferring method which can reduce floating diffusion capacitance |
| CNB981235379A CN1259726C (zh) | 1997-10-31 | 1998-10-27 | 可减小漂移扩散电容的电荷转移器件和电荷转移方法 |
| KR1019980046337A KR100311105B1 (ko) | 1997-10-31 | 1998-10-30 | 부유확산정전용량을감소시킬수있는전하운송장치및전하운송방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31656197A JP3578611B2 (ja) | 1997-10-31 | 1997-10-31 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135772A JPH11135772A (ja) | 1999-05-21 |
| JP3578611B2 true JP3578611B2 (ja) | 2004-10-20 |
Family
ID=18078475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31656197A Expired - Fee Related JP3578611B2 (ja) | 1997-10-31 | 1997-10-31 | 固体撮像装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6310933B1 (ja) |
| JP (1) | JP3578611B2 (ja) |
| KR (1) | KR100311105B1 (ja) |
| CN (1) | CN1259726C (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014861A (ja) | 2002-06-07 | 2004-01-15 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| CN101213461B (zh) * | 2005-06-03 | 2013-01-02 | 辛纳普蒂克斯公司 | 使用sigma-delta测量技术检测电容的方法和系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61198676A (ja) * | 1985-02-27 | 1986-09-03 | Nec Corp | 半導体集積回路装置 |
| EP0282557B1 (en) | 1986-09-18 | 1993-12-15 | EASTMAN KODAK COMPANY (a New Jersey corporation) | Output circuit for image sensor |
| US5191398A (en) * | 1987-09-02 | 1993-03-02 | Nec Corporation | Charge transfer device producing a noise-free output |
| JPH0423334A (ja) | 1990-05-14 | 1992-01-27 | Nec Corp | 電荷転送装置 |
| JPH04180676A (ja) | 1990-11-15 | 1992-06-26 | Sharp Corp | 固体撮像素子 |
| EP0789399B1 (en) * | 1993-01-12 | 2001-11-07 | Sony Corporation | Output circuit device for charge transfer element |
| JP3196430B2 (ja) | 1993-07-02 | 2001-08-06 | 日本電気株式会社 | 電荷検出装置 |
| JP2864993B2 (ja) | 1994-07-06 | 1999-03-08 | 信越半導体株式会社 | 表面形状測定装置 |
-
1997
- 1997-10-31 JP JP31656197A patent/JP3578611B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-26 US US09/177,969 patent/US6310933B1/en not_active Expired - Lifetime
- 1998-10-27 CN CNB981235379A patent/CN1259726C/zh not_active Expired - Fee Related
- 1998-10-30 KR KR1019980046337A patent/KR100311105B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1259726C (zh) | 2006-06-14 |
| CN1216865A (zh) | 1999-05-19 |
| KR100311105B1 (ko) | 2002-06-20 |
| JPH11135772A (ja) | 1999-05-21 |
| KR19990037530A (ko) | 1999-05-25 |
| US6310933B1 (en) | 2001-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984045A (en) | Output sensor of charge transfer device | |
| JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
| JP3578611B2 (ja) | 固体撮像装置 | |
| JPH055179B2 (ja) | ||
| JP6161454B2 (ja) | 光電変換装置、その製造方法及びカメラ | |
| JP3659122B2 (ja) | 電荷転送装置 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JPH0319349A (ja) | 電荷結合素子 | |
| JP4174836B2 (ja) | 半導体装置 | |
| KR100204914B1 (ko) | 고체촬상소자의 신호검출장치 | |
| JP2567831B2 (ja) | 電荷検出回路 | |
| JP2626497B2 (ja) | 電荷転送素子 | |
| JPH0423334A (ja) | 電荷転送装置 | |
| JP2993112B2 (ja) | 電荷転送装置 | |
| JPH04315442A (ja) | 電荷結合装置 | |
| JPH04369230A (ja) | 電荷結合装置 | |
| JPH0786568A (ja) | 電荷転送装置 | |
| JPS62265763A (ja) | 半導体集積回路装置 | |
| JPH03246952A (ja) | 電荷結合素子 | |
| JPH07118535B2 (ja) | 電荷転送素子とその駆動方法 | |
| JP3061076B2 (ja) | 半導体装置 | |
| JP3142749B2 (ja) | 半導体装置 | |
| JP3080184B2 (ja) | 電荷転送装置 | |
| JP2611634B2 (ja) | 電荷転送素子 | |
| JPH02137235A (ja) | 電荷転送素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040506 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |