JP3659122B2 - 電荷転送装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、電荷転送技術に係り、特に電荷転送部から転送される信号電荷を浮遊拡散層で検出する電荷転送装置およびその製造方法に関する。
【０００２】
【従来の技術】
電荷転送部から転送された信号電荷の検出に、浮遊拡散層を有するリセット用ＭＯＳＦＥＴと、この浮遊拡散層に接続されたゲート電極を有し、検出回路を構成する検出用ＭＯＳＦＥＴで構成された浮遊拡散増幅器を有する電荷転送装置が従来からよく知られている。例えば従来例として、特開昭６１−１９８６７６号公報、あるいは特開平１１−１３５７７２号公報等に記載のものがある。
【０００３】
この浮遊拡散増幅器を有する電荷転送装置を、図１９乃至２１を参照して説明する。図１９は電荷転送装置の電荷転送部とリセット用ＭＯＳＦＥＴを含む浮遊拡散層の平面図であり、図２０は図１９のＩ−Ｉ’線に沿った断面を模式的に示す図であり、図２１は図１９のII−II’線に沿った断面を模式的に示す図である。図１９乃至２１において、１はＰ型半導体基板、２は素子分離のための高濃度のＰ⁺型素子分離領域、３は浮遊拡散層、３ａは浮遊拡散層のＮ⁺型半導体領域、３ｂは浮遊拡散層のＮ^-型半導体領域、４はリセットドレイン電源ＶＲＤに接続された高濃度のＮ⁺型リセットドレイン、５は浮遊拡散層に接続された検出回路の検出用ＭＯＳＦＥＴのゲート電極、６は負荷用ＭＯＳＦＥＴのゲート電極、７，８はそれぞれ公知の２相駆動電荷転送部のＮ型半導体領域および同一導電型で信号電荷の逆戻り防止用のＮ^-型半導体領域、９はリセットパルスФＲが印加されるリセットゲート電極、１０は電荷転送部の最終段の定電圧が印加される出力ゲート電極、１１，１２はそれぞれ電荷転送パルスФＨ1およびФＨ2が印加される電荷転送電極、１３は検出回路のドレイン電源ＶＤＤ、１４は信号出力端子ＶＯＵＴ、２４は電荷転送部を示している。
【０００４】
この電荷転送装置は、周知のごとく、電荷転送部から浮遊拡散層に信号電荷が転送される直前毎にリセットゲート電極９にリセットパルスФＲのハイレベルが印加され、浮遊拡散層３がリセットドレイン電圧ＶＲＤにリセットされた後、リセットパルスФＲがローレベルに戻り、電荷転送電極１２に電荷転送パルスФＨ2のローレベルが印加され、浮遊拡散層３に信号電荷が転送される。
【０００５】
ここで、浮遊拡散層に接続された検出用ＭＯＳＦＥＴのゲート電極等を含む浮遊拡散増幅器全体の浮遊拡散容量がＣfj、転送されてきた信号電荷量がＱsigである場合、浮遊拡散層３に電位変動ΔＶfj＝Ｑsig／Ｃfjが生じ、この電位変動が検出回路の検出用ＭＯＳＦＥＴのゲート電圧を変化させ、信号電荷Ｑsigに比例した電圧変化を検出回路の信号出力端子１４に出力する。
【０００６】
検出感度を増大させるためには、浮遊拡散容量Ｃfjを小さくする必要があり、浮遊拡散層３のＮ型不純物濃度が低ければ低いほど、Ｐ型半導体基板１、浮遊拡散層３を取り囲むＰ⁺型素子分離領域２、リセットゲート電極９、および出力ゲート電極１０との寄生容量が小さくなる。このため、従来の浮遊拡散層３は、検出回路のゲート電極に金属配線を用いて接続するための高濃度のＮ⁺型半導体領域３ａ（例えば不純物濃度＝１×１０²⁰ａｔｏｍｓ／ｃｍ³程度）とＰ⁺型素子分離領域２の間に、低濃度のＮ^-型半導体領域（例えば不純物濃度＝５×１０¹⁶ａｔｏｍｓ／ｃｍ³程度）３ｂが形成されていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の浮遊拡散増幅器を有する電荷転送装置は下記記載の問題点を有している。すなわち、従来の浮遊拡散増幅器を有する電荷転送装置では、リセットゲート電極９および出力ゲート電極１０にオーバーラップした開口を有するフォトレジスト、またはさらに出力ゲート電極１０からリセットゲート電極９にかけてのＮ⁺型半導体領域３ａを含むチャネル中央付近の領域を覆うフォトレジストと、リセットゲート電極９、出力ゲート電極１０のゲート電極をマスクとして、ボロンなどのＰ型不純物をイオン注入することにより、Ｎ^-型半導体領域３ｂを浮遊拡散層３の内部に形成する。通常、Ｎ^-型半導体領域３ｂは、浮遊拡散容量Ｃfjをできるだけ小さくするため、Ｐ⁺型素子分離領域３で決定される出力ゲート電極１０の浮遊拡散層３側のチャネル幅よりも狭い領域に形成され、Ｎ^-型半導体領域３ｂを形成するために注入されるＰ型不純物の注入量は、浮遊拡散層３の出力ゲート電極１０からリセットゲート電極９にかけてのチャネル中央付近の電位が空乏化しない範囲でなるべく多くの量（例えば１×１０¹²ａｔｏｍｓ／ｃｍ²程度）が選択される。
【０００８】
上記のようにして浮遊拡散層３にＮ^-型半導体領域３ｂが形成された場合の問題点を図２２乃至２４を参照して説明する。図２２は、従来の電荷転送装置の浮遊拡散層近傍の平面図であり、図２３は、図２２のIII−III’線に沿った断面および電位分布の模式図、図２４は、図２４のIV−IV’線に沿った断面および電位分布の模式図である。
【０００９】
図２２における浮遊拡散層３のＮ^-型半導体領域３ｂが形成されていないチャネル中央付近の転送方向の電位は、リセットパルスФＲのハイレベルがリセットゲート電極９に印加されることによって、図２３に示すようにリセットドレイン電圧ＶＲＤに設定されている。この時、電荷転送部のチャネル中央を流れる信号電荷は、図２２の転送経路１６ａに示すように、電荷転送パルスФＨ2が印加される電荷転送電極１２から出力ゲート電極１０を通って直線的に浮遊拡散層３に速やかに転送される。
【００１０】
一方、図２２における浮遊拡散層３のＮ^-型半導体領域３ｂが形成されている領域における転送方向の電位は、図２４に示すように、Ｎ^-型半導体領域３ｂにおいて電位が浅くなっているため、出力ゲート電極１０の浮遊拡散層側の電極端部において電位障壁１７が形成される。そのため、電荷転送部のチャネル端を流れる信号電荷は、電荷転送パルスФＨ2が印加される電荷転送電極１２から浮遊拡散層３に転送される際、図２２の転送経路１６ｂに示すように、出力ゲート電極１０の下を電荷転送部のチャネル端からチャネル中央までＮ^-型半導体領域３ｂを回り込むようにして転送される。
【００１１】
その結果、電荷転送部のチャネル端を流れる信号電荷は、電荷転送部のチャネル中央を流れる信号電荷に比べて、出力ゲート電極における転送時間が長くなるため、Ｎ^-型半導体領域３ｂが形成されている浮遊拡散層３を有する従来の電荷転送装置では、出力ゲート電極１０での電荷転送が電荷転送部の転送効率を制限する要因となっていた。
【００１２】
上記従来の浮遊拡散増幅器を有する電荷転送装置では、浮遊拡散容量Ｃfjを低減するために、浮遊拡散層３にＮ^-型半導体領域３ｂが形成されている構造について説明したが、浮遊拡散容量Ｃfjをさらに低減するために、浮遊拡散層３に注入するＰ型不純物の注入量をさらに増加させて、Ｎ^-型半導体領域３ｂの代わりにＰ^-型半導体領域（例えば不純物濃度＝５×１０¹⁶ａｔｏｍｓ／ｃｍ³程度）が形成されている構造もよく知られている。
【００１３】
この構造では、図２４における電位障壁１７がさらに大きく形成されるため、電荷転送部のチャネル端を流れる信号電荷は、出力ゲート電極１０を電荷転送部のチャネル端からチャネル中央までＰ^-型半導体領域をさらに大きく回り込むようにして転送される。その結果、電荷転送部のチャネル端を流れる信号電荷は、電荷転送部のチャネル中央を流れる信号電荷に比べて、出力ゲート電極における転送時間がＮ^-型半導体領域３ｂを形成した場合よりも長くなり、出力ゲート電極１０での信号電荷の転送効率がさらに低下するという問題点を抱えている。
【００１４】
このため、従来の浮遊拡散増幅器を有する電荷転送装置では、浮遊拡散容量Ｃfjを低減するために浮遊拡散層に注入するＰ型不純物の注入量を多くすればするほど、出力ゲート電極での転送効率が低下してしまうため、画質的に問題点のない転送効率（例えば全段転送で９９％）を維持しながら、検出感度を増加させることは困難であった。
【００１５】
本発明は斯かる問題点を鑑みてなされたものであり、その目的とするところは、浮遊拡散増幅器での検出感度の増加と出力ゲート電極での転送効率の向上を同時に実現することができる電荷転送装置およびその製造方法を提供する点にある。
【００１６】
【課題を解決するための手段】
請求項１に記載の発明の要旨は、第１導電型半導体基板上に形成された第２導電型電荷転送部から信号電荷を受ける浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルスが供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続され当該浮遊拡散層の電位変動を検出する回路を構成する検出用ＭＯＳＦＥＴとを有し、前記浮遊拡散層は、第１導電型素子分離領域と接することなく当該浮遊拡散層内に島状に形成され前記検出用ＭＯＳＦＥＴと接続するための高濃度の第２導電型半導体領域と、前記第２導電型電荷転送部の出力ゲート電極から離れて形成され前記第１導電型素子分離領域および前記高濃度の第２導電型半導体領域の間に形成される低濃度の第２導電型半導体領域と、前記出力ゲート電極および前記低濃度の第２導電型半導体領域の隙間に形成される第２導電型半導体オフセット領域を備えていることを特徴とする電荷転送装置に存する。 また、請求項２に記載の発明の要旨は、第１導電型半導体基板上に形成された第２導電型電荷転送部から信号電荷を受ける浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルスが供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続され当該浮遊拡散層の電位変動を検出する回路を構成する検出用ＭＯＳＦＥＴとを有し、前記浮遊拡散層は、第１導電型素子分離領域と接することなく当該浮遊拡散層内に前記第２導電型電荷転送部の出力ゲート電極から前記リセットゲート電極まで延在して形成され前記検出用ＭＯＳＦＥＴと接続するための高濃度の第２導電型半導体領域と、前記出力ゲート電極から離れて形成され前記第１導電型素子分離領域および前記高濃度の第２導電型半導体領域の間に形成される低濃度の第２導電型半導体領域と、前記出力ゲート電極および前記低濃度の第２導電型半導体領域の隙間に形成される第２導電型半導体オフセット領域を備えていることを特徴とする電荷転送装置に存する。
また、請求項３に記載の発明の要旨は、第１導電型半導体基板上に形成された第２導電型電荷転送部から信号電荷を受ける浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルスが供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続され当該浮遊拡散層の電位変動を検出する回路を構成する検出用ＭＯＳＦＥＴとを有し、前記浮遊拡散層は、第１導電型素子分離領域と接することなく当該浮遊拡散層内に島状に形成され前記検出用ＭＯＳＦＥＴと接続するための高濃度の第２導電型半導体領域と、前記第２導電型電荷転送部の出力ゲート電極から離れて形成され前記第１導電型素子分離領域および前記高濃度の第２導電型半導体領域の間に形成される第１導電型半導体領域と、前記出力ゲート電極および前記第１導電型半導体領域の隙間に形成される第２導電型半導体オフセット領域を備えていることを特徴とする電荷転送装置に存する。
また、請求項４に記載の発明の要旨は、第１導電型半導体基板上に形成された第２導電型電荷転送部から信号電荷を受ける浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルスが供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続され当該浮遊拡散層の電位変動を検出する回路を構成する検出用ＭＯＳＦＥＴとを有し、前記浮遊拡散層は、第１導電型素子分離領域と接することなく当該浮遊拡散層内に前記第２導電型電荷転送部の出力ゲート電極から前記リセットゲート電極まで延在して形成され前記検出用ＭＯＳＦＥＴと接続するための高濃度の第２導電型半導体領域と、前記出力ゲート電極から離れて形成され前記第１導電型素子分離領域および前記高濃度の第２導電型半導体領域の間に形成される第１導電型半導体領域と、前記出力ゲート電極および前記第１導電型半導体領域の隙間に形成される第２導電型半導体オフセット領域を備えていることを特徴とする電荷転送装置に存する。
また、請求項５に記載の発明の要旨は、前記浮遊拡散層は、前記第２導電型電荷転送部よりも濃度の高い前記第２導電型半導体オフセット領域を備えていることを特徴とする請求項１乃至４のいずれか一項に記載の電荷転送装置に存する。
また、請求項６に記載の発明の要旨は、前記第２導電型半導体オフセット領域の出力ゲートからのオフセット量となる電荷転送方向の長さは０．１μｍ〜２μｍであることを特徴とする請求項１乃至５のいずれか一項に記載の電荷転送装置に存する。
【００１７】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態の電荷転送装置について、その構造、製造方法、および効果を以下に説明する。まず、本発明の第１の実施形態の電荷転送装置の最大の特徴である浮遊拡散層３近傍の構造を図１乃至４を用いて説明する。図１および図２は、第１の実施形態の電荷転送装置の浮遊拡散層３近傍の平面図であり、図３は、図１のIII−III’線に沿った断面および電位分布の模式図、図４は、図１のIV−IV’線に沿った断面および電位分布の模式図である。
【００１８】
第１の実施形態の電荷転送装置の浮遊拡散層３近傍の構造においては、図１、図３、および図４に示すように、浮遊拡散層３が、Ｎ⁺型半導体領域３ａ、Ｎ^-型半導体領域３ｂ、およびＮ^-型半導体オフセット領域１８から構成される。Ｎ⁺型半導体領域３ａは、Ｐ⁺型素子分離領域２と接することなく浮遊拡散層３内に島状に形成され、検出用ＭＯＳＦＥＴのゲート電極と接続するために電荷転送部２４のＮ型半導体領域７よりも高濃度で形成される。なお、図１において、Ｎ⁺型半導体領域３ａは、浮遊拡散層３内の中央付近に形成されているが、必ずしも中央付近に形成されている必要はない。Ｎ^-型半導体領域３ｂは、この領域が空乏化するように電荷転送部２４のＮ型半導体領域７よりも低濃度で形成され、Ｎ^-型半導体領域３ｂの出力ゲート電極１０側の領域端が出力ゲート電極１０から離れてＰ⁺型素子分離領域２およびＮ⁺型半導体領域３ａの間に形成される。Ｎ^-型半導体オフセット領域１８は、出力ゲート電極１０とＮ^-型半導体領域３ｂの隙間に、電荷転送部２４のＮ型半導体領域７と同濃度で形成される。
【００１９】
次に、本発明の第１の実施形態の電荷転送装置の製造方法を図５および図６を用いて説明する。図５および図６は、第１の実施形態の製造方法を説明するための、図１のIV−IV’線に沿った断面の模式図である。
【００２０】
第１の実施形態の製造方法において、Ｐ型半導体基板１上に電荷転送部２４のＮ型半導体領域７およびＮ^-型半導体領域８、電荷転送電極１２、出力ゲート電極１０、リセットゲート電極９を形成する電荷転送装置の製造方法は、公知の２層電極２相駆動電荷転送装置と同様である。ここでは、第１の実施形態の製造方法における最大の特徴である浮遊拡散層３のＮ^-型半導体領域３ｂの形成方法を説明する。
【００２１】
図５は、Ｎ^-型半導体領域３ｂを形成する第１の製造方法を説明する図である。フォトレジスト２０は、浮遊拡散層３の出力ゲート電極１０側の一領域を覆うように形成されている。このフォトレジスト２０およびリセットゲート電極９をマスクとしてＰ型不純物２１をイオン注入することにより、出力ゲート電極１０から所望の距離を離して、かつリセットゲート電極９に対して自己整合的にＮ^-型半導体領域３ｂを形成することができる。
【００２２】
図６は、Ｎ^-型半導体領域３ｂを形成する第２の製造方法を説明する図である。浮遊拡散層３の上にはフォトレジスト２０は形成されず、Ｐ型不純物２１は、出力ゲート電極１０およびリセットゲート電極９をマスクとしてイオン注入される。この時、Ｐ型不純物２１を転送方向に斜めに傾けて注入することにより、出力ゲート電極１０から所望の距離を離して、かつ出力ゲート電極１０およびリセットゲート電極９に対して自己整合的にＮ^-型半導体領域３ｂが形成される。
【００２３】
次に、本発明の第１の実施形態の電荷転送装置による効果を説明する。第１の実施形態の電荷転送装置の構造によれば、第１の効果として、Ｎ^-型半導体領域３ｂは、この領域が空乏化するように電荷転送部２４のＮ型半導体領域７よりも低濃度で形成されるため、電荷転送部２４から浮遊拡散層３に転送蓄積された信号電荷（図３（ｂ）および図４（ｂ）参照）は、浮遊拡散層３を取り囲むＰ⁺型素子分離領域２、リセットゲート電極９、および出力ゲート電極１０との寄生容量が小さくなる。その結果、浮遊拡散容量Ｃfjが低減され、検出感度が向上する。
【００２４】
第２の効果として、Ｎ^-型半導体領域３ｂは、その出力ゲート電極１０側の領域端が出力ゲート電極１０から離れて形成され、出力ゲート電極１０とＮ^-型半導体領域３ｂの隙間には、電荷転送部２４のＮ型半導体領域７と同濃度のＮ^-型半導体オフセット領域１８が形成されるため、Ｎ^-型半導体オフセット領域１８の電位１９（図４（ｂ）参照）が出力ゲート電極１０のチャネル電位２３（図４（ｂ）参照）よりも深くなり、従来の電荷転送装置で発生していた出力ゲート電極１０における電位障壁１７は消滅する。その結果、電荷転送部２４のチャネル端を流れる信号電荷（図３（ｂ）および図４（ｂ）参照）は、図１の転送経路１６ｂに示すように、電荷転送部２４のチャネル中央を流れる信号電荷（図３（ｂ）および図４（ｂ）参照）と同様に、出力ゲート電極１０を直線的に通って浮遊拡散層３に速やかに転送され、出力ゲート電極１０での転送効率が向上する。
【００２５】
このように出力ゲート電極１０とＮ^-型半導体領域３ｂの隙間にＮ^-型半導体オフセット領域１８を形成することにより、Ｎ^-型半導体オフセット領域１８の電位１９（図４（ｂ）参照）は、その転送方向の長さを変えることによって深さを調節することが可能となる。出力ゲート電極１０での信号電荷（図３（ｂ）および図４（ｂ）参照）の転送効率は、Ｎ^-型半導体オフセット領域１８の電位１９（図４（ｂ）参照）を深くするほど向上する。一方で、Ｎ^-型半導体オフセット領域１８の電位１９（図４（ｂ）参照）が、電荷転送部２４の最大電荷量が浮遊拡散層３に転送蓄積された時の浮遊拡散層３の電位Ｖ_Qmax（図３（ｂ）および図４（ｂ）参照）よりも深くなると、Ｎ^-型半導体オフセット領域１８にも信号電荷（図３（ｂ）および図４（ｂ）参照）が蓄積されるようになる。その結果、信号電荷（図３（ｂ）および図４（ｂ）参照）は、特にリセットゲート電極９との寄生容量が大きくなり、浮遊拡散容量Ｃfjが増加してしまう。従って、出力ゲート電極１０での転送効率を向上させつつ、浮遊拡散容量Ｃfjを低減するには、Ｎ^-型半導体オフセット領域１８の電位１９（図４（ｂ）参照）が出力ゲート電極１０のチャネル電位２３（図４（ｂ）参照）よりも深く、かつ最大電荷蓄積時の浮遊拡散層３の電位Ｖ_Qmax（図３（ｂ）および図４（ｂ）参照）よりも浅くなるように調節すれば良く、Ｎ^-型半導体オフセット領域１８の転送方向の長さは、０．１〜２μｍ程度に設定するのが望ましい。
【００２６】
また、第１の実施形態の電荷転送装置の製造方法によれば、第３の効果として、第１の製造方法では、フォトレジスト２０の出力ゲート電極１０側のエッジ位置を変えることにより、Ｎ^-型半導体領域３ｂのオフセット量を自由に設定することができ、かつ、Ｎ^-型半導体領域３ｂのリセットゲート電極９側のエッジは、リセットゲート電極９に対して自己整合的に設定されるため、Ｎ^-型半導体領域３ｂのマスク合わせズレによる浮遊拡散容量Ｃfjの変動を抑制することができる。さらに、第２の製造方法では、Ｐ型不純物２１の注入する角度を変えることにより、Ｎ^-型半導体領域３ｂのオフセット量を自由に設定することができ、かつ、Ｎ^-型半導体領域３ｂの出力ゲート電極１０側およびリセットゲート電極９側のエッジは、それぞれ出力ゲート電極１０およびリセットゲート電極９に対して自己整合的に決定されるため、Ｎ^-型半導体領域３ｂのマスク合わせズレによる浮遊拡散容量Ｃfjの変動を、第１の製造方法よりもさらに抑制することができる。
【００２７】
上記の説明は、図１に示すＮ⁺型半導体領域３ａが浮遊拡散層３内に島状に形成されている電荷転送装置について適用されるが、第１の実施形態の電荷転送装置は、図２に示すように、Ｎ⁺型半導体領域３ａ’が浮遊拡散層３内に出力ゲート電極１０からリセットゲート電極９まで延在して形成されていても良い。なお、図２において、Ｎ⁺型半導体領域３ａは、浮遊拡散層３内の中央付近に形成されているが、必ずしも中央付近に形成されている必要はない。この構造では、浮遊拡散層３がチャージアップしたり、Ｎ^-型半導体領域３ｂの不純物濃度が低くなり浮遊拡散層３の空乏化した時の電位が低下した場合でも、高濃度のＮ⁺型半導体領域３ａ’が出力ゲート電極１０からリセットゲート電極９まで延在して形成されていることにより、この出力ゲート電極１０からリセットゲート電極９までの間でチャネルが空乏化することがないため、浮遊拡散容量Ｃfjの変動が少なく、検出感度の安定した電荷転送装置が実現されるという第４の効果を奏する。
【００２８】
本発明の第１の実施形態の電荷転送装置についてさらに詳しく説明する。まず、本発明の第１の実施の形態の電荷転送装置の構造を図１乃至４を用いて説明する。図１および図２は、第１の実施の形態の電荷転送装置の浮遊拡散層３近傍の平面図であり、図３は、図１のIII−III’線に沿った断面および電位分布の模式図、図４は、図１のIV−IV’線に沿った断面および電位分布の模式図である。
【００２９】
図１乃至４で用いる各符号は、図１９乃至２１の符号と対応している。すなわち、図１乃至４において、１はＰ型半導体基板、２は素子分離のための高濃度のＰ⁺型素子分離領域、３は浮遊拡散層、３ａは浮遊拡散層のＮ⁺型半導体領域、３ｂは浮遊拡散層のＮ^-型半導体領域、４はリセットドレイン電圧ＶＲＤ（図３（ｂ）および図４（ｂ）参照）に接続された高濃度のＮ⁺型リセットドレイン、７，８はそれぞれ２相駆動電荷転送部２４のＮ型半導体領域７および同一導電型で信号電荷（図３（ｂ）および図４（ｂ）参照）の逆戻り防止用のＮ^-型半導体領域３ｂ、９はリセットパルスФＲが印加されるリセットゲート電極９、１０は電荷転送部２４の最終段の定電圧が印加された出力ゲート電極１０，１１，１２はそれぞれ電荷転送パルスФＨ1およびФＨ2が印加される電荷転送電極１２、１３は検出回路のドレイン電源ＶＤＤ、１９はＮ型半導体オフセット領域の電位、２３は出力ゲート電極のチャネル電位、２４は電荷転送部を示している。
【００３０】
第１の実施の形態の電荷転送装置の構造は図１、図３、および図４を参照すると、浮遊拡散層３が、Ｎ⁺型半導体領域３ａ、Ｎ^-型半導体領域３ｂ、およびＮ^-型半導体オフセット領域１８から構成される。Ｎ⁺型半導体領域３ａは、Ｐ⁺型素子分離領域２と接することなく浮遊拡散層３内に島状に形成され、検出用ＭＯＳＦＥＴのゲート電極５と接続するために不純物濃度１×１０¹⁷ａｔｏｍｓ／ｃｍ³程度の電荷転送部２４のＮ型半導体領域７よりも高濃度（１×１０¹⁹ａｔｏｍｓ／ｃｍ³程度）で形成される。Ｎ^-型半導体領域３ｂは、この領域が空乏化するように電荷転送部２４のＮ型半導体領域７よりも低濃度（５×１０¹⁶ａｔｏｍｓ／ｃｍ³程度）で形成され、Ｎ^-型半導体領域３ｂの出力ゲート電極１０側の領域端が出力ゲート電極１０から０．３μｍ程度離れてＰ⁺型素子分離領域２およびＮ⁺型半導体領域３ａの間に形成される。Ｎ^-型半導体オフセット領域１８は、出力ゲート電極１０とＮ^-型半導体領域３ｂの隙間に、電荷転送部２４のＮ型半導体領域７と同濃度（１×１０¹⁷ａｔｏｍｓ／ｃｍ³程度）で形成される。
【００３１】
このように出力ゲート電極１０とＮ^-型半導体領域３ｂの隙間を０．３μｍ程度とし、その隙間にＮ^-型半導体オフセット領域１８を形成することにより、Ｎ^-型半導体オフセット領域１８の電位１９（図４（ｂ）参照）は約１２Ｖに設定される。出力ゲート電圧が１．５Ｖ、リセットドレイン電圧ＶＲＤ（図３（ｂ）および図４（ｂ）参照）が１５Ｖに設定され、電荷転送部２４から１０万電子数の電荷が浮遊拡散容量Ｃfj＝８ｆＦの浮遊拡散層３に転送された場合、出力ゲート電極１０のチャネル電位２３（図４（ｂ）参照）は約１０Ｖ、最大電荷量が転送蓄積された時の浮遊拡散層３の電位Ｖ_Qmax（図３（ｂ）および図４（ｂ）参照）は約１３Ｖとなる。従って、出力ゲート電極１０のチャネル電位２３（図４（ｂ）参照）（約１０Ｖ）＜Ｎ^-型半導体オフセット領域１８の電位１９（図４（ｂ）参照）（約１２Ｖ）となるため、電荷転送部２４のチャネル端を流れる信号電荷（図３（ｂ）および図４（ｂ）参照）は、図１の転送経路１６ｂに示すように、出力ゲート電極１０を直線的に通って浮遊拡散層３に速やかに転送され、出力ゲート電極１０での転送効率が向上する。また、Ｎ^-型半導体オフセット領域１８の電位１９（図４（ｂ）参照）（約１２Ｖ）＜最大電荷量が転送蓄積された時の浮遊拡散層３の電位Ｖ_Qmax（図３（ｂ）および図４（ｂ）参照）（約１３Ｖ）となるため、Ｎ^-型半導体オフセット領域１８に信号電荷（図３（ｂ）および図４（ｂ）参照）が蓄積されることはなく、浮遊拡散容量Ｃfjは増加しない。
【００３２】
次に、本発明の第１の実施の形態の電荷転送装置の製造方法を図５および図６を用いて説明する。図５および図６は、第１の実施の形態の製造方法を説明するための、図１のIV−IV’線に沿った断面の模式図である。
【００３３】
第１の実施の形態の製造方法において、Ｐ型半導体基板１上に電荷転送部２４のＮ型半導体領域７およびＮ^-型半導体領域８、電荷転送電極１２、出力ゲート電極１０、リセットゲート電極９を形成する電荷転送装置の製造方法は、公知の２層電極２相駆動電荷転送装置と同様である。ここでは、第１の実施の形態の製造方法における最大の特徴であるＮ^-型半導体領域３ｂの形成方法を説明する。
【００３４】
図５は、Ｎ^-型半導体領域３ｂを形成する第１の製造方法を説明する図である。フォトレジスト２０は、浮遊拡散層３の出力ゲート電極１０側から０．３μｍ程度の領域を覆うように形成されている。このフォトレジスト２０およびリセットゲート電極９をマスクとしてＰ型不純物２１を５×１０¹¹ａｔｏｍｓ／ｃｍ²程度の注入量でイオン注入することにより、出力ゲート電極１０から０．３μｍ程度の距離を離して、かつリセットゲート電極９に対して自己整合的にＮ^-型半導体領域３ｂを形成することができる。
【００３５】
図６は、Ｎ^-型半導体領域３ｂを形成する第２の製造方法を説明する図である。浮遊拡散層３の上にはフォトレジスト２０は形成されず、Ｐ型不純物２１は、膜厚０．３μｍ程度の出力ゲート電極１０およびリセットゲート電極９をマスクとして５×１０¹¹ａｔｏｍｓ／ｃｍ²程度の注入量でイオン注入される。この時、Ｐ型不純物２１を転送方向に４５度程度傾けて注入することにより、出力ゲート電極１０から０．３μｍ程度の距離を離して、かつ出力ゲート電極１０およびリセットゲート電極９に対して自己整合的にＮ^-型半導体領域３ｂを形成することができる。
【００３６】
上記の説明は、図１に示すＮ⁺型半導体領域３ａが浮遊拡散層３内に島状に形成されている電荷転送装置について適用されるが、第１の実施の形態の電荷転送装置は、図２に示すように、Ｎ⁺型半導体領域３ａ’が浮遊拡散層３内に出力ゲート電極１０からリセットゲート電極９まで１μｍ程度の幅で延在して形成されていても良い。
【００３７】
（第２の実施形態）
本発明の第２の実施形態の電荷転送装置について、その構造、および効果を以下に説明する。まず、本発明の第２の実施形態の電荷転送装置の最大の特徴である浮遊拡散層３近傍の構造を図７乃至９を用いて説明する。図７は、第２の実施形態の電荷転送装置の浮遊拡散層３近傍の平面図であり、図８は、図７のIII−III’線に沿った断面および電位分布の模式図、図９は、図７のIV−IV’線に沿った断面および電位分布の模式図である。
【００３８】
第２の実施形態の電荷転送装置の浮遊拡散層３近傍の構造は図７乃至９を参照して、浮遊拡散層３のＮ^-型半導体領域３ｂに変わってＰ^-型半導体領域３ｃが形成されていることを除けば、第１の実施形態の電荷転送装置の構造と同じである。従って、ここではＰ^-型半導体領域３ｃの構成のみ説明する。
【００３９】
Ｐ^-型半導体領域３ｃは、この領域が空乏化するように電荷転送部２４のＮ型半導体領域７よりも低濃度で形成され、Ｐ^-型半導体領域３ｃの出力ゲート電極１０側の領域端が出力ゲート電極１０から離れてＰ⁺型素子分離領域２およびＮ⁺型半導体領域３ａの間に形成される。
【００４０】
本発明の第２の実施形態の電荷転送装置の製造方法は図５および図６を参照して、Ｐ型不純物２１の注入量を除けば、第１の実施形態の電荷転送装置の製造方法と同じである。すなわち、第２の実施形態では、Ｐ型不純物２１の注入量を第１の実施形態よりもさらに多くすることにより、浮遊拡散層３のＮ^-型半導体領域３ｂの代わりにＰ^-型半導体領域３ｃを形成している。
【００４１】
次に、本発明の第２の実施形態の電荷転送装置による効果を説明する。第２の実施形態の電荷転送装置によれば、第１の実施形態の電荷装置と同様に第１、第２、および第３の効果が得られるが、特に第１の効果が顕著となる。すなわち、第２の実施形態では、浮遊拡散層３にＰ^-型半導体領域３ｃが形成されることにより、この領域が第１の実施形態よりもさらに空乏化され、電荷転送部２４から浮遊拡散層３に転送蓄積された信号電荷（図８（ｂ）および図９（ｂ）参照）は、浮遊拡散層３を取り囲むＰ⁺型素子分離領域２、リセットゲート電極９、および出力ゲート電極１０との寄生容量がさらに小さくなる。その結果、浮遊拡散容量Ｃfjが大きく低減され、検出感度が第１の実施形態の電荷転送装置よりも向上する。
【００４２】
なお、出力ゲート電極１０とＰ^-型半導体領域３ｃの隙間に形成されるＮ^-型半導体オフセット領域１８の転送方向の長さは、第１の実施形態の電荷転送装置と同様の理由により、０．１〜２μｍ程度に設定するのが望ましい。
【００４３】
さらに、上記の説明は、図７に示すＮ⁺型半導体領域３ａが浮遊拡散層３内に島状に形成されている電荷転送装置について適用されるが、第２の実施形態の電荷転送装置は、第１の実施形態の電荷転送装置と同様に、Ｎ⁺型半導体領域３ａが浮遊拡散層３内に出力ゲート電極１０からリセットゲート電極９まで延在して形成されていても良い。この場合、第１の実施の形態における第４の効果と同様の効果が得られる。
【００４４】
本発明の第２の実施形態の電荷転送装置についてさらに詳しく説明する。まず、本発明の第２の実施の形態の電荷転送装置の構造を図７乃至９を用いて説明する。図７は、第２の実施の形態の電荷転送装置の浮遊拡散層３近傍の平面図であり、図８は、図７のIII−III’線に沿った断面および電位分布の模式図、図９は、図７のIV−IV’線に沿った断面および電位分布の模式図である。
【００４５】
図７乃至９で用いる各符号は、第１の実施の形態と同様に、図１９乃至２１の符号と対応している。第２の実施の形態の電荷転送装置の構造は図７乃至９を参照して、浮遊拡散層３のＰ^-型半導体領域３ｃが形成されていることを除けば、第１の実施の形態の電荷転送装置の構造と同じである。従って、ここではＰ^-型半導体領域３ｃの構成のみ説明する。
【００４６】
Ｐ^-型半導体領域３ｃは、この領域が空乏化するように５×１０¹⁶ａｔｏｍｓ／ｃｍ³程度のＰ型不純物２１濃度で形成され、Ｐ^-型半導体領域３ｃの出力ゲート電極１０側の領域端が出力ゲート電極１０から０．５μｍ程度離れてＰ⁺型素子分離領域２およびＮ⁺型半導体領域３ａの間に形成される。
【００４７】
このように出力ゲート電極１０とＰ^-型半導体領域３ｃの隙間を０．５μｍ程度とし、その隙間にＮ^-型半導体オフセット領域１８を形成することにより、第１の実施の形態の電荷転送装置と同様に、Ｎ^-型半導体オフセット領域１８の電位１９（図９（ｂ）参照）は約１２Ｖに設定される。出力ゲート電極１０とＰ^-型半導体領域３ｃの隙間、すなわちＮ^-型半導体オフセット領域１８の転送方向の長さ（約０．５μｍ）が第１の実施の形態の電荷転送装置のそれ（約０．３μｍ）よりも長いのは、第１の実施の形態のＮ^-型半導体領域３ｂよりも電位の低くなったＰ^-型半導体領域３ｃの影響により、Ｎ^-型半導体オフセット領域１８の電位１９（図９（ｂ）参照）が出力ゲート電極１０のチャネル電位２３（図９（ｂ）参照）よりも低くなることを防ぐためである。
【００４８】
本発明の第２の実施の形態の電荷転送装置の製造方法は、図５および図６を参照して、Ｐ型不純物２１の注入量および注入角度を除けば、第１の実施の形態の電荷転送装置の第１および第２の製造方法と同じである。すなわち、第２の実施の形態では、Ｐ型不純物２１の注入量を第１の実施の形態よりもさらに多くして１．５×１０¹²ａｔｏｍｓ／ｃｍ²程度とすることにより、浮遊拡散層３のＰ^-型半導体領域３ｃを形成している。また、Ｐ型不純物２１を傾けて注入する場合には、転送方向に６０度程度傾けて注入することにより、出力ゲート電極１０から０．５μｍ程度の距離を離してＰ^-型半導体領域３ｃを形成することができる。
【００４９】
上記の説明は、図７に示すＮ⁺型半導体領域３ａが浮遊拡散層３内に島状に形成されている電荷転送装置について適用されるが、第２の実施の形態の電荷転送装置は、第１の実施形態の電荷転送装置と同様に、Ｎ⁺型半導体領域３ａが浮遊拡散層３内に出力ゲート電極１０からリセットゲート電極９まで１μｍ程度の幅で延在して形成されていても良い。
【００５０】
（第３の実施形態）
本発明の第３の実施形態の電荷転送装置について、その構造、製造方法、および効果を以下に説明する。
【００５１】
まず、本発明の第３の実施形態の電荷転送装置の最大の特徴である浮遊拡散層３近傍の構造を図１０乃至１３を用いて説明する。図１０および図１１は、第３の実施形態の電荷転送装置の浮遊拡散層３近傍の平面図であり、図１２は、図１０のIII−III’線に沿った断面および電位分布の模式図、図１３は、図１０のIV−IV’線に沿った断面および電位分布の模式図である。
【００５２】
第３の実施形態の電荷転送装置の浮遊拡散層３近傍の構造は図１０乃至１３を参照して、浮遊拡散層３のＰ⁺型素子分離領域３ｄで規定されるチャネル幅が、電荷転送部２４のＰ⁺型素子分離領域２で規定されるチャネル幅よりも狭く形成されていることを除けば、第１の実施形態の電荷転送装置の構造と同じである。従って、ここでは浮遊拡散層３のＰ⁺型素子分離領域３ｄの構成のみ説明する。
【００５３】
浮遊拡散層３のＰ⁺型素子分離領域３ｄは、この領域のチャネル幅が電荷転送部２４のＰ⁺型素子分離領域２のチャネル幅よりも狭く形成され、さらに浮遊拡散層３のＰ⁺型素子分離領域３ｄの出力ゲート電極１０と対面する領域端が出力ゲート電極１０から離れて形成される。なお、Ｎ⁺型半導体領域３ａと浮遊拡散層３のＰ⁺型素子分離領域３ｄは、必ずしも離れている必要はなく、お互いに接していたり重なっていても良い。
【００５４】
次に、本発明の第３の実施形態の電荷転送装置による効果を説明する。第３の実施形態の電荷転送装置によれば、第１および第２の実施形態の電荷転送装置と同様に第１および第２の効果が得られるが、特に第１の効果がさらに顕著となる。すなわち、第３の実施形態では、浮遊拡散層３のチャネル幅が、電荷転送部２４のチャネル幅よりも狭く形成されることにより、浮遊拡散層３に転送された信号は、浮遊拡散層３のＰ⁺型素子分離領域３ｄ、リセットゲート電極９、および出力ゲート電極１０で囲まれる微少な領域のみに蓄積される。その結果、浮遊拡散容量Ｃfjがさらに低減され、検出感度が第１および第２の実施形態の電荷転送装置よりも向上する。
【００５５】
また、第３の実施形態の電荷転送装置は、第１および第２の実施形態の電荷転送装置のように、浮遊拡散層３のＮ^-型半導体領域３ｂやＰ^-型半導体領域３ｃを追加して形成する必要がなく、Ｐ⁺型素子分離領域２の浮遊拡散層３における形状を変更するだけで実現できる。従って、電荷転送装置を製造するためのマスク数や工程数を削減して、製造コストや製造期間を削減することができるという第５の効果を奏する。
【００５６】
なお、出力ゲート電極１０とＰ⁺型素子分離領域３ｄの隙間に形成されるＮ^-型半導体オフセット領域１８の転送方向の長さは、第１の実施形態の電荷転送装置と同様の理由により、０．１〜２μｍ程度に設定するのが望ましい。また、浮遊拡散層３のＰ⁺型素子分離領域３ｄで規定されるチャネル幅は、浮遊拡散容量Ｃfjをできるだけ小さくするため、浮遊拡散層３の出力ゲート電極１０からリセットゲート電極９にかけてのチャネル中央付近の電位が狭チャネル効果によりリセットドレイン電圧ＶＲＤ（図１２（ｂ）および図１３（ｂ）参照）よりも浅くならない範囲でなるべく狭く形成した方が良く、０．５〜５μｍ程度に設定するのが望ましい。
【００５７】
さらに、上記の説明は、図１０に示すＮ⁺型半導体領域３ａが浮遊拡散層３内に島状に形成されている電荷転送装置について適用されるが、第３の実施形態の電荷転送装置は、第１の実施形態の電荷転送装置と同様に、Ｎ⁺型半導体領域３ａが浮遊拡散層３内に出力ゲート電極１０からリセットゲート電極９まで延在して形成されていても良い。この場合、第１の実施の形態における第４の効果と同様の効果が得られる。
【００５８】
また、第３の実施形態の電荷転送装置は、図１１に示すように、浮遊拡散層３のＰ⁺型素子分離領域３ｄ’が出力ゲート電極１０から浮遊拡散層３にかけて徐々に絞り込まれるように形成されていても良い。この場合、Ｎ^-型半導体オフセット領域１８の電位分布がチャネル端からチャネル中央に向けて徐々に深くなっていくため、この領域の電荷転送電界が強化され、出力ゲート電極１０から浮遊拡散層３にかけての転送効率がさらに向上する。
【００５９】
本発明の第３の実施形態の電荷転送装置についてさらに詳しく説明する。まず、本発明の第３の実施の形態の電荷転送装置の構造を図１０乃至１３を用いて説明する。図１０および図１１は、第３の実施の形態の電荷転送装置の浮遊拡散層３近傍の平面図であり、図１２は、図１１のIII−III’線に沿った断面および電位分布の模式図、図１３は、図１１のIV−IV’線に沿った断面および電位分布の模式図である。
【００６０】
図１０乃至１３で用いる各符号は、第１の実施の形態と同様に、図１９乃至２１の符号と対応している。第３の実施の形態の電荷転送装置の構造は図１０乃至１３を参照して、浮遊拡散層３のＰ⁺型素子分離領域３ｄで規定されるチャネル幅が、電荷転送部２４のＰ⁺型素子分離領域２で規定されるチャネル幅よりも狭く形成されていることを除けば、第１の実施の形態の電荷転送装置の構造と同じである。従って、ここでは浮遊拡散層３のＰ⁺型素子分離領域３ｄの構成のみ説明する。
【００６１】
浮遊拡散層３のＰ⁺型素子分離領域３ｄは、１×１０¹⁸ａｔｏｍｓ／ｃｍ³程度の高濃度のＰ型不純物２１で形成され、Ｐ⁺型素子分離領域３ｄの出力ゲート電極１０と対面する領域端は出力ゲート電極１０から０．７μｍ程度離れて形成される。また、Ｐ⁺型素子分離領域３ｄで規定されるチャネル幅は、浮遊拡散層３の出力ゲート電極１０からリセットゲート電極９にかけてのチャネル中央付近の電位が狭チャネル効果によりリセットドレイン電圧ＶＲＤ（図１２（ｂ）および図１３（ｂ）参照）よりも浅くならないように２μｍ程度で形成される。
【００６２】
このように出力ゲート電極１０とＰ⁺型素子分離領域３ｄの隙間を０．７μｍ程度とし、その隙間にＮ^-型半導体オフセット領域１８を形成することにより、第１および第２の実施の形態の電荷転送装置と同様に、Ｎ^-型半導体オフセット領域１８の電位１９（図１３（ｂ）参照）は約１２Ｖに設定される。出力ゲート電極１０とＰ⁺型素子分離領域３ｄの隙間、すなわちＮ^-型半導体オフセット領域１８の転送方向の長さ（約０．７μｍ）が第２の実施の形態の電荷転送装置のそれ（約０．５μｍ）よりも長いのは、第２の実施の形態のＰ^-型半導体領域３ｃよりもさらに電位の低くなったＰ⁺型素子分離領域３ｄの影響により、Ｎ^-型半導体オフセット領域１８の電位１９（図１３（ｂ）参照）が出力ゲート電極１０のチャネル電位２３（図１３（ｂ）参照）よりも低くなることを防ぐためである。
【００６３】
上記の説明は、図１０に示すＮ⁺型半導体領域３ａが浮遊拡散層３内に島状に形成されている電荷転送装置について適用されるが、第３の実施の形態の電荷転送装置は、第１の実施形態の電荷転送装置と同様に、Ｎ⁺型半導体領域３ａが浮遊拡散層３内に出力ゲート電極１０からリセットゲート電極９まで１μｍ程度の幅で延在して形成されていても良い。この場合、浮遊拡散層３の出力ゲート電極１０からリセットゲート電極９にかけてのチャネル中央付近の電位は狭チャネル効果によりリセットドレイン電圧ＶＲＤ（図１２（ｂ）および図１３（ｂ）参照）よりも浅くなることがないため、Ｐ⁺型素子分離領域３ｄで規定されるチャネル幅は１μｍ程度まで狭めることができ、浮遊拡散容量Ｃfjをさらに低減することが可能となる。
【００６４】
また、第３の実施の形態の電荷転送装置は、図１１に示すように、浮遊拡散層３のＰ⁺型素子分離領域３ｄ’が出力ゲート電極１０から浮遊拡散層３にかけて６０度程度の角度で徐々に絞り込まれるように形成されていても良い。
【００６５】
（第４の実施形態）
本発明の第４の実施形態の電荷転送装置について、その構造、製造方法、および効果を以下に説明する。
【００６６】
まず、本発明の第４の実施形態の電荷転送装置の最大の特徴である浮遊拡散層３近傍の構造を図１４乃至１６を用いて説明する。図１４は、第４の実施形態の電荷転送装置の浮遊拡散層３近傍の平面図であり、図１５は、図１４のIII−III’線に沿った断面および電位分布の模式図、図１６は、図１４のIV−IV’線に沿った断面および電位分布の模式図である。
【００６７】
第４の実施形態の電荷転送装置の浮遊拡散層３近傍の構造は図１４乃至１６を参照して、Ｎ^-型半導体オフセット領域１８のＮ型不純物濃度を除けば、第１の実施形態の電荷転送装置の構造と同じである。従って、ここではＮ^-型半導体オフセット領域１８の構成のみ説明する。
【００６８】
Ｎ^-型半導体オフセット領域１８は、出力ゲート電極１０とＮ^-型半導体領域３ｂの隙間に形成され、この領域のＮ型不純物濃度は、電荷転送部２４のＮ型半導体領域７のＮ型不純物濃度よりも高濃度で形成される。
【００６９】
次に、本発明の第４の実施形態の電荷転送装置の製造方法を図１７，１８を用いて説明する。図１７，１８は、第４の実施形態の製造方法を説明するための、図１４のIV−IV’線に沿った断面の模式図である。
【００７０】
本発明の第４の実施形態の電荷転送装置の製造方法は図１７，１８を参照して、Ｎ^-型半導体オフセット領域１８にＮ型不純物２２を注入することを除けば、第１の実施形態の電荷転送装置の製造方法と同じである。ここでは、第４の実施形態の製造方法における最大の特徴であるＮ^-型半導体オフセット領域１８の形成方法を説明する。
【００７１】
図１７は、Ｎ^-型半導体オフセット領域１８を形成する第１の製造方法を説明する図である。フォトレジスト２０は、浮遊拡散層３の出力ゲート電極１０側の一領域に隙間を空けるように形成されている。このフォトレジスト２０および出力ゲート電極１０をマスクとしてＮ型不純物２２をイオン注入することにより、出力ゲート電極１０とＮ^-型半導体領域３ｂの隙間に、電荷転送部２４のＮ型半導体領域７よりも高い濃度のＮ^-型半導体オフセット領域１８を、出力ゲート電極１０に対して自己整合的に形成することができる。
【００７２】
図１８は、Ｎ^-型半導体オフセット領域１８を形成する第２の製造方法を説明する図である。浮遊拡散層３の上にはフォトレジスト２０は形成されず、Ｎ型不純物２２は、出力ゲート電極１０およびリセットゲート電極９をマスクとして自己整合的にイオン注入される。この時、Ｎ^-型半導体領域３ｂが形成される領域にもＮ型不純物２２が注入されて、この部分のＮ型不純物濃度が高くなってしまうため、Ｎ^-型半導体領域３ｂが形成される領域の不純物濃度は、あらかじめ低濃度のＮ型またはＰ型に設定しておく必要がある。
【００７３】
次に、本発明の第４の実施形態の電荷転送装置による効果を説明する。第４の実施形態の電荷転送装置によれば、第１の実施形態の電荷装置と同様に第１および第２の効果が得られるが、特に第２の効果が顕著となる。すなわち、第４の実施形態では、出力ゲート電極１０とＮ^-型半導体領域３ｂの隙間に、電荷転送部２４のＮ型半導体領域７よりも高い濃度のＮ^-型半導体オフセット領域１８が形成されるため、従来の電荷転送装置で発生していた出力ゲート電極１０における電位障壁１７が消滅するだけでなく、図１６に示されるように、出力ゲート電極１０から浮遊拡散層３にかけての電荷転送電界が強化され、出力ゲート電極１０での転送効率が向上する。
【００７４】
なお、出力ゲート電極１０とＮ^-型半導体領域３ｂの隙間に形成されるＮ^-型半導体オフセット領域１８の転送方向の長さは、第１の実施形態の電荷転送装置と同様の理由により、０．１〜２μｍ程度に設定するのが望ましい。
【００７５】
また、第４の実施形態の電荷転送装置の製造方法によれば、第６の効果として、第１の製造方法では、Ｎ^-型半導体オフセット領域１８の出力ゲート電極１０側のエッジは、出力ゲート電極１０に対して自己整合的に設定されるため、Ｎ^-型半導体オフセット領域１８のマスク合わせズレによる浮遊拡散容量Ｃfjの変動を抑制することができる。さらに、第２の製造方法では、Ｎ^-型半導体オフセット領域１８を形成する際、浮遊拡散層３の全面に出力ゲート電極１０およびリセットゲート電極９に対して自己整合的にＮ型不純物２２を注入することにより、Ｎ^-型半導体オフセット領域１８のマスク合わせズレによる浮遊拡散容量Ｃfjの変動を、第１の製造方法よりもさらに抑制することができる。
【００７６】
さらに、上記の説明は、図１４に示すＮ⁺型半導体領域３ａが浮遊拡散層３内に島状に形成されている電荷転送装置について適用されるが、第４の実施形態の電荷転送装置は、第１の実施形態の電荷転送装置と同様に、Ｎ⁺型半導体領域３ａが浮遊拡散層３内に出力ゲート電極１０からリセットゲート電極９まで延在して形成されていても良い。この場合、第１の実施の形態における第４の効果と同様の効果が得られる。
【００７７】
また、第４の実施形態の電荷転送装置では、第１の実施形態の電荷転送装置のＮ^-型半導体オフセット領域１８にＮ型不純物２２をイオン注入した場合について説明したが、第２および第３の実施形態の電荷転送装置についても、浮遊拡散層３のＮ^-型半導体オフセット領域１８にＮ型不純物２２をイオン注入しても良く、この場合も第４の実施形態の電荷転送装置と同様の効果を得ることができる。
【００７８】
なお、本発明は、上記各実施形態の構成および製造方法に限定されず、本発明の技術思想の範囲内において、各実施形態は適宜変更され得ることは明らかである。
【００７９】
本発明の第４の実施形態の電荷転送装置についてさらに詳しく説明する。まず、本発明の第４の実施の形態の電荷転送装置の構造を図１４乃至１６を用いて説明する。図１４は、第４の実施の形態の電荷転送装置の浮遊拡散層３近傍の平面図であり、図１５は、図１４のIII−III’線に沿った断面および電位分布の模式図、図１６は、図１４のIV−IV’線に沿った断面および電位分布の模式図である。
【００８０】
図１４乃至１６で用いる各符号は、第１の実施の形態と同様に、図１９乃至２１の符号と対応している。第４の実施の形態の電荷転送装置の構造は図１４乃至１６を参照して、Ｎ^-型半導体オフセット領域１８のＮ型不純物濃度を除けば、第１の実施の形態の電荷転送装置の構造と同じである。従って、ここではＮ^-型半導体オフセット領域１８の構成のみ説明する。
【００８１】
Ｎ^-型半導体領域３ｂは、その出力ゲート電極１０側の領域端が出力ゲート電極１０から０．１５μｍ程度離れてＰ⁺型素子分離領域２およびＮ⁺型半導体領域３ａの間に形成される。さらに、Ｎ^-型半導体オフセット領域１８は、出力ゲート電極１０とＮ^-型半導体領域３ｂの隙間に形成され、この領域のＮ型不純物濃度は、電荷転送部２４のＮ型半導体領域７のＮ型不純物濃度１×１０¹⁷ａｔｏｍｓ／ｃｍ³よりも高濃度（２×１０¹⁷ａｔｏｍｓ／ｃｍ³）で形成される。
【００８２】
出力ゲート電極１０とＮ^-型半導体領域３ｂの隙間、すなわちＮ^-型半導体オフセット領域１８の転送方向の長さ（約０．１５μｍ）が第１の実施の形態の電荷転送装置のそれ（約０．３μｍ）よりも短いのは、Ｎ型不純物濃度が高くなることによるＮ^-型半導体オフセット領域１８のチャネル電位２３（図１６（ｂ）参照）の増加を防ぐためである。このように出力ゲート電極１０とＮ^-型半導体領域３ｂの隙間を０．１５μｍ程度とし、その隙間にＮ型不純物濃度２×１０¹⁷ａｔｏｍｓ／ｃｍ³のＮ^-型半導体オフセット領域１８を形成することにより、第１の実施の形態の電荷転送装置と同様に、Ｎ^-型半導体オフセット領域１８の電位１９（図１６（ｂ）参照）は約１２Ｖに設定される。
【００８３】
次に、本発明の第４の実施の形態の電荷転送装置の製造方法を図１７，１８を用いて説明する。図１７，１８は、第４の実施の形態の製造方法を説明するための、図１４のIV−IV’線に沿った断面の模式図である。
【００８４】
本発明の第４の実施の形態の電荷転送装置の製造方法は図１７，１８を参照して、Ｎ^-型半導体オフセット領域１８のＮ型不純物濃度を除けば、第１の実施形態の電荷転送装置の製造方法と同じである。ここでは、第４の実施の形態の製造方法における最大の特徴であるＮ^-型半導体オフセット領域１８の形成方法を説明する。
【００８５】
図１７は、Ｎ^-型半導体オフセット領域１８を形成する第１の製造方法を説明する図である。フォトレジスト２０は、浮遊拡散層３の出力ゲート電極１０側の一領域に０．１５μｍの隙間を空けるように形成されている。このフォトレジスト２０および出力ゲート電極１０をマスクとしてＮ型不純物２２を１×１０¹²ａｔｏｍｓ／ｃｍ²程度の注入量でイオン注入することにより、出力ゲート電極１０とＮ^-型半導体領域３ｂの隙間に、電荷転送部２４のＮ型半導体領域７よりも高い濃度のＮ^-型半導体オフセット領域１８を、出力ゲート電極１０に対して自己整合的に形成することができる。
【００８６】
図１８は、Ｎ^-型半導体オフセット領域１８を形成する第２の製造方法を説明する図である。浮遊拡散層３の上にはフォトレジスト２０は形成されず、Ｎ型不純物２２は、出力ゲート電極１０およびリセットゲート電極９をマスクとして１×１０¹²ａｔｏｍｓ／ｃｍ²程度の注入量で自己整合的にイオン注入される。この時、Ｎ^-型半導体領域３ｂが形成される領域にもＮ型不純物２２が注入されて、この部分のＮ型不純物濃度が高くなってしまうため、Ｎ^-型半導体領域３ｂが形成される領域の不純物濃度は、あらかじめ５×１０¹⁶ａｔｏｍｓ／ｃｍ³程度のＰ型に設定しておく必要がある。
【００８７】
上記の説明は、図１４に示すＮ⁺型半導体領域３ａが浮遊拡散層３内に島状に形成されている電荷転送装置について適用されるが、第４の実施の形態の電荷転送装置は、第１の実施の形態の電荷転送装置と同様に、Ｎ⁺型半導体領域３ａが浮遊拡散層３内に出力ゲート電極１０からリセットゲート電極９まで１μｍ程度の幅で延在して形成されていても良い。
【００８８】
また、第４の実施の形態の電荷転送装置では、第１の実施の形態の電荷転送装置のＮ^-型半導体オフセット領域１８に１×１０¹²ａｔｏｍｓ／ｃｍ²程度のＮ型不純物２２をイオン注入した場合について説明したが、第２および第３の実施の形態の電荷転送装置についても、浮遊拡散層３のＮ^-型半導体オフセット領域１８に１×１０¹²ａｔｏｍｓ／ｃｍ²程度のＮ型不純物２２をイオン注入しても良い。
【００８９】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。また、各図において、同一構成要素には同一符号を付している。
【００９０】
【発明の効果】
本発明は以上のように構成されているので、浮遊拡散層のＮ^-型半導体領域、Ｐ^-型半導体領域、またはＰ⁺型素子分離領域を出力ゲート電極から離れて形成させることにより、浮遊拡散容量を低減させると同時に出力ゲート電極から浮遊拡散層への電荷の転送効率を向上させることができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における浮遊拡散層近傍の構成を示す平面図である。
【図２】本発明の第１の実施の形態における浮遊拡散層近傍の構成を示す平面図である。
【図３】本発明の第１の実施の形態における浮遊拡散層近傍の構成を示す、図１のIII−III’線の断面および電位分布の模式図である。
【図４】本発明の第１の実施の形態における浮遊拡散層近傍の構成を示す、図１のIV−IV’線の断面および電位分布の模式図である。
【図５】本発明の第１の実施の形態における第１の製造方法を説明するための、図１のIV−IV’線に沿った断面の模式図である。
【図６】本発明の第１の実施の形態における第２の製造方法を説明するための、図１のIV−IV’線に沿った断面の模式図である。
【図７】本発明の第２の実施の形態における浮遊拡散層近傍の構成を示す平面図である。
【図８】本発明の第２の実施の形態における浮遊拡散層近傍の構成を示す、図７のIII−III’線の断面および電位分布の模式図である。
【図９】本発明の第２の実施の形態における浮遊拡散層近傍の構成を示す、図７のIV−IV’線の断面および電位分布の模式図である。
【図１０】本発明の第３の実施の形態における浮遊拡散層近傍の構成を示す平面図である。
【図１１】本発明の第３の実施の形態における浮遊拡散層近傍の構成を示す平面図である。
【図１２】本発明の第３の実施の形態における浮遊拡散層近傍の構成を示す、図１０のIII−III’線の断面および電位分布の模式図である。
【図１３】本発明の第３の実施の形態における浮遊拡散層近傍の構成を示す、図１０のIV−IV’線の断面および電位分布の模式図である。
【図１４】本発明の第４の実施の形態における浮遊拡散層近傍の構成を示す平面図である。
【図１５】本発明の第４の実施の形態における浮遊拡散層近傍の構成を示す、図１４のIII−III’線の断面および電位分布の模式図である。
【図１６】本発明の第４の実施の形態における浮遊拡散層近傍の構成を示す、図１４のIV−IV’線の断面および電位分布の模式図である。
【図１７】本発明の第４の実施の形態の第１の製造方法を説明するための、図１４のIV−IV’線に沿った断面の模式図である。
【図１８】本発明の第４の実施の形態の第２の製造方法を説明するための、図１４のIV−IV’線に沿った断面の模式図である。
【図１９】第１の従来例における電荷転送装置の構成を示す平面図である。
【図２０】第１の従来例における電荷転送装置の構成を示す、図１９のＩ−Ｉ’線の断面図である。
【図２１】第１の従来例における電荷転送装置の構成を示す、図１９のII−II’線の断面図である。
【図２２】第１の従来例における浮遊拡散層近傍の構成を示す平面図である。
【図２３】第１の従来例における浮遊拡散層近傍の構成を示す、図２２のIII−III’線の断面および電位分布の模式図である。
【図２４】第１の従来例における浮遊拡散層近傍の構成を示す、図２２のIV−IV’線の断面および電位分布の模式図である。
【符号の説明】
１…Ｐ型半導体基板
２…Ｐ⁺型素子分離領域
３…浮遊拡散層
３ａ…浮遊拡散層のＮ⁺型半導体領域
３ｂ…浮遊拡散層のＮ^-型半導体領域
３ｃ…浮遊拡散層のＰ^-型半導体領域
３ｄ…浮遊拡散層のＰ⁺型素子分離領域
４…リセットドレイン
５…検出用ＭＯＳＦＥＴのゲート電極
６…負荷用ＭＯＳＦＥＴのゲート電極
７…電荷転送部のＮ型半導体領域
８…電荷転送部のＮ^-型半導体領域
９…リセットゲート電極
１０…出力ゲート電極
１１…電荷転送パルスФＨ1が印加される電荷転送電極
１２…電荷転送パルスФＨ2が印加される電荷転送電極
１３…検出回路のドレイン電源
１４…信号出力端子
１６ａ…電荷転送部のチャネル中央を流れる信号電荷の転送経路
１６ｂ…電荷転送部のチャネル端を流れる信号電荷の転送経路
１７…出力ゲート電極における電位障壁
１８…浮遊拡散層のＮ型半導体オフセット領域
１９…Ｎ型半導体オフセット領域の電位
２０…フォトレジスト
２１…Ｐ型不純物
２２…Ｎ型不純物
２３…出力ゲート電極のチャネル電位
２４…電荷転送部

Claims (6)

1. 第１導電型半導体基板上に形成された第２導電型電荷転送部から信号電荷を受ける浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルスが供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続され当該浮遊拡散層の電位変動を検出する回路を構成する検出用ＭＯＳＦＥＴとを有し、前記浮遊拡散層は、第１導電型素子分離領域と接することなく当該浮遊拡散層内に島状に形成され前記検出用ＭＯＳＦＥＴと接続するための高濃度の第２導電型半導体領域と、前記第２導電型電荷転送部の出力ゲート電極から離れて形成され前記第１導電型素子分離領域および前記高濃度の第２導電型半導体領域の間に形成される低濃度の第２導電型半導体領域と、前記出力ゲート電極および前記低濃度の第２導電型半導体領域の隙間に形成される第２導電型半導体オフセット領域を備えていることを特徴とする電荷転送装置。
2. 第１導電型半導体基板上に形成された第２導電型電荷転送部から信号電荷を受ける浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルスが供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続され当該浮遊拡散層の電位変動を検出する回路を構成する検出用ＭＯＳＦＥＴとを有し、前記浮遊拡散層は、第１導電型素子分離領域と接することなく当該浮遊拡散層内に前記第２導電型電荷転送部の出力ゲート電極から前記リセットゲート電極まで延在して形成され前記検出用ＭＯＳＦＥＴと接続するための高濃度の第２導電型半導体領域と、前記出力ゲート電極から離れて形成され前記第１導電型素子分離領域および前記高濃度の第２導電型半導体領域の間に形成される低濃度の第２導電型半導体領域と、前記出力ゲート電極および前記低濃度の第２導電型半導体領域の隙間に形成される第２導電型半導体オフセット領域を備えていることを特徴とする電荷転送装置。
3. 第１導電型半導体基板上に形成された第２導電型電荷転送部から信号電荷を受ける浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルスが供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続され当該浮遊拡散層の電位変動を検出する回路を構成する検出用ＭＯＳＦＥＴとを有し、前記浮遊拡散層は、第１導電型素子分離領域と接することなく当該浮遊拡散層内に島状に形成され前記検出用ＭＯＳＦＥＴと接続するための高濃度の第２導電型半導体領域と、前記第２導電型電荷転送部の出力ゲート電極から離れて形成され前記第１導電型素子分離領域および前記高濃度の第２導電型半導体領域の間に形成される第１導電型半導体領域と、前記出力ゲート電極および前記第１導電型半導体領域の隙間に形成される第２導電型半導体オフセット領域を備えていることを特徴とする電荷転送装置。
4. 第１導電型半導体基板上に形成された第２導電型電荷転送部から信号電荷を受ける浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第２導電型拡散層と、リセットパルスが供給されるリセットゲート電極から構成されるリセット用ＭＯＳＦＥＴと、前記浮遊拡散層に接続され当該浮遊拡散層の電位変動を検出する回路を構成する検出用ＭＯＳＦＥＴとを有し、前記浮遊拡散層は、第１導電型素子分離領域と接することなく当該浮遊拡散層内に前記第２導電型電荷転送部の出力ゲート電極から前記リセットゲート電極まで延在して形成され前記検出用ＭＯＳＦＥＴと接続するための高濃度の第２導電型半導体領域と、前記出力ゲート電極から離れて形成され前記第１導電型素子分離領域および前記高濃度の第２導電型半導体領域の間に形成される第１導電型半導体領域と、前記出力ゲート電極および前記第１導電型半導体領域の隙間に形成される第２導電型半導体オフセット領域を備えていることを特徴とする電荷転送装置。
5. 前記浮遊拡散層は、前記第２導電型電荷転送部よりも濃度の高い前記第２導電型半導体オフセット領域を備えていることを特徴とする請求項１乃至４のいずれか一項に記載の電荷転送装置。
6. 前記第２導電型半導体オフセット領域の出力ゲートからのオフセット量となる電荷転送方向の長さは０．１μｍ〜２μｍであることを特徴とする請求項１乃至５のいずれか一項に記載の電荷転送装置。

Images