JP3472476B2 - 半導体装置及びその駆動方法 - Google Patents
半導体装置及びその駆動方法Info
- Publication number
- JP3472476B2 JP3472476B2 JP10742198A JP10742198A JP3472476B2 JP 3472476 B2 JP3472476 B2 JP 3472476B2 JP 10742198 A JP10742198 A JP 10742198A JP 10742198 A JP10742198 A JP 10742198A JP 3472476 B2 JP3472476 B2 JP 3472476B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- electrode
- semiconductor device
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 183
- 238000000034 method Methods 0.000 title claims description 26
- 239000012535 impurity Substances 0.000 claims description 193
- 238000009792 diffusion process Methods 0.000 claims description 162
- 238000002955 isolation Methods 0.000 claims description 95
- 239000000758 substrate Substances 0.000 claims description 73
- 230000015556 catabolic process Effects 0.000 claims description 59
- 239000000969 carrier Substances 0.000 claims description 27
- 239000004020 conductor Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 149
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 26
- 229910052782 aluminium Inorganic materials 0.000 description 26
- 239000011229 interlayer Substances 0.000 description 20
- 230000005684 electric field Effects 0.000 description 16
- 238000000151 deposition Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000002123 temporal effect Effects 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66106—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路に
用いられる半導体装置、特に半導体内部昇圧装置などに
用いられる定電圧素子に関するものである。
用いられる半導体装置、特に半導体内部昇圧装置などに
用いられる定電圧素子に関するものである。
【０００２】
【従来の技術】従来より、半導体内部昇圧装置において
昇圧された電圧から所望の定電圧を得るために、クラン
プダイオードと呼ばれる定電圧素子が用いられている。
このクランプダイオードと呼ばれる定電圧素子は、別名
ツェナーダイオードとも称されるものであって、半導体
基板上に形成した不純物拡散層と半導体基板との間のＰ
Ｎ接合の逆方向の降伏現象を利用して所望の定電圧を得
るための素子である。以下、このような従来の定電圧素
子の一例について説明する。
昇圧された電圧から所望の定電圧を得るために、クラン
プダイオードと呼ばれる定電圧素子が用いられている。
このクランプダイオードと呼ばれる定電圧素子は、別名
ツェナーダイオードとも称されるものであって、半導体
基板上に形成した不純物拡散層と半導体基板との間のＰ
Ｎ接合の逆方向の降伏現象を利用して所望の定電圧を得
るための素子である。以下、このような従来の定電圧素
子の一例について説明する。
【０００３】図１０は、上記従来の定電圧素子として機
能する半導体装置の構造の一例を示す断面図である。同
図に示すように、Ｐ型半導体基板１上には、活性領域３
を取り囲む素子分離用酸化膜２が形成されている。そし
て、素子分離用酸化膜２の直下方にはチャネルストッパ
ー用のＰ型不純物拡散層４が形成されており、活性領域
３中にはＮ型不純物拡散層５が形成されている。基板上
には層間絶縁膜６が形成されており、上記Ｎ型不純物拡
散層５は、層間絶縁膜６の開口部を介してアルミニウム
配線７に接続されている。
能する半導体装置の構造の一例を示す断面図である。同
図に示すように、Ｐ型半導体基板１上には、活性領域３
を取り囲む素子分離用酸化膜２が形成されている。そし
て、素子分離用酸化膜２の直下方にはチャネルストッパ
ー用のＰ型不純物拡散層４が形成されており、活性領域
３中にはＮ型不純物拡散層５が形成されている。基板上
には層間絶縁膜６が形成されており、上記Ｎ型不純物拡
散層５は、層間絶縁膜６の開口部を介してアルミニウム
配線７に接続されている。
【０００４】ここで、この定電圧素子の上記所望の定電
圧は、Ｎ型不純物拡散層５とＰ型不純物拡散層４との間
のＰＮ接合の逆方向の降伏電圧によって決定されるよう
に構成されている。すなわち、アルミニウム配線７−Ｐ
型半導体基板１間に逆方向の上記定電圧を越える電圧が
印加されたときには、Ｎ型不純物拡散層５とＰ型不純物
拡散層４との間にツェナー効果あるいはアバランシェ効
果により逆方向の電流が流れる。このような原理によ
り、大電圧が印加されても、アルミニウム配線７−Ｐ型
半導体基板間の電圧がほぼ一定の電圧に保持される。
圧は、Ｎ型不純物拡散層５とＰ型不純物拡散層４との間
のＰＮ接合の逆方向の降伏電圧によって決定されるよう
に構成されている。すなわち、アルミニウム配線７−Ｐ
型半導体基板１間に逆方向の上記定電圧を越える電圧が
印加されたときには、Ｎ型不純物拡散層５とＰ型不純物
拡散層４との間にツェナー効果あるいはアバランシェ効
果により逆方向の電流が流れる。このような原理によ
り、大電圧が印加されても、アルミニウム配線７−Ｐ型
半導体基板間の電圧がほぼ一定の電圧に保持される。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、以下のような問題があった。
来の構成では、以下のような問題があった。
【０００６】Ｎ型不純物拡散層５とＰ型不純物拡散層４
間のＰＮ接合の逆方向に降伏現象によって電子／正孔対
が生じる。そして、図１１に示すように、この電子／正
孔対のうち例えば正孔が、活性領域３の周辺付近の領域
において、素子分離用酸化膜２とＰ型不純物拡散層４と
の間の界面付近にトラップされる。その結果、この正孔
の電界によってＰＮ接合面におけるＮ型不純物拡散層５
からＰ型不純物拡散層４へと向かう方向の電界が弱めら
れるので、Ｐ型半導体基板１の電位を一定とすると、Ｐ
型不純物拡散層４とＮ型不純物拡散層５との間の電圧を
ＰＮ接合の逆方向降伏電圧に至らしめるために必要なＮ
型不純物拡散層５（又はアルミニウム配線７）−Ｐ型半
導体基板１間の電圧（以下、「逆方向耐圧」という）が
上昇することになる。また、Ｎ型不純物拡散層５からＰ
型不純物拡散層４へと流れる電荷量の増加に伴い、トラ
ップされる正孔の総量が増加していくので、逆方向耐圧
は経時的にさらに上昇していく。つまり、図４の×印の
点を結んで形成される曲線に沿って変化することにな
る。なお、半導体装置の構造によっては、素子分離用酸
化膜２とＰ型不純物拡散層４との間の界面付近に電子が
トラップされるので、その場合には逆方向耐圧は経時的
に低下していくことになる。
間のＰＮ接合の逆方向に降伏現象によって電子／正孔対
が生じる。そして、図１１に示すように、この電子／正
孔対のうち例えば正孔が、活性領域３の周辺付近の領域
において、素子分離用酸化膜２とＰ型不純物拡散層４と
の間の界面付近にトラップされる。その結果、この正孔
の電界によってＰＮ接合面におけるＮ型不純物拡散層５
からＰ型不純物拡散層４へと向かう方向の電界が弱めら
れるので、Ｐ型半導体基板１の電位を一定とすると、Ｐ
型不純物拡散層４とＮ型不純物拡散層５との間の電圧を
ＰＮ接合の逆方向降伏電圧に至らしめるために必要なＮ
型不純物拡散層５（又はアルミニウム配線７）−Ｐ型半
導体基板１間の電圧（以下、「逆方向耐圧」という）が
上昇することになる。また、Ｎ型不純物拡散層５からＰ
型不純物拡散層４へと流れる電荷量の増加に伴い、トラ
ップされる正孔の総量が増加していくので、逆方向耐圧
は経時的にさらに上昇していく。つまり、図４の×印の
点を結んで形成される曲線に沿って変化することにな
る。なお、半導体装置の構造によっては、素子分離用酸
化膜２とＰ型不純物拡散層４との間の界面付近に電子が
トラップされるので、その場合には逆方向耐圧は経時的
に低下していくことになる。
【０００７】すなわち、半導体装置全体としてみると、
逆方向耐圧が所望の定電圧から変動することになり、定
電圧素子としての機能が悪化することになる。
逆方向耐圧が所望の定電圧から変動することになり、定
電圧素子としての機能が悪化することになる。
【０００８】本発明は、上記問題点に鑑みてなされたも
のであり、その目的は、上述のような逆方向耐圧の経時
変動を抑制する手段を講ずることにより、逆方向耐圧の
経時変動の小さい定電圧素子として機能しうる半導体装
置を提供することにある。
のであり、その目的は、上述のような逆方向耐圧の経時
変動を抑制する手段を講ずることにより、逆方向耐圧の
経時変動の小さい定電圧素子として機能しうる半導体装
置を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板に形成された定電圧素子を有する半導体装置
において、上記定電圧素子は、上記半導体基板内に形成
された第１導電型の半導体領域と、上記半導体領域内に
形成された第２導電型の不純物拡散層と、上記不純物拡
散層を囲むように上記半導体基板の上に形成された素子
分離用絶縁膜と、上記不純物拡散層にコンタクトする第
１の電極と、少なくとも上記素子分離用絶縁膜の上に上
記不純物拡散層を取り囲むように形成された上記不純物
拡散層に近接する導体膜からなる第２の電極とを備え、
上記第２の電極は、上記第１の電極に対して独立して印
加電圧を制御することができる。
半導体基板に形成された定電圧素子を有する半導体装置
において、上記定電圧素子は、上記半導体基板内に形成
された第１導電型の半導体領域と、上記半導体領域内に
形成された第２導電型の不純物拡散層と、上記不純物拡
散層を囲むように上記半導体基板の上に形成された素子
分離用絶縁膜と、上記不純物拡散層にコンタクトする第
１の電極と、少なくとも上記素子分離用絶縁膜の上に上
記不純物拡散層を取り囲むように形成された上記不純物
拡散層に近接する導体膜からなる第２の電極とを備え、
上記第２の電極は、上記第１の電極に対して独立して印
加電圧を制御することができる。
【００１０】これにより、電極に印加する電圧によって
素子分離用絶縁膜−半導体領域間の界面にトラップされ
るキャリアを低減することが可能になる。したがって、
逆方向耐圧の変動抑制機能を有する半導体装置が得られ
ることになる。
素子分離用絶縁膜−半導体領域間の界面にトラップされ
るキャリアを低減することが可能になる。したがって、
逆方向耐圧の変動抑制機能を有する半導体装置が得られ
ることになる。
【００１１】上記第１の半導体装置において、上記素子
分離用絶縁膜と上記不純物拡散層とを少なくとも一部で
オフセット領域を介在させるように離れさせて、上記第
２の電極を上記素子分離用絶縁膜の上から上記オフセッ
ト領域の上方に延びるように構成することができる。
分離用絶縁膜と上記不純物拡散層とを少なくとも一部で
オフセット領域を介在させるように離れさせて、上記第
２の電極を上記素子分離用絶縁膜の上から上記オフセッ
ト領域の上方に延びるように構成することができる。
【００１２】これにより、素子分離用絶縁膜−半導体領
域間の界面の少なくとも一部が、正孔／電子対の発生す
るＰＮ接合部からオフセットした状態となるので、上記
界面付近にトラップされる正孔又は電子の量が低減す
る。したがって、より逆方向耐圧の変動抑制機能の高い
半導体装置が得られることになる。
域間の界面の少なくとも一部が、正孔／電子対の発生す
るＰＮ接合部からオフセットした状態となるので、上記
界面付近にトラップされる正孔又は電子の量が低減す
る。したがって、より逆方向耐圧の変動抑制機能の高い
半導体装置が得られることになる。
【００１３】上記半導体装置において、上記第２の電極
を接地端子に接続しておくことができる。
を接地端子に接続しておくことができる。
【００１４】上記半導体装置において、上記第２の電極
を電源端子に接続しておくことができる。
を電源端子に接続しておくことができる。
【００１５】上記半導体装置において、上記第２の電極
を抵抗体を介して上記電源端子に接続しておくことがで
きる。
を抵抗体を介して上記電源端子に接続しておくことがで
きる。
【００１６】上記半導体装置にいて、上記第２の電極を
同じ電位にバイアスすることができる。
同じ電位にバイアスすることができる。
【００１７】これらにより、特別の制御機能を設けなく
ても、簡素な構成でキャリアがトラップされるのを抑制
することができる。
ても、簡素な構成でキャリアがトラップされるのを抑制
することができる。
【００１８】上記半導体装置において、上記半導体領域
のうち上記素子分離絶縁膜の直下方に位置する領域に形
成され、高濃度の第１導電型不純物が導入されたチャネ
ルストッパー領域をさらに備えることができる。
のうち上記素子分離絶縁膜の直下方に位置する領域に形
成され、高濃度の第１導電型不純物が導入されたチャネ
ルストッパー領域をさらに備えることができる。
【００１９】これにより、素子分離機能を高めるための
チャネルストッパーを利用して逆方向耐圧を調整し、逆
方向耐圧の経時変化の小さい半導体装置を実現すること
ができる。
チャネルストッパーを利用して逆方向耐圧を調整し、逆
方向耐圧の経時変化の小さい半導体装置を実現すること
ができる。
【００２０】上記半導体装置において、上記素子分離用
絶縁膜に取り囲まれた上記半導体領域に上記素子分離用
絶縁膜に対して自己整合的に形成されており、上記不純
物拡散層を取り囲み上記チャネルストッパー領域に接す
るように形成され、不純物濃度が上記半導体領域よりも
濃く上記チャネルストッパー領域よりも薄い第１導電型
不純物が導入された逆方向耐圧調整領域をさらに備えて
いる上記半導体領域のうち上記不純物拡散層と上記チャ
ネルストッパー領域との間に形成され、上記半導体領域
よりも濃く上記チャネルストッパー領域よりも薄い第１
導電型不純物が導入された逆方向耐圧調整領域をさらに
備えることができる。
絶縁膜に取り囲まれた上記半導体領域に上記素子分離用
絶縁膜に対して自己整合的に形成されており、上記不純
物拡散層を取り囲み上記チャネルストッパー領域に接す
るように形成され、不純物濃度が上記半導体領域よりも
濃く上記チャネルストッパー領域よりも薄い第１導電型
不純物が導入された逆方向耐圧調整領域をさらに備えて
いる上記半導体領域のうち上記不純物拡散層と上記チャ
ネルストッパー領域との間に形成され、上記半導体領域
よりも濃く上記チャネルストッパー領域よりも薄い第１
導電型不純物が導入された逆方向耐圧調整領域をさらに
備えることができる。
【００２１】これにより、逆方向耐圧の初期値を調整す
るとともに発生した正孔／電子対の単位堆積あたりにト
ラップされる電荷量を低減することが可能となり、逆方
向耐圧の経時変化を抑制することが可能となる。
るとともに発生した正孔／電子対の単位堆積あたりにト
ラップされる電荷量を低減することが可能となり、逆方
向耐圧の経時変化を抑制することが可能となる。
【００２２】本発明の第１の半導体装置の駆動方法は、
半導体基板に形成された定電圧素子を有し、上記定電圧
素子は、上記半導体基板内に形成された第１導電型の半
導体領域と、上記半導体領域内に形成された第２導電型
の不純物拡散層と、上記不純物拡散層を囲むように上記
半導体基板の上に形成された素子分離用絶縁膜と、上記
不純物拡散層にコンタクトする第１の電極と、少なくと
も上記素子分離用絶縁膜の上に形成され上記不純物拡散
層に近接する導体膜からなる第２の電極とを備え、上記
第２の電極は、上記第１の電極に対して独立して印加電
圧を制御することができる半導体装置の駆動方法であっ
て、上記第２の電極の電位を制御することにより、上記
不純物拡散層−半導体領域間の逆方向耐圧の変動範囲を
±０．５Ｖの範囲に収める方法である。
半導体基板に形成された定電圧素子を有し、上記定電圧
素子は、上記半導体基板内に形成された第１導電型の半
導体領域と、上記半導体領域内に形成された第２導電型
の不純物拡散層と、上記不純物拡散層を囲むように上記
半導体基板の上に形成された素子分離用絶縁膜と、上記
不純物拡散層にコンタクトする第１の電極と、少なくと
も上記素子分離用絶縁膜の上に形成され上記不純物拡散
層に近接する導体膜からなる第２の電極とを備え、上記
第２の電極は、上記第１の電極に対して独立して印加電
圧を制御することができる半導体装置の駆動方法であっ
て、上記第２の電極の電位を制御することにより、上記
不純物拡散層−半導体領域間の逆方向耐圧の変動範囲を
±０．５Ｖの範囲に収める方法である。
【００２３】この方法により、確実に逆方向電圧の経時
変動を抑制することができる。
変動を抑制することができる。
【００２４】本発明の第２の半導体装置の駆動方法は、
半導体基板に形成された定電圧素子を有し、上記定電圧
素子は、上記半導体基板内に形成された第１導電型の半
導体領域と、上記半導体領域内に形成された第２導電型
の不純物拡散層と、上記不純物拡散層を囲むように上記
半導体基板の上に形成された素子分離用絶縁膜と、上記
不純物拡散層にコンタクトする第１の電極と、少なくと
も上記素子分離用絶縁膜の上に形成され上記不純物拡散
層に近接する導体膜からなる第２の電極とを備え、上記
第２の電極は、上記第１の電極に対して独立して印加電
圧を制御することができる半導体装置の駆動方法であっ
て、上記第２の電極に、上記素子分離絶縁膜−半導体領
域の界面にトラップされたキャリアを低減させるための
電圧を間欠的に印加する方法である。
半導体基板に形成された定電圧素子を有し、上記定電圧
素子は、上記半導体基板内に形成された第１導電型の半
導体領域と、上記半導体領域内に形成された第２導電型
の不純物拡散層と、上記不純物拡散層を囲むように上記
半導体基板の上に形成された素子分離用絶縁膜と、上記
不純物拡散層にコンタクトする第１の電極と、少なくと
も上記素子分離用絶縁膜の上に形成され上記不純物拡散
層に近接する導体膜からなる第２の電極とを備え、上記
第２の電極は、上記第１の電極に対して独立して印加電
圧を制御することができる半導体装置の駆動方法であっ
て、上記第２の電極に、上記素子分離絶縁膜−半導体領
域の界面にトラップされたキャリアを低減させるための
電圧を間欠的に印加する方法である。
【００２５】この方法により、半導体装置の逆方向耐圧
が変動したときにも初期の値に戻すためのリフレッシュ
を行なうことができる。
が変動したときにも初期の値に戻すためのリフレッシュ
を行なうことができる。
【００２６】上記第２の半導体装置の駆動方法におい
て、上記第２の電極を、上記接地電位，電源電位及び不
純物拡散層電位のうちいずれか１つの第１の電位に保持
された状態で一定時間動作させた後、上記接地電位，電
源電位及び不純物拡散層電位のうち上記第１の電位以外
の第２の電位にバイアスさせることができる。
て、上記第２の電極を、上記接地電位，電源電位及び不
純物拡散層電位のうちいずれか１つの第１の電位に保持
された状態で一定時間動作させた後、上記接地電位，電
源電位及び不純物拡散層電位のうち上記第１の電位以外
の第２の電位にバイアスさせることができる。
【００２７】上記第２の半導体装置の駆動方法におい
て、上記第２の電極に、電源電位と不純物拡散層電位と
を交互に繰り返しバイアスすることができる。
て、上記第２の電極に、電源電位と不純物拡散層電位と
を交互に繰り返しバイアスすることができる。
【００２８】上記第２の半導体装置の駆動方法におい
て、上記第２の電極に、電源電位と不純物拡散層電位と
をＡＣ的にバイアスすることができる。
て、上記第２の電極に、電源電位と不純物拡散層電位と
をＡＣ的にバイアスすることができる。
【００２９】これらにより、キャリアのトラップを抑制
することができるとともに、トラップされたキャリアを
低減させるためのリフレッシュを行なうことができる。
することができるとともに、トラップされたキャリアを
低減させるためのリフレッシュを行なうことができる。
【００３０】
【発明の実施の形態】以下、本発明の半導体装置の第１
の実施形態について、図面を参照しながら説明する。
の実施形態について、図面を参照しながら説明する。
【００３１】図１及び図２は、本実施形態における半導
体装置の断面図及び平面図である。図１及び図２におい
て、１１はＰ型半導体基板、１２はＰ形半導体基板１１
上で正８角形状の活性領域１３を取り囲むように形成さ
れた素子分離用酸化膜、１４は素子分離用酸化膜１２の
直下方に高濃度のＰ型不純物を導入して形成されたチャ
ネルストッパーとして機能するＰ型不純物拡散層、１５
は活性領域１３の中央部に高濃度のＮ型不純物を導入し
て形成されたＮ型不純物拡散層、１６は活性領域１３上
に形成された薄い酸化膜である。また、上記素子分離用
酸化膜１２の内側の端部とＮ型不純物拡散層１５とは所
定の間隔をもって隔てられている。そして、素子分離用
酸化膜１２とこの酸化膜１６とに跨る正８角形リング状
の多結晶シリコン膜からなる電極１７が設けられてい
る。さらに、基板上には層間絶縁膜１８が堆積されてい
て、この層間絶縁膜１８の上には、層間絶縁膜１８に設
けられたコンタクトホール１９を介して上記Ｎ型不純物
拡散層１５，電極１７にそれぞれコンタクトする第１，
第２アルミニウム配線２０，２１が形成されている。ま
た、半導体基板１１内には、上記Ｎ型不純物拡散層１５
を取り囲みＰ型不純物拡散層１４に接する領域にＰ型不
純物を導入して形成された逆方向耐圧調整領域２５が設
けられている。ただし、上記Ｎ型不純物拡散層１５にお
ける不純物濃度は１０20／ｃｍ3 オーダーであり、上記
逆方向耐圧調整領域２５における不純物濃度は１０17／
ｃｍ3 オーダーであり、上記Ｐ型不純物拡散層１４にお
ける不純物濃度は１０18／ｃｍ3 オーダーである。ま
た、上記活性領域１３は、相対向する辺間の距離が１０
〜４０μｍ程度の正８角形状を有している。さらに、上
記素子分離用酸化膜１２の内側の端部とＮ型不純物拡散
層１５との間の間隔は約２μｍである。また、平面的に
見ると、Ｎ型不純物拡散層１５の外周と電極１７の開口
縁の位置はほぼ一致している。
体装置の断面図及び平面図である。図１及び図２におい
て、１１はＰ型半導体基板、１２はＰ形半導体基板１１
上で正８角形状の活性領域１３を取り囲むように形成さ
れた素子分離用酸化膜、１４は素子分離用酸化膜１２の
直下方に高濃度のＰ型不純物を導入して形成されたチャ
ネルストッパーとして機能するＰ型不純物拡散層、１５
は活性領域１３の中央部に高濃度のＮ型不純物を導入し
て形成されたＮ型不純物拡散層、１６は活性領域１３上
に形成された薄い酸化膜である。また、上記素子分離用
酸化膜１２の内側の端部とＮ型不純物拡散層１５とは所
定の間隔をもって隔てられている。そして、素子分離用
酸化膜１２とこの酸化膜１６とに跨る正８角形リング状
の多結晶シリコン膜からなる電極１７が設けられてい
る。さらに、基板上には層間絶縁膜１８が堆積されてい
て、この層間絶縁膜１８の上には、層間絶縁膜１８に設
けられたコンタクトホール１９を介して上記Ｎ型不純物
拡散層１５，電極１７にそれぞれコンタクトする第１，
第２アルミニウム配線２０，２１が形成されている。ま
た、半導体基板１１内には、上記Ｎ型不純物拡散層１５
を取り囲みＰ型不純物拡散層１４に接する領域にＰ型不
純物を導入して形成された逆方向耐圧調整領域２５が設
けられている。ただし、上記Ｎ型不純物拡散層１５にお
ける不純物濃度は１０20／ｃｍ3 オーダーであり、上記
逆方向耐圧調整領域２５における不純物濃度は１０17／
ｃｍ3 オーダーであり、上記Ｐ型不純物拡散層１４にお
ける不純物濃度は１０18／ｃｍ3 オーダーである。ま
た、上記活性領域１３は、相対向する辺間の距離が１０
〜４０μｍ程度の正８角形状を有している。さらに、上
記素子分離用酸化膜１２の内側の端部とＮ型不純物拡散
層１５との間の間隔は約２μｍである。また、平面的に
見ると、Ｎ型不純物拡散層１５の外周と電極１７の開口
縁の位置はほぼ一致している。
【００３２】ここで、この半導体装置を定電圧素子とし
て機能させる場合の所望の定電圧は、例えば多結晶シリ
コンからなる電極１７をフローティング状態にし、Ｎ型
不純物拡散層１５とＰ型半導体基板１１との間の電圧
が、ＰＮ接合の逆方向の降伏電圧になるまで第１のアル
ミニウム配線２０を介してＮ型不純物拡散層１５に正電
圧を印加することによって得られる。あるいは、第２の
アルミニウム配線２１を介して電極１７を所定の電位に
保ちながら、Ｎ型不純物拡散層１５とＰ型半導体基板１
１との間の電圧が、ＰＮ接合の逆方向の降伏電圧になる
まで第１のアルミニウム配線２０を介してＮ型不純物拡
散層１５に正電圧を印加することによって得られる。本
願では、このときのＮ型不純物拡散層１５（又は第１の
アルミニウム配線２０）とＰ型半導体基板１１との間の
電圧を「逆方向耐圧」と定義しておく。
て機能させる場合の所望の定電圧は、例えば多結晶シリ
コンからなる電極１７をフローティング状態にし、Ｎ型
不純物拡散層１５とＰ型半導体基板１１との間の電圧
が、ＰＮ接合の逆方向の降伏電圧になるまで第１のアル
ミニウム配線２０を介してＮ型不純物拡散層１５に正電
圧を印加することによって得られる。あるいは、第２の
アルミニウム配線２１を介して電極１７を所定の電位に
保ちながら、Ｎ型不純物拡散層１５とＰ型半導体基板１
１との間の電圧が、ＰＮ接合の逆方向の降伏電圧になる
まで第１のアルミニウム配線２０を介してＮ型不純物拡
散層１５に正電圧を印加することによって得られる。本
願では、このときのＮ型不純物拡散層１５（又は第１の
アルミニウム配線２０）とＰ型半導体基板１１との間の
電圧を「逆方向耐圧」と定義しておく。
【００３３】以下、以上のように構成された本実施形態
の作用効果について説明する。
の作用効果について説明する。
【００３４】上述のように、活性領域１３と素子分離用
酸化膜１２との境界付近において、素子分離用酸化膜１
２とＰ型不純物拡散層１４との界面付近には、ＰＮ接合
付近で発生した正孔／電子対のうちのいずれか一方のキ
ャリアがトラップされやすい状態になる。ところが、本
実施形態の半導体装置によると、素子分離用酸化膜１２
の上に電極１７が設けられているので、この電極１７に
印加する電圧によって、素子分離用酸化膜１２−Ｐ型不
純物拡散層１４間の界面にキャリアがトラップされるの
を抑制することが可能となる。例えば、正孔がトラップ
されやすい構造の場合には、電極１７を正の電位にバイ
アスしておくことで、正孔がこの界面に近づきにくくな
り、正孔がトラップされるのを抑制することができる。
逆に、電子がトラップされやすい構造の場合には、電極
１７を負の電位にバイアスしておくことで、電子がトラ
ップされるのを抑制することができる。
酸化膜１２との境界付近において、素子分離用酸化膜１
２とＰ型不純物拡散層１４との界面付近には、ＰＮ接合
付近で発生した正孔／電子対のうちのいずれか一方のキ
ャリアがトラップされやすい状態になる。ところが、本
実施形態の半導体装置によると、素子分離用酸化膜１２
の上に電極１７が設けられているので、この電極１７に
印加する電圧によって、素子分離用酸化膜１２−Ｐ型不
純物拡散層１４間の界面にキャリアがトラップされるの
を抑制することが可能となる。例えば、正孔がトラップ
されやすい構造の場合には、電極１７を正の電位にバイ
アスしておくことで、正孔がこの界面に近づきにくくな
り、正孔がトラップされるのを抑制することができる。
逆に、電子がトラップされやすい構造の場合には、電極
１７を負の電位にバイアスしておくことで、電子がトラ
ップされるのを抑制することができる。
【００３５】特に、本実施形態の半導体装置のように、
素子分離用酸化膜１２とＮ型不純物拡散層１５との間に
所定の間隔（約２μｍ）を設けているので、Ｎ型不純物
拡散層１５はチャネルストッパー用のＰ型不純物拡散層
１４から２μｍ程度の距離を持って形成される。したが
って、ＰＮ接合面は活性領域１３と素子分離用酸化膜１
２との境界線から活性領域１３側へ２μｍ程度入った所
に形成されるので、Ｎ型不純物拡散層１５とＰ型半導体
基板１１との間のＰＮ接合の逆方向の降伏現象によって
生じた電子及び正孔は活性領域１３と素子分離用酸化膜
１２との境界線近傍の素子分離用酸化膜１２とＰ型不純
物拡散層１４との界面にトラップされにくくなる。した
がって、電極１７がフローティング状態であっても、単
位時間当たりにトラップされる電子及び正孔の量は減少
する。その結果、ＰＮ接合面におけるＮ型不純物拡散層
１５からＰ型半導体基板１１へと向かう方向の経時的な
電界緩和または電界上昇の速度が減少し、逆方向耐圧の
変動が抑制されることになる。
素子分離用酸化膜１２とＮ型不純物拡散層１５との間に
所定の間隔（約２μｍ）を設けているので、Ｎ型不純物
拡散層１５はチャネルストッパー用のＰ型不純物拡散層
１４から２μｍ程度の距離を持って形成される。したが
って、ＰＮ接合面は活性領域１３と素子分離用酸化膜１
２との境界線から活性領域１３側へ２μｍ程度入った所
に形成されるので、Ｎ型不純物拡散層１５とＰ型半導体
基板１１との間のＰＮ接合の逆方向の降伏現象によって
生じた電子及び正孔は活性領域１３と素子分離用酸化膜
１２との境界線近傍の素子分離用酸化膜１２とＰ型不純
物拡散層１４との界面にトラップされにくくなる。した
がって、電極１７がフローティング状態であっても、単
位時間当たりにトラップされる電子及び正孔の量は減少
する。その結果、ＰＮ接合面におけるＮ型不純物拡散層
１５からＰ型半導体基板１１へと向かう方向の経時的な
電界緩和または電界上昇の速度が減少し、逆方向耐圧の
変動が抑制されることになる。
【００３６】次に、本実施形態に係る半導体装置の駆動
方法について説明する。
方法について説明する。
【００３７】図４は、本実施形態の半導体装置につい
て、電極１７に印加する電圧を変えた場合の逆方向耐圧
のストレス時間の経過に対する変動量を示すデータであ
る。同図には、比較のために従来の半導体装置のデータ
も示されている。
て、電極１７に印加する電圧を変えた場合の逆方向耐圧
のストレス時間の経過に対する変動量を示すデータであ
る。同図には、比較のために従来の半導体装置のデータ
も示されている。
【００３８】同図に示すように、例えば電極１７を電源
電圧の電位５Ｖにバイアスしておくことにより、ストレ
ス印加時間が１０００秒経過したときでも、逆方向耐圧
の経時的な変動を０．３Ｖ程度にまで抑制することがで
きる。
電圧の電位５Ｖにバイアスしておくことにより、ストレ
ス印加時間が１０００秒経過したときでも、逆方向耐圧
の経時的な変動を０．３Ｖ程度にまで抑制することがで
きる。
【００３９】また、電極１７を接地電位０Ｖにバイアス
した場合にも、フローティングにしたときと同様に、逆
方向耐圧の変動量を＋０．３Ｖ程度の範囲内に抑制する
ことができる。
した場合にも、フローティングにしたときと同様に、逆
方向耐圧の変動量を＋０．３Ｖ程度の範囲内に抑制する
ことができる。
【００４０】一方、電極１７をＮ型不純物拡散層１５と
同じ電位にバイアスしたときには、逆方向耐圧が負の側
に変動しているが、逆方向耐圧の変動量を−０．３５Ｖ
の範囲内に抑制することができる。
同じ電位にバイアスしたときには、逆方向耐圧が負の側
に変動しているが、逆方向耐圧の変動量を−０．３５Ｖ
の範囲内に抑制することができる。
【００４１】なお、本実施形態では、電極１７が活性領
域１３を取り囲んだ構造となっているが、必ずしも活性
領域１３の周囲すべてに存在している必要はなく、電極
１７が活性領域１３の３方（３／４程度），２方（２／
４程度）または１方（１／４程度）を囲う構成であって
も、電極１７に囲まれた側では上で述べた動作により電
界緩和または電界上昇の速度が減少するので、逆方向耐
圧の経時的な変動を抑制することができる。
域１３を取り囲んだ構造となっているが、必ずしも活性
領域１３の周囲すべてに存在している必要はなく、電極
１７が活性領域１３の３方（３／４程度），２方（２／
４程度）または１方（１／４程度）を囲う構成であって
も、電極１７に囲まれた側では上で述べた動作により電
界緩和または電界上昇の速度が減少するので、逆方向耐
圧の経時的な変動を抑制することができる。
【００４２】ここで、本発明の効果を最も有効に発揮す
るために電極１７に印加するバイアスの種類と、半導体
装置の構造との関係について説明する。半導体装置の種
類によって、素子分離用酸化膜１２とＰ型不純物拡散層
１４との間の界面にトラップされる電荷が、正孔が主に
なったり電子が主になったりするからである。
るために電極１７に印加するバイアスの種類と、半導体
装置の構造との関係について説明する。半導体装置の種
類によって、素子分離用酸化膜１２とＰ型不純物拡散層
１４との間の界面にトラップされる電荷が、正孔が主に
なったり電子が主になったりするからである。
【００４３】ここで、素子分離用酸化膜１２とＰ型不純
物拡散層１４との間の界面にトラップされる正孔が逆方
向耐圧の経時的な変動を主に支配する場合には、第２の
アルミニウム配線２１を介して電極１７をＰ型半導体基
板１１及びＰ型不純物拡散層１４表面に空乏層及び少数
キャリアである電子を誘起させる電位に保つことで、Ｎ
型不純物拡散層１５とＰ型半導体基板１１との間のＰＮ
接合の逆方向の降伏現象によって生じる正孔の単位時間
当たりのトラップ量を効果的に減少させることができ
る。よって、ＰＮ接合面におけるＮ型不純物拡散層１５
からＰ型半導体基板１１へと向かう方向の電界がストレ
ス印加時間の経過につれて緩和される速度が減少し、そ
の結果、逆方向耐圧の経時的な変動を抑制することがで
きる。
物拡散層１４との間の界面にトラップされる正孔が逆方
向耐圧の経時的な変動を主に支配する場合には、第２の
アルミニウム配線２１を介して電極１７をＰ型半導体基
板１１及びＰ型不純物拡散層１４表面に空乏層及び少数
キャリアである電子を誘起させる電位に保つことで、Ｎ
型不純物拡散層１５とＰ型半導体基板１１との間のＰＮ
接合の逆方向の降伏現象によって生じる正孔の単位時間
当たりのトラップ量を効果的に減少させることができ
る。よって、ＰＮ接合面におけるＮ型不純物拡散層１５
からＰ型半導体基板１１へと向かう方向の電界がストレ
ス印加時間の経過につれて緩和される速度が減少し、そ
の結果、逆方向耐圧の経時的な変動を抑制することがで
きる。
【００４４】また、素子分離用酸化膜１２とＰ型不純物
拡散層１４との間の界面にトラップされる電子が逆方向
耐圧の啓示的な変動を主に支配する場合には、第２のア
ルミニウム配線２１を介して電極１７をＰ型半導体基板
１１及びＰ型不純物拡散層１４表面に多数キャリアであ
る正孔を誘起させる電位に保つことで、Ｎ型不純物拡散
層１５とＰ型半導体基板１１との間のＰＮ接合の逆方向
の降伏現象によって生じる電子の単位時間当たりのトラ
ップ量を効果的に減少させることができる。よって、Ｐ
Ｎ接合面におけるＮ型不純物拡散層１５からＰ型半導体
基板１１へと向かう方向の電界がストレス時間の経過に
つれて上昇する速度が減少し、その結果、逆方向耐圧の
経時的な変動を抑制することができる。
拡散層１４との間の界面にトラップされる電子が逆方向
耐圧の啓示的な変動を主に支配する場合には、第２のア
ルミニウム配線２１を介して電極１７をＰ型半導体基板
１１及びＰ型不純物拡散層１４表面に多数キャリアであ
る正孔を誘起させる電位に保つことで、Ｎ型不純物拡散
層１５とＰ型半導体基板１１との間のＰＮ接合の逆方向
の降伏現象によって生じる電子の単位時間当たりのトラ
ップ量を効果的に減少させることができる。よって、Ｐ
Ｎ接合面におけるＮ型不純物拡散層１５からＰ型半導体
基板１１へと向かう方向の電界がストレス時間の経過に
つれて上昇する速度が減少し、その結果、逆方向耐圧の
経時的な変動を抑制することができる。
【００４５】そして、第２のアルミニウム配線２１を介
して電極１７に印加する、Ｐ型半導体基板１１及びＰ型
不純物拡散層１４表面に空乏層，少数キャリアまたは多
数キャリアのいずれか１種類のみを誘起させる電位は、
素子分離用酸化膜１２とＰ型不純物拡散層１４との間の
界面にキャリアがトラップされ状態が変化していくにつ
れて経時的に変化する。つまり、１つの半導体装置内に
おいて、Ｐ型半導体基板１１及びＰ型不純物拡散層１４
表面に空乏層、少数キャリア、多数キャリアを誘起させ
る複数のモードが推移することがある。したがって、電
極１７に印加する電位をそれに応じて変化させることに
より、どのような種類の半導体装置に対しても、図４に
示す逆方向耐圧の変動範囲を例えば±０．５Ｖの範囲に
収めることが確実に実現できる。
して電極１７に印加する、Ｐ型半導体基板１１及びＰ型
不純物拡散層１４表面に空乏層，少数キャリアまたは多
数キャリアのいずれか１種類のみを誘起させる電位は、
素子分離用酸化膜１２とＰ型不純物拡散層１４との間の
界面にキャリアがトラップされ状態が変化していくにつ
れて経時的に変化する。つまり、１つの半導体装置内に
おいて、Ｐ型半導体基板１１及びＰ型不純物拡散層１４
表面に空乏層、少数キャリア、多数キャリアを誘起させ
る複数のモードが推移することがある。したがって、電
極１７に印加する電位をそれに応じて変化させることに
より、どのような種類の半導体装置に対しても、図４に
示す逆方向耐圧の変動範囲を例えば±０．５Ｖの範囲に
収めることが確実に実現できる。
【００４６】ただし、現実に電極１７の電位を変化させ
るような制御機能を設けることは、構成が複雑となるの
で、容易に実現できるとはいえない場合が多い。それに
対して、電極１７の電位を、接地電位，電源電圧電位あ
るいはＮ型不純物拡散層１５と同じ電位に保つように構
成するのは、単に各部の電気的な接続状態だけを工夫す
ればよいので、容易に実現できる。したがって、Ｐ型半
導体基板１１及びＰ型不純物拡散層１４表面に空乏層、
少数キャリア、多数キャリアを誘起させる複数のモード
が推移するような半導体装置であっても、結果的に逆方
向耐圧の経時変動を抑制できればよい。例えば、本実施
形態の場合、図４に示すようにＮ型不純物拡散層１５へ
の正電圧印加時間１０００秒で、電極１７を接地電位に
バイアスした場合で０．３Ｖ程度にまで、電極１７を電
源電圧電位にバイアスした場合で０．１Ｖ程度にまで、
電極１７をＮ型不純物拡散層１５と同電位に保った場合
で−０．３５Ｖ程度にまでＮ型不純物拡散層１５への印
加電圧の経時変動を抑制することができる。なお、電源
端子と電極１７との間に抵抗体を介在させることによっ
て、電極１７を接地電位〜電源電位の間の任意の一定電
圧にバイアスすることは容易に実現できる。
るような制御機能を設けることは、構成が複雑となるの
で、容易に実現できるとはいえない場合が多い。それに
対して、電極１７の電位を、接地電位，電源電圧電位あ
るいはＮ型不純物拡散層１５と同じ電位に保つように構
成するのは、単に各部の電気的な接続状態だけを工夫す
ればよいので、容易に実現できる。したがって、Ｐ型半
導体基板１１及びＰ型不純物拡散層１４表面に空乏層、
少数キャリア、多数キャリアを誘起させる複数のモード
が推移するような半導体装置であっても、結果的に逆方
向耐圧の経時変動を抑制できればよい。例えば、本実施
形態の場合、図４に示すようにＮ型不純物拡散層１５へ
の正電圧印加時間１０００秒で、電極１７を接地電位に
バイアスした場合で０．３Ｖ程度にまで、電極１７を電
源電圧電位にバイアスした場合で０．１Ｖ程度にまで、
電極１７をＮ型不純物拡散層１５と同電位に保った場合
で−０．３５Ｖ程度にまでＮ型不純物拡散層１５への印
加電圧の経時変動を抑制することができる。なお、電源
端子と電極１７との間に抵抗体を介在させることによっ
て、電極１７を接地電位〜電源電位の間の任意の一定電
圧にバイアスすることは容易に実現できる。
【００４７】次に、いったん素子分離用酸化膜１２とＰ
型不純物拡散層１４との間の界面付近にキャリアがトラ
ップされた場合に、これを消滅させるためのリフレッシ
ュ機能の付加について説明する。
型不純物拡散層１４との間の界面付近にキャリアがトラ
ップされた場合に、これを消滅させるためのリフレッシ
ュ機能の付加について説明する。
【００４８】例えば素子分離用酸化膜１２とＰ型不純物
拡散層１４との間の界面にトラップされる主なキャリア
が正孔である場合には、第２のアルミニウム配線２１を
介して電極１７を例えば電源電圧の電位にバイアスして
クランプダイオードとしての動作を一定時間させた後、
電極１７を例えばＮ型不純物拡散層１５と同じ電位にバ
イアスすることで、トラップされた正孔をデトラップさ
せることができる。その結果、一度緩和されたＰＮ接合
面におけるＮ型不純物拡散層１５からＰ型半導体基板１
１へと向かう方向の電界を初期状態方向へ戻すことがで
き、トータルとして逆方向耐圧の経時変動を抑制するこ
とができる。素子分離用酸化膜１２とＰ型不純物拡散層
１４との間の界面に電子がトラップされる場合でも、電
極１７に印加すべき電圧の極性が逆になるだけで、トラ
ップされたキャリアをデトラップさせリフレッシュする
という原理は同じである。
拡散層１４との間の界面にトラップされる主なキャリア
が正孔である場合には、第２のアルミニウム配線２１を
介して電極１７を例えば電源電圧の電位にバイアスして
クランプダイオードとしての動作を一定時間させた後、
電極１７を例えばＮ型不純物拡散層１５と同じ電位にバ
イアスすることで、トラップされた正孔をデトラップさ
せることができる。その結果、一度緩和されたＰＮ接合
面におけるＮ型不純物拡散層１５からＰ型半導体基板１
１へと向かう方向の電界を初期状態方向へ戻すことがで
き、トータルとして逆方向耐圧の経時変動を抑制するこ
とができる。素子分離用酸化膜１２とＰ型不純物拡散層
１４との間の界面に電子がトラップされる場合でも、電
極１７に印加すべき電圧の極性が逆になるだけで、トラ
ップされたキャリアをデトラップさせリフレッシュする
という原理は同じである。
【００４９】また、例えば素子分離用酸化膜１２とＰ型
不純物拡散層１４との界面にトラップされるキャリアが
主として正孔である場合、第２のアルミニウム配線２１
を介して電極１７に例えば電源電圧電位とＮ型不純物拡
散層１５の電位とを交互に繰り返し印加することによ
り、１サイクル毎にトラップされた正孔をデトラップさ
せることができる。その結果、１サイクル毎にＰＮ接合
面におけるＮ型不純物拡散層１５からＰ型半導体基板１
１へと向かう方向の緩和した電界を初期状態方向へ戻す
ことができ、トータルとして逆方向耐圧の経時変動を抑
制することができる。素子分離用酸化膜１２とＰ型不純
物拡散層１４との間の界面にトラップされるキャリアが
主として電子である場合でも、電極１７への印加電圧の
極性が逆になるだけで、トラップされたキャリアをデト
ラップさせリフレッシュするという原理は同じである。
要するに、トラップされているキャリアが消滅するよう
なバイアスを印加すればよい。
不純物拡散層１４との界面にトラップされるキャリアが
主として正孔である場合、第２のアルミニウム配線２１
を介して電極１７に例えば電源電圧電位とＮ型不純物拡
散層１５の電位とを交互に繰り返し印加することによ
り、１サイクル毎にトラップされた正孔をデトラップさ
せることができる。その結果、１サイクル毎にＰＮ接合
面におけるＮ型不純物拡散層１５からＰ型半導体基板１
１へと向かう方向の緩和した電界を初期状態方向へ戻す
ことができ、トータルとして逆方向耐圧の経時変動を抑
制することができる。素子分離用酸化膜１２とＰ型不純
物拡散層１４との間の界面にトラップされるキャリアが
主として電子である場合でも、電極１７への印加電圧の
極性が逆になるだけで、トラップされたキャリアをデト
ラップさせリフレッシュするという原理は同じである。
要するに、トラップされているキャリアが消滅するよう
なバイアスを印加すればよい。
【００５０】また、例えば素子分離用酸化膜１２とＰ型
不純物拡散層１４との界面にトラップされるキャリアが
主として正孔である場合、第２のアルミニウム配線２１
を介して電極１７に例えば電源電圧電位とＮ型不純物拡
散層１５の電位とをＡＣ的に印加することでＤＣパルス
の制御をすることなく１サイクル毎にトラップされた正
孔をデトラップさせることができる。その結果、１サイ
クル毎にＰＮ接合面におけるＮ型不純物拡散層１５から
Ｐ型半導体基板１１へと向かう方向の緩和された電界を
初期状態方向へ戻すことができ、トータルとして逆方向
耐圧の経時変動を抑制することができる。素子分離用酸
化膜１２とＰ型不純物拡散層１４との間の界面にトラッ
プされるキャリアが主として電子である場合でも、電極
１７への印加電圧の極性が逆になるだけで、トラップさ
れたキャリアをデトラップさせリフレッシュするという
原理は同じである。
不純物拡散層１４との界面にトラップされるキャリアが
主として正孔である場合、第２のアルミニウム配線２１
を介して電極１７に例えば電源電圧電位とＮ型不純物拡
散層１５の電位とをＡＣ的に印加することでＤＣパルス
の制御をすることなく１サイクル毎にトラップされた正
孔をデトラップさせることができる。その結果、１サイ
クル毎にＰＮ接合面におけるＮ型不純物拡散層１５から
Ｐ型半導体基板１１へと向かう方向の緩和された電界を
初期状態方向へ戻すことができ、トータルとして逆方向
耐圧の経時変動を抑制することができる。素子分離用酸
化膜１２とＰ型不純物拡散層１４との間の界面にトラッ
プされるキャリアが主として電子である場合でも、電極
１７への印加電圧の極性が逆になるだけで、トラップさ
れたキャリアをデトラップさせリフレッシュするという
原理は同じである。
【００５１】次に、電極１７に印加するバイアスによっ
て逆方向耐圧の初期値を設定する方法について説明す
る。
て逆方向耐圧の初期値を設定する方法について説明す
る。
【００５２】図５は、電極１７の電位と逆方向耐圧の初
期値との関係を示す特性図である。同図に示すように、
電極１７を接地電位にバイアスした場合には、逆方向耐
圧の初期値が１３．５Ｖであるのに対し、電極１７を
３．３Ｖ，５Ｖにバイアスすると、逆方向耐圧の初期値
がそれぞれ約１３．８Ｖ，１４．１Ｖへと上昇する。こ
のように、電極１７へのバイアスの相違によって逆方向
耐圧の初期値が変化するのは、以下の理由によるものと
思われる。
期値との関係を示す特性図である。同図に示すように、
電極１７を接地電位にバイアスした場合には、逆方向耐
圧の初期値が１３．５Ｖであるのに対し、電極１７を
３．３Ｖ，５Ｖにバイアスすると、逆方向耐圧の初期値
がそれぞれ約１３．８Ｖ，１４．１Ｖへと上昇する。こ
のように、電極１７へのバイアスの相違によって逆方向
耐圧の初期値が変化するのは、以下の理由によるものと
思われる。
【００５３】すなわち、図１１に示すように（同図は従
来の半導体装置の構造に対応しているが）、Ｎ型不純物
拡散層１５とＰ型半導体基板１１との間のＰＮ接合の逆
バイアス方向に流れるリーク電流パスは素子分離用酸化
膜１２の開口端部近傍であるが（同図の破線矢印参
照）、電極１７を電源電圧電位にバイアスした場合に
は、素子分離用酸化膜１２直下に空乏層が広がるためＰ
Ｎ接合の逆バイアス方向に流れるリーク電流パスの位置
は電極１７を接地電位にバイアスした場合よりも深くな
る（同図の実線矢印参照）。よって、Ｎ型不純物拡散層
１５とＰ型半導体基板１１との間のＰＮ接合の逆バイア
ス方向に流れるリーク電流パスに沿う電界の強度は電極
１７のバイアスを高くするほど低くなり、その結果、図
５に示すように逆方向耐圧の初期値は高くなる。このよ
うに、本実施形態の半導体装置においては、Ｎ型不純物
拡散層１５とＰ型半導体基板１１との間のＰＮ接合の逆
バイアス方向に流れるリーク電流パスの位置を電極１７
の電位によって制御することができ、その結果、逆方向
耐圧の初期値を制御することもできる。
来の半導体装置の構造に対応しているが）、Ｎ型不純物
拡散層１５とＰ型半導体基板１１との間のＰＮ接合の逆
バイアス方向に流れるリーク電流パスは素子分離用酸化
膜１２の開口端部近傍であるが（同図の破線矢印参
照）、電極１７を電源電圧電位にバイアスした場合に
は、素子分離用酸化膜１２直下に空乏層が広がるためＰ
Ｎ接合の逆バイアス方向に流れるリーク電流パスの位置
は電極１７を接地電位にバイアスした場合よりも深くな
る（同図の実線矢印参照）。よって、Ｎ型不純物拡散層
１５とＰ型半導体基板１１との間のＰＮ接合の逆バイア
ス方向に流れるリーク電流パスに沿う電界の強度は電極
１７のバイアスを高くするほど低くなり、その結果、図
５に示すように逆方向耐圧の初期値は高くなる。このよ
うに、本実施形態の半導体装置においては、Ｎ型不純物
拡散層１５とＰ型半導体基板１１との間のＰＮ接合の逆
バイアス方向に流れるリーク電流パスの位置を電極１７
の電位によって制御することができ、その結果、逆方向
耐圧の初期値を制御することもできる。
【００５４】なお、素子分離用酸化膜１２はここではＬ
ＯＣＯＳ法による素子分離を用いているが、浅い溝型素
子分離（いわゆるＳＴＩ）を用いてもよく、電極１７は
基本的に導電性の材質であれば多結晶シリコンでも多結
晶シリコンとシリサイドとの積層構造でもアルミニウム
でもよい。また、図２に示すようにＮ型不純物拡散層１
５上のコンタクトホール１９は１個、電極１７上のコン
タクトホール１９は上下左右の各辺で各々１個形成して
いるが、複数個形成してもよい。
ＯＣＯＳ法による素子分離を用いているが、浅い溝型素
子分離（いわゆるＳＴＩ）を用いてもよく、電極１７は
基本的に導電性の材質であれば多結晶シリコンでも多結
晶シリコンとシリサイドとの積層構造でもアルミニウム
でもよい。また、図２に示すようにＮ型不純物拡散層１
５上のコンタクトホール１９は１個、電極１７上のコン
タクトホール１９は上下左右の各辺で各々１個形成して
いるが、複数個形成してもよい。
【００５５】次に、本実施形態に係る半導体装置の製造
工程について、図３（ａ）〜（ｅ）を参照しながら説明
する。
工程について、図３（ａ）〜（ｅ）を参照しながら説明
する。
【００５６】まず、図３（ａ）に示す工程で、Ｐ型半導
体基板１１の上に、ＬＯＣＯＳ法により、図２に示すよ
うな正８角形状の活性領域１３を取り囲む素子分離用酸
化膜１２を形成する。このとき、ＬＯＣＯＳ膜を形成す
るための窒化膜マスクに開口を形成した状態で、Ｐ型半
導体基板１１内にドーズ量１０13／ｃｍ2 オーダーのＰ
型不純物のイオン注入を行なって、不純物濃度が１０18
／ｃｍ3 オーダーのチャネルストッパーとなるＰ型不純
物拡散層１４を形成する。さらに、素子分離用酸化膜１
２で囲まれる活性領域１３の上に酸化膜１６を形成した
後、素子分離用絶縁膜１２をマスクとして、ドーズ量が
１０12／ｃｍ2 オーダーのＰ型不純物のイオン注入を行
ない、活性領域１３のほぼ全体に亘って不純物濃度が１
０17／ｃｍ2 オーダーの逆方向耐圧調整領域２５を形成
する。
体基板１１の上に、ＬＯＣＯＳ法により、図２に示すよ
うな正８角形状の活性領域１３を取り囲む素子分離用酸
化膜１２を形成する。このとき、ＬＯＣＯＳ膜を形成す
るための窒化膜マスクに開口を形成した状態で、Ｐ型半
導体基板１１内にドーズ量１０13／ｃｍ2 オーダーのＰ
型不純物のイオン注入を行なって、不純物濃度が１０18
／ｃｍ3 オーダーのチャネルストッパーとなるＰ型不純
物拡散層１４を形成する。さらに、素子分離用酸化膜１
２で囲まれる活性領域１３の上に酸化膜１６を形成した
後、素子分離用絶縁膜１２をマスクとして、ドーズ量が
１０12／ｃｍ2 オーダーのＰ型不純物のイオン注入を行
ない、活性領域１３のほぼ全体に亘って不純物濃度が１
０17／ｃｍ2 オーダーの逆方向耐圧調整領域２５を形成
する。
【００５７】次に、図３（ｂ）に示す工程で、基板上に
ポリシリコン膜を堆積した後、これをパターニングし
て、正８角形リング状の電極１７を形成する。このと
き、電極１７は、素子分離用酸化膜１２と活性領域１３
に跨り、かつ、その開口端部が素子分離用酸化膜１２の
開口端部よりも２μｍ程度内側に位置するように、形成
しておく。
ポリシリコン膜を堆積した後、これをパターニングし
て、正８角形リング状の電極１７を形成する。このと
き、電極１７は、素子分離用酸化膜１２と活性領域１３
に跨り、かつ、その開口端部が素子分離用酸化膜１２の
開口端部よりも２μｍ程度内側に位置するように、形成
しておく。
【００５８】次に、図３（ｃ）に示す工程で、素子分離
用酸化膜１２及び電極１７をマスクとして、Ｐ型半導体
基板１１内にドーズ量１０15／ｃｍ2 オーダーのＮ型不
純物のイオン注入を行なって、不純物濃度が１０20／ｃ
ｍ3 オーダーのＮ型不純物拡散層１５を形成する。この
工程により、素子分離用酸化膜１２及びその下方のＰ型
不純物拡散層１４とオフセットしたＮ型不純物拡散層１
５が形成されることになる。
用酸化膜１２及び電極１７をマスクとして、Ｐ型半導体
基板１１内にドーズ量１０15／ｃｍ2 オーダーのＮ型不
純物のイオン注入を行なって、不純物濃度が１０20／ｃ
ｍ3 オーダーのＮ型不純物拡散層１５を形成する。この
工程により、素子分離用酸化膜１２及びその下方のＰ型
不純物拡散層１４とオフセットしたＮ型不純物拡散層１
５が形成されることになる。
【００５９】次に、図３（ｄ）に示す工程で、基板の全
面上に層間絶縁膜１８を堆積した後、層間絶縁膜１８に
それぞれＮ型不純物拡散層１５，電極１７に到達する各
コンタクトホール１９を形成する。
面上に層間絶縁膜１８を堆積した後、層間絶縁膜１８に
それぞれＮ型不純物拡散層１５，電極１７に到達する各
コンタクトホール１９を形成する。
【００６０】次に、図３（ｅ）に示す工程で、コンタク
トホール１９内及び層間絶縁膜１８の上にアルミニウム
合金膜を堆積した後、これをパターニングして、Ｎ型不
純物拡散層１５に接続される第１のアルミニウム配線２
０と、電極１７に接続される第２のアルミニウム配線２
１とを形成する。
トホール１９内及び層間絶縁膜１８の上にアルミニウム
合金膜を堆積した後、これをパターニングして、Ｎ型不
純物拡散層１５に接続される第１のアルミニウム配線２
０と、電極１７に接続される第２のアルミニウム配線２
１とを形成する。
【００６１】以上の工程により、図１及び図２に示す半
導体装置の構造を容易に実現できることがわかる。
導体装置の構造を容易に実現できることがわかる。
【００６２】（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
【００６３】図６及び図７は、それぞれ本発明の第２の
実施形態に係る半導体装置の断面図及び平面図である。
図６及び図７において、３１はＰ型半導体基板、３２は
Ｐ形半導体基板３１上で正８角形状の活性領域３３を取
り囲むように形成された素子分離用酸化膜、３４は素子
分離用酸化膜３２の直下方に高濃度のＰ型不純物を導入
して形成されたチャネルストッパーとして機能するＰ型
不純物拡散層、３５は活性領域３３の中央部に高濃度の
Ｎ型不純物を導入して形成されたＮ型不純物拡散層、３
６は活性領域３３の上に形成された薄い酸化膜である。
また、上記素子分離用酸化膜３２の内側の端部とＮ型不
純物拡散層３５とは所定距離のオフセット領域４０を有
するように隔てられている。そして、素子分離用酸化膜
３２とこの酸化膜３６との上には層間絶縁膜３７が堆積
されていて、この層間絶縁膜３７の上には、層間絶縁膜
３７に設けられたコンタクトホール３８を介して上記Ｎ
型不純物拡散層３５にコンタクトするアルミニウム配線
３９が形成されている。ただし、上記Ｎ型不純物拡散層
３５における不純物濃度は１０20／ｃｍ3 オーダーであ
り、上記Ｐ型不純物拡散層３４における不純物濃度は１
０18／ｃｍ3 オーダーである。また、上記活性領域３３
は、相対向する辺間の距離が１０〜４０μｍ程度の正８
角形状を有しており、上記素子分離用酸化膜３２の内側
の端部とＮ型不純物拡散層３５との間の間隔は約２μｍ
である。
実施形態に係る半導体装置の断面図及び平面図である。
図６及び図７において、３１はＰ型半導体基板、３２は
Ｐ形半導体基板３１上で正８角形状の活性領域３３を取
り囲むように形成された素子分離用酸化膜、３４は素子
分離用酸化膜３２の直下方に高濃度のＰ型不純物を導入
して形成されたチャネルストッパーとして機能するＰ型
不純物拡散層、３５は活性領域３３の中央部に高濃度の
Ｎ型不純物を導入して形成されたＮ型不純物拡散層、３
６は活性領域３３の上に形成された薄い酸化膜である。
また、上記素子分離用酸化膜３２の内側の端部とＮ型不
純物拡散層３５とは所定距離のオフセット領域４０を有
するように隔てられている。そして、素子分離用酸化膜
３２とこの酸化膜３６との上には層間絶縁膜３７が堆積
されていて、この層間絶縁膜３７の上には、層間絶縁膜
３７に設けられたコンタクトホール３８を介して上記Ｎ
型不純物拡散層３５にコンタクトするアルミニウム配線
３９が形成されている。ただし、上記Ｎ型不純物拡散層
３５における不純物濃度は１０20／ｃｍ3 オーダーであ
り、上記Ｐ型不純物拡散層３４における不純物濃度は１
０18／ｃｍ3 オーダーである。また、上記活性領域３３
は、相対向する辺間の距離が１０〜４０μｍ程度の正８
角形状を有しており、上記素子分離用酸化膜３２の内側
の端部とＮ型不純物拡散層３５との間の間隔は約２μｍ
である。
【００６４】本実施形態に係る半導体装置においては、
上記第１の実施形態に係る半導体装置とは異なり、電極
１７に該当する部材が設けられていない。しかし、この
ような構造であっても、以下の効果を発揮することがで
きる。
上記第１の実施形態に係る半導体装置とは異なり、電極
１７に該当する部材が設けられていない。しかし、この
ような構造であっても、以下の効果を発揮することがで
きる。
【００６５】素子分離用酸化膜３２とＮ型不純物拡散層
３５との間にオフセット領域４０（幅が約２μｍ）を設
けているので、Ｎ型不純物拡散層３５はチャネルストッ
パー用のＰ型不純物拡散層３４から２μｍ程度の距離を
持って離れている。したがって、ＰＮ接合面は活性領域
３３と素子分離用酸化膜３２との境界線から活性領域３
３側へ２μｍ程度入った所に形成されるので、Ｎ型不純
物拡散層３５とＰ型半導体基板３１との間のＰＮ接合の
逆方向の降伏現象によって生じた電子及び正孔は活性領
域３３と素子分離用酸化膜３２との境界線近傍の素子分
離用酸化膜３２とＰ型不純物拡散層３４との界面にトラ
ップされにくくなる。したがって、単位時間当たりにト
ラップされる電子及び正孔の量は減少する。その結果、
ＰＮ接合面におけるＮ型不純物拡散層３５からＰ型半導
体基板３１へと向かう方向の経時的な電界緩和または電
界上昇の速度が減少し、逆方向耐圧の変動が抑制される
ことになる。
３５との間にオフセット領域４０（幅が約２μｍ）を設
けているので、Ｎ型不純物拡散層３５はチャネルストッ
パー用のＰ型不純物拡散層３４から２μｍ程度の距離を
持って離れている。したがって、ＰＮ接合面は活性領域
３３と素子分離用酸化膜３２との境界線から活性領域３
３側へ２μｍ程度入った所に形成されるので、Ｎ型不純
物拡散層３５とＰ型半導体基板３１との間のＰＮ接合の
逆方向の降伏現象によって生じた電子及び正孔は活性領
域３３と素子分離用酸化膜３２との境界線近傍の素子分
離用酸化膜３２とＰ型不純物拡散層３４との界面にトラ
ップされにくくなる。したがって、単位時間当たりにト
ラップされる電子及び正孔の量は減少する。その結果、
ＰＮ接合面におけるＮ型不純物拡散層３５からＰ型半導
体基板３１へと向かう方向の経時的な電界緩和または電
界上昇の速度が減少し、逆方向耐圧の変動が抑制される
ことになる。
【００６６】したがって、本実施形態の半導体装置の場
合、上述の逆方向耐圧は、第１の実施形態における電極
１７がフローティングの場合（図４の○印のデータ参
照）とほぼ同じ経時変動を示すことになる。
合、上述の逆方向耐圧は、第１の実施形態における電極
１７がフローティングの場合（図４の○印のデータ参
照）とほぼ同じ経時変動を示すことになる。
【００６７】なお、本実施形態では、電極３７が活性領
域３３を取り囲んだ構造となっているが、必ずしも活性
領域３３の周囲すべてに存在している必要はなく、活性
領域３３の３方（３／４程度），２方（２／４程度）ま
たは１方（１／４程度）を囲う構成であっても、オフセ
ット領域４０が設けられた側では上で述べた動作により
電界緩和または電界上昇の速度が減少するので、逆方向
耐圧の経時的な変動を抑制することができる。
域３３を取り囲んだ構造となっているが、必ずしも活性
領域３３の周囲すべてに存在している必要はなく、活性
領域３３の３方（３／４程度），２方（２／４程度）ま
たは１方（１／４程度）を囲う構成であっても、オフセ
ット領域４０が設けられた側では上で述べた動作により
電界緩和または電界上昇の速度が減少するので、逆方向
耐圧の経時的な変動を抑制することができる。
【００６８】なお、素子分離用酸化膜３２はここではＬ
ＯＣＯＳ法による素子分離を用いているが、溝型素子分
離を用いてもよい。また、図６に示すようにＮ型不純物
拡散層３５上のコンタクトホール３８は１個しか形成し
ていないが、複数個形成してもよい。
ＯＣＯＳ法による素子分離を用いているが、溝型素子分
離を用いてもよい。また、図６に示すようにＮ型不純物
拡散層３５上のコンタクトホール３８は１個しか形成し
ていないが、複数個形成してもよい。
【００６９】次に、本実施形態に係る半導体装置の製造
方法について、図８（ａ）〜（ｄ）を参照しながら説明
する。
方法について、図８（ａ）〜（ｄ）を参照しながら説明
する。
【００７０】まず、図８（ａ）に示す工程で、Ｐ型半導
体基板３１の上に、ＬＯＣＯＳ法により、図７に示すよ
うな正８角形状の活性領域３３を取り囲む素子分離用酸
化膜３２を形成する。このとき、ＬＯＣＯＳ膜を形成す
るための窒化膜マスクに開口を形成した状態で、Ｐ型半
導体基板３１内にドーズ量１０13／ｃｍ2 オーダーのＰ
型不純物のイオン注入を行なって、不純物濃度が１０18
／ｃｍ3 オーダーのチャネルストッパーとなるＰ型不純
物拡散層３４を形成する。さらに、素子分離用酸化膜３
２で囲まれる活性領域３３の上に酸化膜３６を形成す
る。
体基板３１の上に、ＬＯＣＯＳ法により、図７に示すよ
うな正８角形状の活性領域３３を取り囲む素子分離用酸
化膜３２を形成する。このとき、ＬＯＣＯＳ膜を形成す
るための窒化膜マスクに開口を形成した状態で、Ｐ型半
導体基板３１内にドーズ量１０13／ｃｍ2 オーダーのＰ
型不純物のイオン注入を行なって、不純物濃度が１０18
／ｃｍ3 オーダーのチャネルストッパーとなるＰ型不純
物拡散層３４を形成する。さらに、素子分離用酸化膜３
２で囲まれる活性領域３３の上に酸化膜３６を形成す
る。
【００７１】次に、図８（ｂ）に示す工程で、基板をフ
ォトレジストでコートした後、これをパターニングし
て、正８角形状の開口を有するレジスト膜４１を形成す
る。このとき、レジスト膜４１は、素子分離用酸化膜３
２と活性領域３３に跨り、かつ、その開口端部が素子分
離用酸化膜３２の開口端部よりも２μｍ程度内側に位置
するように、形成しておく。さらに、レジスト膜４１を
マスクとして、Ｐ型半導体基板３１内にドーズ量１０15
／ｃｍ2 オーダーのＮ型不純物のイオン注入を行なっ
て、不純物濃度が１０20／ｃｍ3 オーダーのＮ型不純物
拡散層３５を形成する。この工程により、素子分離用酸
化膜３２及びその下方のＰ型不純物拡散層３４とオフセ
ットしたＮ型不純物拡散層３５が形成されることにな
る。
ォトレジストでコートした後、これをパターニングし
て、正８角形状の開口を有するレジスト膜４１を形成す
る。このとき、レジスト膜４１は、素子分離用酸化膜３
２と活性領域３３に跨り、かつ、その開口端部が素子分
離用酸化膜３２の開口端部よりも２μｍ程度内側に位置
するように、形成しておく。さらに、レジスト膜４１を
マスクとして、Ｐ型半導体基板３１内にドーズ量１０15
／ｃｍ2 オーダーのＮ型不純物のイオン注入を行なっ
て、不純物濃度が１０20／ｃｍ3 オーダーのＮ型不純物
拡散層３５を形成する。この工程により、素子分離用酸
化膜３２及びその下方のＰ型不純物拡散層３４とオフセ
ットしたＮ型不純物拡散層３５が形成されることにな
る。
【００７２】次に、図８（ｃ）に示す工程で、基板の全
面上に層間絶縁膜３７を堆積した後、層間絶縁膜３７に
Ｎ型不純物拡散層３５に達するコンタクトホール３８を
形成する。
面上に層間絶縁膜３７を堆積した後、層間絶縁膜３７に
Ｎ型不純物拡散層３５に達するコンタクトホール３８を
形成する。
【００７３】次に、図８（ｄ）に示す工程で、コンタク
トホール３８内及び層間絶縁膜３７の上にアルミニウム
合金膜を堆積した後、これをパターニングして、Ｎ型不
純物拡散層３５に接続されるアルミニウム配線３９を形
成する。
トホール３８内及び層間絶縁膜３７の上にアルミニウム
合金膜を堆積した後、これをパターニングして、Ｎ型不
純物拡散層３５に接続されるアルミニウム配線３９を形
成する。
【００７４】以上の工程により、図６及び図７に示す半
導体装置の構造を容易に実現できることがわかる。
導体装置の構造を容易に実現できることがわかる。
【００７５】（第３の実施形態）
次に、本発明の半導体装置の第３の実施形態について、
図面を参照しながら説明する。
図面を参照しながら説明する。
【００７６】図９は、本実施形態における半導体装置の
断面図である。図９において、５１はＰ型半導体基板、
５２はＰ形半導体基板５１上で正８角形状の活性領域５
３を取り囲むように形成された素子分離用酸化膜、５４
は素子分離用酸化膜５２の直下方に高濃度のＰ型不純物
を導入して形成されたチャネルストッパーとして機能す
るＰ型不純物拡散層、５５は活性領域５３に高濃度のＮ
型不純物を導入して形成されたＮ型不純物拡散層、５６
は活性領域５３の上に形成された薄い酸化膜である。そ
して、素子分離用酸化膜５２の上には正８角形リング状
の多結晶シリコン膜からなる電極５７が設けられてい
る。さらに、基板上には層間絶縁膜５８が堆積されてい
て、この層間絶縁膜５８の上には、層間絶縁膜５８に設
けられたコンタクトホール５９を介して上記Ｎ型不純物
拡散層５５，電極５７にそれぞれコンタクトする第１，
第２のアルミニウム配線６０，６１が形成されている。
ただし、上記Ｎ型不純物拡散層５５における不純物濃度
は１０20／ｃｍ3 オーダーであり、上記Ｐ型不純物拡散
層５４における不純物濃度は１０18／ｃｍ3 オーダーで
ある。また、上記活性領域５３つまりＮ型不純物拡散層
５５は、相対向する辺間の距離が１０〜４０μｍ程度の
正８角形状を有している。
断面図である。図９において、５１はＰ型半導体基板、
５２はＰ形半導体基板５１上で正８角形状の活性領域５
３を取り囲むように形成された素子分離用酸化膜、５４
は素子分離用酸化膜５２の直下方に高濃度のＰ型不純物
を導入して形成されたチャネルストッパーとして機能す
るＰ型不純物拡散層、５５は活性領域５３に高濃度のＮ
型不純物を導入して形成されたＮ型不純物拡散層、５６
は活性領域５３の上に形成された薄い酸化膜である。そ
して、素子分離用酸化膜５２の上には正８角形リング状
の多結晶シリコン膜からなる電極５７が設けられてい
る。さらに、基板上には層間絶縁膜５８が堆積されてい
て、この層間絶縁膜５８の上には、層間絶縁膜５８に設
けられたコンタクトホール５９を介して上記Ｎ型不純物
拡散層５５，電極５７にそれぞれコンタクトする第１，
第２のアルミニウム配線６０，６１が形成されている。
ただし、上記Ｎ型不純物拡散層５５における不純物濃度
は１０20／ｃｍ3 オーダーであり、上記Ｐ型不純物拡散
層５４における不純物濃度は１０18／ｃｍ3 オーダーで
ある。また、上記活性領域５３つまりＮ型不純物拡散層
５５は、相対向する辺間の距離が１０〜４０μｍ程度の
正８角形状を有している。
【００７７】上述のように、活性領域５３と素子分離用
酸化膜５２との境界付近において、素子分離用酸化膜５
２とＰ型不純物拡散層５４との界面付近には、ＰＮ接合
付近で発生した正孔／電子対のうちのいずれか一方のキ
ャリアがトラップされやすい状態になる。ところが、本
実施形態の半導体装置によると、素子分離用酸化膜５２
の上に電極５７が設けられているので、この電極５７に
印加する電圧によって、素子分離用酸化膜５２−Ｐ型不
純物拡散層５４間の界面にキャリアがトラップされるの
を抑制することが可能となる。例えば、正孔がトラップ
されやすい構造の場合には、電極５７を正の電位にバイ
アスしておくことで、正孔がこの界面に近づきにくくな
り、正孔がトラップされるのを抑制することができる。
逆に、電子がトラップされやすい構造の場合には、電極
５７を負の電位にバイアスしておくことで、電子がトラ
ップされるのを抑制することができる。
酸化膜５２との境界付近において、素子分離用酸化膜５
２とＰ型不純物拡散層５４との界面付近には、ＰＮ接合
付近で発生した正孔／電子対のうちのいずれか一方のキ
ャリアがトラップされやすい状態になる。ところが、本
実施形態の半導体装置によると、素子分離用酸化膜５２
の上に電極５７が設けられているので、この電極５７に
印加する電圧によって、素子分離用酸化膜５２−Ｐ型不
純物拡散層５４間の界面にキャリアがトラップされるの
を抑制することが可能となる。例えば、正孔がトラップ
されやすい構造の場合には、電極５７を正の電位にバイ
アスしておくことで、正孔がこの界面に近づきにくくな
り、正孔がトラップされるのを抑制することができる。
逆に、電子がトラップされやすい構造の場合には、電極
５７を負の電位にバイアスしておくことで、電子がトラ
ップされるのを抑制することができる。
【００７８】そして、本実施形態においても、上記第１
の実施形態において説明したように、電極５７への印加
電圧を制御して逆方向耐圧の変動範囲を例えば±０．５
Ｖの範囲に収めることや、接地電位，電源電圧と同じ電
位などのバイアスを電極５７に印加して逆方向耐圧の経
時変動を抑制することができる。
の実施形態において説明したように、電極５７への印加
電圧を制御して逆方向耐圧の変動範囲を例えば±０．５
Ｖの範囲に収めることや、接地電位，電源電圧と同じ電
位などのバイアスを電極５７に印加して逆方向耐圧の経
時変動を抑制することができる。
【００７９】また、いったん素子分離用酸化膜１２とＰ
型不純物拡散層１４との間の界面付近にキャリアがトラ
ップされた場合にも、これを消滅させるためのリフレッ
シュ機能を付加することも可能である。
型不純物拡散層１４との間の界面付近にキャリアがトラ
ップされた場合にも、これを消滅させるためのリフレッ
シュ機能を付加することも可能である。
【００８０】
【発明の効果】本発明の半導体装置又はその駆動方法に
よれば、素子分離用絶縁膜と第１導電型半導体層との界
面付近におけるキャリアのトラップを抑制することがで
き、よって、半導体装置の逆方向耐圧の経時的な変動を
抑制することができる。
よれば、素子分離用絶縁膜と第１導電型半導体層との界
面付近におけるキャリアのトラップを抑制することがで
き、よって、半導体装置の逆方向耐圧の経時的な変動を
抑制することができる。
【図１】本発明の第１の実施形態における半導体装置の
断面図である。
断面図である。
【図２】本発明の第１の実施形態における半導体装置の
平面図である。
平面図である。
【図３】本発明の第１の実施形態における半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図４】本発明の第１の実施形態における逆方向耐圧の
経時的な変動を示すデータである。
経時的な変動を示すデータである。
【図５】本発明の第１の実施形態における逆方向耐圧の
初期値を電極電位をパラメータとして示す図である。
初期値を電極電位をパラメータとして示す図である。
【図６】本発明の第２の実施形態における半導体装置の
断面図である。
断面図である。
【図７】本発明の第２の実施形態における半導体装置の
平面図である。
平面図である。
【図８】本発明の第２の実施形態における半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図９】本発明の第３の実施形態における半導体装置の
断面図である。
断面図である。
【図１０】従来の半導体装置の断面図である。
【図１１】定電圧素子におけるキャリアのトラップ状態
と逆方向リーク電流の流れを説明するための断面図であ
る。
と逆方向リーク電流の流れを説明するための断面図であ
る。
１１ Ｐ型半導体基板
１２ 素子分離用酸化膜
１３ 活性領域
１４ Ｐ型不純物拡散層
１５ Ｎ型不純物拡散層
１６ 酸化膜
１７ 電極
１８ 層間絶縁膜
１９ コンタクトホール
２０ 第１のアルミニウム配線
２１ 第２のアルミニウム配線
２５ 逆方向耐圧調整領域
３１ Ｐ型半導体基板
３２ 素子分離用酸化膜
３３ 活性領域
３４ Ｐ型不純物拡散層
３５ Ｎ型不純物拡散層
３６ 酸化膜
３７ 層間絶縁膜
３８ コンタクトホール
３９ アルミニウム配線
４０ オフセット領域
５１ Ｐ型半導体基板
５２ 素子分離用酸化膜
５３ 活性領域
５４ Ｐ型不純物拡散層
５５ Ｎ型不純物拡散層
５６ 酸化膜
５７ 電極
５８ 層間絶縁膜
５９ コンタクトホール
６０ 第１のアルミニウム配線
６１ 第２のアルミニウム配線
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 明石 拓夫
大阪府高槻市幸町１番１号 松下電子工
業株式会社内
(72)発明者 吉井 成次
大阪府高槻市幸町１番１号 松下電子工
業株式会社内
(56)参考文献 特開 昭55−117279（ＪＰ，Ａ)
特開 平１−168064（ＪＰ，Ａ)
特開 昭63−54771（ＪＰ，Ａ)
特開 平３−225875（ＪＰ，Ａ)
特開 平９−64379（ＪＰ，Ａ)
特開 平６−104455（ＪＰ，Ａ)
特開 昭63−244763（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/866
Claims (13)
- 【請求項１】 半導体基板に形成された定電圧素子を有
する半導体装置において、 上記定電圧素子は、 上記半導体基板内に形成された第１導電型の半導体領域
と、 上記半導体領域内に形成された第２導電型の不純物拡散
層と、 上記不純物拡散層を囲むように上記半導体基板の上に形
成された素子分離用絶縁膜と、 上記不純物拡散層にコンタクトする第１の電極と、 少なくとも上記素子分離用絶縁膜の上に上記不純物拡散
層を取り囲むように形成された上記不純物拡散層に近接
する導体膜からなる第２の電極とを備え、 上記第２の電極は、上記第１の電極に対して独立して印
加電圧を制御することができることを特徴とする半導体
装置。 - 【請求項２】 請求項１記載の半導体装置において、 上記素子分離用絶縁膜と上記不純物拡散層とは少なくと
も一部でオフセット領域を介在させるように離れてお
り、 上記第２の電極は、上記素子分離用絶縁膜の上から上記
オフセット領域の上方に延びていることを特徴とする半
導体装置。 - 【請求項３】 請求項１又は２記載の半導体装置におい
て、 上記第２の電極は、接地端子に接続されていることを特
徴とする半導体装置。 - 【請求項４】 請求項１又は２記載の半導体装置におい
て、 上記第２の電極は、電源端子に接続されていることを特
徴とする半導体装置。 - 【請求項５】 請求項４記載の半導体装置において、 上記第２の電極は、抵抗体を介して上記電源端子に接続
されていることを特徴とする半導体装置。 - 【請求項６】 請求項１又は２記載の半導体装置にい
て、 上記第２の電極は、上記不純物拡散層と同じ電位にバイ
アスされることを特徴とする半導体装置。 - 【請求項７】 請求項１〜６のうちいずれか１つに記載
の半導体装置において、 上記半導体領域のうち上記素子分離用絶縁膜の直下方に
位置する領域に形成され、高濃度の第１導電型不純物が
導入されたチャネルストッパー領域をさらに備えている
ことを特徴とする半導体装置。 - 【請求項８】 請求項７記載の半導体装置において、 上記素子分離用絶縁膜に取り囲まれた上記半導体領域に
上記素子分離用絶縁膜に対して自己整合的に形成されて
おり、上記不純物拡散層を取り囲み上記チャネルストッ
パー領域に接するように形成され、不純物濃度が上記半
導体領域よりも濃く上記チャネルストッパー領域よりも
薄い第１導電型不純物が導入された逆方向耐圧調整領域
をさらに備えていることを特徴とする半導体装置。 - 【請求項９】 半導体基板に形成された定電圧素子を有
し、上記定電圧素子は、上記半導体基板内に形成された
第１導電型の半導体領域と、上記半導体領域内に形成さ
れた第２導電型の不純物拡散層と、上記不純物拡散層を
囲むように上記半導体基板の上に形成された素子分離用
絶縁膜と、上記不純物拡散層にコンタクトする第１の電
極と、少なくとも上記素子分離用絶縁膜の上に形成され
上記不純物拡散層に近接する導体膜からなる第２の電極
とを備え、上記第２の電極は、上記第１の電極に対して
独立して印加電圧を制御することができる半導体装置の
駆動方法であって、 上記第２の電極の電位を制御することにより、上記不純
物拡散層−半導体領域間の逆方向耐圧の変動範囲を±
０．５Ｖの範囲に収めることを特徴とする半導体装置の
駆動方法。 - 【請求項１０】 半導体基板に形成された定電圧素子を
有し、上記定電圧素子は、上記半導体基板内に形成され
た第１導電型の半導体領域と、上記半導体領域内に形成
された第２導電型の不純物拡散層と、上記不純物拡散層
を囲むように上記半導体基板の上に形成された素子分離
用絶縁膜と、上記不純物拡散層にコンタクトする第１の
電極と、少なくとも上記素子分離用絶縁膜の上に形成さ
れ上記不純物拡散層に近接する導体膜からなる第２の電
極とを備え、上記第２の電極は、上記第１の電極に対し
て独立して印加電圧を制御することができる半導体装置
の駆動方法であって、 上記第２の電極に、上記素子分離絶縁膜−半導体領域の
界面にトラップされたキャリアを低減させるための電圧
を間欠的に印加することを特徴とする半導体装置の駆動
方法。 - 【請求項１１】 請求項１０記載の半導体装置の駆動方
法において、 上記第２の電極を、接地電位，電源電位及び不純物拡散
層電位のうちいずれか１つの第１の電位に保持された状
態で一定時間動作させた後、上記接地電位，電源電位及
び不純物拡散層電位のうち上記第１の電位以外の第２の
電位にバイアスさせることを特徴とする半導体装置の駆
動方法。 - 【請求項１２】 請求項１０記載の半導体装置の駆動方
法において、 上記第２の電極に、電源電位と不純物拡散層電位とを交
互に繰り返しバイアスすることを特徴とする半導体装置
の駆動方法。 - 【請求項１３】 請求項１０記載の半導体装置の駆動方
法において、 上記第２の電極に、電源電位と不純物拡散層電位とをＡ
Ｃ的にバイアスすることを特徴とする半導体装置の駆動
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10742198A JP3472476B2 (ja) | 1998-04-17 | 1998-04-17 | 半導体装置及びその駆動方法 |
| US09/239,949 US6388308B1 (en) | 1998-04-17 | 1999-01-29 | Semiconductor device and method for driving the same |
| EP99102307A EP0951075A1 (en) | 1998-04-17 | 1999-02-05 | Semiconductor device with a p-n junction and method for driving the same |
| US10/079,510 US6686641B2 (en) | 1998-04-17 | 2002-02-22 | Semiconductor device and method for driving the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10742198A JP3472476B2 (ja) | 1998-04-17 | 1998-04-17 | 半導体装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307787A JPH11307787A (ja) | 1999-11-05 |
| JP3472476B2 true JP3472476B2 (ja) | 2003-12-02 |
Family
ID=14458728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10742198A Expired - Fee Related JP3472476B2 (ja) | 1998-04-17 | 1998-04-17 | 半導体装置及びその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6388308B1 (ja) |
| EP (1) | EP0951075A1 (ja) |
| JP (1) | JP3472476B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3943322B2 (ja) | 2000-11-07 | 2007-07-11 | 松下電器産業株式会社 | 半導体装置 |
| US6784520B2 (en) * | 2002-04-18 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices constitute constant voltage devices used to raise internal voltage |
| JP2004214575A (ja) | 2003-01-09 | 2004-07-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7183626B2 (en) * | 2004-11-17 | 2007-02-27 | International Rectifier Corporation | Passivation structure with voltage equalizing loops |
| DE102010028207A1 (de) * | 2010-04-26 | 2011-10-27 | Robert Bosch Gmbh | Gleichrichter-Brückenschaltung |
| EP2549541B1 (de) * | 2011-07-19 | 2019-10-02 | Elmos Semiconductor Aktiengesellschaft | Festkörper-Diode |
| JP6001309B2 (ja) | 2012-04-17 | 2016-10-05 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| JP6259399B2 (ja) * | 2012-09-27 | 2018-01-10 | ローム株式会社 | チップダイオードおよびその製造方法 |
| JP2014179650A (ja) * | 2014-05-30 | 2014-09-25 | Toshiba Corp | ダイオード |
| JP6354381B2 (ja) * | 2014-06-26 | 2018-07-11 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| CN112002767B (zh) * | 2020-08-12 | 2022-08-23 | 杰华特微电子股份有限公司 | 齐纳二极管及其制造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3798512A (en) * | 1970-09-28 | 1974-03-19 | Ibm | Fet device with guard ring and fabrication method therefor |
| JPS58170047A (ja) | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 半導体装置 |
| JPS61281554A (ja) | 1985-06-07 | 1986-12-11 | Fujitsu Ltd | Ｍｉｓ型半導体装置 |
| FR2623018B1 (fr) * | 1987-11-06 | 1990-02-09 | Thomson Semiconducteurs | Circuit integre protege contre les decharges electrostatiques avec seuil de protection variable |
| JPH0314231A (ja) | 1989-06-13 | 1991-01-22 | Toshiba Corp | 半導体リミッタ及びその製造方法 |
| JPH04145673A (ja) | 1990-10-08 | 1992-05-19 | Nec Corp | 積層セラミック圧電素子 |
| JP3028585B2 (ja) | 1990-10-25 | 2000-04-04 | 日本電気株式会社 | 磁気抵抗効果素子 |
| JPH04162681A (ja) | 1990-10-26 | 1992-06-08 | Nec Corp | 半導体装置 |
| JPH04245673A (ja) | 1991-01-31 | 1992-09-02 | Matsushita Electron Corp | 半導体内部昇圧装置 |
| JPH04262580A (ja) | 1991-02-18 | 1992-09-17 | Nec Corp | 半導体装置 |
| WO1993019490A1 (en) * | 1992-03-23 | 1993-09-30 | Rohm Co., Ltd. | Voltage regulating diode |
| DE4343365A1 (de) * | 1993-12-18 | 1995-07-13 | Bosch Gmbh Robert | Driftfreie Lawinendurchbruchdiode |
| JP3332545B2 (ja) | 1994-01-28 | 2002-10-07 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| JPH08288459A (ja) | 1995-04-10 | 1996-11-01 | Matsushita Electron Corp | 半導体抵抗素子 |
| JP3412393B2 (ja) | 1996-04-19 | 2003-06-03 | 松下電器産業株式会社 | 半導体装置 |
-
1998
- 1998-04-17 JP JP10742198A patent/JP3472476B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-29 US US09/239,949 patent/US6388308B1/en not_active Expired - Fee Related
- 1999-02-05 EP EP99102307A patent/EP0951075A1/en not_active Withdrawn
-
2002
- 2002-02-22 US US10/079,510 patent/US6686641B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11307787A (ja) | 1999-11-05 |
| US6388308B1 (en) | 2002-05-14 |
| US6686641B2 (en) | 2004-02-03 |
| EP0951075A1 (en) | 1999-10-20 |
| US20020098615A1 (en) | 2002-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI688095B (zh) | 包括設置在基板中的包括閘極電極區的電晶體的半導體結構及其形成方法 | |
| KR20010045580A (ko) | 소오스-바디-기판이 접촉된 이중막 실리콘 소자 및 제조방법 | |
| JPS6237545B2 (ja) | ||
| US5844273A (en) | Vertical semiconductor device and method of manufacturing the same | |
| JP3472476B2 (ja) | 半導体装置及びその駆動方法 | |
| JPH1197716A (ja) | Ｍｏｓコントロールダイオード及びその製造方法 | |
| US5635743A (en) | Semiconductor device having an increased withstand voltage against an inverse surge voltage | |
| US5567641A (en) | Method of making a bipolar gate charge coupled device with clocked virtual phase | |
| JP3412393B2 (ja) | 半導体装置 | |
| US6583453B2 (en) | Semiconductor device having a voltage-regulator device | |
| JPH04125972A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| US5962898A (en) | Field-effect transistor | |
| KR100192966B1 (ko) | 모스 콘트롤 다이오드 및 그 제조방법 | |
| JPH01189955A (ja) | 半導体装置 | |
| JP2990736B2 (ja) | 半導体入出力保護回路 | |
| JP4577948B2 (ja) | オフセットゲート型電界効果トランジスタ | |
| JPS62126663A (ja) | 入力保護回路 | |
| US5416339A (en) | Semiconductor device having electrode for collecting electric charge in channel region | |
| JPS58182861A (ja) | 半導体装置 | |
| JP2864499B2 (ja) | 電界効果型薄膜トランジスタ | |
| KR100192953B1 (ko) | 전력 모스트랜지스터 및 그 제조방법 | |
| JPS61256674A (ja) | 半導体装置 | |
| JPH04368170A (ja) | 半導体保護回路 | |
| JPH04317336A (ja) | 半導体装置およびその製造方法 | |
| JPH0575145A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |