JP3196430B2 - 電荷検出装置 - Google Patents
電荷検出装置Info
- Publication number
- JP3196430B2 JP3196430B2 JP16370793A JP16370793A JP3196430B2 JP 3196430 B2 JP3196430 B2 JP 3196430B2 JP 16370793 A JP16370793 A JP 16370793A JP 16370793 A JP16370793 A JP 16370793A JP 3196430 B2 JP3196430 B2 JP 3196430B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- floating diode
- conductivity type
- reset transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電荷検出装置に関し、特
にフローティングダイオード増幅器型電荷検出装置のリ
セット雑音低減等特性改善に関する。
にフローティングダイオード増幅器型電荷検出装置のリ
セット雑音低減等特性改善に関する。
【０００２】
【従来の技術】固体撮像装置、例えば電荷転送機能を利
用したＣＣＤ固体撮像装置に用いられる代表的な電荷検
出装置について図面を参照しながら従来の構成および動
作を説明する。
用したＣＣＤ固体撮像装置に用いられる代表的な電荷検
出装置について図面を参照しながら従来の構成および動
作を説明する。
【０００３】図６（ａ）はその代表的な電荷検出装置で
あるフローディングダイオード増幅器型電荷検出装置の
構成を示す平面図である。図６（ｂ），（ｃ）は図６
（ａ）のＡ−Ａ′断面図とＢ−Ｂ′断面図である。な
お、この断面図ではゲート電極１，７の下に存在する絶
縁膜及びｎウェル領域２とオーミックコンタクトを形成
している金属配線５は図示省略してある（以下他の図も
同じ）。図６（ａ），（ｂ），（ｃ）において、１は電
荷検出装置に隣接した固体撮像装置（図示せず）からの
信号電荷をこの電荷検出装置に入力する入力ゲート電
極、２は信号電荷が転送されてくるｎウェル領域、３は
信号電荷を蓄積するフローティングダイオード、７，８
は信号電荷の検出動作後不用となった信号電荷を外部に
排出するリセットトランジスタのそれぞれゲート電極お
よびドレイン（リセットドレイン）である。９はｐウェ
ル領域、１０はｎ型基板であり、このｐウェル領域９と
ｎウェル領域２のｐｎ接合でフローティングダイオード
３を形成している。
あるフローディングダイオード増幅器型電荷検出装置の
構成を示す平面図である。図６（ｂ），（ｃ）は図６
（ａ）のＡ−Ａ′断面図とＢ−Ｂ′断面図である。な
お、この断面図ではゲート電極１，７の下に存在する絶
縁膜及びｎウェル領域２とオーミックコンタクトを形成
している金属配線５は図示省略してある（以下他の図も
同じ）。図６（ａ），（ｂ），（ｃ）において、１は電
荷検出装置に隣接した固体撮像装置（図示せず）からの
信号電荷をこの電荷検出装置に入力する入力ゲート電
極、２は信号電荷が転送されてくるｎウェル領域、３は
信号電荷を蓄積するフローティングダイオード、７，８
は信号電荷の検出動作後不用となった信号電荷を外部に
排出するリセットトランジスタのそれぞれゲート電極お
よびドレイン（リセットドレイン）である。９はｐウェ
ル領域、１０はｎ型基板であり、このｐウェル領域９と
ｎウェル領域２のｐｎ接合でフローティングダイオード
３を形成している。
【０００４】まず、ゲート電極７の電位を制御してリセ
ットトランジスタをオンしてフローティングダイオード
３中の不用な信号電荷をリセットトランジスタのドレイ
ン８に排出してフローティングダイオード３の表面電位
Ｖを一定のリセット電位に保ち、その後このリセットト
ランジスタをオフする。続いて、固体撮像装置からの信
号電荷Ｑを入力ゲート電極１下を通してフローティング
ダイオード３の電位井戸に転送・入力する。この動作に
よって生じたフローティングダイオード３の表面電位の
変化が金属配線５を介して出力プリアンプ４（ソースホ
ロワアンプ）から出力される。ここで５は出力プリアン
プ４とフローティングダイオード３を接続する金属配線
であり、コンタクト部６によってオーミックコンタクト
が形成されている。この出力ＶOUT は出力プリアンプ４
を構成するＭＯＳ型トランジスタの伝達コンダクタンス
をｇm ，ソース抵抗をＲS とすると ＶOUT ＝（Ｑ／ＣFJ）・（ｇm Ｒs ／（１＋ｇm Ｒs ））………………（１） と書け、出力電圧ＶOUT は信号電荷Ｑに比例し、ＣFJに
反比例する。ただしＣFJはフローディングダイオード３
の全容量であり、フローティングダイオード３を形成す
るｐｎ接合の接合容量、フローティングダイオード３と
入力ゲート電極、リセットトランジスタのゲート電極７
とのカップリング容量、金属配線５の配線容量、出力プ
リアンプ４を構成するＭＯＳトランジスタの入力容量等
からなる。
ットトランジスタをオンしてフローティングダイオード
３中の不用な信号電荷をリセットトランジスタのドレイ
ン８に排出してフローティングダイオード３の表面電位
Ｖを一定のリセット電位に保ち、その後このリセットト
ランジスタをオフする。続いて、固体撮像装置からの信
号電荷Ｑを入力ゲート電極１下を通してフローティング
ダイオード３の電位井戸に転送・入力する。この動作に
よって生じたフローティングダイオード３の表面電位の
変化が金属配線５を介して出力プリアンプ４（ソースホ
ロワアンプ）から出力される。ここで５は出力プリアン
プ４とフローティングダイオード３を接続する金属配線
であり、コンタクト部６によってオーミックコンタクト
が形成されている。この出力ＶOUT は出力プリアンプ４
を構成するＭＯＳ型トランジスタの伝達コンダクタンス
をｇm ，ソース抵抗をＲS とすると ＶOUT ＝（Ｑ／ＣFJ）・（ｇm Ｒs ／（１＋ｇm Ｒs ））………………（１） と書け、出力電圧ＶOUT は信号電荷Ｑに比例し、ＣFJに
反比例する。ただしＣFJはフローディングダイオード３
の全容量であり、フローティングダイオード３を形成す
るｐｎ接合の接合容量、フローティングダイオード３と
入力ゲート電極、リセットトランジスタのゲート電極７
とのカップリング容量、金属配線５の配線容量、出力プ
リアンプ４を構成するＭＯＳトランジスタの入力容量等
からなる。
【０００５】
【発明が解決しようとする課題】しかしながら上述した
ような従来の電荷検出装置の場合、リセット動作時にフ
ローティングダイオードに蓄積された信号電荷量に依存
しないランダム雑音（以下リセット雑音という）が発生
し、Ｓ／Ｎの向上をさまたげている。これはＣＣＤ固体
撮像装置の集積度が高くなり単位画素寸法が縮小化し、
信号電荷量が減少するにつれ、顕著になる。また、この
リセット雑音は相関二重サンプリング法によって原理的
には除去可能であるが、この方法を用いた場合、クラン
プパルスとサンプルホールドパルスの２つのパルスが必
要であり、固体撮像装置を高速で駆動する場合（数１０
ＭＨｚ）これら２つのパルスの幅は数ｎｓと極めて短か
くなり、特にクランプパルスの印加時間内でフィードス
ルーレベルを完全に一定電位にクランプするためにはク
ランプの時定数を十分小さくする必要がある。その結果
低周波数域でのレスポンスが十分減衰しないため、この
電荷検出装置を構成するＭＯＳトランジスタの出力アン
プ雑音の低域成分を十分抑制できずこの方法は高速駆動
時に限界がある。
ような従来の電荷検出装置の場合、リセット動作時にフ
ローティングダイオードに蓄積された信号電荷量に依存
しないランダム雑音（以下リセット雑音という）が発生
し、Ｓ／Ｎの向上をさまたげている。これはＣＣＤ固体
撮像装置の集積度が高くなり単位画素寸法が縮小化し、
信号電荷量が減少するにつれ、顕著になる。また、この
リセット雑音は相関二重サンプリング法によって原理的
には除去可能であるが、この方法を用いた場合、クラン
プパルスとサンプルホールドパルスの２つのパルスが必
要であり、固体撮像装置を高速で駆動する場合（数１０
ＭＨｚ）これら２つのパルスの幅は数ｎｓと極めて短か
くなり、特にクランプパルスの印加時間内でフィードス
ルーレベルを完全に一定電位にクランプするためにはク
ランプの時定数を十分小さくする必要がある。その結果
低周波数域でのレスポンスが十分減衰しないため、この
電荷検出装置を構成するＭＯＳトランジスタの出力アン
プ雑音の低域成分を十分抑制できずこの方法は高速駆動
時に限界がある。
【０００６】以上よりＳ／Ｎを向上させるにはリセット
雑音自体を減少させることが必要不可欠である。
雑音自体を減少させることが必要不可欠である。
【０００７】続いてリセット雑音について説明する。
【０００８】リセットトランジスタがオフの状態からオ
ンの状態に変化して不用となった信号電荷Ｑが排出され
る様子を図７（ａ），（ｂ）に示す。図７（ａ）はリセ
ットトランジスタがオフ状態、図７（ｂ）はオン状態の
ときの図で、図の上方に描いたゲート電極１，７に対応
したｎウェル領域２とドレイン８の電位分布と電荷（電
子）蓄積の様子を示している（以下、他の図においても
同じ）。リセット雑音は２つの成分からなる。第１の成
分は、図７（ｂ）に示すように、リセットトランジスタ
をオンしてフローティングダイオード３の電位をリセッ
トドレイン８と同電位ＶRDにする際に、リセットチャネ
ル（ゲート電極７下のｎウェル領域部分）の熱雑音がフ
ローティングダイオードの電位に重畳されることによ
り、リセット直後にフローティングダイオードに存在す
る電子数が変動する雑音である。この雑音電荷の大きさ
は信号電荷量Ｑによらず、フローティングダイオードの
容量ＣFJおよび絶対温度Ｔにのみ依存することが知られ
ている（例えばＪ．Ｅ．Ｃａｒｎｅｓ ａｎｄ Ｗ．
Ｆ．Ｋｏｓｏｎｏｃｋｙ “Ｎｏｉｓｅ Ｓｏｕｒｃｅ
ｓ ｉｎ Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃ
ｅｓ”，ＲＣＡ Ｒｅｖｉｅｗ，ｖｏｌ．３３，ｐｐ３
２７−３４３（１９７２））。
ンの状態に変化して不用となった信号電荷Ｑが排出され
る様子を図７（ａ），（ｂ）に示す。図７（ａ）はリセ
ットトランジスタがオフ状態、図７（ｂ）はオン状態の
ときの図で、図の上方に描いたゲート電極１，７に対応
したｎウェル領域２とドレイン８の電位分布と電荷（電
子）蓄積の様子を示している（以下、他の図においても
同じ）。リセット雑音は２つの成分からなる。第１の成
分は、図７（ｂ）に示すように、リセットトランジスタ
をオンしてフローティングダイオード３の電位をリセッ
トドレイン８と同電位ＶRDにする際に、リセットチャネ
ル（ゲート電極７下のｎウェル領域部分）の熱雑音がフ
ローティングダイオードの電位に重畳されることによ
り、リセット直後にフローティングダイオードに存在す
る電子数が変動する雑音である。この雑音電荷の大きさ
は信号電荷量Ｑによらず、フローティングダイオードの
容量ＣFJおよび絶対温度Ｔにのみ依存することが知られ
ている（例えばＪ．Ｅ．Ｃａｒｎｅｓ ａｎｄ Ｗ．
Ｆ．Ｋｏｓｏｎｏｃｋｙ “Ｎｏｉｓｅ Ｓｏｕｒｃｅ
ｓ ｉｎ Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃ
ｅｓ”，ＲＣＡ Ｒｅｖｉｅｗ，ｖｏｌ．３３，ｐｐ３
２７−３４３（１９７２））。
【０００９】第２の成分は、図７（ｃ），（ｄ）に示す
ように、ゲート電極７の電位制御によりリセットチャネ
ルがオンの状態（図７（ｃ））からオフの状態（図７
（ｄ）に変化する際に、図７（ｄ）に示すように、リセ
ットチャネルに存在していた電子の一部がフローティン
グダイオードに振り分けられることによって生ずる分配
雑音である。この雑音電荷の大きさはリセットチャネル
の容量および絶対温度に比例する（例えばＮ．Ｔｅｒａ
ｎｉｓｈｉ ａｎｄ Ｎ．Ｍｕｔｏｈ，“Ｐａｒｔｉｔ
ｉｏｎ Ｎｏｉｓｅ ｉｎ ＣＣＤ Ｓｉｇｎａｌ Ｄ
ｅｔｅｃｔｉｏｎ”，ＩＥＥＥ Ｔｒａｎｓ，Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−３３，Ｐ．１６９６
（１９８６））。
ように、ゲート電極７の電位制御によりリセットチャネ
ルがオンの状態（図７（ｃ））からオフの状態（図７
（ｄ）に変化する際に、図７（ｄ）に示すように、リセ
ットチャネルに存在していた電子の一部がフローティン
グダイオードに振り分けられることによって生ずる分配
雑音である。この雑音電荷の大きさはリセットチャネル
の容量および絶対温度に比例する（例えばＮ．Ｔｅｒａ
ｎｉｓｈｉ ａｎｄ Ｎ．Ｍｕｔｏｈ，“Ｐａｒｔｉｔ
ｉｏｎ Ｎｏｉｓｅ ｉｎ ＣＣＤ Ｓｉｇｎａｌ Ｄ
ｅｔｅｃｔｉｏｎ”，ＩＥＥＥ Ｔｒａｎｓ，Ｅｌｅｃ
ｔｒｏｎ Ｄｅｖｉｃｅｓ，ＥＤ−３３，Ｐ．１６９６
（１９８６））。
【００１０】したがって従来の電荷検出装置においては
リセット雑音を低減するにはフローティングダイオード
の容量やリセットトランジスタのチャネル容量を減らす
必要があり、またフローティングダイオードの容量を低
減することにより電圧変換率（感度）も向上するためフ
ローティングダイオードやリセットトランジスタの寸法
は製造上可能なかぎり小さく設計している。さらにこの
リセット雑音の２つの成分を完全に除去するためにはリ
セット動作時にフローティングダイオードおよびリセッ
トチャネル内の電子を完全転送させて空乏化し、リセッ
ト雑音の発生源となる電子を完全に除去してしまえばよ
い。しかしながらフローティングダイオードは出力プリ
アンプのゲートと接続するために金属配線とオーミック
コンタクトをとる必要があり、高濃度拡散層（コンタク
ト部６）が形成されているため、通常のリセット電位
（１０〜１５Ｖ）ではフローティングダイオードを完全
に空乏化することができず、リセット雑音を完全には除
去できない。またこのコンタクト部以外を低濃度のｎウ
ェル領域として完全空乏化した場合ＣFJの低減によって
リセットノイズは減少するが、コンタクト部６の高濃度
拡散層に存在する電子は最終的に拡散によってフローテ
ィングダイオードからリセットドレインに転送が行われ
るためリセット動作が不完全になり、リセット不良を引
き起こす。この様子を図８（ａ）〜（ｃ）、図９（ａ）
〜（ｄ）で説明する。
リセット雑音を低減するにはフローティングダイオード
の容量やリセットトランジスタのチャネル容量を減らす
必要があり、またフローティングダイオードの容量を低
減することにより電圧変換率（感度）も向上するためフ
ローティングダイオードやリセットトランジスタの寸法
は製造上可能なかぎり小さく設計している。さらにこの
リセット雑音の２つの成分を完全に除去するためにはリ
セット動作時にフローティングダイオードおよびリセッ
トチャネル内の電子を完全転送させて空乏化し、リセッ
ト雑音の発生源となる電子を完全に除去してしまえばよ
い。しかしながらフローティングダイオードは出力プリ
アンプのゲートと接続するために金属配線とオーミック
コンタクトをとる必要があり、高濃度拡散層（コンタク
ト部６）が形成されているため、通常のリセット電位
（１０〜１５Ｖ）ではフローティングダイオードを完全
に空乏化することができず、リセット雑音を完全には除
去できない。またこのコンタクト部以外を低濃度のｎウ
ェル領域として完全空乏化した場合ＣFJの低減によって
リセットノイズは減少するが、コンタクト部６の高濃度
拡散層に存在する電子は最終的に拡散によってフローテ
ィングダイオードからリセットドレインに転送が行われ
るためリセット動作が不完全になり、リセット不良を引
き起こす。この様子を図８（ａ）〜（ｃ）、図９（ａ）
〜（ｄ）で説明する。
【００１１】図８（ａ）はフローティングダイオード内
の金属配線５とのコンタクト部６以外の部分を完全空乏
化した電荷検出装置の平面図である。ここで言う完全空
乏化とはリセットトランジスタがオンした時のリセット
チャネル電位ＶH よりフローティングダイオードの空乏
化電位Ｖe が低い場合である。図８（ｂ），（ｃ）は図
８（ａ）におけるＡ−Ａ′断面図およびＢ−Ｂ′断面図
である。フローティングダイオード３のコンタクト部６
を除く領域は低濃度ｎウェル領域で形成されており、こ
の領域はリセットトランジスタがオンした時に完全に空
乏化する。この他の部分は図６と同じである。１１は低
濃度ｎウェル領域であり、この低濃度ｎウェル領域とｐ
ウェル領域９のｐｎ接合にてフローティングダイオード
を形成している。図８（ｂ）に示す領域でリセットトラ
ンジスタがオフの状態からオンの状態に変化して不用と
なった信号電荷Ｑが排出される様子を図９（ａ），
（ｂ）に示す。図９（ａ）はオフ状態、図９（ｂ）はオ
ン状態である。このリセット動作の場合、図９（ｂ）に
示すように、信号電荷Ｑはフローティングダイオード３
からリセットドレイン８に完全に転送され、フローティ
ングダイオードおよびリセットチャネルには電子は存在
せずこの部分でリセット雑音の発生はない。ところが図
８（ｃ）で示す領域では、図９（ｃ），（ｄ）に示すよ
うに、リセットトランジスタがオフの状態からオンの状
態に変化して不用となった信号電荷Ｑが排出される際に
コンタクト部６の高濃度ｎ型拡散層は空乏化せず（図９
（ｄ））、フローティングダイオードに電子が存在して
リセット雑音を発生する。さらにこの部分に存在する信
号電荷はそのリセットドレインへの転送が最終的に信号
電荷の拡散によって律速されるため通常のリセット動作
（数ＭＨｚ〜数１０ＭＨｚ）では完全に排出できず（排
出残り分ΔＱ）リセット不良となる。
の金属配線５とのコンタクト部６以外の部分を完全空乏
化した電荷検出装置の平面図である。ここで言う完全空
乏化とはリセットトランジスタがオンした時のリセット
チャネル電位ＶH よりフローティングダイオードの空乏
化電位Ｖe が低い場合である。図８（ｂ），（ｃ）は図
８（ａ）におけるＡ−Ａ′断面図およびＢ−Ｂ′断面図
である。フローティングダイオード３のコンタクト部６
を除く領域は低濃度ｎウェル領域で形成されており、こ
の領域はリセットトランジスタがオンした時に完全に空
乏化する。この他の部分は図６と同じである。１１は低
濃度ｎウェル領域であり、この低濃度ｎウェル領域とｐ
ウェル領域９のｐｎ接合にてフローティングダイオード
を形成している。図８（ｂ）に示す領域でリセットトラ
ンジスタがオフの状態からオンの状態に変化して不用と
なった信号電荷Ｑが排出される様子を図９（ａ），
（ｂ）に示す。図９（ａ）はオフ状態、図９（ｂ）はオ
ン状態である。このリセット動作の場合、図９（ｂ）に
示すように、信号電荷Ｑはフローティングダイオード３
からリセットドレイン８に完全に転送され、フローティ
ングダイオードおよびリセットチャネルには電子は存在
せずこの部分でリセット雑音の発生はない。ところが図
８（ｃ）で示す領域では、図９（ｃ），（ｄ）に示すよ
うに、リセットトランジスタがオフの状態からオンの状
態に変化して不用となった信号電荷Ｑが排出される際に
コンタクト部６の高濃度ｎ型拡散層は空乏化せず（図９
（ｄ））、フローティングダイオードに電子が存在して
リセット雑音を発生する。さらにこの部分に存在する信
号電荷はそのリセットドレインへの転送が最終的に信号
電荷の拡散によって律速されるため通常のリセット動作
（数ＭＨｚ〜数１０ＭＨｚ）では完全に排出できず（排
出残り分ΔＱ）リセット不良となる。
【００１２】
【課題を解決するための手段】本発明によれば、半導体
基板上に形成され、信号電荷入力装置から入力された信
号電荷を蓄積するフローティングダイオードと、前記フ
ローティングダイオードに接続され信号電荷が入力され
た際の前記フローティングダイオードの表面電位の変化
を検出し出力する一段以上のソースホロワアンプと前記
検出動作終了後不用となった信号電荷を外部に排出する
リセットトランジスタからなるフローティングダイオー
ド増幅器型電荷検出装置において、前記フローティング
ダイオードのうち、前記フローティングダイオードと初
段のソースホロワアンプのゲート電極とを接続する金属
配線の前記フローティングダイオード上のコンタクト部
から前記リセットトランジスタのゲート電極までの間
の、前記コンタクト部を形成する高濃度の拡散層の少な
くとも一部を含み、なおかつ前記リセットトランジスタ
のゲート電極直下の部分の少なくとも一部と接する領域
の空乏化電位は前記リセットトランジスタがオンした時
のチャネル電位より高く、前記の領域以外の領域の空乏
化電位は前記チャネル電位より低くしたことにより、通
常のリセット動作においてフローティングダイオードを
部分的に空乏化してリセット雑音を低減するとともに高
濃度拡散層からなるコンタクト部でのリセット不良の発
生を防いでいる。
基板上に形成され、信号電荷入力装置から入力された信
号電荷を蓄積するフローティングダイオードと、前記フ
ローティングダイオードに接続され信号電荷が入力され
た際の前記フローティングダイオードの表面電位の変化
を検出し出力する一段以上のソースホロワアンプと前記
検出動作終了後不用となった信号電荷を外部に排出する
リセットトランジスタからなるフローティングダイオー
ド増幅器型電荷検出装置において、前記フローティング
ダイオードのうち、前記フローティングダイオードと初
段のソースホロワアンプのゲート電極とを接続する金属
配線の前記フローティングダイオード上のコンタクト部
から前記リセットトランジスタのゲート電極までの間
の、前記コンタクト部を形成する高濃度の拡散層の少な
くとも一部を含み、なおかつ前記リセットトランジスタ
のゲート電極直下の部分の少なくとも一部と接する領域
の空乏化電位は前記リセットトランジスタがオンした時
のチャネル電位より高く、前記の領域以外の領域の空乏
化電位は前記チャネル電位より低くしたことにより、通
常のリセット動作においてフローティングダイオードを
部分的に空乏化してリセット雑音を低減するとともに高
濃度拡散層からなるコンタクト部でのリセット不良の発
生を防いでいる。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）は本発明の第一の実施例を示す平面図で
ある。図１（ａ）において、１〜８は図６（ａ）に示す
従来の電荷検出装置の１〜８と同じである。１１は低濃
度ｎウェル領域であり、リセットトランジスタがオンし
た時のチャネル電位ＶH よりその空乏化電位Ｖe が低く
なるように、金属配線５およびコンタクト部６を形成す
る前にｎウェル領域２に対して、コンタクトを形成する
べき部分の一部を含みリセットトランジスタのゲート電
極７までの間の長方形の領域以外の領域（図中点斜線で
示す）に対してボロン等のＰ型不純物をイオン注入する
ことによって形成する。
る。図１（ａ）は本発明の第一の実施例を示す平面図で
ある。図１（ａ）において、１〜８は図６（ａ）に示す
従来の電荷検出装置の１〜８と同じである。１１は低濃
度ｎウェル領域であり、リセットトランジスタがオンし
た時のチャネル電位ＶH よりその空乏化電位Ｖe が低く
なるように、金属配線５およびコンタクト部６を形成す
る前にｎウェル領域２に対して、コンタクトを形成する
べき部分の一部を含みリセットトランジスタのゲート電
極７までの間の長方形の領域以外の領域（図中点斜線で
示す）に対してボロン等のＰ型不純物をイオン注入する
ことによって形成する。
【００１４】図１（ｂ），（ｃ）はそれぞれ図１（ａ）
におけるＡ−Ａ′断面とＢ−Ｂ′断面図である。図１
（ｂ），（ｃ）において１，２，６，７，８，９，１０
は図６（ｂ），（ｃ）における１，２，６，７，８，
９，１０と同じである。１１は低濃度ｎウェル領域であ
りこの低濃度ｎウェル領域１１とｐウェル領域９および
ｎウェル領域２とｐウェル領域９のｐｎ接合にてフロー
ティングダイオード３を形成している。図１（ｂ）で示
す領域においてリセットトランジスタがオフの状態から
オンの状態に変化して不用となった信号電荷Ｑが排出さ
れる様子を図２（ａ），（ｂ）に示す。図２（ａ）がオ
フの状態、（ｂ）がオンの状態である。同様に図１
（ｃ）で示す領域においてリセットトランジスタがオフ
の状態からオンの状態に変化して不要となった信号電荷
Ｑが排出される様子を図２（ｃ），（ｄ）に示す。図２
（ｃ）がオフの状態、（ｄ）がオンの状態である。この
リセット動作においては図１（ｃ）で示す領域において
リセット不良の発生をなくすためにリセットドレイン電
圧ＶRDはリセットトランジスタがオンした時のチャネル
電位ＶH より低く設定する。さらに図１（ｂ）で示す領
域では、フローティングダイオードが完全に空乏化する
ように、リセットドレイン電圧ＶRDはフローティングダ
イオードの空乏化電位Ｖe より高く設定する。以上まと
めるとＶH ＞ＶRD＞Ｖe となる。この構造の場合図１
（ｂ）で示す領域では、図２（ｂ）に示すように、フロ
ーティングダイオードは完全空乏化し、リセットチャネ
ルおよびリセットドレインと同電位にならないためリセ
ット雑音の第１成分は除去できる。またリセット雑音の
第２成分である分配雑音についてはＶRD＞Ｖe であるた
め、そのほとんどがリセットドレイン側に振り分けられ
ほとんどなくすることができる。したがってリセット雑
音を発生するのは図１（ｃ）で示すような空乏化しない
領域のみとなり、このような領域はフローティングダイ
オード中６（ａ）の従来例と比べ面積比で約１／３〜１
／５程度に減少しているためリセット雑音も従来例に比
べて約１／３〜１／５程度に抑えることができる。また
図１（ｃ）で示す領域ではコンタクト部からリセットト
ランジスタのゲートまでの間はリセットトランジスタが
オンの状態でも空乏化しないため、リセットドレイン電
圧ＶRDと同電位となり図８，図９で示した従来例の場合
と異なり、リセット不良は発生しない。
におけるＡ−Ａ′断面とＢ−Ｂ′断面図である。図１
（ｂ），（ｃ）において１，２，６，７，８，９，１０
は図６（ｂ），（ｃ）における１，２，６，７，８，
９，１０と同じである。１１は低濃度ｎウェル領域であ
りこの低濃度ｎウェル領域１１とｐウェル領域９および
ｎウェル領域２とｐウェル領域９のｐｎ接合にてフロー
ティングダイオード３を形成している。図１（ｂ）で示
す領域においてリセットトランジスタがオフの状態から
オンの状態に変化して不用となった信号電荷Ｑが排出さ
れる様子を図２（ａ），（ｂ）に示す。図２（ａ）がオ
フの状態、（ｂ）がオンの状態である。同様に図１
（ｃ）で示す領域においてリセットトランジスタがオフ
の状態からオンの状態に変化して不要となった信号電荷
Ｑが排出される様子を図２（ｃ），（ｄ）に示す。図２
（ｃ）がオフの状態、（ｄ）がオンの状態である。この
リセット動作においては図１（ｃ）で示す領域において
リセット不良の発生をなくすためにリセットドレイン電
圧ＶRDはリセットトランジスタがオンした時のチャネル
電位ＶH より低く設定する。さらに図１（ｂ）で示す領
域では、フローティングダイオードが完全に空乏化する
ように、リセットドレイン電圧ＶRDはフローティングダ
イオードの空乏化電位Ｖe より高く設定する。以上まと
めるとＶH ＞ＶRD＞Ｖe となる。この構造の場合図１
（ｂ）で示す領域では、図２（ｂ）に示すように、フロ
ーティングダイオードは完全空乏化し、リセットチャネ
ルおよびリセットドレインと同電位にならないためリセ
ット雑音の第１成分は除去できる。またリセット雑音の
第２成分である分配雑音についてはＶRD＞Ｖe であるた
め、そのほとんどがリセットドレイン側に振り分けられ
ほとんどなくすることができる。したがってリセット雑
音を発生するのは図１（ｃ）で示すような空乏化しない
領域のみとなり、このような領域はフローティングダイ
オード中６（ａ）の従来例と比べ面積比で約１／３〜１
／５程度に減少しているためリセット雑音も従来例に比
べて約１／３〜１／５程度に抑えることができる。また
図１（ｃ）で示す領域ではコンタクト部からリセットト
ランジスタのゲートまでの間はリセットトランジスタが
オンの状態でも空乏化しないため、リセットドレイン電
圧ＶRDと同電位となり図８，図９で示した従来例の場合
と異なり、リセット不良は発生しない。
【００１５】本発明の第二の実施例を図３（ａ），
（ｂ）、図４（ａ）〜（ｄ）に示す。図３（ａ）はその
平面図である。図３（ａ）において１〜８および１１は
図１（ａ）の第一の実施例における１〜８および１１と
同じである。本実施例ではリセットトランジスタのゲー
ト電極を２種類（リセットトランジスタの第１ゲート電
極１，リセットトランジスタの第２ゲート電極７）とし
てリセットトランジスタの第２ゲート電極の下にボロン
等のＰ型不純物をイオン注入して、リセットトランジス
タがオンした時のチャネル電位をリセットトランジスタ
の第１ゲート電極化より第２ゲート電極化の方が低くな
るようにしている。すなわちＶH1＞ＶH2である。図３
（ｂ），（ｃ）に図３（ａ）におけるＡ−Ａ′断面およ
びＢ−Ｂ′断面を示す。図３（ｂ），（ｃ）において
１，２，３，７，８，９，１０，１１は図１（ｂ），
（ｃ）における１，２，６，７，８，９，１０，１１と
同じである。１４はリセットトランジスタの第２ゲート
電極の下にボロン等をイオン注入して形成した第２の低
濃度ｎウェル領域である。図３（ｂ）で示す領域におい
てリセットトランジスタがオフの状態からオンの状態に
変化して不用となった信号電荷Ｑが排出される様子を図
４（ａ），（ｂ）に示す。図４（ａ）がオフの状態、
（ｂ）がオンの状態である。同様に図３（ｃ）で示す領
域においてリセットトランジスタがオフの状態からオン
の状態に変化して不用となった信号電荷Ｑが排出される
様子を図４（ｃ）がオフの状態、（ｄ）がオンの状態で
ある。ここで図３（ｃ）で示す領域でのリセット動作は
本発明の第一の実施例の図１（ｃ）で示す領域でのリセ
ット動作と同じである。すなわちリセットドレイン電圧
ＶRDとリセットトランジスタがオンした時の第１ゲート
電極化のチャネル電位ＶH1とフローティングダイオード
の低濃度ｎウェル領域の空乏化電位の関係はＶH1＞ＶRD
＞Ｖeとなるように設定する。また図３（ｂ）で示す領
域ではフローティングダイオードおよびリセットチャネ
ルを完全に空乏化するためにリセットドレイン電圧ＶRD
とリセットトランジスタがオンした時の第２ゲート電極
の下のチャネル電位ＶH2とフローティングダイオードの
空乏化電位の関係はＶRD＞ＶH2＞Ｖe となるように設定
する。以上まとめるとＶH1＞ＶRD＞ＶH2＞Ｖe となる。
本実施例では構造及び製造工程が複雑になるがフローテ
ィングダイオードの低濃度ｎウェル領域だけでなくこの
領域に接続されたリセットトランジスタのリセットチャ
ネルまで完全に空乏化することができるので第一の実施
例に比べてリセット雑音の低減効果が大きい利点があ
る。
（ｂ）、図４（ａ）〜（ｄ）に示す。図３（ａ）はその
平面図である。図３（ａ）において１〜８および１１は
図１（ａ）の第一の実施例における１〜８および１１と
同じである。本実施例ではリセットトランジスタのゲー
ト電極を２種類（リセットトランジスタの第１ゲート電
極１，リセットトランジスタの第２ゲート電極７）とし
てリセットトランジスタの第２ゲート電極の下にボロン
等のＰ型不純物をイオン注入して、リセットトランジス
タがオンした時のチャネル電位をリセットトランジスタ
の第１ゲート電極化より第２ゲート電極化の方が低くな
るようにしている。すなわちＶH1＞ＶH2である。図３
（ｂ），（ｃ）に図３（ａ）におけるＡ−Ａ′断面およ
びＢ−Ｂ′断面を示す。図３（ｂ），（ｃ）において
１，２，３，７，８，９，１０，１１は図１（ｂ），
（ｃ）における１，２，６，７，８，９，１０，１１と
同じである。１４はリセットトランジスタの第２ゲート
電極の下にボロン等をイオン注入して形成した第２の低
濃度ｎウェル領域である。図３（ｂ）で示す領域におい
てリセットトランジスタがオフの状態からオンの状態に
変化して不用となった信号電荷Ｑが排出される様子を図
４（ａ），（ｂ）に示す。図４（ａ）がオフの状態、
（ｂ）がオンの状態である。同様に図３（ｃ）で示す領
域においてリセットトランジスタがオフの状態からオン
の状態に変化して不用となった信号電荷Ｑが排出される
様子を図４（ｃ）がオフの状態、（ｄ）がオンの状態で
ある。ここで図３（ｃ）で示す領域でのリセット動作は
本発明の第一の実施例の図１（ｃ）で示す領域でのリセ
ット動作と同じである。すなわちリセットドレイン電圧
ＶRDとリセットトランジスタがオンした時の第１ゲート
電極化のチャネル電位ＶH1とフローティングダイオード
の低濃度ｎウェル領域の空乏化電位の関係はＶH1＞ＶRD
＞Ｖeとなるように設定する。また図３（ｂ）で示す領
域ではフローティングダイオードおよびリセットチャネ
ルを完全に空乏化するためにリセットドレイン電圧ＶRD
とリセットトランジスタがオンした時の第２ゲート電極
の下のチャネル電位ＶH2とフローティングダイオードの
空乏化電位の関係はＶRD＞ＶH2＞Ｖe となるように設定
する。以上まとめるとＶH1＞ＶRD＞ＶH2＞Ｖe となる。
本実施例では構造及び製造工程が複雑になるがフローテ
ィングダイオードの低濃度ｎウェル領域だけでなくこの
領域に接続されたリセットトランジスタのリセットチャ
ネルまで完全に空乏化することができるので第一の実施
例に比べてリセット雑音の低減効果が大きい利点があ
る。
【００１６】第３の実施例を図５（ａ），（ｂ）に示
す。図５（ａ）の実施例は金属配線５をポリシリコンで
形成し、この金属配線形成後にボロン注入により、図示
の如く低濃度ｎウェル領域１１を形成した例である。図
５（ｂ）は、図５（ａ）と同様に形成した低濃度ｎウェ
ル領域内に、図示の如く高濃度ボロン注入領域２０，す
なわちｐ型領域２０を形成した例である。
す。図５（ａ）の実施例は金属配線５をポリシリコンで
形成し、この金属配線形成後にボロン注入により、図示
の如く低濃度ｎウェル領域１１を形成した例である。図
５（ｂ）は、図５（ａ）と同様に形成した低濃度ｎウェ
ル領域内に、図示の如く高濃度ボロン注入領域２０，す
なわちｐ型領域２０を形成した例である。
【００１７】この実施例は、金属配線５にポリシリコン
を用いたことで、従来のように金属配線から出力プリア
ンプのポリシリコンゲート電極に接続する必要がなくな
り、フローティングダイオードから直接出力プリアンプ
に接続できるため、配線距離が短くなり電荷検出装置の
静電容量ＣFJが減少する。また図５（ｂ）においては、
さらに、高濃度ボロンを注入することによりできるＰ型
領域２０が、ｎウェル領域の面積を減少させ、ｎウェル
領域とＰウェル間の静電容量低減効果を生じる。
を用いたことで、従来のように金属配線から出力プリア
ンプのポリシリコンゲート電極に接続する必要がなくな
り、フローティングダイオードから直接出力プリアンプ
に接続できるため、配線距離が短くなり電荷検出装置の
静電容量ＣFJが減少する。また図５（ｂ）においては、
さらに、高濃度ボロンを注入することによりできるＰ型
領域２０が、ｎウェル領域の面積を減少させ、ｎウェル
領域とＰウェル間の静電容量低減効果を生じる。
【００１８】
【発明の効果】以上説明したように本発明の電荷検出装
置はフローティングダイオードの約２／３〜４／５の部
分を空乏化させなおかつ高濃度拡散層が形成されるコン
タクト部からリセットトランジスタのゲートの部分まで
の領域を空乏化させないことにより、リセット不良を発
生させないでなおかつリセット雑音の大幅な低減（従来
例の１／３〜１／５に減少）を実現することができるの
で、デバイスのＳ／Ｎ向上においてその効果は大きい。
置はフローティングダイオードの約２／３〜４／５の部
分を空乏化させなおかつ高濃度拡散層が形成されるコン
タクト部からリセットトランジスタのゲートの部分まで
の領域を空乏化させないことにより、リセット不良を発
生させないでなおかつリセット雑音の大幅な低減（従来
例の１／３〜１／５に減少）を実現することができるの
で、デバイスのＳ／Ｎ向上においてその効果は大きい。
【図１】（ａ）は本発明の第一の実施例を示す平面図、
（ｂ），（ｃ）は（ａ）におけるＡ−Ａ′およびＢ−
Ｂ′断面図。
（ｂ），（ｃ）は（ａ）におけるＡ−Ａ′およびＢ−
Ｂ′断面図。
【図２】図１の装置のリセット動作を示す図。
【図３】本発明の第二の実施例を示す図。
【図４】第二の実施例のリセット動作を示す図。
【図５】第三の実施例を示す図。
【図６】（ａ）は従来のフローティングダイオード増幅
器型電荷検出装置を示す平面図、（ｂ），（ｃ）は
（ａ）におけるＡ−Ａ′およびＢ−Ｂ′断面図。
器型電荷検出装置を示す平面図、（ｂ），（ｃ）は
（ａ）におけるＡ−Ａ′およびＢ−Ｂ′断面図。
【図７】（ａ），（ｂ）は図６（ｂ）におけるリセット
動作を示す図。（ｃ），（ｄ）は分配雑音の発生を示す
図。
動作を示す図。（ｃ），（ｄ）は分配雑音の発生を示す
図。
【図８】フローティングダイオードのうちフローティン
グダイオードと金属配線とのコンタクト部以外の領域を
空乏化した場合の従来の電荷検出装置の構成を示す図。
グダイオードと金属配線とのコンタクト部以外の領域を
空乏化した場合の従来の電荷検出装置の構成を示す図。
【図９】図８の装置の動作を示す図。
３ フローティングダイオード ６ コンタクト部 ７ リセットトランジスタのゲート電極 ７−（ａ），（ｂ） リセットトランジスタの第２ゲ
ート電極 ８ リセットトランジスタのドレイン １１ 低濃度ｎウェル領域 １３ リセットトランジスタの第１ゲート電極 １４ 第２の低濃度ｎウェル領域
ート電極 ８ リセットトランジスタのドレイン １１ 低濃度ｎウェル領域 １３ リセットトランジスタの第１ゲート電極 １４ 第２の低濃度ｎウェル領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−180676（ＪＰ，Ａ) 特開 平５−121459（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/339 H01L 27/14 H01L 27/148 H01L 29/762 H04N 5/335
Claims (5)
- 【請求項１】 半導体基板上に形成され、信号電荷入力
装置から入力された信号電荷を蓄積するフローティング
ダイオードと、前記フローティングダイオードに接続さ
れ信号電荷が入力された際の前記フローティングダイオ
ードの表面電位の変化を検出し出力する出力プリアンプ
と、前記検出動作終了後不用となった信号電荷を外部に
排出するリセットトランジスタとを備えたフローティン
グダイオード増幅器型電荷検出装置において、前記フロ
ーティングダイオードのうち、前記フローティングダイ
オードと出力プリアンプのゲート電極とを接続する配線
が接続する、フローティングダイオード上のコンタクト
部から前記リセットトランジスタのゲート電極までの間
の、前記コンタクト部を形成する第１導電型高濃度領域
の少なくとも一部を含み、なおかつ前記リセットトラン
ジスタのゲート電極直下の部分の少なくとも一部と接す
る第１導電型帯状領域の空乏化電位は前記リセットトラ
ンジスタがオンした時のチャネル電位より高く、前記第
１導電型帯状領域の三方を囲む第１導電型領域の空乏化
電位は前記チャネル電位より低くしたことを特徴とする
電荷検出装置。 - 【請求項２】 半導体基板上に形成され、信号電荷入力
装置から入力された信号電荷を蓄積するフローティング
ダイオードと、前記フローティングダイオードに接続さ
れ信号電荷が入力された際の前記フローティングダイオ
ードの表面電位の変化を検出し出力する出力プリアンプ
と、前記検出動作終了後不用となった信号電荷を外部に
排出するリセットトランジスタとを備えたフローティン
グダイオード増幅器型電荷検出装置において、前記フロ
ーティングダイオードのうち、前記フローティングダイ
オードと出力プリアンプのゲート電極とを接続する配線
が接続する、フローティングダイオード上のコンタクト
部から前記リセットトランジスタのゲート電極までの間
の、前記コンタクト部を形成する第１導電型高濃度領域
の少なくとも一部を含み、なおかつ前記リセットトラン
ジスタのゲート電極直下の部分の少なくとも一部と接す
る第１導電型帯状領域の空乏化電位は前記リセットトラ
ンジスタがオンした時の、前記第１導電型帯状領域に接
するリセットトランジスタゲート電極下領域の第１チャ
ネル電位より高く、前記第１導電型帯状領域の三方を囲
む第１導電型領域の空乏化電位は前記第１導電型帯状領
域の三方を囲む第１導電型領域に接したリセットトラン
ジスタゲート電極下領域の第２チャネル電位より低く、
前記第２チャネル電位は前記第１チャネル電位よりも低
くしたことを特徴とする電荷検出装置。 - 【請求項３】 半導体基板上に形成され、信号電荷入力
装置から入力ゲート電極を介して入力された信号電荷を
蓄積するフローティングダイオードと、前記フローティ
ングダイオードに接続され信号電荷が入力された際の前
記フローティングダイオードの表面電位の変化を検出し
出力する出力プリアンプと、前記検出動作終了後不用と
なった信号電荷を外部に排出するリセットトランジスタ
とを備えたフローティングダイオード増幅器型電荷検出
装置において、前記フローティングダイオードのうち、
前記フローティングダイオードと出力プリアンプのゲー
ト電極とを接続する配線が接続する、フローティングダ
イオード上のコンタクト部を形成する第１導電型高濃度
領域の少なくとも一部を含み、なおかつ前記入力ゲート
電極から前記リセットトランジスタのゲート電極まで延
在した第１導電型帯状領域並びに前記配線直下の第１導
電型領域の空乏化電位は前記リセットトランジスタがオ
ンした時のチャネル電位より高く、前記フローティング
ダイオードにおける前記第１導電型帯状領域と前記配線
直下の第１導電型領域とを除く残余の第１導電型領域の
空乏化電位は前記チャネル電位よりも低くしたことを特
徴とする電荷検出装置。 - 【請求項４】 半導体基板上に形成され、信号電荷入力
装置から入力ゲート電極を介して入力された信号電荷を
蓄積するフローティングダイオードと、前記フローティ
ングダイオードに接続され信号電荷が入力された際の前
記フローティングダイオードの表面電位の変化を検出し
出力する出力プリアンプと、前記検出動作終了後不用と
なった信号電荷を外部に排出するリセットトランジスタ
とを備えたフローティングダイオード増幅器型電荷検出
装置において、前記フローティングダイオードのうち、
前記フローティングダイオードと出力プリアンプのゲー
ト電極とを接続する配線が接続する、フローティングダ
イオード上のコンタクト部を形成する第１導電型高濃度
領域の少なくとも一部を含み、なおかつ前記入力ゲート
電極から前記リセットトランジスタのゲート電極まで延
在した第１導電型帯状領域並びに前記配線直下の第１導
電型領域の空乏化電位は前記リセットトランジスタがオ
ンした時のチャネル電位より高く、前記第１導電型帯状
領域並びに前記配線直下の第１導電型領域の両側に隣接
した第２導電型領域の外縁に隣接した、前記第１導電型
帯状領域よりもキャリア濃度の低い第１導電型領域の空
乏化電位は前記チャネル電位よりも低くしたことを特徴
とする電荷検出装置。 - 【請求項５】 請求項３又は４記載の電荷検出装置にお
いて、前記配線を前記出力プリアンプを構成するトラン
ジスタのゲート電極と一体として、ポリシリコンで構成
したことを特徴とする電荷検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16370793A JP3196430B2 (ja) | 1993-07-02 | 1993-07-02 | 電荷検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16370793A JP3196430B2 (ja) | 1993-07-02 | 1993-07-02 | 電荷検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0722612A JPH0722612A (ja) | 1995-01-24 |
| JP3196430B2 true JP3196430B2 (ja) | 2001-08-06 |
Family
ID=15779108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16370793A Expired - Fee Related JP3196430B2 (ja) | 1993-07-02 | 1993-07-02 | 電荷検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3196430B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3578611B2 (ja) | 1997-10-31 | 2004-10-20 | Ｎｅｃエレクトロニクス株式会社 | 固体撮像装置 |
-
1993
- 1993-07-02 JP JP16370793A patent/JP3196430B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722612A (ja) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9257479B2 (en) | Solid state image pickup device and manufacturing method therefor | |
| KR100300782B1 (ko) | 전하전송소자의출력회로및그제조방법 | |
| US5892253A (en) | Active pixel sensor cell with balanced blue response and reduced noise | |
| KR100280014B1 (ko) | 증폭형 광전변환소자 및 그의 제조방법 및 증폭형 고체촬상장치 | |
| JP2832136B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2000012823A (ja) | 固体撮像装置およびその製造方法 | |
| JP3196430B2 (ja) | 電荷検出装置 | |
| JPH07161955A (ja) | 固体撮像装置 | |
| US6111281A (en) | Solid-state image-pickup device and MOS transistor having a reduced incidental capacitance | |
| US4958207A (en) | Floating diode gain compression | |
| JP3370249B2 (ja) | 固体撮像装置とその駆動方法および製造方法 | |
| US4967249A (en) | Gain compression photodetector array | |
| JPS6223156A (ja) | 固体撮像装置およびその製造方法 | |
| JP4779218B2 (ja) | Ｃｍｏｓイメージセンサ | |
| US20230171522A1 (en) | Light detection device and method for driving light sensor | |
| JP3143102B2 (ja) | Ｍｉｓ型トランジスタ | |
| JP2870467B2 (ja) | 電荷結合装置 | |
| JP3121074B2 (ja) | 固体撮像装置及びその製造方法 | |
| EP0037200A1 (en) | Charge coupled device with buried channel stop | |
| JP3302189B2 (ja) | 電荷結合素子 | |
| JP2848478B2 (ja) | Ｍｉｓ型半導体装置 | |
| JP4069475B2 (ja) | 電荷検出装置並びにこれを搭載した電荷転送装置および固体撮像装置 | |
| JPH04369230A (ja) | 電荷結合装置 | |
| JPS61123171A (ja) | 固体撮像装置 | |
| JPH0282573A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010508 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |