JP3196430B2 - 電荷検出装置 - Google Patents
電荷検出装置Info
- Publication number
- JP3196430B2 JP3196430B2 JP16370793A JP16370793A JP3196430B2 JP 3196430 B2 JP3196430 B2 JP 3196430B2 JP 16370793 A JP16370793 A JP 16370793A JP 16370793 A JP16370793 A JP 16370793A JP 3196430 B2 JP3196430 B2 JP 3196430B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- floating diode
- conductivity type
- reset transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 24
- 230000008859 change Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000002184 metal Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000003384 imaging method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Amplifiers (AREA)
Description
にフローティングダイオード増幅器型電荷検出装置のリ
セット雑音低減等特性改善に関する。
用したCCD固体撮像装置に用いられる代表的な電荷検
出装置について図面を参照しながら従来の構成および動
作を説明する。
あるフローディングダイオード増幅器型電荷検出装置の
構成を示す平面図である。図6(b),(c)は図6
(a)のA−A′断面図とB−B′断面図である。な
お、この断面図ではゲート電極1,7の下に存在する絶
縁膜及びnウェル領域2とオーミックコンタクトを形成
している金属配線5は図示省略してある(以下他の図も
同じ)。図6(a),(b),(c)において、1は電
荷検出装置に隣接した固体撮像装置(図示せず)からの
信号電荷をこの電荷検出装置に入力する入力ゲート電
極、2は信号電荷が転送されてくるnウェル領域、3は
信号電荷を蓄積するフローティングダイオード、7,8
は信号電荷の検出動作後不用となった信号電荷を外部に
排出するリセットトランジスタのそれぞれゲート電極お
よびドレイン(リセットドレイン)である。9はpウェ
ル領域、10はn型基板であり、このpウェル領域9と
nウェル領域2のpn接合でフローティングダイオード
3を形成している。
ットトランジスタをオンしてフローティングダイオード
3中の不用な信号電荷をリセットトランジスタのドレイ
ン8に排出してフローティングダイオード3の表面電位
Vを一定のリセット電位に保ち、その後このリセットト
ランジスタをオフする。続いて、固体撮像装置からの信
号電荷Qを入力ゲート電極1下を通してフローティング
ダイオード3の電位井戸に転送・入力する。この動作に
よって生じたフローティングダイオード3の表面電位の
変化が金属配線5を介して出力プリアンプ4(ソースホ
ロワアンプ)から出力される。ここで5は出力プリアン
プ4とフローティングダイオード3を接続する金属配線
であり、コンタクト部6によってオーミックコンタクト
が形成されている。この出力VOUT は出力プリアンプ4
を構成するMOS型トランジスタの伝達コンダクタンス
をgm ,ソース抵抗をRS とすると VOUT =(Q/CFJ)・(gm Rs /(1+gm Rs ))………………(1) と書け、出力電圧VOUT は信号電荷Qに比例し、CFJに
反比例する。ただしCFJはフローディングダイオード3
の全容量であり、フローティングダイオード3を形成す
るpn接合の接合容量、フローティングダイオード3と
入力ゲート電極、リセットトランジスタのゲート電極7
とのカップリング容量、金属配線5の配線容量、出力プ
リアンプ4を構成するMOSトランジスタの入力容量等
からなる。
ような従来の電荷検出装置の場合、リセット動作時にフ
ローティングダイオードに蓄積された信号電荷量に依存
しないランダム雑音(以下リセット雑音という)が発生
し、S/Nの向上をさまたげている。これはCCD固体
撮像装置の集積度が高くなり単位画素寸法が縮小化し、
信号電荷量が減少するにつれ、顕著になる。また、この
リセット雑音は相関二重サンプリング法によって原理的
には除去可能であるが、この方法を用いた場合、クラン
プパルスとサンプルホールドパルスの2つのパルスが必
要であり、固体撮像装置を高速で駆動する場合(数10
MHz)これら2つのパルスの幅は数nsと極めて短か
くなり、特にクランプパルスの印加時間内でフィードス
ルーレベルを完全に一定電位にクランプするためにはク
ランプの時定数を十分小さくする必要がある。その結果
低周波数域でのレスポンスが十分減衰しないため、この
電荷検出装置を構成するMOSトランジスタの出力アン
プ雑音の低域成分を十分抑制できずこの方法は高速駆動
時に限界がある。
雑音自体を減少させることが必要不可欠である。
ンの状態に変化して不用となった信号電荷Qが排出され
る様子を図7(a),(b)に示す。図7(a)はリセ
ットトランジスタがオフ状態、図7(b)はオン状態の
ときの図で、図の上方に描いたゲート電極1,7に対応
したnウェル領域2とドレイン8の電位分布と電荷(電
子)蓄積の様子を示している(以下、他の図においても
同じ)。リセット雑音は2つの成分からなる。第1の成
分は、図7(b)に示すように、リセットトランジスタ
をオンしてフローティングダイオード3の電位をリセッ
トドレイン8と同電位VRDにする際に、リセットチャネ
ル(ゲート電極7下のnウェル領域部分)の熱雑音がフ
ローティングダイオードの電位に重畳されることによ
り、リセット直後にフローティングダイオードに存在す
る電子数が変動する雑音である。この雑音電荷の大きさ
は信号電荷量Qによらず、フローティングダイオードの
容量CFJおよび絶対温度Tにのみ依存することが知られ
ている(例えばJ.E.Carnes and W.
F.Kosonocky “Noise Source
s in Charge Coupled Devic
es”,RCA Review,vol.33,pp3
27−343(1972))。
ように、ゲート電極7の電位制御によりリセットチャネ
ルがオンの状態(図7(c))からオフの状態(図7
(d)に変化する際に、図7(d)に示すように、リセ
ットチャネルに存在していた電子の一部がフローティン
グダイオードに振り分けられることによって生ずる分配
雑音である。この雑音電荷の大きさはリセットチャネル
の容量および絶対温度に比例する(例えばN.Tera
nishi and N.Mutoh,“Partit
ion Noise in CCD Signal D
etection”,IEEE Trans,Elec
tron Devices,ED−33,P.1696
(1986))。
リセット雑音を低減するにはフローティングダイオード
の容量やリセットトランジスタのチャネル容量を減らす
必要があり、またフローティングダイオードの容量を低
減することにより電圧変換率(感度)も向上するためフ
ローティングダイオードやリセットトランジスタの寸法
は製造上可能なかぎり小さく設計している。さらにこの
リセット雑音の2つの成分を完全に除去するためにはリ
セット動作時にフローティングダイオードおよびリセッ
トチャネル内の電子を完全転送させて空乏化し、リセッ
ト雑音の発生源となる電子を完全に除去してしまえばよ
い。しかしながらフローティングダイオードは出力プリ
アンプのゲートと接続するために金属配線とオーミック
コンタクトをとる必要があり、高濃度拡散層(コンタク
ト部6)が形成されているため、通常のリセット電位
(10〜15V)ではフローティングダイオードを完全
に空乏化することができず、リセット雑音を完全には除
去できない。またこのコンタクト部以外を低濃度のnウ
ェル領域として完全空乏化した場合CFJの低減によって
リセットノイズは減少するが、コンタクト部6の高濃度
拡散層に存在する電子は最終的に拡散によってフローテ
ィングダイオードからリセットドレインに転送が行われ
るためリセット動作が不完全になり、リセット不良を引
き起こす。この様子を図8(a)〜(c)、図9(a)
〜(d)で説明する。
の金属配線5とのコンタクト部6以外の部分を完全空乏
化した電荷検出装置の平面図である。ここで言う完全空
乏化とはリセットトランジスタがオンした時のリセット
チャネル電位VH よりフローティングダイオードの空乏
化電位Ve が低い場合である。図8(b),(c)は図
8(a)におけるA−A′断面図およびB−B′断面図
である。フローティングダイオード3のコンタクト部6
を除く領域は低濃度nウェル領域で形成されており、こ
の領域はリセットトランジスタがオンした時に完全に空
乏化する。この他の部分は図6と同じである。11は低
濃度nウェル領域であり、この低濃度nウェル領域とp
ウェル領域9のpn接合にてフローティングダイオード
を形成している。図8(b)に示す領域でリセットトラ
ンジスタがオフの状態からオンの状態に変化して不用と
なった信号電荷Qが排出される様子を図9(a),
(b)に示す。図9(a)はオフ状態、図9(b)はオ
ン状態である。このリセット動作の場合、図9(b)に
示すように、信号電荷Qはフローティングダイオード3
からリセットドレイン8に完全に転送され、フローティ
ングダイオードおよびリセットチャネルには電子は存在
せずこの部分でリセット雑音の発生はない。ところが図
8(c)で示す領域では、図9(c),(d)に示すよ
うに、リセットトランジスタがオフの状態からオンの状
態に変化して不用となった信号電荷Qが排出される際に
コンタクト部6の高濃度n型拡散層は空乏化せず(図9
(d))、フローティングダイオードに電子が存在して
リセット雑音を発生する。さらにこの部分に存在する信
号電荷はそのリセットドレインへの転送が最終的に信号
電荷の拡散によって律速されるため通常のリセット動作
(数MHz〜数10MHz)では完全に排出できず(排
出残り分ΔQ)リセット不良となる。
基板上に形成され、信号電荷入力装置から入力された信
号電荷を蓄積するフローティングダイオードと、前記フ
ローティングダイオードに接続され信号電荷が入力され
た際の前記フローティングダイオードの表面電位の変化
を検出し出力する一段以上のソースホロワアンプと前記
検出動作終了後不用となった信号電荷を外部に排出する
リセットトランジスタからなるフローティングダイオー
ド増幅器型電荷検出装置において、前記フローティング
ダイオードのうち、前記フローティングダイオードと初
段のソースホロワアンプのゲート電極とを接続する金属
配線の前記フローティングダイオード上のコンタクト部
から前記リセットトランジスタのゲート電極までの間
の、前記コンタクト部を形成する高濃度の拡散層の少な
くとも一部を含み、なおかつ前記リセットトランジスタ
のゲート電極直下の部分の少なくとも一部と接する領域
の空乏化電位は前記リセットトランジスタがオンした時
のチャネル電位より高く、前記の領域以外の領域の空乏
化電位は前記チャネル電位より低くしたことにより、通
常のリセット動作においてフローティングダイオードを
部分的に空乏化してリセット雑音を低減するとともに高
濃度拡散層からなるコンタクト部でのリセット不良の発
生を防いでいる。
る。図1(a)は本発明の第一の実施例を示す平面図で
ある。図1(a)において、1〜8は図6(a)に示す
従来の電荷検出装置の1〜8と同じである。11は低濃
度nウェル領域であり、リセットトランジスタがオンし
た時のチャネル電位VH よりその空乏化電位Ve が低く
なるように、金属配線5およびコンタクト部6を形成す
る前にnウェル領域2に対して、コンタクトを形成する
べき部分の一部を含みリセットトランジスタのゲート電
極7までの間の長方形の領域以外の領域(図中点斜線で
示す)に対してボロン等のP型不純物をイオン注入する
ことによって形成する。
におけるA−A′断面とB−B′断面図である。図1
(b),(c)において1,2,6,7,8,9,10
は図6(b),(c)における1,2,6,7,8,
9,10と同じである。11は低濃度nウェル領域であ
りこの低濃度nウェル領域11とpウェル領域9および
nウェル領域2とpウェル領域9のpn接合にてフロー
ティングダイオード3を形成している。図1(b)で示
す領域においてリセットトランジスタがオフの状態から
オンの状態に変化して不用となった信号電荷Qが排出さ
れる様子を図2(a),(b)に示す。図2(a)がオ
フの状態、(b)がオンの状態である。同様に図1
(c)で示す領域においてリセットトランジスタがオフ
の状態からオンの状態に変化して不要となった信号電荷
Qが排出される様子を図2(c),(d)に示す。図2
(c)がオフの状態、(d)がオンの状態である。この
リセット動作においては図1(c)で示す領域において
リセット不良の発生をなくすためにリセットドレイン電
圧VRDはリセットトランジスタがオンした時のチャネル
電位VH より低く設定する。さらに図1(b)で示す領
域では、フローティングダイオードが完全に空乏化する
ように、リセットドレイン電圧VRDはフローティングダ
イオードの空乏化電位Ve より高く設定する。以上まと
めるとVH >VRD>Ve となる。この構造の場合図1
(b)で示す領域では、図2(b)に示すように、フロ
ーティングダイオードは完全空乏化し、リセットチャネ
ルおよびリセットドレインと同電位にならないためリセ
ット雑音の第1成分は除去できる。またリセット雑音の
第2成分である分配雑音についてはVRD>Ve であるた
め、そのほとんどがリセットドレイン側に振り分けられ
ほとんどなくすることができる。したがってリセット雑
音を発生するのは図1(c)で示すような空乏化しない
領域のみとなり、このような領域はフローティングダイ
オード中6(a)の従来例と比べ面積比で約1/3〜1
/5程度に減少しているためリセット雑音も従来例に比
べて約1/3〜1/5程度に抑えることができる。また
図1(c)で示す領域ではコンタクト部からリセットト
ランジスタのゲートまでの間はリセットトランジスタが
オンの状態でも空乏化しないため、リセットドレイン電
圧VRDと同電位となり図8,図9で示した従来例の場合
と異なり、リセット不良は発生しない。
(b)、図4(a)〜(d)に示す。図3(a)はその
平面図である。図3(a)において1〜8および11は
図1(a)の第一の実施例における1〜8および11と
同じである。本実施例ではリセットトランジスタのゲー
ト電極を2種類(リセットトランジスタの第1ゲート電
極1,リセットトランジスタの第2ゲート電極7)とし
てリセットトランジスタの第2ゲート電極の下にボロン
等のP型不純物をイオン注入して、リセットトランジス
タがオンした時のチャネル電位をリセットトランジスタ
の第1ゲート電極化より第2ゲート電極化の方が低くな
るようにしている。すなわちVH1>VH2である。図3
(b),(c)に図3(a)におけるA−A′断面およ
びB−B′断面を示す。図3(b),(c)において
1,2,3,7,8,9,10,11は図1(b),
(c)における1,2,6,7,8,9,10,11と
同じである。14はリセットトランジスタの第2ゲート
電極の下にボロン等をイオン注入して形成した第2の低
濃度nウェル領域である。図3(b)で示す領域におい
てリセットトランジスタがオフの状態からオンの状態に
変化して不用となった信号電荷Qが排出される様子を図
4(a),(b)に示す。図4(a)がオフの状態、
(b)がオンの状態である。同様に図3(c)で示す領
域においてリセットトランジスタがオフの状態からオン
の状態に変化して不用となった信号電荷Qが排出される
様子を図4(c)がオフの状態、(d)がオンの状態で
ある。ここで図3(c)で示す領域でのリセット動作は
本発明の第一の実施例の図1(c)で示す領域でのリセ
ット動作と同じである。すなわちリセットドレイン電圧
VRDとリセットトランジスタがオンした時の第1ゲート
電極化のチャネル電位VH1とフローティングダイオード
の低濃度nウェル領域の空乏化電位の関係はVH1>VRD
>Veとなるように設定する。また図3(b)で示す領
域ではフローティングダイオードおよびリセットチャネ
ルを完全に空乏化するためにリセットドレイン電圧VRD
とリセットトランジスタがオンした時の第2ゲート電極
の下のチャネル電位VH2とフローティングダイオードの
空乏化電位の関係はVRD>VH2>Ve となるように設定
する。以上まとめるとVH1>VRD>VH2>Ve となる。
本実施例では構造及び製造工程が複雑になるがフローテ
ィングダイオードの低濃度nウェル領域だけでなくこの
領域に接続されたリセットトランジスタのリセットチャ
ネルまで完全に空乏化することができるので第一の実施
例に比べてリセット雑音の低減効果が大きい利点があ
る。
す。図5(a)の実施例は金属配線5をポリシリコンで
形成し、この金属配線形成後にボロン注入により、図示
の如く低濃度nウェル領域11を形成した例である。図
5(b)は、図5(a)と同様に形成した低濃度nウェ
ル領域内に、図示の如く高濃度ボロン注入領域20,す
なわちp型領域20を形成した例である。
を用いたことで、従来のように金属配線から出力プリア
ンプのポリシリコンゲート電極に接続する必要がなくな
り、フローティングダイオードから直接出力プリアンプ
に接続できるため、配線距離が短くなり電荷検出装置の
静電容量CFJが減少する。また図5(b)においては、
さらに、高濃度ボロンを注入することによりできるP型
領域20が、nウェル領域の面積を減少させ、nウェル
領域とPウェル間の静電容量低減効果を生じる。
置はフローティングダイオードの約2/3〜4/5の部
分を空乏化させなおかつ高濃度拡散層が形成されるコン
タクト部からリセットトランジスタのゲートの部分まで
の領域を空乏化させないことにより、リセット不良を発
生させないでなおかつリセット雑音の大幅な低減(従来
例の1/3〜1/5に減少)を実現することができるの
で、デバイスのS/N向上においてその効果は大きい。
(b),(c)は(a)におけるA−A′およびB−
B′断面図。
器型電荷検出装置を示す平面図、(b),(c)は
(a)におけるA−A′およびB−B′断面図。
動作を示す図。(c),(d)は分配雑音の発生を示す
図。
グダイオードと金属配線とのコンタクト部以外の領域を
空乏化した場合の従来の電荷検出装置の構成を示す図。
ート電極 8 リセットトランジスタのドレイン 11 低濃度nウェル領域 13 リセットトランジスタの第1ゲート電極 14 第2の低濃度nウェル領域
Claims (5)
- 【請求項1】 半導体基板上に形成され、信号電荷入力
装置から入力された信号電荷を蓄積するフローティング
ダイオードと、前記フローティングダイオードに接続さ
れ信号電荷が入力された際の前記フローティングダイオ
ードの表面電位の変化を検出し出力する出力プリアンプ
と、前記検出動作終了後不用となった信号電荷を外部に
排出するリセットトランジスタとを備えたフローティン
グダイオード増幅器型電荷検出装置において、前記フロ
ーティングダイオードのうち、前記フローティングダイ
オードと出力プリアンプのゲート電極とを接続する配線
が接続する、フローティングダイオード上のコンタクト
部から前記リセットトランジスタのゲート電極までの間
の、前記コンタクト部を形成する第1導電型高濃度領域
の少なくとも一部を含み、なおかつ前記リセットトラン
ジスタのゲート電極直下の部分の少なくとも一部と接す
る第1導電型帯状領域の空乏化電位は前記リセットトラ
ンジスタがオンした時のチャネル電位より高く、前記第
1導電型帯状領域の三方を囲む第1導電型領域の空乏化
電位は前記チャネル電位より低くしたことを特徴とする
電荷検出装置。 - 【請求項2】 半導体基板上に形成され、信号電荷入力
装置から入力された信号電荷を蓄積するフローティング
ダイオードと、前記フローティングダイオードに接続さ
れ信号電荷が入力された際の前記フローティングダイオ
ードの表面電位の変化を検出し出力する出力プリアンプ
と、前記検出動作終了後不用となった信号電荷を外部に
排出するリセットトランジスタとを備えたフローティン
グダイオード増幅器型電荷検出装置において、前記フロ
ーティングダイオードのうち、前記フローティングダイ
オードと出力プリアンプのゲート電極とを接続する配線
が接続する、フローティングダイオード上のコンタクト
部から前記リセットトランジスタのゲート電極までの間
の、前記コンタクト部を形成する第1導電型高濃度領域
の少なくとも一部を含み、なおかつ前記リセットトラン
ジスタのゲート電極直下の部分の少なくとも一部と接す
る第1導電型帯状領域の空乏化電位は前記リセットトラ
ンジスタがオンした時の、前記第1導電型帯状領域に接
するリセットトランジスタゲート電極下領域の第1チャ
ネル電位より高く、前記第1導電型帯状領域の三方を囲
む第1導電型領域の空乏化電位は前記第1導電型帯状領
域の三方を囲む第1導電型領域に接したリセットトラン
ジスタゲート電極下領域の第2チャネル電位より低く、
前記第2チャネル電位は前記第1チャネル電位よりも低
くしたことを特徴とする電荷検出装置。 - 【請求項3】 半導体基板上に形成され、信号電荷入力
装置から入力ゲート電極を介して入力された信号電荷を
蓄積するフローティングダイオードと、前記フローティ
ングダイオードに接続され信号電荷が入力された際の前
記フローティングダイオードの表面電位の変化を検出し
出力する出力プリアンプと、前記検出動作終了後不用と
なった信号電荷を外部に排出するリセットトランジスタ
とを備えたフローティングダイオード増幅器型電荷検出
装置において、前記フローティングダイオードのうち、
前記フローティングダイオードと出力プリアンプのゲー
ト電極とを接続する配線が接続する、フローティングダ
イオード上のコンタクト部を形成する第1導電型高濃度
領域の少なくとも一部を含み、なおかつ前記入力ゲート
電極から前記リセットトランジスタのゲート電極まで延
在した第1導電型帯状領域並びに前記配線直下の第1導
電型領域の空乏化電位は前記リセットトランジスタがオ
ンした時のチャネル電位より高く、前記フローティング
ダイオードにおける前記第1導電型帯状領域と前記配線
直下の第1導電型領域とを除く残余の第1導電型領域の
空乏化電位は前記チャネル電位よりも低くしたことを特
徴とする電荷検出装置。 - 【請求項4】 半導体基板上に形成され、信号電荷入力
装置から入力ゲート電極を介して入力された信号電荷を
蓄積するフローティングダイオードと、前記フローティ
ングダイオードに接続され信号電荷が入力された際の前
記フローティングダイオードの表面電位の変化を検出し
出力する出力プリアンプと、前記検出動作終了後不用と
なった信号電荷を外部に排出するリセットトランジスタ
とを備えたフローティングダイオード増幅器型電荷検出
装置において、前記フローティングダイオードのうち、
前記フローティングダイオードと出力プリアンプのゲー
ト電極とを接続する配線が接続する、フローティングダ
イオード上のコンタクト部を形成する第1導電型高濃度
領域の少なくとも一部を含み、なおかつ前記入力ゲート
電極から前記リセットトランジスタのゲート電極まで延
在した第1導電型帯状領域並びに前記配線直下の第1導
電型領域の空乏化電位は前記リセットトランジスタがオ
ンした時のチャネル電位より高く、前記第1導電型帯状
領域並びに前記配線直下の第1導電型領域の両側に隣接
した第2導電型領域の外縁に隣接した、前記第1導電型
帯状領域よりもキャリア濃度の低い第1導電型領域の空
乏化電位は前記チャネル電位よりも低くしたことを特徴
とする電荷検出装置。 - 【請求項5】 請求項3又は4記載の電荷検出装置にお
いて、前記配線を前記出力プリアンプを構成するトラン
ジスタのゲート電極と一体として、ポリシリコンで構成
したことを特徴とする電荷検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16370793A JP3196430B2 (ja) | 1993-07-02 | 1993-07-02 | 電荷検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16370793A JP3196430B2 (ja) | 1993-07-02 | 1993-07-02 | 電荷検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0722612A JPH0722612A (ja) | 1995-01-24 |
JP3196430B2 true JP3196430B2 (ja) | 2001-08-06 |
Family
ID=15779108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16370793A Expired - Fee Related JP3196430B2 (ja) | 1993-07-02 | 1993-07-02 | 電荷検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3196430B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3578611B2 (ja) | 1997-10-31 | 2004-10-20 | Necエレクトロニクス株式会社 | 固体撮像装置 |
-
1993
- 1993-07-02 JP JP16370793A patent/JP3196430B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0722612A (ja) | 1995-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9257479B2 (en) | Solid state image pickup device and manufacturing method therefor | |
KR100300782B1 (ko) | 전하전송소자의출력회로및그제조방법 | |
US5892253A (en) | Active pixel sensor cell with balanced blue response and reduced noise | |
KR100280014B1 (ko) | 증폭형 광전변환소자 및 그의 제조방법 및 증폭형 고체촬상장치 | |
JP2832136B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2000012823A (ja) | 固体撮像装置およびその製造方法 | |
JP3196430B2 (ja) | 電荷検出装置 | |
JPH07161955A (ja) | 固体撮像装置 | |
US6111281A (en) | Solid-state image-pickup device and MOS transistor having a reduced incidental capacitance | |
US4958207A (en) | Floating diode gain compression | |
JP3370249B2 (ja) | 固体撮像装置とその駆動方法および製造方法 | |
US4967249A (en) | Gain compression photodetector array | |
JPS6223156A (ja) | 固体撮像装置およびその製造方法 | |
JP4779218B2 (ja) | Cmosイメージセンサ | |
US20230171522A1 (en) | Light detection device and method for driving light sensor | |
JP3143102B2 (ja) | Mis型トランジスタ | |
JP2870467B2 (ja) | 電荷結合装置 | |
JP3121074B2 (ja) | 固体撮像装置及びその製造方法 | |
EP0037200A1 (en) | Charge coupled device with buried channel stop | |
JP3302189B2 (ja) | 電荷結合素子 | |
JP2848478B2 (ja) | Mis型半導体装置 | |
JP2000174250A (ja) | 固体撮像素子 | |
JPH04369230A (ja) | 電荷結合装置 | |
JPS61123171A (ja) | 固体撮像装置 | |
JPH0282573A (ja) | 光電変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010508 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |