JP2000174250A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】 【課題】 センサ開口を大きくとることができ、ニー成
分の発生を低減することができると共に、安価に電子シ
ャッタを構成することができる固体撮像素子を提供す
る。 【解決手段】 縦型オーバーフロードレイン構造を有
し、第１導電型半導体基板１１内に形成された第２導電
型のオーバーフローバリア領域１２と、撮像領域３１の
外側に形成された第２導電型ウエル領域３２との間に、
第２導電型不純物導入領域５２が形成されて、２つの領
域１２，３２のコンタクトがされて成る固体撮像素子１
を構成する。また、さらに第２導電型ウエル領域３２よ
り更に外側の平面位置に第１導電型ウエル領域５５が形
成され、この第１導電型ウエル領域５５と第１導電型半
導体基板１１との間に第１導電型不純物導入領域５７が
形成されて、２つの領域５５，１１のコンタクトがとら
れた構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、センサから基板側
に電荷の掃き捨てがなされる縦型オーバーフロードレイ
ン構造を有する固体撮像素子、例えばＨＡＤセンサ構造
を有するＣＣＤ固体撮像素子に係わる。

【０００２】

【従来の技術】固体撮像素子において、動解像度を向上
する目的で、１フィールド期間のある特定の時間に画素
に蓄積された信号電荷を一旦掃き出し、そこから再度そ
のフィールドの終わりまで光電変換した電荷を蓄積し読
み出すいわゆる電子シャッタ動作が行われている。

【０００３】そして、例えばオーバーフローバリアとオ
ーバーフロードレインを設けて、不要な電荷を一旦掃き
出す際に、オーバーフローバリアを除去してオーバーフ
ロードレインに流すことにより電子シャッタ動作を行っ
ている。

【０００４】

【発明が解決しようとする課題】空乏層が２μｍ以上と
なるセンサ構造を有する固体撮像素子において、上述の
電子シャッタ動作を行う方法の１つとして、例えば半導
体基板の表面側に転送レジスタに平行してオーバーフロ
ードレインを配置したいわゆる横型オーバーフロードレ
イン構造を構成する方法がある。

【０００５】ところが、このときユニットセル内に横型
オーバーフロードレインを設けるスペースが必要となる
ために、縦型オーバーフロードレイン構造と比較して、
このスペースの分センサ開口が小さくなる欠点がある。

【０００６】また、半導体基板側に基板面に略平行に形
成されたオーバーフロードレインを設けた縦型オーバー
フロードレイン構造を構成することにより、上述の電子
シャッタ動作を行う方法がある。

【０００７】このとき、一般に半導体基板の裏面に金を
蒸着させて基板とコンタクトをとり、この金を通じて基
板裏面から電子シャッタパルスを入力するように構成さ
れる。この方法では、金を蒸着させる必要があることか
ら材料費が高くなる欠点がある。

【０００８】また、上述の縦型オーバーフロードレイン
構造のセンサにおける深さ方向のポテンシャル図を図９
に示す。図９Ａは入射光量が少ない状態、図９Ｂは入射
光量が多い状態をそれぞれ示す。

【０００９】光電変換で発生した信号電荷（即ち電子）
のうち、センサ毎の規定量以上即ち信号電荷の最大蓄積
量以上の信号電荷（電子）は、オーバーフローバリアＯ
ＦＢを超えて基板電圧Ｖ_SUB が印加された基板に掃き捨
てられる。

【００１０】ところが、入射光量が多くなると、図９Ｂ
に示すように、掃き捨て電荷量の増加に伴いオーバーフ
ローバリアＯＦＢのポテンシャルが浅くなり、その結果
上述の規定量が増えてしまい、信号電荷が最大蓄積量を
超えて蓄積されるようになる。この規定量の増加がいわ
ゆるニー（ＫＮＥＥ）成分となる。

【００１１】センサに入射される光量と、規定の信号量
の増加分即ちニー成分との関係を図１０に示す。入射光
量の増加によりニー成分が増加することが分かる。

【００１２】上述のニー成分の増加により、ダイナミッ
クレンジやリニアリティを阻害し、またブルーミングを
発生させる等の不都合を生じる。

【００１３】上述した問題の解決のために、本発明にお
いては、センサ開口を大きくとることができ、ニー成分
の発生を低減することができると共に、安価に電子シャ
ッタを構成することができる固体撮像素子を提供するも
のである。

【００１４】

【課題を解決するための手段】本発明の固体撮像素子
は、縦型オーバーフロードレイン構造を有し、第１導電
型半導体基板内に形成された第２導電型のオーバーフロ
ーバリア領域と、撮像領域の外側に形成された第２導電
型ウエル領域との間に、第２導電型不純物導入領域が形
成されて、２つの領域のコンタクトがされて成るもので
ある。

【００１５】上述の本発明の構成によれば、第２導電型
不純物導入領域によりオーバーフローバリア領域とウエ
ル領域とのコンタクトがされて成ることにより、ウエル
領域に接続された電極に所定の電位、例えばグランド電
位を印加すれば、オーバーフローバリア領域をグランド
電位とすることができる。これによりオーバーフローバ
リア領域のポテンシャルの変化を抑制することができ
る。

【００１６】

【発明の実施の形態】本発明は、センサから基板側に電
荷の掃き捨てがなされる縦型オーバーフロードレイン構
造を有する固体撮像素子であって、第１導電型半導体基
板内に形成された第２導電型のオーバーフローバリア領
域と、撮像領域の周辺に形成された第２導電型ウエル領
域との間に、第２導電型不純物導入領域が形成されて、
２つの領域のコンタクトがされて成る固体撮像素子であ
る。

【００１７】また本発明は、上記固体撮像素子におい
て、第２導電型ウエル領域より更に外側の平面位置に第
１導電型ウエル領域が形成され、該第１導電型ウエル領
域と上記第１導電型半導体基板との間に第１導電型不純
物導入領域が形成されて、上記２つの領域のコンタクト
がされて成る構成とする。

【００１８】また本発明は、上記固体撮像素子におい
て、センサにおける空乏層の厚さが２μｍ以上である構
成とする。

【００１９】図１は本発明の一実施の形態として固体撮
像素子の要部（受光部付近）の概略断面図を示す。この
固体撮像素子１は、撮像領域３１（図５の平面図参照）
内に、図示しないが画素となる複数の受光素子がマトリ
クス状に配列され、各受光素子の一側にＣＣＤ構造の垂
直転送レジスタが設けられ、各垂直転送レジスタの終端
に接続されてＣＣＤ構造の水平転送レジスタが設けられ
て構成されたＣＣＤ固体撮像素子に本発明を適用した場
合である。

【００２０】図１に示すように、ｎ型の半導体基板１１
に第１のｐ型半導体ウエル領域１２が形成され、この第
１のｐ型半導体ウエル領域１２内に受光素子の構成要素
となるｎ型不純物拡散領域１３と垂直転送レジスタ３を
構成するｎ型転送チャネル領域１４並びにｐ型のチャネ
ルストップ領域１５が形成され、ｎ型不純物拡散領域１
３上にｐ型の正電荷蓄積領域１６が、ｎ型の転送チャネ
ル領域１４の直下に第２のｐ型半導体ウエル領域１７が
夫々形成されている。ｐ型の正電荷蓄積領域１６は、ｐ
型のチャネルストップ領域１５に電気的に接して形成さ
れる。

【００２１】ここで、第１のｐ型半導体ウエル領域１２
と、ｎ型不純物拡散領域１３と、ｐ型の正電荷蓄積領域
１６とによってＨＡＤ（ホール・アキュミュレイテッド
・ダイオード）センサと呼ばれる受光素子２が構成され
る。

【００２２】垂直転送レジスタ３を構成する転送チャネ
ル領域１４、チャネルストップ領域１５及び読み出しゲ
ート部４上にゲート絶縁膜１８を介して第１層及び第２
層の多結晶シリコンからなる転送電極１９が形成され、
転送チャネル領域１４、ゲート絶縁膜１８及び転送電極
１９により、垂直転送レジスタ３が構成される。さら
に、層間絶縁膜２０を介して受光素子（以下センサとす
る）２を除く垂直転送レジスタ３等の他部に例えばＡｌ
膜による遮光膜２１が被着形成される。

【００２３】この固体撮像素子１では、受光素子（セン
サ）２で発生した信号電荷が読み出しゲート部４を通し
て垂直転送レジスタ３に読み出された後、垂直転送レジ
スタ３内を垂直方向に転送される。更にその信号電荷が
水平転送レジスタに転送され、水平転送レジスタ内を水
平方向に転送されて、出力回路を通して出力されるよう
になされる。

【００２４】そして、ｎ型半導体基板１１内に形成され
た第１のｐ型半導体ウエル領域１２により、後述するよ
うにオーバーフロードレインが形成されて、縦型オーバ
ーフロードレイン構造が形成されている。

【００２５】次に、図１に示した固体撮像素子１の製造
工程の一形態を図２を用いて説明する。この製造工程は
特に空乏層が２μｍ以上のセンサ構造を有する場合に好
適な製造工程である。

【００２６】まず、図２Ａに断面図を示すように、例え
ばｎ型のシリコンから成る半導体基板１１のイメージ領
域（撮像領域）３１となる領域全体に、Ｂ（ボロン）を
１ＭｅＶ以上の高い加速エネルギーでイオン注入する。

【００２７】その後、９００℃以上の温度で半導体基板
１１をアニールさせることにより、図２Ｂに示すように
Ｂを拡散させて、表面から例えば２μｍ以上の深さに第
１のｐ型半導体ウエル領域１２即ちオーバーフローバリ
ア領域を形成する。

【００２８】図２Ｃ以降はセンサ２となる領域周辺の断
面図を示す。次に、同様な方法で、図２Ｃに示すように
各センサ２となる領域に、Ｐ（リン）を１ＭｅＶ以上の
高い加速エネルギーでイオン注入する。さらに、その後
９００℃以上の温度で基板１１をアニールさせることに
より、図２Ｄに示すようにＰを拡散させてセンサ２の蓄
積領域となるｎ型の不純物拡散領域１３を形成する。

【００２９】次に、図２Ｅに示すように、各センサ２と
なる領域に高濃度のＢ（ボロン）を低い加速エネルギー
でイオン注入することにより、ｐ⁺ 領域即ち正電荷蓄積
領域１６を形成し、いわゆるＨＡＤセンサを構成する。

【００３０】このようにして、図３にセンサ２の深さ方
向のポテンシャル図を示すようなｐｎｐｎ構造のＨＡＤ
センサを形成することができる。第１のｐ型半導体ウエ
ル領域１２によりオーバーフローバリアＯＦＢが形成さ
れて縦型オーバーフローバリア構造が構成されている。

【００３１】このようなポテンシャルを有するＨＡＤセ
ンサにおいて、図４に示すように、基板電圧Ｖ_SUB をΔ
Ｖ_SUB 増加させることにより、オーバーフローバリアＯ
ＦＢをつぶして不要な電荷（電子）の排出を行うことが
でき、電子シャッタ動作を行うことができる。

【００３２】さらに、本実施の形態の固体撮像素子１に
おいては、特にこの電荷の排出を行う過程以外の過程に
おけるオーバーフローバリアＯＦＢのポテンシャルを安
定化させるための構成を有する。

【００３３】図５に本実施の形態の固体撮像素子１の概
略平面図を示す。撮像領域３１下に図中鎖線で示すオー
バーフローバリア領域即ち第１のｐ型半導体ウエル領域
１２が形成されている。そして、この第１のｐ型半導体
ウエル領域１２上、撮像領域３１の外側の図中実線で囲
まれた額縁状の部分に第３のｐ型半導体ウエル領域３２
が形成されている。３３は、第３のｐ型半導体ウエル領
域３２に配線を接続するためのコンタクト部を示す。こ
のコンタクト部３３は配線を通じてパッド３５に接続さ
れる。

【００３４】さらに、第３のｐ型半導体ウエル領域３２
が形成された部分より半導体基板の外縁側に後述するｎ
型半導体ウエル領域と接続されたコンタクト部３４が設
けられ、このコンタクト部３４は配線を通じてパッド３
６に接続される。

【００３５】図５のＩ−Ｉ′線における断面図を図６
に、II−II′線における断面図を図７にそれぞれ示す。
本実施の形態の固体撮像素子１においては、特に第３の
ｐ型半導体ウエル領域３２とオーバーフローバリア領域
即ち第１のｐ型半導体ウエル領域１２との間に、図６に
示すように、ｐ型不純物導入領域５２を形成する。この
ｐ型不純物導入領域５２を形成することにより、第３の
ｐ型半導体ウエル領域３２と第１のｐ型半導体ウエル領
域１２とのコンタクトがなされる。

【００３６】第３のｐ型半導体ウエル領域３２のコンタ
クト部３３は、半導体表面を覆う絶縁膜（例えば酸化シ
リコン膜）４１に形成されたコンタクトホールにより構
成され、このコンタクト部３３において第３のｐ型半導
体ウエル領域３２とＡｌ等の配線４２とのコンタクトが
なされている。尚、第３のｐ型半導体ウエル領域３２内
にはｐ⁺ 領域５１が形成されて、このコンタクト部３３
におけるコンタクト抵抗を低減している。

【００３７】そして、配線４２に所定の電位、この場合
はグランド電位ＧＮＤを与えることにより、第３のｐ型
半導体ウエル領域３２、並びにｐ型不純物導入領域５２
を通じてコンタクトされたオーバーフローバリア領域１
２の電位をグランド電位に抑えることができる。

【００３８】ｐ型不純物導入領域５２は、１ＭｅＶ以上
の高い加速エネルギーでＢ（ボロン）をイオン注入する
ことにより形成することができる。

【００３９】上述のようにオーバーフローバリア領域１
２をグランド電位ＧＮＤに抑えることができるため、光
量が大きい時に、図８Ｂに示したように掃き捨て電荷に
よってオーバーフローバリアＯＦＢが浅くなる現象を抑
制することができ、いわゆるＫＮＥＥ成分を小さくする
ことができる効果を有する。

【００４０】また、本実施の形態においては、さらに、
図７に示すように、半導体基板１１の外縁側の表面にｎ
型半導体ウエル領域５５を形成し、このｎ型半導体ウエ
ル領域５５下にｎ型不純物導入領域５７を形成する。こ
のｎ型不純物導入領域５７を形成することにより、ｎ型
半導体ウエル領域５５と基板１１とのコンタクトがなさ
れる。

【００４１】ｎ型半導体ウエル領域５５のコンタクト部
３４は、半導体表面を覆う絶縁膜（例えば酸化シリコン
膜）４１に形成されたコンタクトホールにより構成さ
れ、このコンタクト部３４においてｎ型半導体ウエル領
域５５とＡｌ等の配線４３とのコンタクトがなされてい
る。尚、ｎ型半導体ウエル領域５５内にはｎ⁺ 領域５６
が形成されて、このコンタクト部３４におけるコンタク
ト抵抗を低減している。

【００４２】そして、配線４３に基板電位Ｖ_SUB を与え
ることにより、ｎ型半導体ウエル領域５５、並びにｎ型
不純物導入領域５７を通じてコンタクトされた基板１１
に基板電位Ｖ_SUB を印加することができる。

【００４３】これにより、配線層から基板電位Ｖ_SUB を
入力することができ、基板１１の裏面に金を蒸着して基
板電位Ｖ_SUB を入力する必要がなくなるので、材料費が
低減される。

【００４４】ｎ型不純物導入領域５７は、１ＭｅＶ以上
の高い加速エネルギーでＰ（リン）又はＡｓ（砒素）を
イオン注入することにより形成することができる。

【００４５】上述の本発明の実施の形態の固体撮像素子
１によれば、オーバーフローバリア領域１２を例えばグ
ランド電位ＧＮＤに抑えることができるため、信号のＫ
ＮＥＥ成分を抑制することができる。従って、ダイナミ
ックレンジや良好なリニアリティを得ることができ、ブ
ルーミングの発生を低減することができる。

【００４６】さらに、基板電位Ｖ_SUB を入力するため
に、基板１１の裏面に金を蒸着する必要がなく、縦型オ
ーバーフロードレイン構造を安価に構成することができ
る。

【００４７】また、横型オーバーフロードレイン構造を
用いず縦型オーバーフロードレイン構造を用いることが
できるので、センサ開口を大きくとることができる。

【００４８】次に、本発明の他の実施の形態を説明す
る。図８は、本発明の他の実施の形態の固体撮像素子の
一製造工程の断面図を示す。

【００４９】ｎ型の導体基板１１の比較的浅い位置にＢ
（ボロン）のイオン注入を行って第１のｐ型半導体ウエ
ル領域１２を形成した後、ｎ型もしくはｎ^- のエピタキ
シャル層６１を結晶成長させる。そして、このエピタキ
シャル層６１に、図８に示すようにｎ型不純物拡散領域
１３、ｐ⁺ の正電荷蓄積領域１６を順次形成してＨＡＤ
センサを形成することができる。

【００５０】本実施の形態によれば、第１のｐ型半導体
ウエル領域１２を形成するためのＢ（ボロン）のイオン
注入において、加速エネルギーを高くしなくても、エピ
タキシャル層６１の分だけ深い位置に第１のｐ型半導体
ウエル領域１２を形成することができる。即ち空乏層が
２μｍ以上と深いセンサ構造を比較的容易に形成するこ
とができる。

【００５１】上述の本発明の固体撮像素子は、特に２μ
ｍ以上の空乏層を有する固体撮像素子に適用して好適で
ある。空乏層が２μｍ以上であると、２μｍ以上の深さ
に形成されたオーバーフローバリア領域と、配線が接続
される基板表面側とのコンタクトを通常の構成ではコン
タクトすることができない。

【００５２】これに対して本発明を適用して、第２導電
型の不純物導入領域を形成することにより、コンタクト
されるように構成してオーバーフローバリア領域に所定
の電位例えばグランド電位ＧＮＤを印加して、オーバー
フローバリア領域のポテンシャルの変動を抑制すること
ができる。

【００５３】また、オーバーフローバリア領域に印加さ
れる所定の電位は、グランド電位ＧＮＤ以外でもよい。
グランド電位ＧＮＤを印加する構成とすると、単純な構
成でオーバーフローバリア領域に電位を印加することが
できるという利点を有する。

【００５４】本発明の固体撮像素子は、上述の実施の形
態に限定されるものではなく、本発明の要旨を逸脱しな
い範囲でその他様々な構成が取り得る。

【００５５】

【発明の効果】上述の本発明による固体撮像素子によれ
ば、ウエル領域に接続された電極に所定の電位、例えば
グランド電位を印加すれば、第２導電型不純物導入領域
を通じてコンタクトされたオーバーフローバリア領域を
グランド電位とすることができる。これによりオーバー
フローバリア領域のポテンシャルの変化を抑制すること
ができるので、信号のＫＮＥＥ成分を抑制することがで
きる。

【００５６】従って、ダイナミックレンジや良好なリニ
アリティを確保することができ、ブルーミングの発生を
低減することができる。

【００５７】また、第２導電型ウエル領域より更に外側
の平面位置に形成された第１導電型ウエル領域と、第１
導電型半導体基板との間に第１導電型不純物導入領域が
形成されて、２つの領域のコンタクトがされた構成とし
たときには、第１導電型ウエル領域から即ち基板表面側
から基板電位を入力することができ、基板電位を入力す
るために基板裏面に金を蒸着する必要がなく、縦型オー
バーフロードレイン構造を安価に構成することができ
る。

【００５８】また、横型オーバーフロードレインを用い
ず縦型オーバーフロードレインを用いるため、センサ開
口を大きくとることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態の固体撮像素子の要部の
概略断面図である。

【図２】Ａ〜Ｅ 図１の固体撮像素子の製造工程を示す
断面図である。

【図３】図１の固体撮像素子のセンサにおける深さ方向
のポテンシャル図である。

【図４】図１の固体撮像素子における電子シャッタ動作
を説明する図である。

【図５】図１の固体撮像素子の概略平面図である。

【図６】図５のＩ−Ｉ′における断面図である。

【図７】図５のII−II′における断面図である。

【図８】本発明の他の実施の形態の固体撮像素子の一製
造工程を示す断面図である。

【図９】縦型オーバーフロードレイン構造のセンサにお
ける深さ方向のポテンシャル図である。Ａ 入射光量が
少ない状態のポテンシャル図である。Ｂ 入射光量が多
い状態のポテンシャル図である。

【図１０】ニー（ＫＮＥＥ）成分を説明する図である。

【符号の説明】

１ 固体撮像素子、２ 受光素子（センサ）、３ 垂直
転送レジスタ、４ 読み出しゲート部、１１ 半導体基
板、１２ 第１のｐ型半導体ウエル領域、１３ｎ型不純
物拡散領域、１４ ｎ型転送チャネル領域、１５ チャ
ネルストップ領域、１６ 正電荷蓄積領域、１７ 第２
のｐ型半導体ウエル領域、１８ ゲート絶縁膜、１９
転送電極、２０ 層間絶縁膜、２１ 遮光膜、３１ 撮
像領域（イメージ領域）、３２ 第３のｐ型半導体ウエ
ル領域、３３，３４ コンタクト部、３５，３６ パッ
ド、４１ 絶縁膜、４２，４３ 配線、５１ ｐ⁺ 領
域、５２ ｐ型不純物導入領域、５５ ｎ型半導体ウエ
ル領域、５６ ｎ⁺ 領域、５７ ｎ型不純物導入領域、
６１ エピタキシャル層、ＯＦＢ オーバーフローバリ
ア、ＧＮＤ グランド電位、Ｖ_SUB 基板電位

Claims (3)

【特許請求の範囲】
1. 【請求項１】 センサから基板側に電荷の掃き捨てがな
   される縦型オーバーフロードレイン構造を有する固体撮
   像素子であって、 第１導電型半導体基板内に形成された第２導電型のオー
   バーフローバリア領域と、撮像領域の外側に形成された
   第２導電型ウエル領域との間に、第２導電型不純物導入
   領域が形成されて、上記２つの領域のコンタクトがされ
   て成ることを特徴とする固体撮像素子。
2. 【請求項２】 上記第２導電型ウエル領域より更に外側
   の平面位置に第１導電型ウエル領域が形成され、該第１
   導電型ウエル領域と上記第１導電型半導体基板との間に
   第１導電型不純物導入領域が形成されて、上記２つの領
   域のコンタクトがされて成ることを特徴とする請求項１
   に記載の固体撮像素子。
3. 【請求項３】 上記センサにおける空乏層の厚さが２μ
   ｍ以上であることを特徴とする請求項１に記載の固体撮
   像素子。