JP4332917B2 - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP4332917B2 JP4332917B2 JP34321998A JP34321998A JP4332917B2 JP 4332917 B2 JP4332917 B2 JP 4332917B2 JP 34321998 A JP34321998 A JP 34321998A JP 34321998 A JP34321998 A JP 34321998A JP 4332917 B2 JP4332917 B2 JP 4332917B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- well region
- type semiconductor
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、センサから基板側に電荷の掃き捨てがなされる縦型オーバーフロードレイン構造を有する固体撮像素子、例えばＨＡＤセンサ構造を有するＣＣＤ固体撮像素子に係わる。
【０００２】
【従来の技術】
固体撮像素子において、動解像度を向上する目的で、１フィールド期間のある特定の時間に画素に蓄積された信号電荷を一旦掃き出し、そこから再度そのフィールドの終わりまで光電変換した電荷を蓄積し読み出すいわゆる電子シャッタ動作が行われている。
【０００３】
そして、例えばオーバーフローバリアとオーバーフロードレインを設けて、不要な電荷を一旦掃き出す際に、オーバーフローバリアを除去してオーバーフロードレインに流すことにより電子シャッタ動作を行っている。
【０００４】
【発明が解決しようとする課題】
空乏層が２μｍ以上となるセンサ構造を有する固体撮像素子において、上述の電子シャッタ動作を行う方法の１つとして、例えば半導体基板の表面側に転送レジスタに平行してオーバーフロードレインを配置したいわゆる横型オーバーフロードレイン構造を構成する方法がある。
【０００５】
ところが、このときユニットセル内に横型オーバーフロードレインを設けるスペースが必要となるために、縦型オーバーフロードレイン構造と比較して、このスペースの分センサ開口が小さくなる欠点がある。
【０００６】
また、半導体基板側に基板面に略平行に形成されたオーバーフロードレインを設けた縦型オーバーフロードレイン構造を構成することにより、上述の電子シャッタ動作を行う方法がある。
【０００７】
このとき、一般に半導体基板の裏面に金を蒸着させて基板とコンタクトをとり、この金を通じて基板裏面から電子シャッタパルスを入力するように構成される。
この方法では、金を蒸着させる必要があることから材料費が高くなる欠点がある。
【０００８】
また、上述の縦型オーバーフロードレイン構造のセンサにおける深さ方向のポテンシャル図を図９に示す。図９Ａは入射光量が少ない状態、図９Ｂは入射光量が多い状態をそれぞれ示す。
【０００９】
光電変換で発生した信号電荷（即ち電子）のうち、センサ毎の規定量以上即ち信号電荷の最大蓄積量以上の信号電荷（電子）は、オーバーフローバリアＯＦＢを超えて基板電圧ＶSUB が印加された基板に掃き捨てられる。
【００１０】
ところが、入射光量が多くなると、図９Ｂに示すように、掃き捨て電荷量の増加に伴いオーバーフローバリアＯＦＢのポテンシャルが浅くなり、その結果上述の規定量が増えてしまい、信号電荷が最大蓄積量を超えて蓄積されるようになる。
この規定量の増加がいわゆるニー（ＫＮＥＥ）成分となる。
【００１１】
センサに入射される光量と、規定の信号量の増加分即ちニー成分との関係を図１０に示す。入射光量の増加によりニー成分が増加することが分かる。
【００１２】
上述のニー成分の増加により、ダイナミックレンジやリニアリティを阻害し、またブルーミングを発生させる等の不都合を生じる。
【００１３】
上述した問題の解決のために、本発明においては、センサ開口を大きくとることができ、ニー成分の発生を低減することができると共に、安価に電子シャッタを構成することができる固体撮像素子を提供するものである。
【００１４】
【課題を解決するための手段】
本発明の固体撮像素子は、縦型オーバーフロードレイン構造を有し、第１導電型半導体基板と、撮像領域の下の第１導電型半導体基板内に形成された第２導電型のオーバーフローバリア領域と、第２導電型のオーバーフローバリア領域上を含む撮像領域の外側の第１導電型半導体基板の表面の額縁状の部分に形成された第２導電型ウエル領域と、額縁状の部分に形成された第２導電型ウエル領域の上に延在するように形成され、かつ、第１導電型半導体基板の表面を覆う絶縁膜に形成されたコンタクトホール内で、第２導電型ウエル領域とコンタクトするように形成された、配線と、オーバーフローバリア領域と第２導電型ウエル領域との間に形成され、オーバーフローバリア領域と第２導電型ウエル領域とをコンタクトする第２導電型不純物導入領域とを有し、この第２導電型不純物導入領域が、配線と第２導電型ウエル領域とのコンタクト部分の直下に形成されているものである。
【００１５】
上述の本発明の構成によれば、オーバーフローバリア領域とウエル領域とをコンタクトする第２導電型不純物導入領域を有することにより、ウエル領域に接続された配線に所定の電位、例えばグランド電位を印加すれば、オーバーフローバリア領域をグランド電位とすることができる。これによりオーバーフローバリア領域のポテンシャルの変化を抑制することができる。
【００１６】
【発明の実施の形態】
本発明は、センサから基板側に電荷の掃き捨てがなされる縦型オーバーフロードレイン構造を有する固体撮像素子であって、第１導電型半導体基板と、撮像領域の下の第１導電型半導体基板内に形成された第２導電型のオーバーフローバリア領域と、第２導電型のオーバーフローバリア領域上を含む撮像領域の外側の第１導電型半導体基板の表面の額縁状の部分に形成された第２導電型ウエル領域と、額縁状の部分に形成された第２導電型ウエル領域の上に延在するように形成され、かつ、第１導電型半導体基板の表面を覆う絶縁膜に形成されたコンタクトホール内で、第２導電型ウエル領域とコンタクトするように形成された、配線と、オーバーフローバリア領域と第２導電型ウエル領域との間に形成され、オーバーフローバリア領域と第２導電型ウエル領域とをコンタクトする第２導電型不純物導入領域とを有し、この第２導電型不純物導入領域が、配線と第２導電型ウエル領域とのコンタクト部分の直下に形成されている固体撮像素子である。
【００１７】
また本発明は、上記固体撮像素子において、第２導電型ウエル領域より更に外側の平面位置の第１導電型半導体基板の表面に形成された第１導電型ウエル領域と、絶縁膜に形成されたコンタクトホール内で、第１導電型ウエル領域とコンタクトするように形成された、第２の配線と、第１導電型ウエル領域と第１導電型半導体基板との間に形成され、第１導電型ウエル領域と第１導電型半導体基板とをコンタクトする第１導電型不純物導入領域とをさらに有する構成とする。
【００１９】
図１は本発明の一実施の形態として固体撮像素子の要部（受光部付近）の概略断面図を示す。
この固体撮像素子１は、撮像領域３１（図５の平面図参照）内に、図示しないが画素となる複数の受光素子がマトリクス状に配列され、各受光素子の一側にＣＣＤ構造の垂直転送レジスタが設けられ、各垂直転送レジスタの終端に接続されてＣＣＤ構造の水平転送レジスタが設けられて構成されたＣＣＤ固体撮像素子に本発明を適用した場合である。
【００２０】
図１に示すように、ｎ型の半導体基板１１に第１のｐ型半導体ウエル領域１２が形成され、この第１のｐ型半導体ウエル領域１２内に受光素子の構成要素となるｎ型不純物拡散領域１３と垂直転送レジスタ３を構成するｎ型転送チャネル領域１４並びにｐ型のチャネルストップ領域１５が形成され、ｎ型不純物拡散領域１３上にｐ型の正電荷蓄積領域１６が、ｎ型の転送チャネル領域１４の直下に第２のｐ型半導体ウエル領域１７が夫々形成されている。
ｐ型の正電荷蓄積領域１６は、ｐ型のチャネルストップ領域１５に電気的に接して形成される。
【００２１】
ここで、第１のｐ型半導体ウエル領域１２と、ｎ型不純物拡散領域１３と、ｐ型の正電荷蓄積領域１６とによってＨＡＤ（ホール・アキュミュレイテッド・ダイオード）センサと呼ばれる受光素子２が構成される。
【００２２】
垂直転送レジスタ３を構成する転送チャネル領域１４、チャネルストップ領域１５及び読み出しゲート部４上にゲート絶縁膜１８を介して第１層及び第２層の多結晶シリコンからなる転送電極１９が形成され、転送チャネル領域１４、ゲート絶縁膜１８及び転送電極１９により、垂直転送レジスタ３が構成される。
さらに、層間絶縁膜２０を介して受光素子（以下センサとする）２を除く垂直転送レジスタ３等の他部に例えばＡｌ膜による遮光膜２１が被着形成される。
【００２３】
この固体撮像素子１では、受光素子（センサ）２で発生した信号電荷が読み出しゲート部４を通して垂直転送レジスタ３に読み出された後、垂直転送レジスタ３内を垂直方向に転送される。
更にその信号電荷が水平転送レジスタに転送され、水平転送レジスタ内を水平方向に転送されて、出力回路を通して出力されるようになされる。
【００２４】
そして、ｎ型半導体基板１１内に形成された第１のｐ型半導体ウエル領域１２により、後述するようにオーバーフロードレインが形成されて、縦型オーバーフロードレイン構造が形成されている。
【００２５】
次に、図１に示した固体撮像素子１の製造工程の一形態を図２を用いて説明する。
この製造工程は特に空乏層が２μｍ以上のセンサ構造を有する場合に好適な製造工程である。
【００２６】
まず、図２Ａに断面図を示すように、例えばｎ型のシリコンから成る半導体基板１１のイメージ領域（撮像領域）３１となる領域全体に、Ｂ（ボロン）を１ＭｅＶ以上の高い加速エネルギーでイオン注入する。
【００２７】
その後、９００℃以上の温度で半導体基板１１をアニールさせることにより、図２Ｂに示すようにＢを拡散させて、表面から例えば２μｍ以上の深さに第１のｐ型半導体ウエル領域１２即ちオーバーフローバリア領域を形成する。
【００２８】
図２Ｃ以降はセンサ２となる領域周辺の断面図を示す。
次に、同様な方法で、図２Ｃに示すように各センサ２となる領域に、Ｐ（リン）を１ＭｅＶ以上の高い加速エネルギーでイオン注入する。
さらに、その後９００℃以上の温度で基板１１をアニールさせることにより、図２Ｄに示すようにＰを拡散させてセンサ２の蓄積領域となるｎ型の不純物拡散領域１３を形成する。
【００２９】
次に、図２Ｅに示すように、各センサ２となる領域に高濃度のＢ（ボロン）を低い加速エネルギーでイオン注入することにより、ｐ+ 領域即ち正電荷蓄積領域１６を形成し、いわゆるＨＡＤセンサを構成する。
【００３０】
このようにして、図３にセンサ２の深さ方向のポテンシャル図を示すようなｐｎｐｎ構造のＨＡＤセンサを形成することができる。第１のｐ型半導体ウエル領域１２によりオーバーフローバリアＯＦＢが形成されて縦型オーバーフローバリア構造が構成されている。
【００３１】
このようなポテンシャルを有するＨＡＤセンサにおいて、図４に示すように、基板電圧ＶSUB をΔＶSUB 増加させることにより、オーバーフローバリアＯＦＢをつぶして不要な電荷（電子）の排出を行うことができ、電子シャッタ動作を行うことができる。
【００３２】
さらに、本実施の形態の固体撮像素子１においては、特にこの電荷の排出を行う過程以外の過程におけるオーバーフローバリアＯＦＢのポテンシャルを安定化させるための構成を有する。
【００３３】
図５に本実施の形態の固体撮像素子１の概略平面図を示す。
撮像領域３１下に図中鎖線で示すオーバーフローバリア領域即ち第１のｐ型半導体ウエル領域１２が形成されている。
そして、この第１のｐ型半導体ウエル領域１２上、撮像領域３１の外側の図中実線で囲まれた額縁状の部分に第３のｐ型半導体ウエル領域３２が形成されている。
３３は、第３のｐ型半導体ウエル領域３２に配線を接続するためのコンタクト部を示す。このコンタクト部３３は配線を通じてパッド３５に接続される。
【００３４】
さらに、第３のｐ型半導体ウエル領域３２が形成された部分より半導体基板の外縁側に後述するｎ型半導体ウエル領域と接続されたコンタクト部３４が設けられ、このコンタクト部３４は配線を通じてパッド３６に接続される。
【００３５】
図５のＩ−Ｉ′線における断面図を図６に、II−II′線における断面図を図７にそれぞれ示す。
本実施の形態の固体撮像素子１においては、特に第３のｐ型半導体ウエル領域３２とオーバーフローバリア領域即ち第１のｐ型半導体ウエル領域１２との間に、図６に示すように、ｐ型不純物導入領域５２を形成する。このｐ型不純物導入領域５２を形成することにより、第３のｐ型半導体ウエル領域３２と第１のｐ型半導体ウエル領域１２とのコンタクトがなされる。
【００３６】
第３のｐ型半導体ウエル領域３２のコンタクト部３３は、半導体表面を覆う絶縁膜（例えば酸化シリコン膜）４１に形成されたコンタクトホールにより構成され、このコンタクト部３３において第３のｐ型半導体ウエル領域３２とＡｌ等の配線４２とのコンタクトがなされている。
尚、第３のｐ型半導体ウエル領域３２内にはｐ+ 領域５１が形成されて、このコンタクト部３３におけるコンタクト抵抗を低減している。
【００３７】
そして、配線４２に所定の電位、この場合はグランド電位ＧＮＤを与えることにより、第３のｐ型半導体ウエル領域３２、並びにｐ型不純物導入領域５２を通じてコンタクトされたオーバーフローバリア領域１２の電位をグランド電位に抑えることができる。
【００３８】
ｐ型不純物導入領域５２は、１ＭｅＶ以上の高い加速エネルギーでＢ（ボロン）をイオン注入することにより形成することができる。
【００３９】
上述のようにオーバーフローバリア領域１２をグランド電位ＧＮＤに抑えることができるため、光量が大きい時に、図８Ｂに示したように掃き捨て電荷によってオーバーフローバリアＯＦＢが浅くなる現象を抑制することができ、いわゆるＫＮＥＥ成分を小さくすることができる効果を有する。
【００４０】
また、本実施の形態においては、さらに、図７に示すように、半導体基板１１の外縁側の表面にｎ型半導体ウエル領域５５を形成し、このｎ型半導体ウエル領域５５下にｎ型不純物導入領域５７を形成する。このｎ型不純物導入領域５７を形成することにより、ｎ型半導体ウエル領域５５と基板１１とのコンタクトがなされる。
【００４１】
ｎ型半導体ウエル領域５５のコンタクト部３４は、半導体表面を覆う絶縁膜（例えば酸化シリコン膜）４１に形成されたコンタクトホールにより構成され、このコンタクト部３４においてｎ型半導体ウエル領域５５とＡｌ等の配線４３とのコンタクトがなされている。
尚、ｎ型半導体ウエル領域５５内にはｎ+ 領域５６が形成されて、このコンタクト部３４におけるコンタクト抵抗を低減している。
【００４２】
そして、配線４３に基板電位ＶSUB を与えることにより、ｎ型半導体ウエル領域５５、並びにｎ型不純物導入領域５７を通じてコンタクトされた基板１１に基板電位ＶSUB を印加することができる。
【００４３】
これにより、配線層から基板電位ＶSUB を入力することができ、基板１１の裏面に金を蒸着して基板電位ＶSUB を入力する必要がなくなるので、材料費が低減される。
【００４４】
ｎ型不純物導入領域５７は、１ＭｅＶ以上の高い加速エネルギーでＰ（リン）又はＡｓ（砒素）をイオン注入することにより形成することができる。
【００４５】
上述の本発明の実施の形態の固体撮像素子１によれば、オーバーフローバリア領域１２を例えばグランド電位ＧＮＤに抑えることができるため、信号のＫＮＥＥ成分を抑制することができる。
従って、ダイナミックレンジや良好なリニアリティを得ることができ、ブルーミングの発生を低減することができる。
【００４６】
さらに、基板電位ＶSUB を入力するために、基板１１の裏面に金を蒸着する必要がなく、縦型オーバーフロードレイン構造を安価に構成することができる。
【００４７】
また、横型オーバーフロードレイン構造を用いず縦型オーバーフロードレイン構造を用いることができるので、センサ開口を大きくとることができる。
【００４８】
次に、本発明の他の実施の形態を説明する。
図８は、本発明の他の実施の形態の固体撮像素子の一製造工程の断面図を示す。
【００４９】
ｎ型の導体基板１１の比較的浅い位置にＢ（ボロン）のイオン注入を行って第１のｐ型半導体ウエル領域１２を形成した後、ｎ型もしくはｎ- のエピタキシャル層６１を結晶成長させる。
そして、このエピタキシャル層６１に、図８に示すようにｎ型不純物拡散領域１３、ｐ+ の正電荷蓄積領域１６を順次形成してＨＡＤセンサを形成することができる。
【００５０】
本実施の形態によれば、第１のｐ型半導体ウエル領域１２を形成するためのＢ（ボロン）のイオン注入において、加速エネルギーを高くしなくても、エピタキシャル層６１の分だけ深い位置に第１のｐ型半導体ウエル領域１２を形成することができる。
即ち空乏層が２μｍ以上と深いセンサ構造を比較的容易に形成することができる。
【００５１】
上述の本発明の固体撮像素子は、特に２μｍ以上の空乏層を有する固体撮像素子に適用して好適である。
空乏層が２μｍ以上であると、２μｍ以上の深さに形成されたオーバーフローバリア領域と、配線が接続される基板表面側とのコンタクトを通常の構成ではコンタクトすることができない。
【００５２】
これに対して本発明を適用して、第２導電型の不純物導入領域を形成することにより、コンタクトされるように構成してオーバーフローバリア領域に所定の電位例えばグランド電位ＧＮＤを印加して、オーバーフローバリア領域のポテンシャルの変動を抑制することができる。
【００５３】
また、オーバーフローバリア領域に印加される所定の電位は、グランド電位ＧＮＤ以外でもよい。
グランド電位ＧＮＤを印加する構成とすると、単純な構成でオーバーフローバリア領域に電位を印加することができるという利点を有する。
【００５４】
本発明の固体撮像素子は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００５５】
【発明の効果】
上述の本発明による固体撮像素子によれば、ウエル領域に接続された配線に所定の電位、例えばグランド電位を印加すれば、第２導電型不純物導入領域を通じてコンタクトされたオーバーフローバリア領域をグランド電位とすることができる。これによりオーバーフローバリア領域のポテンシャルの変化を抑制することができるので、信号のＫＮＥＥ成分を抑制することができる。
【００５６】
従って、ダイナミックレンジや良好なリニアリティを確保することができ、ブルーミングの発生を低減することができる。
【００５７】
また、第２導電型ウエル領域より更に外側の平面位置の第１導電型半導体基板の表面に形成された第１導電型ウエル領域と、第１導電型半導体基板との間に形成され、２つの領域をコンタクトする第１導電型不純物導入領域をさらに有する構成としたときには、第１導電型ウエル領域から即ち基板表面側から基板電位を入力することができ、基板電位を入力するために基板裏面に金を蒸着する必要がなく、縦型オーバーフロードレイン構造を安価に構成することができる。
【００５８】
また、横型オーバーフロードレインを用いず縦型オーバーフロードレインを用いるため、センサ開口を大きくとることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の固体撮像素子の要部の概略断面図である。
【図２】Ａ〜Ｅ 図１の固体撮像素子の製造工程を示す断面図である。
【図３】図１の固体撮像素子のセンサにおける深さ方向のポテンシャル図である。
【図４】図１の固体撮像素子における電子シャッタ動作を説明する図である。
【図５】図１の固体撮像素子の概略平面図である。
【図６】図５のＩ−Ｉ′における断面図である。
【図７】図５のII−II′における断面図である。
【図８】本発明の他の実施の形態の固体撮像素子の一製造工程を示す断面図である。
【図９】縦型オーバーフロードレイン構造のセンサにおける深さ方向のポテンシャル図である。Ａ 入射光量が少ない状態のポテンシャル図である。Ｂ 入射光量が多い状態のポテンシャル図である。
【図１０】ニー（ＫＮＥＥ）成分を説明する図である。
【符号の説明】
１ 固体撮像素子、２ 受光素子（センサ）、３ 垂直転送レジスタ、４ 読み出しゲート部、１１ 半導体基板、１２ 第１のｐ型半導体ウエル領域、１３ｎ型不純物拡散領域、１４ ｎ型転送チャネル領域、１５ チャネルストップ領域、１６ 正電荷蓄積領域、１７ 第２のｐ型半導体ウエル領域、１８ ゲート絶縁膜、１９ 転送電極、２０ 層間絶縁膜、２１ 遮光膜、３１ 撮像領域（イメージ領域）、３２ 第３のｐ型半導体ウエル領域、３３，３４ コンタクト部、３５，３６ パッド、４１ 絶縁膜、４２，４３ 配線、５１ ｐ+ 領域、５２ ｐ型不純物導入領域、５５ ｎ型半導体ウエル領域、５６ ｎ+ 領域、５７ ｎ型不純物導入領域、６１ エピタキシャル層、ＯＦＢ オーバーフローバリア、ＧＮＤ グランド電位、ＶSUB 基板電位
【発明の属する技術分野】
本発明は、センサから基板側に電荷の掃き捨てがなされる縦型オーバーフロードレイン構造を有する固体撮像素子、例えばＨＡＤセンサ構造を有するＣＣＤ固体撮像素子に係わる。
【０００２】
【従来の技術】
固体撮像素子において、動解像度を向上する目的で、１フィールド期間のある特定の時間に画素に蓄積された信号電荷を一旦掃き出し、そこから再度そのフィールドの終わりまで光電変換した電荷を蓄積し読み出すいわゆる電子シャッタ動作が行われている。
【０００３】
そして、例えばオーバーフローバリアとオーバーフロードレインを設けて、不要な電荷を一旦掃き出す際に、オーバーフローバリアを除去してオーバーフロードレインに流すことにより電子シャッタ動作を行っている。
【０００４】
【発明が解決しようとする課題】
空乏層が２μｍ以上となるセンサ構造を有する固体撮像素子において、上述の電子シャッタ動作を行う方法の１つとして、例えば半導体基板の表面側に転送レジスタに平行してオーバーフロードレインを配置したいわゆる横型オーバーフロードレイン構造を構成する方法がある。
【０００５】
ところが、このときユニットセル内に横型オーバーフロードレインを設けるスペースが必要となるために、縦型オーバーフロードレイン構造と比較して、このスペースの分センサ開口が小さくなる欠点がある。
【０００６】
また、半導体基板側に基板面に略平行に形成されたオーバーフロードレインを設けた縦型オーバーフロードレイン構造を構成することにより、上述の電子シャッタ動作を行う方法がある。
【０００７】
このとき、一般に半導体基板の裏面に金を蒸着させて基板とコンタクトをとり、この金を通じて基板裏面から電子シャッタパルスを入力するように構成される。
この方法では、金を蒸着させる必要があることから材料費が高くなる欠点がある。
【０００８】
また、上述の縦型オーバーフロードレイン構造のセンサにおける深さ方向のポテンシャル図を図９に示す。図９Ａは入射光量が少ない状態、図９Ｂは入射光量が多い状態をそれぞれ示す。
【０００９】
光電変換で発生した信号電荷（即ち電子）のうち、センサ毎の規定量以上即ち信号電荷の最大蓄積量以上の信号電荷（電子）は、オーバーフローバリアＯＦＢを超えて基板電圧ＶSUB が印加された基板に掃き捨てられる。
【００１０】
ところが、入射光量が多くなると、図９Ｂに示すように、掃き捨て電荷量の増加に伴いオーバーフローバリアＯＦＢのポテンシャルが浅くなり、その結果上述の規定量が増えてしまい、信号電荷が最大蓄積量を超えて蓄積されるようになる。
この規定量の増加がいわゆるニー（ＫＮＥＥ）成分となる。
【００１１】
センサに入射される光量と、規定の信号量の増加分即ちニー成分との関係を図１０に示す。入射光量の増加によりニー成分が増加することが分かる。
【００１２】
上述のニー成分の増加により、ダイナミックレンジやリニアリティを阻害し、またブルーミングを発生させる等の不都合を生じる。
【００１３】
上述した問題の解決のために、本発明においては、センサ開口を大きくとることができ、ニー成分の発生を低減することができると共に、安価に電子シャッタを構成することができる固体撮像素子を提供するものである。
【００１４】
【課題を解決するための手段】
本発明の固体撮像素子は、縦型オーバーフロードレイン構造を有し、第１導電型半導体基板と、撮像領域の下の第１導電型半導体基板内に形成された第２導電型のオーバーフローバリア領域と、第２導電型のオーバーフローバリア領域上を含む撮像領域の外側の第１導電型半導体基板の表面の額縁状の部分に形成された第２導電型ウエル領域と、額縁状の部分に形成された第２導電型ウエル領域の上に延在するように形成され、かつ、第１導電型半導体基板の表面を覆う絶縁膜に形成されたコンタクトホール内で、第２導電型ウエル領域とコンタクトするように形成された、配線と、オーバーフローバリア領域と第２導電型ウエル領域との間に形成され、オーバーフローバリア領域と第２導電型ウエル領域とをコンタクトする第２導電型不純物導入領域とを有し、この第２導電型不純物導入領域が、配線と第２導電型ウエル領域とのコンタクト部分の直下に形成されているものである。
【００１５】
上述の本発明の構成によれば、オーバーフローバリア領域とウエル領域とをコンタクトする第２導電型不純物導入領域を有することにより、ウエル領域に接続された配線に所定の電位、例えばグランド電位を印加すれば、オーバーフローバリア領域をグランド電位とすることができる。これによりオーバーフローバリア領域のポテンシャルの変化を抑制することができる。
【００１６】
【発明の実施の形態】
本発明は、センサから基板側に電荷の掃き捨てがなされる縦型オーバーフロードレイン構造を有する固体撮像素子であって、第１導電型半導体基板と、撮像領域の下の第１導電型半導体基板内に形成された第２導電型のオーバーフローバリア領域と、第２導電型のオーバーフローバリア領域上を含む撮像領域の外側の第１導電型半導体基板の表面の額縁状の部分に形成された第２導電型ウエル領域と、額縁状の部分に形成された第２導電型ウエル領域の上に延在するように形成され、かつ、第１導電型半導体基板の表面を覆う絶縁膜に形成されたコンタクトホール内で、第２導電型ウエル領域とコンタクトするように形成された、配線と、オーバーフローバリア領域と第２導電型ウエル領域との間に形成され、オーバーフローバリア領域と第２導電型ウエル領域とをコンタクトする第２導電型不純物導入領域とを有し、この第２導電型不純物導入領域が、配線と第２導電型ウエル領域とのコンタクト部分の直下に形成されている固体撮像素子である。
【００１７】
また本発明は、上記固体撮像素子において、第２導電型ウエル領域より更に外側の平面位置の第１導電型半導体基板の表面に形成された第１導電型ウエル領域と、絶縁膜に形成されたコンタクトホール内で、第１導電型ウエル領域とコンタクトするように形成された、第２の配線と、第１導電型ウエル領域と第１導電型半導体基板との間に形成され、第１導電型ウエル領域と第１導電型半導体基板とをコンタクトする第１導電型不純物導入領域とをさらに有する構成とする。
【００１９】
図１は本発明の一実施の形態として固体撮像素子の要部（受光部付近）の概略断面図を示す。
この固体撮像素子１は、撮像領域３１（図５の平面図参照）内に、図示しないが画素となる複数の受光素子がマトリクス状に配列され、各受光素子の一側にＣＣＤ構造の垂直転送レジスタが設けられ、各垂直転送レジスタの終端に接続されてＣＣＤ構造の水平転送レジスタが設けられて構成されたＣＣＤ固体撮像素子に本発明を適用した場合である。
【００２０】
図１に示すように、ｎ型の半導体基板１１に第１のｐ型半導体ウエル領域１２が形成され、この第１のｐ型半導体ウエル領域１２内に受光素子の構成要素となるｎ型不純物拡散領域１３と垂直転送レジスタ３を構成するｎ型転送チャネル領域１４並びにｐ型のチャネルストップ領域１５が形成され、ｎ型不純物拡散領域１３上にｐ型の正電荷蓄積領域１６が、ｎ型の転送チャネル領域１４の直下に第２のｐ型半導体ウエル領域１７が夫々形成されている。
ｐ型の正電荷蓄積領域１６は、ｐ型のチャネルストップ領域１５に電気的に接して形成される。
【００２１】
ここで、第１のｐ型半導体ウエル領域１２と、ｎ型不純物拡散領域１３と、ｐ型の正電荷蓄積領域１６とによってＨＡＤ（ホール・アキュミュレイテッド・ダイオード）センサと呼ばれる受光素子２が構成される。
【００２２】
垂直転送レジスタ３を構成する転送チャネル領域１４、チャネルストップ領域１５及び読み出しゲート部４上にゲート絶縁膜１８を介して第１層及び第２層の多結晶シリコンからなる転送電極１９が形成され、転送チャネル領域１４、ゲート絶縁膜１８及び転送電極１９により、垂直転送レジスタ３が構成される。
さらに、層間絶縁膜２０を介して受光素子（以下センサとする）２を除く垂直転送レジスタ３等の他部に例えばＡｌ膜による遮光膜２１が被着形成される。
【００２３】
この固体撮像素子１では、受光素子（センサ）２で発生した信号電荷が読み出しゲート部４を通して垂直転送レジスタ３に読み出された後、垂直転送レジスタ３内を垂直方向に転送される。
更にその信号電荷が水平転送レジスタに転送され、水平転送レジスタ内を水平方向に転送されて、出力回路を通して出力されるようになされる。
【００２４】
そして、ｎ型半導体基板１１内に形成された第１のｐ型半導体ウエル領域１２により、後述するようにオーバーフロードレインが形成されて、縦型オーバーフロードレイン構造が形成されている。
【００２５】
次に、図１に示した固体撮像素子１の製造工程の一形態を図２を用いて説明する。
この製造工程は特に空乏層が２μｍ以上のセンサ構造を有する場合に好適な製造工程である。
【００２６】
まず、図２Ａに断面図を示すように、例えばｎ型のシリコンから成る半導体基板１１のイメージ領域（撮像領域）３１となる領域全体に、Ｂ（ボロン）を１ＭｅＶ以上の高い加速エネルギーでイオン注入する。
【００２７】
その後、９００℃以上の温度で半導体基板１１をアニールさせることにより、図２Ｂに示すようにＢを拡散させて、表面から例えば２μｍ以上の深さに第１のｐ型半導体ウエル領域１２即ちオーバーフローバリア領域を形成する。
【００２８】
図２Ｃ以降はセンサ２となる領域周辺の断面図を示す。
次に、同様な方法で、図２Ｃに示すように各センサ２となる領域に、Ｐ（リン）を１ＭｅＶ以上の高い加速エネルギーでイオン注入する。
さらに、その後９００℃以上の温度で基板１１をアニールさせることにより、図２Ｄに示すようにＰを拡散させてセンサ２の蓄積領域となるｎ型の不純物拡散領域１３を形成する。
【００２９】
次に、図２Ｅに示すように、各センサ２となる領域に高濃度のＢ（ボロン）を低い加速エネルギーでイオン注入することにより、ｐ+ 領域即ち正電荷蓄積領域１６を形成し、いわゆるＨＡＤセンサを構成する。
【００３０】
このようにして、図３にセンサ２の深さ方向のポテンシャル図を示すようなｐｎｐｎ構造のＨＡＤセンサを形成することができる。第１のｐ型半導体ウエル領域１２によりオーバーフローバリアＯＦＢが形成されて縦型オーバーフローバリア構造が構成されている。
【００３１】
このようなポテンシャルを有するＨＡＤセンサにおいて、図４に示すように、基板電圧ＶSUB をΔＶSUB 増加させることにより、オーバーフローバリアＯＦＢをつぶして不要な電荷（電子）の排出を行うことができ、電子シャッタ動作を行うことができる。
【００３２】
さらに、本実施の形態の固体撮像素子１においては、特にこの電荷の排出を行う過程以外の過程におけるオーバーフローバリアＯＦＢのポテンシャルを安定化させるための構成を有する。
【００３３】
図５に本実施の形態の固体撮像素子１の概略平面図を示す。
撮像領域３１下に図中鎖線で示すオーバーフローバリア領域即ち第１のｐ型半導体ウエル領域１２が形成されている。
そして、この第１のｐ型半導体ウエル領域１２上、撮像領域３１の外側の図中実線で囲まれた額縁状の部分に第３のｐ型半導体ウエル領域３２が形成されている。
３３は、第３のｐ型半導体ウエル領域３２に配線を接続するためのコンタクト部を示す。このコンタクト部３３は配線を通じてパッド３５に接続される。
【００３４】
さらに、第３のｐ型半導体ウエル領域３２が形成された部分より半導体基板の外縁側に後述するｎ型半導体ウエル領域と接続されたコンタクト部３４が設けられ、このコンタクト部３４は配線を通じてパッド３６に接続される。
【００３５】
図５のＩ−Ｉ′線における断面図を図６に、II−II′線における断面図を図７にそれぞれ示す。
本実施の形態の固体撮像素子１においては、特に第３のｐ型半導体ウエル領域３２とオーバーフローバリア領域即ち第１のｐ型半導体ウエル領域１２との間に、図６に示すように、ｐ型不純物導入領域５２を形成する。このｐ型不純物導入領域５２を形成することにより、第３のｐ型半導体ウエル領域３２と第１のｐ型半導体ウエル領域１２とのコンタクトがなされる。
【００３６】
第３のｐ型半導体ウエル領域３２のコンタクト部３３は、半導体表面を覆う絶縁膜（例えば酸化シリコン膜）４１に形成されたコンタクトホールにより構成され、このコンタクト部３３において第３のｐ型半導体ウエル領域３２とＡｌ等の配線４２とのコンタクトがなされている。
尚、第３のｐ型半導体ウエル領域３２内にはｐ+ 領域５１が形成されて、このコンタクト部３３におけるコンタクト抵抗を低減している。
【００３７】
そして、配線４２に所定の電位、この場合はグランド電位ＧＮＤを与えることにより、第３のｐ型半導体ウエル領域３２、並びにｐ型不純物導入領域５２を通じてコンタクトされたオーバーフローバリア領域１２の電位をグランド電位に抑えることができる。
【００３８】
ｐ型不純物導入領域５２は、１ＭｅＶ以上の高い加速エネルギーでＢ（ボロン）をイオン注入することにより形成することができる。
【００３９】
上述のようにオーバーフローバリア領域１２をグランド電位ＧＮＤに抑えることができるため、光量が大きい時に、図８Ｂに示したように掃き捨て電荷によってオーバーフローバリアＯＦＢが浅くなる現象を抑制することができ、いわゆるＫＮＥＥ成分を小さくすることができる効果を有する。
【００４０】
また、本実施の形態においては、さらに、図７に示すように、半導体基板１１の外縁側の表面にｎ型半導体ウエル領域５５を形成し、このｎ型半導体ウエル領域５５下にｎ型不純物導入領域５７を形成する。このｎ型不純物導入領域５７を形成することにより、ｎ型半導体ウエル領域５５と基板１１とのコンタクトがなされる。
【００４１】
ｎ型半導体ウエル領域５５のコンタクト部３４は、半導体表面を覆う絶縁膜（例えば酸化シリコン膜）４１に形成されたコンタクトホールにより構成され、このコンタクト部３４においてｎ型半導体ウエル領域５５とＡｌ等の配線４３とのコンタクトがなされている。
尚、ｎ型半導体ウエル領域５５内にはｎ+ 領域５６が形成されて、このコンタクト部３４におけるコンタクト抵抗を低減している。
【００４２】
そして、配線４３に基板電位ＶSUB を与えることにより、ｎ型半導体ウエル領域５５、並びにｎ型不純物導入領域５７を通じてコンタクトされた基板１１に基板電位ＶSUB を印加することができる。
【００４３】
これにより、配線層から基板電位ＶSUB を入力することができ、基板１１の裏面に金を蒸着して基板電位ＶSUB を入力する必要がなくなるので、材料費が低減される。
【００４４】
ｎ型不純物導入領域５７は、１ＭｅＶ以上の高い加速エネルギーでＰ（リン）又はＡｓ（砒素）をイオン注入することにより形成することができる。
【００４５】
上述の本発明の実施の形態の固体撮像素子１によれば、オーバーフローバリア領域１２を例えばグランド電位ＧＮＤに抑えることができるため、信号のＫＮＥＥ成分を抑制することができる。
従って、ダイナミックレンジや良好なリニアリティを得ることができ、ブルーミングの発生を低減することができる。
【００４６】
さらに、基板電位ＶSUB を入力するために、基板１１の裏面に金を蒸着する必要がなく、縦型オーバーフロードレイン構造を安価に構成することができる。
【００４７】
また、横型オーバーフロードレイン構造を用いず縦型オーバーフロードレイン構造を用いることができるので、センサ開口を大きくとることができる。
【００４８】
次に、本発明の他の実施の形態を説明する。
図８は、本発明の他の実施の形態の固体撮像素子の一製造工程の断面図を示す。
【００４９】
ｎ型の導体基板１１の比較的浅い位置にＢ（ボロン）のイオン注入を行って第１のｐ型半導体ウエル領域１２を形成した後、ｎ型もしくはｎ- のエピタキシャル層６１を結晶成長させる。
そして、このエピタキシャル層６１に、図８に示すようにｎ型不純物拡散領域１３、ｐ+ の正電荷蓄積領域１６を順次形成してＨＡＤセンサを形成することができる。
【００５０】
本実施の形態によれば、第１のｐ型半導体ウエル領域１２を形成するためのＢ（ボロン）のイオン注入において、加速エネルギーを高くしなくても、エピタキシャル層６１の分だけ深い位置に第１のｐ型半導体ウエル領域１２を形成することができる。
即ち空乏層が２μｍ以上と深いセンサ構造を比較的容易に形成することができる。
【００５１】
上述の本発明の固体撮像素子は、特に２μｍ以上の空乏層を有する固体撮像素子に適用して好適である。
空乏層が２μｍ以上であると、２μｍ以上の深さに形成されたオーバーフローバリア領域と、配線が接続される基板表面側とのコンタクトを通常の構成ではコンタクトすることができない。
【００５２】
これに対して本発明を適用して、第２導電型の不純物導入領域を形成することにより、コンタクトされるように構成してオーバーフローバリア領域に所定の電位例えばグランド電位ＧＮＤを印加して、オーバーフローバリア領域のポテンシャルの変動を抑制することができる。
【００５３】
また、オーバーフローバリア領域に印加される所定の電位は、グランド電位ＧＮＤ以外でもよい。
グランド電位ＧＮＤを印加する構成とすると、単純な構成でオーバーフローバリア領域に電位を印加することができるという利点を有する。
【００５４】
本発明の固体撮像素子は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００５５】
【発明の効果】
上述の本発明による固体撮像素子によれば、ウエル領域に接続された配線に所定の電位、例えばグランド電位を印加すれば、第２導電型不純物導入領域を通じてコンタクトされたオーバーフローバリア領域をグランド電位とすることができる。これによりオーバーフローバリア領域のポテンシャルの変化を抑制することができるので、信号のＫＮＥＥ成分を抑制することができる。
【００５６】
従って、ダイナミックレンジや良好なリニアリティを確保することができ、ブルーミングの発生を低減することができる。
【００５７】
また、第２導電型ウエル領域より更に外側の平面位置の第１導電型半導体基板の表面に形成された第１導電型ウエル領域と、第１導電型半導体基板との間に形成され、２つの領域をコンタクトする第１導電型不純物導入領域をさらに有する構成としたときには、第１導電型ウエル領域から即ち基板表面側から基板電位を入力することができ、基板電位を入力するために基板裏面に金を蒸着する必要がなく、縦型オーバーフロードレイン構造を安価に構成することができる。
【００５８】
また、横型オーバーフロードレインを用いず縦型オーバーフロードレインを用いるため、センサ開口を大きくとることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の固体撮像素子の要部の概略断面図である。
【図２】Ａ〜Ｅ 図１の固体撮像素子の製造工程を示す断面図である。
【図３】図１の固体撮像素子のセンサにおける深さ方向のポテンシャル図である。
【図４】図１の固体撮像素子における電子シャッタ動作を説明する図である。
【図５】図１の固体撮像素子の概略平面図である。
【図６】図５のＩ−Ｉ′における断面図である。
【図７】図５のII−II′における断面図である。
【図８】本発明の他の実施の形態の固体撮像素子の一製造工程を示す断面図である。
【図９】縦型オーバーフロードレイン構造のセンサにおける深さ方向のポテンシャル図である。Ａ 入射光量が少ない状態のポテンシャル図である。Ｂ 入射光量が多い状態のポテンシャル図である。
【図１０】ニー（ＫＮＥＥ）成分を説明する図である。
【符号の説明】
１ 固体撮像素子、２ 受光素子（センサ）、３ 垂直転送レジスタ、４ 読み出しゲート部、１１ 半導体基板、１２ 第１のｐ型半導体ウエル領域、１３ｎ型不純物拡散領域、１４ ｎ型転送チャネル領域、１５ チャネルストップ領域、１６ 正電荷蓄積領域、１７ 第２のｐ型半導体ウエル領域、１８ ゲート絶縁膜、１９ 転送電極、２０ 層間絶縁膜、２１ 遮光膜、３１ 撮像領域（イメージ領域）、３２ 第３のｐ型半導体ウエル領域、３３，３４ コンタクト部、３５，３６ パッド、４１ 絶縁膜、４２，４３ 配線、５１ ｐ+ 領域、５２ ｐ型不純物導入領域、５５ ｎ型半導体ウエル領域、５６ ｎ+ 領域、５７ ｎ型不純物導入領域、６１ エピタキシャル層、ＯＦＢ オーバーフローバリア、ＧＮＤ グランド電位、ＶSUB 基板電位
Claims (2)
- センサから基板側に電荷の掃き捨てがなされる縦型オーバーフロードレイン構造を有する固体撮像素子であって、
第１導電型半導体基板と、
撮像領域の下の上記第１導電型半導体基板内に形成された第２導電型のオーバーフローバリア領域と、
上記第２導電型のオーバーフローバリア領域上を含む上記撮像領域の外側の上記第１導電型半導体基板の表面の額縁状の部分に形成された第２導電型ウエル領域と、
上記額縁状の部分に形成された上記第２導電型ウエル領域の上に延在するように形成され、かつ、上記第１導電型半導体基板の表面を覆う絶縁膜に形成されたコンタクトホール内で、上記第２導電型ウエル領域とコンタクトするように形成された、配線と、
上記オーバーフローバリア領域と上記第２導電型ウエル領域との間に形成され、上記オーバーフローバリア領域と上記第２導電型ウエル領域とをコンタクトする第２導電型不純物導入領域とを有し、
上記第２導電型不純物導入領域が、上記配線と上記第２導電型ウエル領域とのコンタクト部分の直下に形成されている
固体撮像素子。 - 上記第２導電型ウエル領域より更に外側の平面位置の上記第１導電型半導体基板の表面に形成された第１導電型ウエル領域と、
上記絶縁膜に形成されたコンタクトホール内で、上記第１導電型ウエル領域とコンタクトするように形成された、第２の配線と、
上記第１導電型ウエル領域と上記第１導電型半導体基板との間に形成され、上記第１導電型ウエル領域と上記第１導電型半導体基板とをコンタクトする第１導電型不純物導入領域とをさらに有する、請求項１に記載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34321998A JP4332917B2 (ja) | 1998-12-02 | 1998-12-02 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34321998A JP4332917B2 (ja) | 1998-12-02 | 1998-12-02 | 固体撮像素子 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000174250A JP2000174250A (ja) | 2000-06-23 |
| JP2000174250A5 JP2000174250A5 (ja) | 2005-10-27 |
| JP4332917B2 true JP4332917B2 (ja) | 2009-09-16 |
Family
ID=18359845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34321998A Expired - Fee Related JP4332917B2 (ja) | 1998-12-02 | 1998-12-02 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4332917B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4371145B2 (ja) | 2007-02-23 | 2009-11-25 | ソニー株式会社 | 固体撮像装置および撮像装置 |
-
1998
- 1998-12-02 JP JP34321998A patent/JP4332917B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000174250A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7166878B2 (en) | Image sensor with deep well region and method of fabricating the image sensor | |
| KR100262774B1 (ko) | 상부 버스 가상 위상 프레임 행간 전송 ccd 영상 감지기 | |
| US9165972B2 (en) | Semiconductor structure, method of operating same, and production method | |
| CN102362351B (zh) | 背照式cmos图像传感器 | |
| US4168444A (en) | Imaging devices | |
| KR100192954B1 (ko) | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 | |
| US4908518A (en) | Interline transfer CCD image sensing device with electrode structure for each pixel | |
| US5130774A (en) | Antiblooming structure for solid-state image sensor | |
| US8183657B2 (en) | Solid state imaging device comprising charge retention region and buried layer below gate | |
| JP4304927B2 (ja) | 固体撮像素子及びその製造方法 | |
| TW201030961A (en) | Solid-state image capturing device, method of manufacturing solid-state image capturing device, method of driving solid-state image capturing device, and electronic apparatus | |
| WO2010068236A1 (en) | Shallow trench isolation regions in image sensors | |
| JP2004039832A (ja) | 光電変換装置及びその製造方法 | |
| KR100545801B1 (ko) | 전자기 복사 탐지기, 이러한 탐지기를 사용하는 고감도 픽셀구조 및 이러한 탐지기 제조방법. | |
| KR20090098811A (ko) | 이미지 센서 및 그의 제조 방법 | |
| WO2004017411A1 (ja) | 固体撮像素子及びその製造方法 | |
| KR100741559B1 (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| US6472699B1 (en) | Photoelectric transducer and manufacturing method of the same | |
| JP4332917B2 (ja) | 固体撮像素子 | |
| US5397730A (en) | Method of making a high efficiency horizontal transfer section of a solid state imager | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH0575089A (ja) | 固体撮像装置 | |
| JPH0697416A (ja) | 固体撮像装置及びその製造方法 | |
| JP4310845B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2004247647A (ja) | フォトダイオードおよびイメージセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050804 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |