JPH0282573A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は光電変換装置に係り、特に縦型バイポーラトラ
ンジスタのベース領域に光を照射して電荷を蓄積させ、
蓄積された電荷に対応する出力を取り出す光電変換装置
に関するものである。

［従来の技術］ 第３図は、従来の光電変換装置の等価回路図である。

ｌはｎｐｎ　トランジスタであり、２はベース、３はコ
レクタ、４はエミッタである。ベース２は、受光領域を
かねており、ベース２とコレクタ３との間を逆バイアス
状態として、ベース２に電荷を蓄積することができる。

各ｎｐｎ　トランジスタのベースをリセットするための
ｐチャネルＭＯＳトランジスタ５のゲート６は、端子７
に共通に接続され、ソース８には一定電圧ＶＢＢが適時
印加される。ＰチャネルＭＯＳ　）ランジスタ５にはパ
ルスφＲ［Ｓが入力されて制御される。

エミッタ４は、ｎチャネルＭＯＳ　）ランジスタ９を介
して端子１０に接続され、そのゲート１１には端子１２
よりパルスφｌｌＲ５が入力し、端子１０には、電圧Ｖ
ｉｌｅより十分に低い電圧又は。

接地電圧であるＶ　ＶＨ２が適時印加される。

さらに、各セルのエミッタ４は、ｎチャネルＭＯＳ　ト
ランジスタ１３を介して蓄積用キャパシタＣＴ１４に各
々接続され、各キャパシタＣＴ１４は、各々ｎチャネル
ＭＯＳトランジスタ１５を介して出力ライン１６に共通
に接続されている。ｎチャネルＭＯＳトランジスタ１３
のゲート１７は端子１８に共通に接続され、端子１８に
はパルスφ「が入力される。

ｎチャネルＭＯＳ　）ランジスタ１５のゲート１９は、
シフトレジスタ２０の出力端子２１に接続され、シフト
レジスタ２０によってｎチャネルＭＯＳ　ｈランラスタ
１５は、順次ＯＮ状態となる。

また、シフトレジスタ２０は、端子２２から入力するシ
フトパルスφＳＨによって動作し、ハイレベルの位ｌが
順次シフトしていくように構成されている。出力ライン
１６は、出力アンプ２３を通して出力端子２４に接続さ
れている。また、出力アンプ２３の入力はｎチャネルＭ
ＯＳトランジスタ２５を介して端子２６に接続され、端
子２６には一定電圧Ｖ　ＨＲ５が印加されている。また
、ｎチャネルＭＯＳ　トランジスタ２５のゲートにはパ
ルスφＨＲＳが入力する。

以下、第４図を参照しながら、上記光電変換装置の動作
について説明する。

第４図は、各パルスのタイミング例を示すタイミングチ
ャートである。

まず、時刻ｔ１でパルスφ４及びφｖ＊ｓヲハイレベル
とした後、時刻ｔ２でローレベルとすることにより、ｏ
ｐｎ　トランジスタｌのエミッタ４の電位及びキャパシ
タＣＴ１４の電位はＶＶＲＳにリセットされる。

次に１時刻ｔ３でパルスφＲＥＳ　を立ち上°げ、時刻
ｔ４でケち上げると、パルスφＲｔＳが立ち下がってい
る期間において、ｐチャネルＭＯ９）ランジスタ５はＯ
Ｎ状態になり、ｎｐｎ　トランジスタ１のベース２の電
圧は、Ｖ［ｌ［Ｉになる。たとえば、Ｖ８Ｂ＝２Ｖであ
る。この期間を完全リセット期間と名づける。

次に１時刻ｔ５でパルスφνＲ３を立ち上げると、ｎチ
ャネルＭＯＳ　）ランジスタ９がＯＮ状態となり、端子
１０の電圧Ｖ　ＵＲ５がエミッタ４に印加される。

このとき、ＶＢ＋１＞ＶＶＲＳ　という電圧関係になっ
ているため、ベース２に蓄積されたホールはエミッタ４
からベース２に注入される電子と再結合して消滅する。

この期間を過渡リセット期間と名づける。

次に、時刻ｔ６でφＶＲ３のパルスを立ちドげると、ｎ
チャネルＭＯＳ　）ランジスタ９はＯＦＦ状態となって
、エミッタ４は浮遊状態となる。この状態で受光部に光
が入射し、光量に対応したキャリア（ここではホール）
がベース２にＭａされる。つまり、時刻ｔ６と時刻ｔ７
の間が蓄積期間となる。

次に、時刻ｔ１でパルスφ１を立ち上げると、ｎチャネ
ルＭＯＳ　）ランジスタ１３はＯＮ状態となり、Ｅ記蓄
積キャリアに対応した電荷がキャパシタＣＴ１４に読出
される。すなわち、各セルで光電変換され信号が各々の
キャパシタＣＴ１４に蓄積されることとなる。この読出
しは時刻ｔ８でパルスφｒをケち下げ、ｎチャネルＭＯ
Ｓトランジスタ１３がＯＦＦ状態となるまで行なわれる
。

次に、時刻ｔ９でパルスφＨＲＳ　を立ち上げ、ｎチャ
ネルＭＯ５ｔ　トランジスタ２５をＯＮ状態にし、出力
ライン１６の浮遊容量に残留していた電荷を除去する。

除去した後、時刻ｔｉｅでパルスφＨＲ３を立ち下げ、
次に時刻ｔｌ＋でパルスφＳＨをいれると、シフトレジ
スタ２０よりシフトレジスタ出力ライン２１にパルスが
出力され、ｎチャネルＭＯＳトランジスタ１５が順次Ｏ
Ｎ状態となって、各キャパシタＣＴ１４の信号電荷が出
力ライン１６に順次出力され、アンプ２３を介して出力
端子２４に出力される。

［発明が解決しようとする課題］ しかしながら、上記従来例では以下に示す問題点がある
。この点に関して第５図を用いて説明する。

第５図は、暗状態における各時刻での各セル間のベース
電位のバラツキ量ΔＶ８　、及びエミッタ電位のバラツ
キ量ΔＶＥの変化の様子を示す特性図である。

第５図に示すように、時刻ｔ５と時刻ｔ６間のｉＭＭリ
セット期間期間−て、ベースのバラツキ量ΔＶｅ　　（
図中実線図示）及びエミッタのバラツキ量ΔＶＥ　　（
図中破線図示）は、−旦増大するが、ト分時間をとるこ
とにより過渡リセット開始時（時刻ｔｓ）よりも収束し
ていることがわかる。

しかし、バラツキを収束させるのに要する時間は、過渡
リセット期間中でベースおよびエミッタのバラツキ量の
極大値に比例して長くする必要があり、短時間でリセッ
トするために、上記バラツキ量の極大値を低くすること
が要求されていた。

一方、時刻ｔ６の直後、及び時刻ｔ７の直後に両者のバ
ラツキ量が２回にわたり増大しており（第５図のＡ及び
Ｂの部分）、この増大も低減することが要求されていた
。

〔課題を解決するための手段〕

上記の課題は、縦型バイポーラトランジスタのベース領
域に光を照射して電荷を蓄積させ、蓄積された電荷に対
応する出力を取り出す光電変換装、置において、 ベース領域直下のエピタキシャル層の厚さを、エミッタ
領域直下に対応する領域以外の領域よりもエミッタ領域
直下に対応する領域の方を狭く。

または／およびベース領域直下のエピタキシャル層の不
純物濃度を、エミッタ領域直下に対応する領域以外の領
域よりもエミッタ領域直下に対応する領域の方を濃くし
たことを特徴とする本発明の光電変換装置によって解決
される。

［作　用］ 以下、過渡リセット期間中（すなわち第４図中の時刻ｔ
　５　と時刻ｔ６との間の期間）において。

ベース電位バラツキ量Δｖ８とエミッタ電位バラツキ量
ΔＶＥが増大する原因及びそれを解決する方法について
説明する。さらに、この解決方法が時刻ｔ６．ｔ７での
バラツキ増大の抑制にも有効であることを示す。

まず、時刻ｔ３と時刻ｔ４との間の完全リセう・ト期間
において、ｎｐｎトランジスタｌのベース電位Ｖｓは、
第３図の端子８の電位ＶｌｌＢにリセットされる（例え
ば、Ｖａｏ＝　２　、　ＯＶ）　。

次に、時刻ｔ５とｔ６との間の過渡リセット期間に、ｎ
ｐｎ）ランジスタｌのエミッタ電位ＶＥは、第３図の端
子ｌＯの電位ＶｖＲ３（例えば、ＶＶＲＳ　＝　１　、
　ＯＶ）にリセ−）トされ、ベース・エミッタ間にｖａ
ｏ　−ＶＩＩＲＳの電圧がかかり、エミッタからベース
に電子が高注入され、ベースに蓄積されていたホールと
再結合していく、この高注入状態の様子を従来の光電変
換装置の構造をもとに説明する。

第６図（Ａ）　（８）は、上記光電変換装置におけるセ
ンサ部の縦断面図である。

同図において、３１はｐ型基板、３２はｎ十型埋め込み
層、３３はｎ−エピタキシャル層、３４はｎ＋チャネル
ストップ層、３５はＬＯＧＯ９醜化膜、３６は層間絶縁
層、３７は配線用メタル（たとえばＡＪＩ）、３８はｐ
−ベース層、３９はＨ＋エミッタ部、４０はｐｏ　Ｉ　
ｙＳ　ｉ部、４１はゲート酸化膜、４２．４５はｐチャ
ネルＭＯＳ）ランジスタのｐ÷ソース部及びドレイン部
、４３はｐチャネルＭＯＳ）ランジスタのｎウェル部。

４４はｐチャネルＭＯＳ）ランジスタのゲート用ｐｏｌ
ｙ　Ｓｊ　’ＦＺ極である。なお、＠３図のｎｐｎトラ
ンジスタｌは第６図（Ａ）のＤに示す部分、第３図のｐ
チャネコしＭＯＳトランジスタ５は第６図（Ａ）のＦに
示す部分にそれぞれ対応する。またｎｐｎ）テンジスタ
ｌの光電変換部は第６図（Ａ）のＥに対応する。ｎ十型
埋め込み層３２はｎｐｎ）ランジスタのコレクタ部で通
常５■であり、一方ベース電位は２Ｖ近傍にあるため、
高注入前の状態ではエピタキシャ層３３は空乏化してい
る。

しかし、第６図ＣＢ）の点線４６に示すように、大量の
電子が空乏層内に注入され、イオン化された固定電荷密
度よりもその注入量がふえると、空乏層電界は消滅して
しまい、ベース端部にホールが集中し、ｗＳ６図（Ｂ）
に示す如く、ベース領域が見かけ上広がる（領域４７）
、これをベース広がり効果という。

一方、ベースエミッタ間の容量Ｃｂｅは、つぎのように
表わされる。

Ｃｂｅ”Ｃｂｅｊ　　＋Ｃｄｅ＋Ｃｐｏｌｙ−ｓｉただ
し、Ｃｂｅｊはペースエミッタ間の接合容量、Ｃｄｅは
拡散容量、Ｃｐｏｌｙ−ｓ＋は第６図（Ｂ）のＧに示し
た部分、すなわちｐｏｌｙ　Ｓｉと基板間の重なりの容
量である。上記拡散容量Ｃｄｅは、次式のように電流量
Ｉｃ　とベース幅Ｗ８の自乗とに比例する。

Ｃｄｅ〜ＩｃＷＯ２ したがって、過渡リセット時の高注入状態においては、
ベース幅が増大し上記拡散容量が大きくなり、ペースエ
ミッタ間容量が極めて増大する。

一方、各セルのｎｐｎ）ランジスタは、作製上のバラツ
キがあるため、ｎｐｎ）ランジスタを動作させると、各
セル間のベース電位のバラツキが各セル間のエミッタ電
位のバラツキとして現われ、ペースエミッタ間容量を通
してエミッタ側に読出されたバラツキがベース側に取り
込まれてい〈。

上記過渡リセット期間中は、エミッタ電位はＶｕｓの電
圧に固定されてはいるが、エミッタ側の寄生容量や寄生
抵抗があるため、エミッタ電位が一定になる時定数より
も速く上記現象が起こるため、ベース側にバラツキが一
瞬のうちに取り込まれる。この場合、前記説明の如く、
ペースエミッタ間容量は、拡散容量の増大により、かな
り大きな値となっており、ベース側に取り込まれている
バラツキ酸もさらに大きくなってしまう、これが過渡リ
セット期間で起こるバラツキ増大の原因である。

次にそのバラツキ量を低減する方法について述べる。

既に説明したように、ベース側に取り込まれるバラツキ
を抑制するためには、ペースエミッタ間容量を小さくす
る必要がある。特に高電流注入時には拡散容量が支配的
になる。拡散容量を小さくするためには、電流量を小さ
くするか、もしくはベース幅を狭くするかであるが、こ
の過渡リセット期間では、ベースに蓄積しているホール
と再結合させるためには、電子を高注入せざる得ない。

本発明は、ベース広がりを抑制したｎｐｎ）ランジスタ
構造にするため、ベース領域直下のエピタキシャル層の
厚さを、エミッタ領域直下（ここで、直下とはエミッタ
領域の直下領域のみならず、その周辺領域を含む場合を
も含めるものとする）に対応する領域以外の領域よりも
エミッタ領域直下に対応する領域の方を狭く、または／
およびベース領域直下のエピタキシャル層の不純物濃度
を、エミッタ領域直下に対応する領域以外の領域よりも
エミッタ領域直下に対応する領域の方を濃くした。

かかる本発明によって、 １）拡散容量が低減され、過渡リセット時のバラツキ量
の極大値が下がる。したがって、過渡リセット時間が短
縮化される。

２）高注入状態でなくても、ペースエミッタ間容量は、
わずかに小さくなるため、時刻ｔ６．時刻ｔ７時の各セ
ル間のベース及びエミッタ側に生じる電位バラツキ量も
低減できる。

［実施例］ 以下、本発明の実施例について図面を用いて詳細に説明
する。

第１図は本発明の光電変換装置の第一実施例のセンサ部
の縦断面図である。第６図の構成部材と同一箇所に関し
ては、同一番号をつけ、説明は省略する。

本発明の装置において、従来のものと異なる点は、第１
図に示す如く、ｎｐｎ）ランジスタのエミッタ領域直下
に対応する（直下に対応する領域のみならず、周辺領域
を含む）埋め込み層領域５１がそれ以外の領域よりも高
濃度でかっぷくなっており、したがってｎｐｎ）ランジ
スタ部のエピタキシャル層３３の厚さは、エミッタ領域
直下の領域の厚さｄｌの方が、光電変換部の厚さｄ２よ
りも薄くなっていることである。

エミッタ領域直下の領域の厚さを光電変換部の厚さより
も薄くするには、たとえば、エミッタ領域直下に対応す
るｎ型埋め込み層領域５１を、それ以外の領域に比べて
、高濃度のイオンインブランティージョンとしておけば
よい、その後の熱処理により、高濃度にインプラされた
領域の方がエピタキシャル層へのわきＥがりが大きくな
って、エミッタ領域直下のエピタキシャル層が狭くなる
からである。

次に、上記実施例の光電変換装置の動作上の特徴につい
て説明する。

第１図に示すように、光電変換部のエピタキシャル層の
厚さｄ２は、第６図に示した従来の光電変換部のエピタ
キシャル層の厚さと同様のものとなっており、エミッタ
直下の領域の厚さと無関係に別個に分光感度の最適化よ
り光電変換部のエピタキシャル層の厚さを設定可能であ
る。

今、過渡リセット期間中で、ｎｐｎバイポーラが高注入
状態である場合を考える。既に説明したように、エミッ
タからベースへ電子が高注入されると、ベースはコレク
タ側に広がるが１本実施例による光電変換装置において
は、ベースが広かつ・たとしてもエミッタ領域直下のエ
ピタキシャル層の厚さは薄く、ｎ◆十埋め込み層５１の
上部の所までである。従って、従来のベース広がり幅か
ら較べればその量は小さく、拡散容量の増大は抑制され
る。

従って、ベース・エミッタ電位の各セル間のバラツキ量
の収束も早く、又、蓄積及び読出し時のノイズの発生も
低減できるため高Ｓ／Ｎの光電変換装置が実現できる。

本実施例では、基板として第１図にはｐ型のものが記載
されているが、これらに限定されずｎ型のものでも可能
である。

次に、本発明の第二実施例について、第２図を用いて説
明する。

第２図は本発明の第二実施例の光電変換装置のセンサ部
の縦断面図である。なお、第１図の構成部材と同一箇所
に関しては同一番号を付し説明を省略する。

本実施例が第一実施例と異なる点は、第２図のに示す如
く、エミッタ領域直下のエピタキシャル層の層厚ｄ１が
光電変換部のエピタキシャル層の層厚ｄ２よりも狭いだ
けでなく、エミッタ直下のエピタキシャル層の濃度が光
電変換部のエピタキシャル層の濃度よりも濃くなってい
ることである。光電変換部のエピタキシャル層の濃度は
、分光感度の最適値に選ばれることが望ましいが、エミ
ッタ直下のエピタキシャル層の濃度はバイポーラトラン
ジスタのベース広がり現象を抑制するために濃い方が望
ましいからである。

第２図に示す構造を作製するには、たとえば。

ｎ埋め込み層全面に拡散係数の小さいイオン種をインプ
ラしておき（例えば、Ａｓ）、次に、エミッタ領域直下
に対応する領域５２のみさらに拡散係数の大きいイオン
種（例えば、Ｐ）をインプラしておけば良い、エミッタ
領域直下に対応する領域に２Ｈｋ類のイオン種が混在す
ると不都合が生じる場合は、エミッタ領域直下に対応す
る領域を除いて拡散係数の小さいイオン種をインプラし
、エミッタ領域直下のみ拡散係数の大きいイオン種をイ
ンプラしても良い、エピタキシャル層成長後の熱処理に
より、エミッタ領域直下のエピタキシャル層側へのわき
上がり方が大きくなり、第２図に示す構造が得られる。

本実施例の場合、ｎｐｎ）ランジスタのエミッタ領域直
下のエピタキシャル層の濃度が高くなっていることによ
り、ベースが広がり始めるしきい値電流密度が高くなる
。よって、第一実施例よりも、さらにベースエミッタ間
の拡散容量が抑制されるという利点を有する。

本実施例の構造は第一実施例の構造を作製する場合に示
した方法つまり、エミッタ直下領域のイオンインプラ濃
度を高くする方法でも作製可能である。

第一実施例、第二実施例においては、センナ部領域のバ
イポーラトランジスタについて説明したが、読出し回路
内にバイポーラトランジスタを用いる場合は、上記バイ
ポーラトランジスタの埋め込み層３２としては、第一実
施例または第二実施例で述べたエミッタ直下領域のもの
を用いれば良い。

次に、本発明を適用した画像読取装置の一例を示す。

第７図は、画像読取装置の一例の概略的構成図である。

同図において、原稿５０１は読取り部５０５に対して相
対的に矢印Ｙ方向に機械的に移動する。

また、画像の読み取りは、イメージセンサ５０４によっ
て矢印Ｘ方向に走査することで行われる。

まず、光源５０２からの光は原稿５０１で反射し、その
反射光が結像光学系５０３を通してイメージセンサ５０
４上に像を結像する。これによって、イメージセンサ５
０４には入射光の強さに対応したキャリアが蓄蹟され、
光電変換されて画像信号として出力する。

この画像信号は、ＡＤ変換器５０６によりデジタル変換
され、画像処理部５０７内のメモリに画像データとして
取り込まれる。そして、シェーディング補正、色補正等
の処理が行われ、パソコン５０８又はプリンタ等へ送信
される。

こうしてＸ方向の走査の画像信号転送が終γすると、原
稿５０１がＹ方向へ相対的に移動し、以下同様の動作を
繰り返すことで、原稿５０１の前画像を電気信号に変換
し画像情報として取り出すことができる。

［発明の効果］ 以上説明したように、本発明の光電変換装置によれば、
ベース領域直下のエピタキシャル層の厚さを、エミッタ
領域直下に対応する領域以外の領域よりもエミッタ領域
直下に対応する領域の方を狭く、または／およびベース
領域直下のエピタキシャル層の不純物濃度を、エミッタ
領域直下に対応する領域以外の領域よりもエミッタ領域
直下に対応する領域の方を濃くすることにより、縦型バ
イポーラトランジスタのペースエミッタ間容量は小さく
なり、次のような効果を得ることができる。

ｌ）過渡リセット期間における各セル間でのベース及び
エミッタ電位のバラツキ量の収束が速い。

２）上記バラツキ量を低減できるため、高Ｓ／Ｎでかつ
高速の光電変換装置が実現できる。

【図面の簡単な説明】

第１図は本発明の光電変換装置の第一実施例のセンサ部
の縦断面図である。 第２図は本発明の第二実施例の光電変換装置のセンサ部
の縦断面図である。 第３図は、従来の光電変換装置の等価回路図である。 第４図は、各パルスのタイミング例を示すタイミングチ
ャートである。 第５図は、暗状態における各時刻での各セル間のベース
電位のバラツキ量ΔＶＢ　、及びエミッタ電位のバラツ
キ量ΔＶＥの変化の様子を示す特性図である。 第６図（Ａ）　（Ｂ）は、上記光電変換装置におけるセ
ンサ部の縦断面図である。 第７図は、画像読取装置の一例の概略的構成図である。 ３３：ｎ−エピタキシャル層、３４：ｎ＋チャネルスト
ップ層、３５　：　ＬＯＧＯ３酸化膜、３６：層間絶縁
層、３７：配線用メタル、３８：ｐ−ベース層、３９：
ｎ＋エミッタ部。 ４０　：　ｐｏｌｙｓｉ部、４１：ゲート酸化膜、４２
：ｐ＋ソース部、４５：ｐ＋　ドレイン部。 ４３：ｎウェル部、４４　：　ｐｏｌｙ　Ｓｉ電極。 ５１：ｎ＋÷埋め込みｆｉ、５２：エミッタ直下の領域
。 代理人　弁理士　　山　下　積　平 ３１二ｐ型基板、３２：ｎ十型埋め込み層、第 図 ｓｕｂ 第 図 メーーー７３１ ψ に 〉 【に 工 １″″　　　　ψ Ｙｋ、　　　　＼ の 化 【に 第 図 時刻 第 図 （Ｂ）

Claims (1)

【特許請求の範囲】
1. （１）縦型バイポーラトランジスタのベース領域に光を
   照射して電荷を蓄積させ、蓄積された電荷に対応する出
   力を取り出す光電変換装置において、 ベース領域直下のエピタキシャル層の厚さを、エミッタ
   領域直下に対応する領域以外の領域よりもエミッタ領域
   直下に対応する領域の方を狭く、または／およびベース
   領域直下のエピタキシャル層の不純物濃度を、エミッタ
   領域直下に対応する領域以外の領域よりもエミッタ領域
   直下に対応する領域の方を濃くしたことを特徴とする光
   電変換装置。