JP2993112B2 - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JP2993112B2 JP2993112B2 JP2321914A JP32191490A JP2993112B2 JP 2993112 B2 JP2993112 B2 JP 2993112B2 JP 2321914 A JP2321914 A JP 2321914A JP 32191490 A JP32191490 A JP 32191490A JP 2993112 B2 JP2993112 B2 JP 2993112B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- diffusion layer
- floating diffusion
- gate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000009792 diffusion process Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電荷転送装置に関し、特に、転送電荷の検
出手段にFDA（Floating Diffusion Amplifier）法を用
いる電荷転送装置に関する。
出手段にFDA（Floating Diffusion Amplifier）法を用
いる電荷転送装置に関する。
［従来の技術］ 入射光や電気信号等の情報入力を電荷の形で蓄積およ
び転送して信号として取り出す電荷転送装置は撮像装置
やメモリなど幅広い用途に使われている。
び転送して信号として取り出す電荷転送装置は撮像装置
やメモリなど幅広い用途に使われている。
第３図はこの種従来の電荷転送装置の断面図であり、
第４図（ａ）、（ｂ）はその動作を説明するためのポテ
ンシャル図である。
第４図（ａ）、（ｂ）はその動作を説明するためのポテ
ンシャル図である。
この従来例は埋め込みチャネル型２相駆動方式のもの
である。第３図において、１はｐ型半導体基板、２はｎ
型の電荷転送領域、３はゲート絶縁膜、４は第１のゲー
ト電極、3aは第１のゲート電極４の表面を覆う絶縁膜、
５は右隣の第１のゲート電極４と接続されて１単位の電
荷転送電極を構成する第２のゲート電極、６は第１のゲ
ート電極４の間の電荷転送領域２の表面に形成されたｐ
型障壁領域、７は一定電位V2に固定されている出力ゲー
ト、８は電荷転送領域２内を転送されてきた信号電荷を
受け取るｎ型の浮遊拡散層、９は一定のドレイン電位V1
に固定されているｎ型のリセットドレイン、10は浮遊拡
散層８の電位を定期的にドレイン電位V1にリセットする
ためのリセットゲーム、11はリセットゲート10下におい
てチャネル領域を構成するｎ型不純物層、12は浮遊拡散
層８の電位変化を検出する出力用トランジスタである。
である。第３図において、１はｐ型半導体基板、２はｎ
型の電荷転送領域、３はゲート絶縁膜、４は第１のゲー
ト電極、3aは第１のゲート電極４の表面を覆う絶縁膜、
５は右隣の第１のゲート電極４と接続されて１単位の電
荷転送電極を構成する第２のゲート電極、６は第１のゲ
ート電極４の間の電荷転送領域２の表面に形成されたｐ
型障壁領域、７は一定電位V2に固定されている出力ゲー
ト、８は電荷転送領域２内を転送されてきた信号電荷を
受け取るｎ型の浮遊拡散層、９は一定のドレイン電位V1
に固定されているｎ型のリセットドレイン、10は浮遊拡
散層８の電位を定期的にドレイン電位V1にリセットする
ためのリセットゲーム、11はリセットゲート10下におい
てチャネル領域を構成するｎ型不純物層、12は浮遊拡散
層８の電位変化を検出する出力用トランジスタである。
次に、このように構成された従来の電荷転送装置の駆
動方法について説明する。
動方法について説明する。
まず、リセットゲート10に正の電圧を印加して浮遊拡
散層８の電位をドレイン電圧V1に設定し、しかる後、リ
セットゲート10への正電位の印加を停止し、浮遊拡散層
８とリセットドレイン９との間の電気的接続を切り離
す。
散層８の電位をドレイン電圧V1に設定し、しかる後、リ
セットゲート10への正電位の印加を停止し、浮遊拡散層
８とリセットドレイン９との間の電気的接続を切り離
す。
この状態での第３図の電荷転送部のポテンシャル図を
第４図（ａ）に示す。この状態では転送クロックφ１の
電圧は高く、転送クロックφ２の電圧は低い状態にあ
り、第４図（ａ）の左より転送されてきた電荷は、クロ
ックφ１が印加された第１のゲート電極４下の電荷転送
領域２のポテンシャル井戸に蓄えられている。次に、転
送クロックφ１、φ２の電圧を逆転させクロックφ１の
電圧を低くクロックφ２の電圧を高くする。この状態の
ポテンシャル図を第４図（ｂ）に示す。同図から明らか
のように、転送クロックの反転により、クロックφ１の
印加されていたゲート電極下のポテンシャル井戸に蓄え
られていた電荷は、出力ゲート７直下の半導体基板表面
を通って浮遊拡散層８へ流れ込む。
第４図（ａ）に示す。この状態では転送クロックφ１の
電圧は高く、転送クロックφ２の電圧は低い状態にあ
り、第４図（ａ）の左より転送されてきた電荷は、クロ
ックφ１が印加された第１のゲート電極４下の電荷転送
領域２のポテンシャル井戸に蓄えられている。次に、転
送クロックφ１、φ２の電圧を逆転させクロックφ１の
電圧を低くクロックφ２の電圧を高くする。この状態の
ポテンシャル図を第４図（ｂ）に示す。同図から明らか
のように、転送クロックの反転により、クロックφ１の
印加されていたゲート電極下のポテンシャル井戸に蓄え
られていた電荷は、出力ゲート７直下の半導体基板表面
を通って浮遊拡散層８へ流れ込む。
ここで、転送されてきた電荷の電荷量をＱ、浮遊拡散
層８の容量をＣとすると、電荷が流入する前後の浮遊拡
散層８の電位変化ΔＶは、 ΔＶ＝Q/C と表すことができる。
層８の容量をＣとすると、電荷が流入する前後の浮遊拡
散層８の電位変化ΔＶは、 ΔＶ＝Q/C と表すことができる。
従って、この電位変化ΔＶを出力トランジスタ12を介
して出力すれば、この電荷転送領域内を転送されてきた
電荷の情報を読み取ることができる。
して出力すれば、この電荷転送領域内を転送されてきた
電荷の情報を読み取ることができる。
ここで、浮遊拡散層８の全容量Ｃとは、浮遊拡散層８
とｐ型半導体基板１との間の容量、浮遊拡散層８と出力
ゲート７との間の容量、浮遊拡散層８とリセットゲート
10との間の容量、および出力用トランジスタ12のゲート
電極のゲート容量の和でほぼ決定されるものである。
とｐ型半導体基板１との間の容量、浮遊拡散層８と出力
ゲート７との間の容量、浮遊拡散層８とリセットゲート
10との間の容量、および出力用トランジスタ12のゲート
電極のゲート容量の和でほぼ決定されるものである。
［発明が解決しようとする課題］ 上述したように、出力信号の値が浮遊拡散層の全容量
Ｃによって決定されることは、出力信号の感度向上のた
めには前述の浮遊拡散層の全容量Ｃを小さくしなければ
ならないことを意味する。そしてこの浮遊拡散層の全容
量が主に浮遊拡散層の面積と、この拡散層と各ゲートと
の間の容量で決定されることから、高感度化には浮遊拡
散層の面積の縮小および各ゲートとの間の容量の低下が
必要となる。しかし、浮遊拡散層の面積の縮小に関して
は現在ほぼ限界に達しているので、感度向上のためには
浮遊拡散層と各ゲートとの間の容量を削減することが必
要となる。
Ｃによって決定されることは、出力信号の感度向上のた
めには前述の浮遊拡散層の全容量Ｃを小さくしなければ
ならないことを意味する。そしてこの浮遊拡散層の全容
量が主に浮遊拡散層の面積と、この拡散層と各ゲートと
の間の容量で決定されることから、高感度化には浮遊拡
散層の面積の縮小および各ゲートとの間の容量の低下が
必要となる。しかし、浮遊拡散層の面積の縮小に関して
は現在ほぼ限界に達しているので、感度向上のためには
浮遊拡散層と各ゲートとの間の容量を削減することが必
要となる。
［課題を解決するための手段］ 本発明の電荷転送装置は、半導体基板上に設けられた
電荷転送領域と、該電荷転送領域上にゲート絶縁膜を介
して設けられた複数の電荷転送電極とを含む電荷転送部
と、前記電荷転送部から出力ゲート直下の半導体基板表
面を通して電荷を受け取る浮遊拡散層と、前記浮遊拡散
層にゲート電極が接続された出力用トランジスタと、浮
遊拡散層の電位を定期的に一定の電位にリセットするリ
セット機構と、を含むものであり、そして前記出力ゲー
トと前記浮遊拡散層との間の半導体基板上にはゲート絶
縁膜を介して浮遊ゲート電極が設けられたものである。
電荷転送領域と、該電荷転送領域上にゲート絶縁膜を介
して設けられた複数の電荷転送電極とを含む電荷転送部
と、前記電荷転送部から出力ゲート直下の半導体基板表
面を通して電荷を受け取る浮遊拡散層と、前記浮遊拡散
層にゲート電極が接続された出力用トランジスタと、浮
遊拡散層の電位を定期的に一定の電位にリセットするリ
セット機構と、を含むものであり、そして前記出力ゲー
トと前記浮遊拡散層との間の半導体基板上にはゲート絶
縁膜を介して浮遊ゲート電極が設けられたものである。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は、本発明の一実施例を示す断面図であり、第
２図（ａ）、（ｂ）は、その動作を説明するためのポテ
ンシャル図である。
２図（ａ）、（ｂ）は、その動作を説明するためのポテ
ンシャル図である。
第１図に示されるように。ｐ型半導体基板１上にはｎ
型の電荷転送領域２が形成されており、この電荷転送領
域２内にはｐ型障壁領域６が形成されている。この電荷
転送領域２上にはゲート絶縁膜３を介して多結晶シリコ
ンからなる第１のゲート電極４が形成され、そしてｐ型
障壁領域６上にはゲート絶縁膜３を介して多結晶シリコ
ンからなる第２のゲート電極５が形成されている。第２
のゲート電極５と第１のゲート電極４とは第１のゲート
電極４の表面に形成された絶縁膜3aにより分離される
が、同時に各第２のゲート電極５は、一つの電荷転送電
極を構成するためにその右隣の第１のゲート電極４に電
気的に接続されている。そして最終段の電荷転送電極を
構成する第１のゲート電極４の後段には、このゲート電
極から絶縁膜3aにより分離された出力ゲート７が形成さ
れている。さらに、出力ゲート７の後段の電荷転送領域
２上には、ゲート絶縁膜３を介して浮遊ゲート電極13が
形成されている。この浮遊ゲート電極13は第１のゲート
電極４と同一の多結晶シリコン層から形成されたもので
ある。
型の電荷転送領域２が形成されており、この電荷転送領
域２内にはｐ型障壁領域６が形成されている。この電荷
転送領域２上にはゲート絶縁膜３を介して多結晶シリコ
ンからなる第１のゲート電極４が形成され、そしてｐ型
障壁領域６上にはゲート絶縁膜３を介して多結晶シリコ
ンからなる第２のゲート電極５が形成されている。第２
のゲート電極５と第１のゲート電極４とは第１のゲート
電極４の表面に形成された絶縁膜3aにより分離される
が、同時に各第２のゲート電極５は、一つの電荷転送電
極を構成するためにその右隣の第１のゲート電極４に電
気的に接続されている。そして最終段の電荷転送電極を
構成する第１のゲート電極４の後段には、このゲート電
極から絶縁膜3aにより分離された出力ゲート７が形成さ
れている。さらに、出力ゲート７の後段の電荷転送領域
２上には、ゲート絶縁膜３を介して浮遊ゲート電極13が
形成されている。この浮遊ゲート電極13は第１のゲート
電極４と同一の多結晶シリコン層から形成されたもので
ある。
電荷転送領域２の後段には、この領域を転送されてき
た信号電荷を受け取るｎ型の浮遊拡散層８と、一定のド
レイン電圧V1に固定されたリセットドレイン９およびチ
ャネル領域となるｎ型不純物層11が形成されており、ｎ
型不純物層11上にはゲート絶縁膜３を介してリセットゲ
ート10が形成されている。また、浮遊拡散層８には、こ
の拡散層の電位変化を検出するための出力用トランジス
タ12が接続されている。
た信号電荷を受け取るｎ型の浮遊拡散層８と、一定のド
レイン電圧V1に固定されたリセットドレイン９およびチ
ャネル領域となるｎ型不純物層11が形成されており、ｎ
型不純物層11上にはゲート絶縁膜３を介してリセットゲ
ート10が形成されている。また、浮遊拡散層８には、こ
の拡散層の電位変化を検出するための出力用トランジス
タ12が接続されている。
このように構成された実施例においては、出力ゲート
７、浮遊ゲート電極13および浮遊拡散層８が直列に配置
されたことになるので、浮遊ゲート電極13直下のポテン
シャルは出力ゲート７と浮遊拡散層８の電位によって決
定され、その値は第２図に示すように、出力ゲート直下
のポテンシャルと浮遊拡散層の電位V1の中間の値とな
る。
７、浮遊ゲート電極13および浮遊拡散層８が直列に配置
されたことになるので、浮遊ゲート電極13直下のポテン
シャルは出力ゲート７と浮遊拡散層８の電位によって決
定され、その値は第２図に示すように、出力ゲート直下
のポテンシャルと浮遊拡散層の電位V1の中間の値とな
る。
第２図（ａ）は、転送クロックφ１の電圧が高く転送
クロックφ２の電圧が低い状態のポテンシャル図であっ
て、同図の左より転送されてきた電荷はクロックφ１が
印加されている第１のゲート電極４下にポテンシャル井
戸に蓄えられている。
クロックφ２の電圧が低い状態のポテンシャル図であっ
て、同図の左より転送されてきた電荷はクロックφ１が
印加されている第１のゲート電極４下にポテンシャル井
戸に蓄えられている。
次に、クロックφ１、φ２の電圧を逆転させ、クロッ
クφ１の電圧を低く、クロックφ２の電圧を高くする。
この状態のポテンシャル図を第２図（ｂ）に示す。同図
から明らかなように、転送クロックの反転により、クロ
ックφ１の印加された第１のゲート電極４下のポテンシ
ャル井戸に蓄えられていた電荷は、出力ゲート７直下お
よび浮遊ゲート電極13直下の半導体基板表面を通り浮遊
拡散層８へ流れ込む。
クφ１の電圧を低く、クロックφ２の電圧を高くする。
この状態のポテンシャル図を第２図（ｂ）に示す。同図
から明らかなように、転送クロックの反転により、クロ
ックφ１の印加された第１のゲート電極４下のポテンシ
ャル井戸に蓄えられていた電荷は、出力ゲート７直下お
よび浮遊ゲート電極13直下の半導体基板表面を通り浮遊
拡散層８へ流れ込む。
而して、出力ゲート７と浮遊拡散層との間の容量は、
その中間に浮遊ゲート電極13が介在していることにより
従来例と比較して小さくなる。例えば、不純物濃度１×
1015cm-3のｐ型シリコン単結晶基板を用い、その上にゲ
ート絶縁膜として膜厚1000Åの二酸化シリコン膜を形成
し、その上に各ゲート電極を形成した電荷転送装置にお
いては、従来技術で作られた浮遊拡散層の全容量が0.03
pFであるのに対し、本発明により浮遊ゲート電極を付加
した場合の浮遊拡散層の全容量は0.023pFに低減され
た。
その中間に浮遊ゲート電極13が介在していることにより
従来例と比較して小さくなる。例えば、不純物濃度１×
1015cm-3のｐ型シリコン単結晶基板を用い、その上にゲ
ート絶縁膜として膜厚1000Åの二酸化シリコン膜を形成
し、その上に各ゲート電極を形成した電荷転送装置にお
いては、従来技術で作られた浮遊拡散層の全容量が0.03
pFであるのに対し、本発明により浮遊ゲート電極を付加
した場合の浮遊拡散層の全容量は0.023pFに低減され
た。
上記実施例は埋め込みチャネル型の２相駆動方式に関
するものであったが、本発明はこれに限定されるもので
はなく、表面チャネル型のものにもまた３相駆動方式や
４相駆動方式のものにも適用しうるものである。
するものであったが、本発明はこれに限定されるもので
はなく、表面チャネル型のものにもまた３相駆動方式や
４相駆動方式のものにも適用しうるものである。
［発明の効果］ 以上説明したように、本発明は、FDA方式を採用した
電荷転送装置において、出力ゲートと浮遊拡散相との間
に浮遊ゲート電極を直列に配置したものであるので、本
発明によれば、浮遊拡散層部の全容量を小さくすること
ができ、信号電荷に対する信号検出感度を向上させるこ
とができる。
電荷転送装置において、出力ゲートと浮遊拡散相との間
に浮遊ゲート電極を直列に配置したものであるので、本
発明によれば、浮遊拡散層部の全容量を小さくすること
ができ、信号電荷に対する信号検出感度を向上させるこ
とができる。
第１図は、本発明の一実施例を示す断面図、第２図
（ａ）、（ｂ）は、その動作を説明するためのポテンシ
ャル図、第３図は、従来例の断面図、第４図（ａ）、
（ｂ）は、その動作を説明するためのポテンシャル図で
ある。 １……ｐ型半導体基板、２……電荷転送領域、３……ゲ
ート絶縁膜、3a……絶縁膜、４……第１のゲート電極、
５……第２のゲート電極、６……ｐ型障壁領域、７……
出力ゲート、８……浮遊拡散層、９……リセットドレイ
ン、10……リセットゲート、11……ｎ型不純物層、12…
…出力用トランジスタ、13……浮遊ゲート電極。
（ａ）、（ｂ）は、その動作を説明するためのポテンシ
ャル図、第３図は、従来例の断面図、第４図（ａ）、
（ｂ）は、その動作を説明するためのポテンシャル図で
ある。 １……ｐ型半導体基板、２……電荷転送領域、３……ゲ
ート絶縁膜、3a……絶縁膜、４……第１のゲート電極、
５……第２のゲート電極、６……ｐ型障壁領域、７……
出力ゲート、８……浮遊拡散層、９……リセットドレイ
ン、10……リセットゲート、11……ｎ型不純物層、12…
…出力用トランジスタ、13……浮遊ゲート電極。
Claims (1)
- 【請求項１】半導体基板の表面領域内に設けられた電荷
転送領域と、前記電荷転送領域上に設けられた複数の電
荷転送電極と、最終の電荷転送電極に隣接して前記電荷
転送領域上に設けられた出力ゲートと、前記出力ゲート
と隣接して前記電荷転送領域上に設けられた浮遊ゲート
電極と、前記浮遊ゲート電極の後段の前記半導体基板の
表面領域内に設けられた、前記電荷転送領域内を転送さ
れてきた電荷を受け取る浮遊拡散層と、前記浮遊拡散層
の電位を定期的に一定の電位にリセットするリセット機
構と、前記浮遊拡散層の電位を検出する出力用トランジ
スタと、を具備する電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2321914A JP2993112B2 (ja) | 1990-11-26 | 1990-11-26 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2321914A JP2993112B2 (ja) | 1990-11-26 | 1990-11-26 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196140A JPH04196140A (ja) | 1992-07-15 |
| JP2993112B2 true JP2993112B2 (ja) | 1999-12-20 |
Family
ID=18137816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2321914A Expired - Lifetime JP2993112B2 (ja) | 1990-11-26 | 1990-11-26 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993112B2 (ja) |
-
1990
- 1990-11-26 JP JP2321914A patent/JP2993112B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04196140A (ja) | 1992-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4295740B2 (ja) | 電荷結合素子型イメージセンサ | |
| US4878102A (en) | Charge-coupled device | |
| JP2993112B2 (ja) | 電荷転送装置 | |
| JP3553576B2 (ja) | 固体撮像装置、ｍｏｓトランジスタ及び寄生容量抑制方法 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JP2572181B2 (ja) | Ｃｃｄ映像素子 | |
| US6201268B1 (en) | Output structure of charge-coupled device and method for fabricating the same | |
| JP2864553B2 (ja) | Ｃｃｄ遅延装置 | |
| US5204989A (en) | Charge sensing device | |
| JP2963572B2 (ja) | 電荷結合素子 | |
| JP2877183B2 (ja) | 電荷転送装置 | |
| JPH05315587A (ja) | 半導体装置 | |
| JP3152920B2 (ja) | 電荷転送装置およびその製造方法 | |
| JP3055635B2 (ja) | 電荷結合素子 | |
| JPH0319349A (ja) | 電荷結合素子 | |
| JP3578611B2 (ja) | 固体撮像装置 | |
| JP2642927B2 (ja) | 電荷転送装置 | |
| JPH04328835A (ja) | 電荷転送装置 | |
| JPH05218104A (ja) | 電荷転送装置 | |
| JPH0555543A (ja) | 半導体装置 | |
| JPH04360578A (ja) | 固体撮像素子及びその製造方法 | |
| JPH03116841A (ja) | 電荷結合素子 | |
| JP2965568B2 (ja) | 電荷検出装置 | |
| JPH01283870A (ja) | 電荷転送装置 | |
| JP2982258B2 (ja) | 電荷結合装置 |