JPH04328835A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPH04328835A JPH04328835A JP12494091A JP12494091A JPH04328835A JP H04328835 A JPH04328835 A JP H04328835A JP 12494091 A JP12494091 A JP 12494091A JP 12494091 A JP12494091 A JP 12494091A JP H04328835 A JPH04328835 A JP H04328835A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- reset
- charge
- charge transfer
- floating diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims description 28
- 230000005684 electric field Effects 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 238000002955 isolation Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電荷転送装置に関し、特
に浮遊拡散層を用いて信号電荷量を電位変化に変換する
素子を有する電荷転送装置に関する。
に浮遊拡散層を用いて信号電荷量を電位変化に変換する
素子を有する電荷転送装置に関する。
【０００２】
【従来の技術】図４はこの種従来の電荷転送装置の平面
図、図５はそのＢ−Ｂ線断面図である。図４、図５にお
いて、Ａは電荷転送部を、またＢは電荷検出部を示す。 この従来例では電荷転送部Ａは埋め込みチャネル型二相
駆動方式の構成を採る。
図、図５はそのＢ−Ｂ線断面図である。図４、図５にお
いて、Ａは電荷転送部を、またＢは電荷検出部を示す。 この従来例では電荷転送部Ａは埋め込みチャネル型二相
駆動方式の構成を採る。
【０００３】電荷転送部Ａにおいて、電荷転送領域であ
るｎ型不純物層２は、ｐ型シリコン基板１上に素子分離
領域１３から間隔を置いて形成され、このｎ型不純物層
２上には絶縁膜５を介して、第１層多結晶シリコン電極
３と第２層多結晶シリコン電極４とが、互いに絶縁膜５
により分離されて形成されている。そして、各第１層多
結晶シリコン電極３はそれぞれその左隣の第２層多結晶
シリコン電極４と接続されてそれぞれ一つの転送電極を
構成している。各転送電極は交互に互いに逆相のクロッ
クφ１ 、φ２ が印加される。
るｎ型不純物層２は、ｐ型シリコン基板１上に素子分離
領域１３から間隔を置いて形成され、このｎ型不純物層
２上には絶縁膜５を介して、第１層多結晶シリコン電極
３と第２層多結晶シリコン電極４とが、互いに絶縁膜５
により分離されて形成されている。そして、各第１層多
結晶シリコン電極３はそれぞれその左隣の第２層多結晶
シリコン電極４と接続されてそれぞれ一つの転送電極を
構成している。各転送電極は交互に互いに逆相のクロッ
クφ１ 、φ２ が印加される。
【０００４】第２層多結晶シリコン電極４下のｎ型不純
物層２の表面領域には、第１層多結晶シリコン電極３を
蓄積電極とし、第２層多結晶シリコン電極を障壁電極と
するために、ｎ− 型不純物領域６が形成されている。
物層２の表面領域には、第１層多結晶シリコン電極３を
蓄積電極とし、第２層多結晶シリコン電極を障壁電極と
するために、ｎ− 型不純物領域６が形成されている。
【０００５】電荷検出部Ｂは、電荷転送部Ａの最終段に
隣接し電位Ｖ１ に固定された出力ゲート７と、転送さ
れてきた信号電荷を電圧に変換するｎ型浮遊拡散層８、
電位Ｖ２ に固定されたｎ＋ 型不純物層９およびリセ
ットパルスφＲ が印加されるリセットゲート１０から
構成されるリセットトランジスタと、ｎ型浮遊拡散層８
にアルミニウム電極１１を介して接続されるゲート電極
１２ａおよびソース・ドレイン領域１２ｂから構成され
、電圧信号を外部に出力する出力用トランジスタ１２と
を有している。
隣接し電位Ｖ１ に固定された出力ゲート７と、転送さ
れてきた信号電荷を電圧に変換するｎ型浮遊拡散層８、
電位Ｖ２ に固定されたｎ＋ 型不純物層９およびリセ
ットパルスφＲ が印加されるリセットゲート１０から
構成されるリセットトランジスタと、ｎ型浮遊拡散層８
にアルミニウム電極１１を介して接続されるゲート電極
１２ａおよびソース・ドレイン領域１２ｂから構成され
、電圧信号を外部に出力する出力用トランジスタ１２と
を有している。
【０００６】出力ゲート７下のチャネル領域（ｎ型不純
物層２）とリセットトランジスタの活性領域とは素子分
離領域１３から間隔を置いて設けられているが、出力ト
ランジスタ１２の活性領域は素子分離領域１３に直接接
して設けられている。なお、リセットトランジスタの活
性領域を素子分離領域１３から分離しているのはｎ型浮
遊拡散層８の容量を下げて感度を向上させるためである
。
物層２）とリセットトランジスタの活性領域とは素子分
離領域１３から間隔を置いて設けられているが、出力ト
ランジスタ１２の活性領域は素子分離領域１３に直接接
して設けられている。なお、リセットトランジスタの活
性領域を素子分離領域１３から分離しているのはｎ型浮
遊拡散層８の容量を下げて感度を向上させるためである
。
【０００７】リセットトランジスタに印加されるリセッ
トパルスφＲ がハイレベルであるときに、ｎ型浮遊拡
散層８の電位はドレイン電圧Ｖ２に設定される。このと
きの図５の断面に対応したポテンシャル分布を図６の（
ａ）に示す。このときクロックφ１ はハイ、φ２ は
ロー状態にあり、図６の（ａ）において左から転送され
てきた信号電荷Ｑ１ は、クロックφ１ が印加されて
いる最終転送電極の蓄積電極（第１層多結晶シリコン電
極３）下のポテンシャル井戸に蓄積されている。
トパルスφＲ がハイレベルであるときに、ｎ型浮遊拡
散層８の電位はドレイン電圧Ｖ２に設定される。このと
きの図５の断面に対応したポテンシャル分布を図６の（
ａ）に示す。このときクロックφ１ はハイ、φ２ は
ロー状態にあり、図６の（ａ）において左から転送され
てきた信号電荷Ｑ１ は、クロックφ１ が印加されて
いる最終転送電極の蓄積電極（第１層多結晶シリコン電
極３）下のポテンシャル井戸に蓄積されている。
【０００８】次に、リセットパルスφＲ がローになる
と、ｎ型浮遊拡散層８は電位Ｖ２ のｎ＋ 型不純物層
９と電気的に分離される。このときリセットゲート１０
直下に蓄積されていた電荷の一部Ｑ３はｎ型浮遊拡散層
８へ流れ込む［図６の（ｂ）］。
と、ｎ型浮遊拡散層８は電位Ｖ２ のｎ＋ 型不純物層
９と電気的に分離される。このときリセットゲート１０
直下に蓄積されていた電荷の一部Ｑ３はｎ型浮遊拡散層
８へ流れ込む［図６の（ｂ）］。
【０００９】次に、クロックφ１ がロー、φ２ がハ
イ状態となると、φ１ が印加されていた最終転送電極
の第１層多結晶シリコン電極３下のポテンシャル井戸に
蓄積されていた信号電荷Ｑ１ は、出力電極７下の半導
体表面を通ってｎ型浮遊拡散層８へ転送される［図６の
（ｃ）］。従って、ｎ型浮遊拡散層の電位変化はトータ
ルの流入電荷Ｑ１ ＋Ｑ３ 分であり、この電位変化は
出力トランジスタ１２を介して読み出される。
イ状態となると、φ１ が印加されていた最終転送電極
の第１層多結晶シリコン電極３下のポテンシャル井戸に
蓄積されていた信号電荷Ｑ１ は、出力電極７下の半導
体表面を通ってｎ型浮遊拡散層８へ転送される［図６の
（ｃ）］。従って、ｎ型浮遊拡散層の電位変化はトータ
ルの流入電荷Ｑ１ ＋Ｑ３ 分であり、この電位変化は
出力トランジスタ１２を介して読み出される。
【００１０】
【発明が解決しようとする課題】上述した従来例では、
リセットパルスφＲ がローに転じるときリセットゲー
ト下に蓄積されていた電荷の一部が浮遊拡散層に流入す
るため、信号電荷分にノイズ電荷分が加算されることと
なり読み出される信号はノイズレベルの高いものとなる
。
リセットパルスφＲ がローに転じるときリセットゲー
ト下に蓄積されていた電荷の一部が浮遊拡散層に流入す
るため、信号電荷分にノイズ電荷分が加算されることと
なり読み出される信号はノイズレベルの高いものとなる
。
【００１１】また、信号分でない電荷が浮遊拡散層に流
入することによりこの拡散層に流入できる信号電荷量が
制限を受けることとなりダイナミックレンジの低下を招
いていた。
入することによりこの拡散層に流入できる信号電荷量が
制限を受けることとなりダイナミックレンジの低下を招
いていた。
【００１２】
【課題を解決するための手段】本発明の電荷転送装置は
、電荷転送領域および電荷転送電極から構成される電荷
結合素子と、浮遊拡散層、リセットドレインおよびリセ
ットゲートから構成されるリセットトランジスタと、を
備えるものであって、リセットトランジスタがオフして
いるときにリセットゲート下のチャネル領域においては
転送電荷がリセットドレイン方向に向けて加速される向
きの電界が加えられていることを特徴としている。
、電荷転送領域および電荷転送電極から構成される電荷
結合素子と、浮遊拡散層、リセットドレインおよびリセ
ットゲートから構成されるリセットトランジスタと、を
備えるものであって、リセットトランジスタがオフして
いるときにリセットゲート下のチャネル領域においては
転送電荷がリセットドレイン方向に向けて加速される向
きの電界が加えられていることを特徴としている。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示す平面図、図
２はそのＡ−Ａ線に沿う断面図、図３は本実施例の動作
を説明するための、図２の断面におけるポテンシャル図
である。
て説明する。図１は本発明の一実施例を示す平面図、図
２はそのＡ−Ａ線に沿う断面図、図３は本実施例の動作
を説明するための、図２の断面におけるポテンシャル図
である。
【００１４】図１、図２において、図４、図５の従来例
と同一の部分には同一の参照番号が付されているので重
複した説明は省略するが、本実施例では、電荷検出部Ｂ
のリセットゲート１０直下のｎ型不純物層２がｎ型浮遊
拡散層８からｎ＋ 型不純物層９へ向かって幅が広がる
ように形成されている。
と同一の部分には同一の参照番号が付されているので重
複した説明は省略するが、本実施例では、電荷検出部Ｂ
のリセットゲート１０直下のｎ型不純物層２がｎ型浮遊
拡散層８からｎ＋ 型不純物層９へ向かって幅が広がる
ように形成されている。
【００１５】動作は図６に示した従来例の場合と同様で
あり、図３の（ａ）では、リセットパルスφＲ がハイ
レベルとなってｎ型浮遊拡散層８の電位はｎ＋ 型不純
物層９のドレイン電圧Ｖ２ に設定され、また、このと
きクロックφ１ はハイ、クロックφ２ はローレベル
であるので左から転送されてきた信号電荷量Ｑ１ は、
クロックφ１ が印加されている最終転送電極の蓄積電
極（第１層多結晶シリコン電極３）下のポテンシャル井
戸に蓄積されている。
あり、図３の（ａ）では、リセットパルスφＲ がハイ
レベルとなってｎ型浮遊拡散層８の電位はｎ＋ 型不純
物層９のドレイン電圧Ｖ２ に設定され、また、このと
きクロックφ１ はハイ、クロックφ２ はローレベル
であるので左から転送されてきた信号電荷量Ｑ１ は、
クロックφ１ が印加されている最終転送電極の蓄積電
極（第１層多結晶シリコン電極３）下のポテンシャル井
戸に蓄積されている。
【００１６】次に、リセットパルスφＲ がローレベル
となると、ｎ型浮遊拡散層８はｎ＋ 不純物層９から電
気的に分離される。このときリセットゲート１０直下に
蓄積されていた電荷量の一部Ｑ２ はｎ型浮遊拡散層８
へ流れ込む［図３の（ｂ）］。
となると、ｎ型浮遊拡散層８はｎ＋ 不純物層９から電
気的に分離される。このときリセットゲート１０直下に
蓄積されていた電荷量の一部Ｑ２ はｎ型浮遊拡散層８
へ流れ込む［図３の（ｂ）］。
【００１７】次に、クロックφ１ がロー、クロックφ
２ がハイレベルとなると、φ１ が印加されていた最
終転送電極の第１層多結晶シリコン電極３下のポテンシ
ャル井戸に蓄積されていた信号電荷Ｑ１は、電位Ｖ１
に固定された出力ゲート７下の半導体表面を通ってｎ型
浮遊拡散層８へ転送される［図３の（ｃ）］。
２ がハイレベルとなると、φ１ が印加されていた最
終転送電極の第１層多結晶シリコン電極３下のポテンシ
ャル井戸に蓄積されていた信号電荷Ｑ１は、電位Ｖ１
に固定された出力ゲート７下の半導体表面を通ってｎ型
浮遊拡散層８へ転送される［図３の（ｃ）］。
【００１８】従って、ｎ型浮遊拡散層８の電位変化は流
入した全電荷（Ｑ１ ＋Ｑ２ ）分となり、この電位変
化が出力用トランジスタ１２を介して出力される。
入した全電荷（Ｑ１ ＋Ｑ２ ）分となり、この電位変
化が出力用トランジスタ１２を介して出力される。
【００１９】ここで、リセットゲート１０直下のｎ型不
純物層２はｎ型浮遊拡散層８からｎ＋ 型不純物層９へ
向かって幅が広がるように形成されているので、リセッ
トゲート１０直下のポテンシャル井戸は、狭チャネル効
果によりｎ型浮遊拡散層８からｎ＋ 型不純物層９に向
かって次第に深くなる。従って、図３の（ｂ）に示され
るリセットゲート１０直下からｎ型浮遊拡散層８へ流れ
込む電荷Ｑ２ は従来例の図６の（ｃ）に示されるＱ３
と比較して少なくなる。よって、不要流入電荷によっ
てもたられるノイズレベルも低下する。
純物層２はｎ型浮遊拡散層８からｎ＋ 型不純物層９へ
向かって幅が広がるように形成されているので、リセッ
トゲート１０直下のポテンシャル井戸は、狭チャネル効
果によりｎ型浮遊拡散層８からｎ＋ 型不純物層９に向
かって次第に深くなる。従って、図３の（ｂ）に示され
るリセットゲート１０直下からｎ型浮遊拡散層８へ流れ
込む電荷Ｑ２ は従来例の図６の（ｃ）に示されるＱ３
と比較して少なくなる。よって、不要流入電荷によっ
てもたられるノイズレベルも低下する。
【００２０】例えば、リセットゲート１０のゲート長を
８μｍ、ｎ型不純物層２の幅をｎ型浮遊拡散層８側で６
μｍ、ｎ＋ 型不純物層９側で１５μｍにすることによ
りＱ２は電荷Ｑ３ と比べて約４割減少させることがで
きた。
８μｍ、ｎ型不純物層２の幅をｎ型浮遊拡散層８側で６
μｍ、ｎ＋ 型不純物層９側で１５μｍにすることによ
りＱ２は電荷Ｑ３ と比べて約４割減少させることがで
きた。
【００２１】以上好ましい実施例について説明したが、
本発明はこれに限定されるものではなく、浮遊拡散層増
幅（ＦＤＡ）法によって電荷を検出する方式のすべての
電荷転送装置に適用しうるものである。また、リセット
ゲート下のチャネル電位制御もチャネルドープによって
これを行い、チャネル幅は一定とすることもできる。
本発明はこれに限定されるものではなく、浮遊拡散層増
幅（ＦＤＡ）法によって電荷を検出する方式のすべての
電荷転送装置に適用しうるものである。また、リセット
ゲート下のチャネル電位制御もチャネルドープによって
これを行い、チャネル幅は一定とすることもできる。
【００２２】
【発明の効果】以上説明したように、本発明は、リセッ
トトランジスタのリセットゲート下のポテンシャル井戸
を浮遊拡散層側からドレイン側へ向かって次第に深くな
るようにしたものであるので、本発明によれば、信号電
荷量を検出する直前にリセットゲート下のポテンシャル
井戸からｎ型浮遊拡散層へ流れ込む電荷量を減少させる
ことができる。従って、本発明によれば、ノイズレベル
の低下とダイナミックレンジの拡大とを実現することが
できる。
トトランジスタのリセットゲート下のポテンシャル井戸
を浮遊拡散層側からドレイン側へ向かって次第に深くな
るようにしたものであるので、本発明によれば、信号電
荷量を検出する直前にリセットゲート下のポテンシャル
井戸からｎ型浮遊拡散層へ流れ込む電荷量を減少させる
ことができる。従って、本発明によれば、ノイズレベル
の低下とダイナミックレンジの拡大とを実現することが
できる。
【図１】本発明の一実施例を示す平面図。
【図２】図１のＡ−Ａ線断面図。
【図３】図２の断面におけるポテンシャル図。
【図４】従来例の平面図。
【図５】図４のＢ−Ｂ線断面図。
【図６】図５の断面におけるポテンシャル図。
Ａ…電荷転送部、 Ｂ…電荷検出部、 １
…ｐ型シリコン基板、 ２…ｎ型不純物層、
３…第１層多結晶シリコン電極、 ４…第２
層多結晶シリコン電極、 ５…絶縁膜、
６…ｎ− 型不純物領域、 ７…出力ゲート、８
…ｎ型浮遊拡散層、 ９…ｎ＋ 型不純物層、
１０…リセットゲート、１１…アルミニウム電極
、 １２…出力用トランジスタ、 １３…
素子分離領域。
…ｐ型シリコン基板、 ２…ｎ型不純物層、
３…第１層多結晶シリコン電極、 ４…第２
層多結晶シリコン電極、 ５…絶縁膜、
６…ｎ− 型不純物領域、 ７…出力ゲート、８
…ｎ型浮遊拡散層、 ９…ｎ＋ 型不純物層、
１０…リセットゲート、１１…アルミニウム電極
、 １２…出力用トランジスタ、 １３…
素子分離領域。
Claims (1)
- 【請求項１】 電荷転送領域と、該電荷転送領域上に
絶縁膜を介して設けられた電荷転送電極と、を有する電
荷結合素子と、浮遊拡散層と、リセットドレイン領域と
、前記浮遊拡散層と前記リセットドレイン領域との間に
設けられたチャネル領域と、該チャネル領域上に絶縁膜
を介して設けられたリセットゲートと、を有するリセッ
トトランジスタと、を備えた電荷転送装置において、前
記リセットトランジスタのオフ時において、前記チャネ
ル領域には前記リセットドレイン領域に向けて転送電荷
を加速させる電界が加えられていることを特徴とする電
荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12494091A JPH04328835A (ja) | 1991-04-26 | 1991-04-26 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12494091A JPH04328835A (ja) | 1991-04-26 | 1991-04-26 | 電荷転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04328835A true JPH04328835A (ja) | 1992-11-17 |
Family
ID=14897956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12494091A Pending JPH04328835A (ja) | 1991-04-26 | 1991-04-26 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04328835A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150125A (ja) * | 2003-11-11 | 2005-06-09 | Nec Electronics Corp | 固体撮像装置および電荷排出部 |
-
1991
- 1991-04-26 JP JP12494091A patent/JPH04328835A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005150125A (ja) * | 2003-11-11 | 2005-06-09 | Nec Electronics Corp | 固体撮像装置および電荷排出部 |
| JP4519447B2 (ja) * | 2003-11-11 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 固体撮像装置および電荷排出部 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5517043A (en) | Split pixel interline transfer imaging device | |
| JPH0666446B2 (ja) | 固体撮像素子 | |
| JP2005223356A (ja) | 電荷結合素子型イメージセンサ | |
| EP0192142A1 (en) | Charge transfer device | |
| US4939560A (en) | Charge transfer device | |
| JPH02211640A (ja) | 電荷転送装置 | |
| JPH04328835A (ja) | 電荷転送装置 | |
| JPS61198676A (ja) | 半導体集積回路装置 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JP2963572B2 (ja) | 電荷結合素子 | |
| JP2993112B2 (ja) | 電荷転送装置 | |
| JP3055635B2 (ja) | 電荷結合素子 | |
| JP2888266B2 (ja) | 電荷転送装置 | |
| JP3578611B2 (ja) | 固体撮像装置 | |
| JPH0555543A (ja) | 半導体装置 | |
| JPH0423334A (ja) | 電荷転送装置 | |
| JPS6032359B2 (ja) | 電荷転送デバイス | |
| JP2982258B2 (ja) | 電荷結合装置 | |
| JPH0322755B2 (ja) | ||
| JPH06101485B2 (ja) | 電荷転送素子 | |
| JPH04369230A (ja) | 電荷結合装置 | |
| JPH03246952A (ja) | 電荷結合素子 | |
| JPS6213827B2 (ja) | ||
| JPH01283870A (ja) | 電荷転送装置 | |
| JP3381151B2 (ja) | 電荷転送装置 |