JP3055635B2 - 電荷結合素子 - Google Patents
電荷結合素子Info
- Publication number
- JP3055635B2 JP3055635B2 JP3203784A JP20378491A JP3055635B2 JP 3055635 B2 JP3055635 B2 JP 3055635B2 JP 3203784 A JP3203784 A JP 3203784A JP 20378491 A JP20378491 A JP 20378491A JP 3055635 B2 JP3055635 B2 JP 3055635B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- output gate
- charge
- transfer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電荷結合素子に関し、特
にＦＤＡ（floating diffusion amplifier）法によって
信号電荷を検出する電荷結合素子に関する。
にＦＤＡ（floating diffusion amplifier）法によって
信号電荷を検出する電荷結合素子に関する。
【０００２】
【従来の技術】固体撮像素子（ラインセンサ、エリアセ
ンサ）に用いられる電荷結合素子（以下、ＣＣＤとい
う）のうち、その出力部に接続されるＣＣＤには高速転
送動作を行わせるために、通常、イオン注入障壁型２相
駆動ＣＣＤが用いられる。このイオン注入障壁型２相駆
動ＣＣＤについてその構成、動作を図を用いて説明す
る。
ンサ）に用いられる電荷結合素子（以下、ＣＣＤとい
う）のうち、その出力部に接続されるＣＣＤには高速転
送動作を行わせるために、通常、イオン注入障壁型２相
駆動ＣＣＤが用いられる。このイオン注入障壁型２相駆
動ＣＣＤについてその構成、動作を図を用いて説明す
る。
【０００３】図５は、この種従来のＣＣＤの出力部付近
を示す模式的平面図である。同図において、１０は隣接
する２枚の電極が接続されて構成された複数の転送電
極、１１は第１の出力ゲート電極、１２は第２の出力ゲ
ート電極、１４は電荷転送領域となるｎウェル、１５は
ｎウェル内を転送されてきた信号電荷の転送を受ける電
荷検出用のフローティングダイオード、１６ａはフロー
ティングダイオード１５の電位を定期的にリセットドレ
イン１７の電位にリセットするためのリセットゲート電
極、１８はゲートがフローティングダイオード１５に接
続され、負荷抵抗１９とともに出力プリアンプを構成す
るＭＯＳトランジスタ、２０は出力プリアンプの出力端
子である。
を示す模式的平面図である。同図において、１０は隣接
する２枚の電極が接続されて構成された複数の転送電
極、１１は第１の出力ゲート電極、１２は第２の出力ゲ
ート電極、１４は電荷転送領域となるｎウェル、１５は
ｎウェル内を転送されてきた信号電荷の転送を受ける電
荷検出用のフローティングダイオード、１６ａはフロー
ティングダイオード１５の電位を定期的にリセットドレ
イン１７の電位にリセットするためのリセットゲート電
極、１８はゲートがフローティングダイオード１５に接
続され、負荷抵抗１９とともに出力プリアンプを構成す
るＭＯＳトランジスタ、２０は出力プリアンプの出力端
子である。
【０００４】ここで、転送電極１０、出力ゲート電極１
１、１２は２層ポリシリコンにより形成される。そし
て、転送電極１０には、２相の転送クロックφ1 、φ2
が、第１の出力ゲート電極１１には固定の第１の出力ゲ
ート電圧ＶOG1 が、第２の出力ゲート電極１２には固定
の第２の出力ゲート電圧ＶOG2 が、リセットゲート電極
１６ａにはリセットパルスφR が、リセットドレイン１
７には固定のリセットドレイン電圧ＶRDが印加されてい
る。
１、１２は２層ポリシリコンにより形成される。そし
て、転送電極１０には、２相の転送クロックφ1 、φ2
が、第１の出力ゲート電極１１には固定の第１の出力ゲ
ート電圧ＶOG1 が、第２の出力ゲート電極１２には固定
の第２の出力ゲート電圧ＶOG2 が、リセットゲート電極
１６ａにはリセットパルスφR が、リセットドレイン１
７には固定のリセットドレイン電圧ＶRDが印加されてい
る。
【０００５】次に、信号電荷の転送および出力電圧の検
出動作について説明する。図６は図５のＡ−Ａ線断面図
である。図６において、２１は、ｎ型半導体基板２２上
に設けられたｐウェル、２３は、同一転送電極下の転送
チャネルに電位差をつけるためにｐ型不純物、例えばＢ
イオン注入して形成したバリヤ領域である。同図に示さ
れるように、電荷検出用のフローティングダイオード１
５は、第２の出力ゲート電極１２とリセットゲート電極
１６ａとの間において、ｎウェル１４とｐウェル２１と
の間のｐｎ接合を含んで構成される。
出動作について説明する。図６は図５のＡ−Ａ線断面図
である。図６において、２１は、ｎ型半導体基板２２上
に設けられたｐウェル、２３は、同一転送電極下の転送
チャネルに電位差をつけるためにｐ型不純物、例えばＢ
イオン注入して形成したバリヤ領域である。同図に示さ
れるように、電荷検出用のフローティングダイオード１
５は、第２の出力ゲート電極１２とリセットゲート電極
１６ａとの間において、ｎウェル１４とｐウェル２１と
の間のｐｎ接合を含んで構成される。
【０００６】図７に一般的な駆動パルスのタイミングチ
ャートと印加定電圧（ＶOG1 、ＶOG2 、ＶRD）の電位を
示し、図８に図７の各時刻における電荷転送の様子を示
す。図７において、Ｖ1H（＝Ｖ2H）、Ｖ1L（＝Ｖ2L）は
それぞれφ1 （φ2 ）の高位と低位の電位を示し、
ＶRH、ＶRLはリセットパルスφR の高位と低位の電位を
示す。
ャートと印加定電圧（ＶOG1 、ＶOG2 、ＶRD）の電位を
示し、図８に図７の各時刻における電荷転送の様子を示
す。図７において、Ｖ1H（＝Ｖ2H）、Ｖ1L（＝Ｖ2L）は
それぞれφ1 （φ2 ）の高位と低位の電位を示し、
ＶRH、ＶRLはリセットパルスφR の高位と低位の電位を
示す。
【０００７】ここで、第１の出力ゲート電極１１に印加
されるゲート電圧ＶOG1 は、第１の出力ゲート電極下の
電荷転送チャネルの電位（以下、チャネル電位という）
ｖOG 1 が、転送電極にＶ2Lが印加された時の転送電極下
の非バリヤ領域（以下、ストレージ領域という）のチャ
ネル電位ｖSLより高く、なおかつＶ2Hが印加されたとき
の転送電極下のストレージ領域のチャネル電位ｖSHより
も低くなるように設定される。また、ゲート電圧ＶOG2
は、第２の出力ゲート電極下のチャネル電位ｖOG2 が第
１の出力ゲート電極下のチャネル電位ｖOG1 より高くな
るように設定される。さらに、リセットゲート電極１６
ａに印加されるリセットパルスφR の高電位ＶRHは、そ
のときのリセットゲート電極下のチャネル電位ｖRHがリ
セットドレインに印加される定電位ＶRDより高くなるよ
うに設定される。
されるゲート電圧ＶOG1 は、第１の出力ゲート電極下の
電荷転送チャネルの電位（以下、チャネル電位という）
ｖOG 1 が、転送電極にＶ2Lが印加された時の転送電極下
の非バリヤ領域（以下、ストレージ領域という）のチャ
ネル電位ｖSLより高く、なおかつＶ2Hが印加されたとき
の転送電極下のストレージ領域のチャネル電位ｖSHより
も低くなるように設定される。また、ゲート電圧ＶOG2
は、第２の出力ゲート電極下のチャネル電位ｖOG2 が第
１の出力ゲート電極下のチャネル電位ｖOG1 より高くな
るように設定される。さらに、リセットゲート電極１６
ａに印加されるリセットパルスφR の高電位ＶRHは、そ
のときのリセットゲート電極下のチャネル電位ｖRHがリ
セットドレインに印加される定電位ＶRDより高くなるよ
うに設定される。
【０００８】図８に示されるように、時刻ｔ＝ｔ1 にお
いて信号電荷Ｑ1 は最終の転送電極１０下のストレージ
領域に蓄積されている。この信号電荷Ｑ1 は、時刻ｔ＝
ｔ2において第１、２の出力ゲート電極１１、１２下を
通過して電荷検出用フローティングダイオード１５に注
入される。
いて信号電荷Ｑ1 は最終の転送電極１０下のストレージ
領域に蓄積されている。この信号電荷Ｑ1 は、時刻ｔ＝
ｔ2において第１、２の出力ゲート電極１１、１２下を
通過して電荷検出用フローティングダイオード１５に注
入される。
【０００９】このときの電荷検出用のフローティングダ
イオード１５の電位変化をΔＶとすると、ΔＶは、フロ
ーティングダイオード１５の接合容量をＣ1 、フローテ
ィングダイオード１５とリセットゲート電極１６ａの間
のカップリング容量をＣ2 、同じくフローティングダイ
オード１５と第２の出力ゲート電極１２の間のカップリ
ング容量をＣ3 、フローティングダイオード１５からＭ
ＯＳトランジスタ１８への配線の配線容量をＣ4 、ＭＯ
Ｓトランジスタ１８の入力容量をＣ5 として次のように
表せる。 ΔＶ＝Ｑ1 ／（Ｃ1 ＋Ｃ2 ＋Ｃ3 ＋Ｃ4 ＋Ｃ5 ） …
イオード１５の電位変化をΔＶとすると、ΔＶは、フロ
ーティングダイオード１５の接合容量をＣ1 、フローテ
ィングダイオード１５とリセットゲート電極１６ａの間
のカップリング容量をＣ2 、同じくフローティングダイ
オード１５と第２の出力ゲート電極１２の間のカップリ
ング容量をＣ3 、フローティングダイオード１５からＭ
ＯＳトランジスタ１８への配線の配線容量をＣ4 、ＭＯ
Ｓトランジスタ１８の入力容量をＣ5 として次のように
表せる。 ΔＶ＝Ｑ1 ／（Ｃ1 ＋Ｃ2 ＋Ｃ3 ＋Ｃ4 ＋Ｃ5 ） …
【００１０】この電位変化ΔＶはＭＯＳトランジスタ１
８と負荷抵抗１９により構成される出力プリアンプに入
力され、その出力端子２０から出力電圧ＶOUT として検
出される。この出力電圧ＶOUT は負荷抵抗１９の抵抗値
をＲ、ＭＯＳトランジスタ１８の相互コンダクタンスを
ｇm として次のように表すことができる。 ＶOUT ＝ΔＶ・ｇm ・Ｒ／（１＋ｇm ・Ｒ） … 、式より、 ＶOUT ＝Ｑ1 ・ｇm ・Ｒ／（１＋ｇm ・Ｒ）（Ｃ1 ＋Ｃ2 ＋Ｃ3 ＋Ｃ4 ＋Ｃ5 ） … を得る。
８と負荷抵抗１９により構成される出力プリアンプに入
力され、その出力端子２０から出力電圧ＶOUT として検
出される。この出力電圧ＶOUT は負荷抵抗１９の抵抗値
をＲ、ＭＯＳトランジスタ１８の相互コンダクタンスを
ｇm として次のように表すことができる。 ＶOUT ＝ΔＶ・ｇm ・Ｒ／（１＋ｇm ・Ｒ） … 、式より、 ＶOUT ＝Ｑ1 ・ｇm ・Ｒ／（１＋ｇm ・Ｒ）（Ｃ1 ＋Ｃ2 ＋Ｃ3 ＋Ｃ4 ＋Ｃ5 ） … を得る。
【００１１】図８に示すように、ｔ＝ｔ2 で電圧として
検出された信号電荷Ｑ1 は、ｔ＝ｔ3 においてリセット
ゲート電極１６ａにＶRHが印加されることによってリセ
ットドレイン１７を通して外部に排出され、同時に次の
信号電荷Ｑ2 が最終段の転送電極１０下のストレージ領
域に蓄積される。続いて、ｔ＝ｔ4 において、リセット
ゲート電極にＶRLが印加されて、ｔ＝ｔ1 の状態に戻
る。以下、これら一連の動作を繰り返すことによって信
号電荷Ｑ1 、Ｑ2 、Ｑ3 、…が出力電圧として順次検出
される。
検出された信号電荷Ｑ1 は、ｔ＝ｔ3 においてリセット
ゲート電極１６ａにＶRHが印加されることによってリセ
ットドレイン１７を通して外部に排出され、同時に次の
信号電荷Ｑ2 が最終段の転送電極１０下のストレージ領
域に蓄積される。続いて、ｔ＝ｔ4 において、リセット
ゲート電極にＶRLが印加されて、ｔ＝ｔ1 の状態に戻
る。以下、これら一連の動作を繰り返すことによって信
号電荷Ｑ1 、Ｑ2 、Ｑ3 、…が出力電圧として順次検出
される。
【００１２】式から明らかなように、信号電荷Ｑに対
してできるだけ大きな出力電圧ＶOUT を得るにはＣ1 〜
Ｃ5 の各容量の低減が必要であり、そのためにはフロー
ティングダイオード１５の面積をできるだけ小さくする
必要がある。
してできるだけ大きな出力電圧ＶOUT を得るにはＣ1 〜
Ｃ5 の各容量の低減が必要であり、そのためにはフロー
ティングダイオード１５の面積をできるだけ小さくする
必要がある。
【００１３】一方、最大信号電荷量ＱMAX は転送電極１
０下のバリヤ領域のチャネル電位とストレージ領域のチ
ャネル電位との電位差ΔｖBSを用いて次のように表すこ
とができる。 ＱMAX ＝Ｋ・ΔｖBS・Ｗ・Ｌ … ここで、Ｋは比例定数、Ｗはストレージ領域の電荷転送
チャネル幅、Ｌは同じくストレージ領域の電荷転送チャ
ネル長である。固体撮像素子、例えばエリアセンサの水
平転送部としてこのイオン注入障壁型２相駆動ＣＣＤを
用いる場合、ストレージ領域の電荷転送チャネル長Ｌは
固体撮像素子のサイズと水平画素数によって決まってし
まう。また、ΔｖBSは駆動電圧（例えば５Ｖ）との関係
上安易に変更することができないので、ＱMAX を大きく
するにはストレージ領域の電荷転送チャネル幅Ｗをなる
べく大きくする必要がある。
０下のバリヤ領域のチャネル電位とストレージ領域のチ
ャネル電位との電位差ΔｖBSを用いて次のように表すこ
とができる。 ＱMAX ＝Ｋ・ΔｖBS・Ｗ・Ｌ … ここで、Ｋは比例定数、Ｗはストレージ領域の電荷転送
チャネル幅、Ｌは同じくストレージ領域の電荷転送チャ
ネル長である。固体撮像素子、例えばエリアセンサの水
平転送部としてこのイオン注入障壁型２相駆動ＣＣＤを
用いる場合、ストレージ領域の電荷転送チャネル長Ｌは
固体撮像素子のサイズと水平画素数によって決まってし
まう。また、ΔｖBSは駆動電圧（例えば５Ｖ）との関係
上安易に変更することができないので、ＱMAX を大きく
するにはストレージ領域の電荷転送チャネル幅Ｗをなる
べく大きくする必要がある。
【００１４】これら２つの点を考慮して、一般的には図
５に示すように転送電極１０から第２出力ゲート電極１
２にかけて電荷転送領域の幅を徐々に狭くした構造のＣ
ＣＤが用いられている。
５に示すように転送電極１０から第２出力ゲート電極１
２にかけて電荷転送領域の幅を徐々に狭くした構造のＣ
ＣＤが用いられている。
【００１５】
【発明が解決しょうとする課題】しかしながら上述した
従来のＣＣＤにおいては、電荷転送領域の幅が転送電極
から出力ゲート電極の最終段である第２の出力ゲート電
極にかけて徐々に狭くなっているため狭チャネル効果に
よって、チャネル電位が徐々に下がってしまい、その効
果が最も顕著に現れる第２の出力ゲート電極下において
信号電荷の転送不良を起こすという問題点があった。こ
の様子を図を用いて説明する。
従来のＣＣＤにおいては、電荷転送領域の幅が転送電極
から出力ゲート電極の最終段である第２の出力ゲート電
極にかけて徐々に狭くなっているため狭チャネル効果に
よって、チャネル電位が徐々に下がってしまい、その効
果が最も顕著に現れる第２の出力ゲート電極下において
信号電荷の転送不良を起こすという問題点があった。こ
の様子を図を用いて説明する。
【００１６】図９はストレージ領域において電荷転送領
域の幅とチャネル電位の関係を示す図である。電荷転送
領域の幅が１０μｍ以下になると狭チャネル効果によっ
てチャネル電位が著しく低下する。通常、第２の出力ゲ
ート電極下の電荷転送領域の幅は１０数μｍから数μｍ
までの間で徐々に狭まっているので、この影響により、
図１０に示されるように、チャネル電位はｖOG2 からｖ
OG2 ′へ徐々に低下する。この差ΔｖOG2 ＝ｖOG2 −ｖ
OG2 ′は０．５〜２Ｖ程度の大きさである。
域の幅とチャネル電位の関係を示す図である。電荷転送
領域の幅が１０μｍ以下になると狭チャネル効果によっ
てチャネル電位が著しく低下する。通常、第２の出力ゲ
ート電極下の電荷転送領域の幅は１０数μｍから数μｍ
までの間で徐々に狭まっているので、この影響により、
図１０に示されるように、チャネル電位はｖOG2 からｖ
OG2 ′へ徐々に低下する。この差ΔｖOG2 ＝ｖOG2 −ｖ
OG2 ′は０．５〜２Ｖ程度の大きさである。
【００１７】図１０における時刻ｔ1 、ｔ2 は、図７に
おける時刻ｔ1 、ｔ2 と同一タイミングの時刻である。
時刻ｔ＝ｔ1 において転送電極１０の最終段下に蓄積さ
れていた信号電荷Ｑはｔ＝ｔ2 において、第１および第
２の出力ゲート電極１１、１２下を通過してフローティ
ングダイオード１５に注入されるが、このとき第２の出
力ゲート電極１２下においてチャネル電位が徐々に低下
しているためこの部分に一定量の信号電荷ΔＱが残され
てしまう。この電荷ΔＱは電子の拡散によってのみ転送
が行われるため、転送クロックφ1 、φ2 の通常の駆動
周波数（数ＭＨｚ〜１０数ＭＨｚ）では完全には転送が
不可能であり、ここで転送不良が発生する。
おける時刻ｔ1 、ｔ2 と同一タイミングの時刻である。
時刻ｔ＝ｔ1 において転送電極１０の最終段下に蓄積さ
れていた信号電荷Ｑはｔ＝ｔ2 において、第１および第
２の出力ゲート電極１１、１２下を通過してフローティ
ングダイオード１５に注入されるが、このとき第２の出
力ゲート電極１２下においてチャネル電位が徐々に低下
しているためこの部分に一定量の信号電荷ΔＱが残され
てしまう。この電荷ΔＱは電子の拡散によってのみ転送
が行われるため、転送クロックφ1 、φ2 の通常の駆動
周波数（数ＭＨｚ〜１０数ＭＨｚ）では完全には転送が
不可能であり、ここで転送不良が発生する。
【００１８】
【課題を解決するための手段】本発明の電荷結合素子
は、電荷転送領域の幅が出力ゲート電極の近傍の転送電
極下から前記出力ゲート電極下の間で徐々に狭くなって
いるものであって、前記出力ゲート電極は複数個に分割
されており、かつ、最終出力ゲート電極の直前の出力ゲ
ート電極と重ならない部分の最終出力ゲート電極下の電
荷転送領域の幅は全て一定になされている。
は、電荷転送領域の幅が出力ゲート電極の近傍の転送電
極下から前記出力ゲート電極下の間で徐々に狭くなって
いるものであって、前記出力ゲート電極は複数個に分割
されており、かつ、最終出力ゲート電極の直前の出力ゲ
ート電極と重ならない部分の最終出力ゲート電極下の電
荷転送領域の幅は全て一定になされている。
【００１９】
【作用】最終出力ゲート電極に隣接する終わりから２番
目の出力ゲート電極下の電荷転送領域の幅は徐々に狭く
なっているため、狭チャネル効果によりその電位は徐々
に低下しようとする。しかし、本発明によれば、この電
位降下が、最終出力ゲート電極の縁電界（fringing fie
ld）効果によって補償されるため、狭チャネル効果は実
質上減殺される。よって電荷転送領域の幅を十分絞り込
んでフローティングダイオードの面積を縮小しても電荷
転送不良が発生することはなくなる。
目の出力ゲート電極下の電荷転送領域の幅は徐々に狭く
なっているため、狭チャネル効果によりその電位は徐々
に低下しようとする。しかし、本発明によれば、この電
位降下が、最終出力ゲート電極の縁電界（fringing fie
ld）効果によって補償されるため、狭チャネル効果は実
質上減殺される。よって電荷転送領域の幅を十分絞り込
んでフローティングダイオードの面積を縮小しても電荷
転送不良が発生することはなくなる。
【００２０】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例の出力部近
傍の概略平面図である。同図において、図５の従来例の
部分と同等の部分には同一の参照番号が付されているの
で重複する説明は省略する。本実施例の図５の従来例と
相違する点は、第１層目のポリシリコンからなり、電荷
転送チャネル幅が１０数μｍから数μｍへと次第に狭め
られ、そのため狭チャネル効果によってそのチャネル電
位が次第に低下している第２の出力ゲート電極１２に隣
接して、フローティングダイオード１５の側に、第２層
目のポリシリコンからなり、電荷転送チャネルの幅が一
定な第３の出力ゲート電極１３を設け、この電極に定電
圧の第３の出力ゲート電圧ＶOG3 を印加している点であ
る。
て説明する。図１は、本発明の第１の実施例の出力部近
傍の概略平面図である。同図において、図５の従来例の
部分と同等の部分には同一の参照番号が付されているの
で重複する説明は省略する。本実施例の図５の従来例と
相違する点は、第１層目のポリシリコンからなり、電荷
転送チャネル幅が１０数μｍから数μｍへと次第に狭め
られ、そのため狭チャネル効果によってそのチャネル電
位が次第に低下している第２の出力ゲート電極１２に隣
接して、フローティングダイオード１５の側に、第２層
目のポリシリコンからなり、電荷転送チャネルの幅が一
定な第３の出力ゲート電極１３を設け、この電極に定電
圧の第３の出力ゲート電圧ＶOG3 を印加している点であ
る。
【００２１】なお、本実施例では、リセットゲート電極
１６も第２層目のポリシリコンで形成し、マスクの目合
わせずれ等が起こった場合でもフローティングダイオー
ド１５の面積が一定となるようになされている。
１６も第２層目のポリシリコンで形成し、マスクの目合
わせずれ等が起こった場合でもフローティングダイオー
ド１５の面積が一定となるようになされている。
【００２２】上記のように構成することにより、第３の
出力ゲート電極１３と第２の出力ゲート電極１２との間
に生じる縁電界（fringing field）によって第２の出力
ゲート電極１２下で生じているチャネル電位の低下は緩
和され、この部分での転送不良が防止される。ここで第
２の出力ゲート電極１２下でのチャネル電位の低下は
０．５Ｖ〜２Ｖ程度であるので、ゲート電圧ＶOG3 は、
それに応じて第２の出力ゲート電極１２に印加されるゲ
ート電圧ＶOG2 に対してフローティングダイオードの最
大信号量を制限しない範囲で十分に高くする。例えば、
第２の出力ゲート電極１２下のチャネル電位の低下が１
Ｖ、ゲート酸化膜の膜厚が１０００Å、第２の出力ゲー
ト電極と第３の出力ゲート電極間の距離（中心間）が２
μｍの場合、ＶOG3 をＶOG2 より４Ｖ程度高くする。
出力ゲート電極１３と第２の出力ゲート電極１２との間
に生じる縁電界（fringing field）によって第２の出力
ゲート電極１２下で生じているチャネル電位の低下は緩
和され、この部分での転送不良が防止される。ここで第
２の出力ゲート電極１２下でのチャネル電位の低下は
０．５Ｖ〜２Ｖ程度であるので、ゲート電圧ＶOG3 は、
それに応じて第２の出力ゲート電極１２に印加されるゲ
ート電圧ＶOG2 に対してフローティングダイオードの最
大信号量を制限しない範囲で十分に高くする。例えば、
第２の出力ゲート電極１２下のチャネル電位の低下が１
Ｖ、ゲート酸化膜の膜厚が１０００Å、第２の出力ゲー
ト電極と第３の出力ゲート電極間の距離（中心間）が２
μｍの場合、ＶOG3 をＶOG2 より４Ｖ程度高くする。
【００２３】この縁電界による狭チャネル効果の解消状
態を図２に示す。図２の（ａ）は、図１のＡ−Ａ線断面
図であり、図２の（ｂ）は、その断面におけるチャネル
電位図である。図２の（ｂ）において、転送クロックφ
1 がＶ1H、φ2 がＶ2Lのときのチャネル電位を実線で、
また、φ1 がＶ1L、φ2 がＶ2Hであるときのチャネル電
位を一点鎖線にて示す。第２の出力ゲート電極１２下の
チャネル電位は、隣接する第３の出力ゲート電極１３の
縁電界の効果によって、縁電界の効果がない場合のチャ
ネル電位（図中点線で示す）より全体に高くなってお
り、特にこの効果は隣接する第３の出力ゲート電極に近
づくほど大きくなるので全体として信号電荷の転送方向
に対してそのチャネル電位が徐々に高くなり、そのため
転送不良は発生しない。
態を図２に示す。図２の（ａ）は、図１のＡ−Ａ線断面
図であり、図２の（ｂ）は、その断面におけるチャネル
電位図である。図２の（ｂ）において、転送クロックφ
1 がＶ1H、φ2 がＶ2Lのときのチャネル電位を実線で、
また、φ1 がＶ1L、φ2 がＶ2Hであるときのチャネル電
位を一点鎖線にて示す。第２の出力ゲート電極１２下の
チャネル電位は、隣接する第３の出力ゲート電極１３の
縁電界の効果によって、縁電界の効果がない場合のチャ
ネル電位（図中点線で示す）より全体に高くなってお
り、特にこの効果は隣接する第３の出力ゲート電極に近
づくほど大きくなるので全体として信号電荷の転送方向
に対してそのチャネル電位が徐々に高くなり、そのため
転送不良は発生しない。
【００２４】図３は本発明の第２の実施例の出力部付近
の概略平面図である。図４の（ａ）はそのＡ−Ａ線断面
図であり、図４の（ｂ）は、その断面でのチャネル電位
図である。本実施例の第１の実施例と相違する点は、最
終転送電極１０ａを第２層目のポリシリコン単独で形成
し、さらに第１の出力ゲート電極１１ａおよび第３の出
力ゲート電極１３ａを第１層目のポリシリコンで、第２
の出力ゲート電極１２ａを第２層目のポリシリコンで、
リセットゲート電極１６ａを第１層目のポリシリコンで
それぞれ形成している点である。図４の（ｂ）に示され
るように、本実施例も先の実施例と同様の効果を奏する
ことができる。
の概略平面図である。図４の（ａ）はそのＡ−Ａ線断面
図であり、図４の（ｂ）は、その断面でのチャネル電位
図である。本実施例の第１の実施例と相違する点は、最
終転送電極１０ａを第２層目のポリシリコン単独で形成
し、さらに第１の出力ゲート電極１１ａおよび第３の出
力ゲート電極１３ａを第１層目のポリシリコンで、第２
の出力ゲート電極１２ａを第２層目のポリシリコンで、
リセットゲート電極１６ａを第１層目のポリシリコンで
それぞれ形成している点である。図４の（ｂ）に示され
るように、本実施例も先の実施例と同様の効果を奏する
ことができる。
【００２５】ところで、フローティングダイオード１５
に接続されるＭＯＳトランジスタ１８のゲート電極は通
常第１層目のポリシリコンで形成されている。その理由
は第２層目のポリシリコンは第１層目のポリシリコンと
比較してエッチング条件のばらつき等によるサイズの変
動が起こり易く、そしてその変動が入力容量のばらつき
およびそれに伴う出力電圧のばらつきに直接影響を与え
るからである。而して、本実施例の場合、フローティン
グダイオード１５からＭＯＳトランジスタ１８への配線
は、隣接する第３の出力ゲート電極１３ａとリセットゲ
ート電極１６ａとが第１層目のポリシリコンで形成され
ていることから、これらの電極との間にマスク目合わせ
ずれによるカップリング容量に変動が生じないようにす
るために、第１層目のポリシリコンで形成することが好
ましい。よって本実施例では、この配線とＭＯＳトラン
ジスタ１８のゲート電極とを共通化でき、配線容量を低
減化できるので出力電圧を第１の実施例の場合より大き
くできる。
に接続されるＭＯＳトランジスタ１８のゲート電極は通
常第１層目のポリシリコンで形成されている。その理由
は第２層目のポリシリコンは第１層目のポリシリコンと
比較してエッチング条件のばらつき等によるサイズの変
動が起こり易く、そしてその変動が入力容量のばらつき
およびそれに伴う出力電圧のばらつきに直接影響を与え
るからである。而して、本実施例の場合、フローティン
グダイオード１５からＭＯＳトランジスタ１８への配線
は、隣接する第３の出力ゲート電極１３ａとリセットゲ
ート電極１６ａとが第１層目のポリシリコンで形成され
ていることから、これらの電極との間にマスク目合わせ
ずれによるカップリング容量に変動が生じないようにす
るために、第１層目のポリシリコンで形成することが好
ましい。よって本実施例では、この配線とＭＯＳトラン
ジスタ１８のゲート電極とを共通化でき、配線容量を低
減化できるので出力電圧を第１の実施例の場合より大き
くできる。
【００２６】
【発明の効果】以上説明したように、本発明は、電荷転
送領域の幅が出力ゲート電極の近傍の転送電極下から前
記出力ゲート電極下の間で徐々に狭くなっており、前記
出力ゲート電極が複数個に分割されている電荷結合素子
において、前記出力ゲート電極の最終ゲート電極下の前
記電荷転送領域の幅を一定にしたものであるので、本発
明によれば、この電極に隣接し、電荷転送領域の幅が同
一電極下で徐々に狭くなっている出力ゲート電極下にお
いて現れる狭チャネル効果によるチャネル電位の低下を
最終出力ゲート電極の縁電界（fringing field）効果に
よって解消することができる。したがって、本発明によ
れば、電荷検出用のフローティングダイオードの面積を
縮小化しても転送不良が生じることがなくなり、高感度
で電荷転送効率の高い電荷結合素子を提供することがで
きる。
送領域の幅が出力ゲート電極の近傍の転送電極下から前
記出力ゲート電極下の間で徐々に狭くなっており、前記
出力ゲート電極が複数個に分割されている電荷結合素子
において、前記出力ゲート電極の最終ゲート電極下の前
記電荷転送領域の幅を一定にしたものであるので、本発
明によれば、この電極に隣接し、電荷転送領域の幅が同
一電極下で徐々に狭くなっている出力ゲート電極下にお
いて現れる狭チャネル効果によるチャネル電位の低下を
最終出力ゲート電極の縁電界（fringing field）効果に
よって解消することができる。したがって、本発明によ
れば、電荷検出用のフローティングダイオードの面積を
縮小化しても転送不良が生じることがなくなり、高感度
で電荷転送効率の高い電荷結合素子を提供することがで
きる。
【図１】本発明の第１の実施例を示す平面図。
【図２】図１のＡ−Ａ線断面図とその断面におけるチャ
ネル電位図。
ネル電位図。
【図３】本発明の第２の実施例を示す平面図。
【図４】図３のＡ−Ａ線断面図とその断面におけるチャ
ネル電位図。
ネル電位図。
【図５】従来例の平面図。
【図６】図５のＡ−Ａ線断面図。
【図７】２相駆動型ＣＣＤの駆動パルスのタイミングチ
ャート。
ャート。
【図８】従来例の電荷転送状態を示す図。
【図９】電荷転送領域の幅とチャネル電位との関係を示
す図。
す図。
【図１０】従来例の問題点を説明するための断面図とチ
ャネル電位図。
ャネル電位図。
１０…転送電極、 １０ａ…第２層目のポリシリコン
のみで形成された最終転送電極、 １１、１１ａ…第
１の出力ゲート電極、 １２、１２ａ…第２の出力ゲ
ート電極、 １３、１３ａ…第３の出力ゲート電極、
１４…ｎウェル（電荷転送領域）、 １５…電荷
検出用のフローティングダイオード、１６、１６ａ…リ
セットゲート電極、 １７…リセットドレイン、
１８…ＭＯＳトランジスタ、 １９…負荷抵抗、
２０…出力端子、 ２１…ｐウェル、 ２２…ｎ型
半導体基板、 ２３…バリヤ領域。
のみで形成された最終転送電極、 １１、１１ａ…第
１の出力ゲート電極、 １２、１２ａ…第２の出力ゲ
ート電極、 １３、１３ａ…第３の出力ゲート電極、
１４…ｎウェル（電荷転送領域）、 １５…電荷
検出用のフローティングダイオード、１６、１６ａ…リ
セットゲート電極、 １７…リセットドレイン、
１８…ＭＯＳトランジスタ、 １９…負荷抵抗、
２０…出力端子、 ２１…ｐウェル、 ２２…ｎ型
半導体基板、 ２３…バリヤ領域。
Claims (3)
- 【請求項１】 電荷転送領域と、前記電荷転送領域の後
段に設けられた電荷検出用領域と、前記電荷転送領域上
に設けられた複数の転送電極と、前記電荷転送領域の最
終部上に設けられた複数の出力ゲート電極と、を有する
電荷結合素子において、 前記電荷転送領域の幅は、出力ゲート電極近傍の転送電
極下から出力ゲート電極下にかけて徐々に狭められかつ
最終出力ゲート電極の直前の出力ゲート電極と重ならな
い部分における前記最終出力ゲート電極下においては全
て均一になされていることを特徴とする電荷結合素子。 - 【請求項２】 前記複数の出力ゲート電極が、３つの出
力ゲート電極であることを特徴とする請求項１記載の電
荷結合素子。 - 【請求項３】 前記最終出力ゲート電極に印加される出
力ゲート電圧が、前記最終出力ゲート電極の直前の出力
ゲート電極に印加される出力ゲート電圧より絶対値で大
きいことを特徴とする請求項１または２記載の電荷結合
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203784A JP3055635B2 (ja) | 1991-07-18 | 1991-07-18 | 電荷結合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3203784A JP3055635B2 (ja) | 1991-07-18 | 1991-07-18 | 電荷結合素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529359A JPH0529359A (ja) | 1993-02-05 |
| JP3055635B2 true JP3055635B2 (ja) | 2000-06-26 |
Family
ID=16479712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3203784A Expired - Lifetime JP3055635B2 (ja) | 1991-07-18 | 1991-07-18 | 電荷結合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055635B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514886A (en) * | 1995-01-18 | 1996-05-07 | Eastman Kodak Company | Image sensor with improved output region for superior charge transfer characteristics |
| JP2007201160A (ja) * | 2006-01-26 | 2007-08-09 | Fujifilm Corp | 電荷結合素子 |
-
1991
- 1991-07-18 JP JP3203784A patent/JP3055635B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529359A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4336557A (en) | Monolithically integrated circuit for relatively slow readout from a two-dimensional image sensor | |
| US20060192234A1 (en) | Solid-state imaging device | |
| JPS60206063A (ja) | 固体撮像素子 | |
| JPH084136B2 (ja) | 電荷転送装置 | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| JP3055635B2 (ja) | 電荷結合素子 | |
| JP2875132B2 (ja) | 電荷転送装置 | |
| JP3028074B2 (ja) | 電荷転送素子とその駆動方法 | |
| JPH07106553A (ja) | 固体撮像素子 | |
| JPH07122733A (ja) | 電荷転送装置およびその製造方法 | |
| JP2963572B2 (ja) | 電荷結合素子 | |
| JP2877183B2 (ja) | 電荷転送装置 | |
| JPS6138624B2 (ja) | ||
| JP3020537B2 (ja) | 電荷結合素子 | |
| JP3342976B2 (ja) | 電荷結合素子と固体撮像装置 | |
| JP2993112B2 (ja) | 電荷転送装置 | |
| JP2982258B2 (ja) | 電荷結合装置 | |
| JPH05211180A (ja) | 電荷転送装置 | |
| JP3024276B2 (ja) | 電荷転送素子 | |
| JP3152920B2 (ja) | 電荷転送装置およびその製造方法 | |
| JP3173806B2 (ja) | 電荷検出回路の駆動方法 | |
| JP2828124B2 (ja) | 電荷転送装置 | |
| JP2965568B2 (ja) | 電荷検出装置 | |
| JPH04369187A (ja) | Ｃｃｄ固体撮像素子 | |
| JPH03179276A (ja) | 電荷検出回路 |