JPS60206063A - 固体撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、静電誘導トランジスタより成る固体撮像素子
および固体撮像装置に関するものである。

（従来技術） 従来、ビデオカメラ、ファクシミリ等に用いられる固体
撮像装置として、ＢＢＤ、ＣＯＤ等の電荷転送素子ある
いはＭＯＳトランジスタ等を用いるものがある。しかし
、これらの固体撮像装置は、信号電荷転送時に電荷の洩
れがあること、光検出感度が低いこと等の種々の問題点
がある。

このような問題点を一挙に解決するものとして、静［１
導トランジスタ（５ｔａｔｉｃ　ｌ　ｎｄｕｃｔｉｏｎ
Ｔ　ｒａｎｓｉｓｔ＊ｒの頭文字をとってＳＩＴと呼ば
れているンを用いた固体撮像装置が既に提案されている
。このＳＩＴは光電変換作用および光電荷蓄積作用を有
するフォトトランジスタの一種であり、電界効果トラン
ジスタや接合形トランジスタに比較して、高入力力イン
ピーダンス、高速性、非飽和性、低雑音、低消費電力等
の特長を備えているものである。

したがって、このＳＩＴを固体撮像素子として用いれば
、高感度、高速応答性および広いダイナミックレンジを
有する固体撮像装置を得ることができるものであり、か
かる装置は特開ｖＩ５５−１５２２９号公報に開示され
ている。

第１図はこの既知の固体撮像装置の各画素を構成するＳ
ＩＴの断面図を示すものである。このｓｔ’ｒｉは縦形
構造で、ドレイン領域はｎ“形の基板２から成り、ソー
ス領域は基板２上に堆積されたチャネル領域を構成する
ｎ−形エピタキシャル層３の表面に形成されたｎ影領域
４から成る。エピタキシャル層３の表面には、更にソー
ス領１ｉ！４を囲むようにｐ形の信号蓄積ゲート領域５
が形成されており、このゲート領域５上に絶縁１５！６
を介して電極７が設けられ、これにより電極／絶縁膜／
ゲート領域から成るいわゆるＭＩＳ構造のゲート電極が
形成されている。なお、チャネル領域を構成するｎ−形
エピタキシャル層３の不純物濃度は、ゲート電極７の印
加バイアスがＯ■でもチャネル領域が空乏化され、高い
電位障壁が生じてピンチオフするような低濃度に選択さ
れている。

かかる５ＩＴＩの動作原理を以下に説明する。

ドレイン・ソース間にバイアスが印加されていない状態
において、光がチャネル領域３およびゲート領域５に入
射すると、ここで生成した電子−正孔対のうち正孔はゲ
ート領域５に蓄積され、電子はドレイン領１ｉ！４を経
てアースに流れ去る。光入力に対応してゲート領域５に
蓄積された正孔は、ゲート領域５の電位を上げ、チャネ
ル領域３の電位障壁を光入力に応じて下げる。ドレイン
・ソース間にバイアスを印加し、かつゲート電極７に順
方向電圧を印加すると、ゲート領域５の正孔蓄積量に応
じてドレイン・ソース間に電流が流れ、光入力に対し増
幅された出力が得られる。その光増幅率Ｓは、 １１′Ｘ′ｅ２ Ｓｃｃ　□ ９′２ で表わされ、その値は通常１０３以上であり、従来のバ
イポーラトランジスタより１桁以上も高感度である。な
お、上式において２８はゲート領域５゜５間の距離、℃
１はゲート領域５の深さ、ぶ２はゲート・ドレイン領域
間の距離を表わす。上式から明らかなように、一層高い
光増幅率を得るには、２ａを小さくする一方、エピタキ
シャル層３の厚さとゲート領域５の深さとを大きくする
必要がある。例えば、１０３〜１０４のＳ＠得るには、
通常Ｒ，＋＝２〜３μＭ、１２＝５〜６μｍが必要とさ
れる。

ところで、このように構成される固体撮像装置における
各８１７間には、図示のように、分離領域８を設けて、
各ＳＩＴの信号電荷を分離する必要があるが、この分離
には酸化膜分離、拡散分離、Ｖ字溝弁Ｍ等の方法が一般
に使用されている。この場合、分離領域８はエピタキシ
ャル層３の表面から基板２に到るまで設けられるが、エ
ピタキシャル層３が厚いと、それだけその領域の形成が
困難になる。一方、光増幅率Ｓを上げるためにゲ−ト領
域５を深く形成することは、拡散法等では限界がある。

また、ゲート領域５を深くすると・、ゲート領域５で光
の吸収が起り分光感度が悪化する。

これらの理由により、縦形構造のＳＩＴから成る固体撮
像装置においては、感度向上にはおのずから限界があり
、これはその構造１避けられない欠点である。

このような欠点を除去するものとして、本願人は特願昭
５８−２４５０５９号において、横形構造のＳＩＴを用
いる固体撮像装置を開発した。第２図にその横形構造Ｓ
ＩＴの一例の構成を示す。

この横形構造５ＩＴ（以下、ＬＳＩＴと略記する）１１
は、ｐ−またはｐ形基板１２上にチャネル領域を構成す
るｎ−形エピタキシャル層１３を成長させ、このエピタ
キシャル層１３に拡散法等によりその表面から基板１２
に達するｎ＋形のソース領域１１１Ｊ５よびドレイン領
域１５を形成すると共に、これらソース領域１４とドレ
イン領域１５との間のエピタキシャル層１３の表面にゲ
ート絶縁膜１６を介してポリシリコン等のゲート電極１
７を設けて絶縁ゲートを形成したものである。なお、ソ
ース領域１４およびドレイン領域１５には、それぞれＡ
ｊ２等のソース電極１８およびドレイン電極１９が接合
して設けられ、また隣接づ゛るＬ’Ｓ　Ｉ　Ｔとはエピ
タキシャル層１３の表面から基板１２に達して設けた絶
縁物２０で分離されている。

以下、このような絶縁ゲート構造のＬＳＩＴを、Ｉ　Ｇ
　Ｌ　Ｔ　（Ｉ　ｎ５ｕｌａｔｅｄ　Ｇ　ａｔｅ　Ｌ　
ａｔｅｒａｌＴｒａｎｓｉｓｔｏｒ　）と略記する。

第２図に示すＩＧＬＴｌｌにおいては、光を照射しない
暗電流状態において、ソース（ドレイン）電極電圧ＶＳ
　＝Ｏ，ドレイン（ソース）電極電圧ＶＤ＝０１ゲート
電極電圧Ｖ。＝Ｖ（Ｖ＞０１基板電圧ＶＳＵＢ　＝Ｖ＋
　（Ｖ＋　＜Ｏ）とすると、ゲート電極１１にゲート電
圧■が印加された状態によって、絶縁膜からなるゲート
領域１６とチャネル領域１３の境界がら空乏層がチャネ
ル全体に広がる。

しかして、この時点では非定常状態動作なので、空乏層
中に正孔は存在しない。次に光を照射して空乏層中に入
れると、正孔−電子対が発生し、正孔はゲート絶縁膜１
６とチャネル領域１３の界面に蓄積される。そして、界
面に正孔が蓄積された分だけ、ソース・ドレイン領域間
の障壁ポテンシャルの高さが減少する。

ある一定の正孔蓄積時間後に、ドレイン電極１９に正電
圧を印加すると、界面蓄積正孔に応じたソース・ドレイ
ン電流ＩＳＤ　が流れる。この電流ＩＳＤ　は、光が照
射されず正孔が界面に存在しない時に比べて増大する。

すなわち、光量がソース・ドレイン電流ＩｓＤ　の変化
として取り出す−ことができるものである。

なお、本願人は上記特願昭５８−２４５０５９号におい
て、接合ゲート構造のＬＳＩＴも提案している。

上述した横形静電誘導トランジスタ（Ｌ　Ｓ　Ｉ　Ｔ　
）を固体撮像索子とし、これをＸＹｈ向に７１へリック
ス状に配列した固体撮像装置においては、ＬＳＩＴを順
次に操作して各画素に対応した光信号を読み出ず必要が
あるが、光信号の蓄積および信号の読み出しを良好に制
御することができなかつてので、種々の入射光状態の下
で最適光電変換動作を達成することができない欠点があ
った。

（発明の目的） 本発明の目的は、上述した縦形構造における欠点を除去
し、高性能でかつ製作容易な固体撮像素子を提供しよう
とするものである。

更に本発明の他の目的は、横形静電誘導１−ランジスタ
を固体撮像索子とする固体撮像装置の上述した問題点を
解決し、種々の入射光条件の下でも最適な光電変換動作
を行なうことができ、良好なＳ／Ｎを有する映像信号を
得ることができる固体撮像装置を提供しようとするもの
である。

（発明の概要） 本発明の固体撮像素子は、絶縁物または高抵抗半導体基
体上に形成した半導体層の表面に、静電誘導トランジス
タのソース領域およびドレイン領域を設けると共に、こ
れらソース領域およびドレイン領域の少なく共一方の領
域を完全に囲むように光信号を蓄積するゲート領域を設
け、前記半導体層の表面と平行にソース・ドレイン電流
が流れるように構成したことを特徴とするものである。

更に、本発明の固体撮像装置は、絶縁物または高抵抗半
導体基体上に形成した半導体層の表面に、ソース領域お
よびドレイン領域を設けると共に少なくとも一部分をこ
れらソース領域およびトレイン領域の間に形成したゲー
ト領域を設け、半導体層の表面と平行にソース・ドレイ
ン電流が流れるように構成した静電誘導トランジスタを
具える固体撮像素子と、光信号蓄積時に前記ソースおよ
びドレイン領域を逆バイアスする手段とを具えることを
特徴とするものである。

更に、本発明の固体撮像装置は、絶縁物または高抵抗半
導体基体上に形成した半導体層の表面に、ソース領域お
よびドレイン領域を設けると共に少なくとも一部分をこ
れらソース領域およびドレイン領域の間に形成したゲー
ト領域を設け、半導体層の表面と平行にソース・ドレイ
ン電流が流れるように構成した静電誘導トランジスタを
具える固体撮像素子を多数マトリックス状に配列したア
レイと、このアレイの順次の固体＋１ｉｌｔ像素子を、
光電荷をゲート領域に蓄積する光信号蓄積時間中はソー
スおよびドレイン領域を逆バイアスして出力信号が生じ
ないようにし、信号読み出し時間中はソースまたはトレ
イン領域を接地してゲート領域に蓄積された光電荷に応
じたソース・ドレイン電流をビデオラインに流す走査手
段とを具えることを特徴とするものである。

（実施例） 第３図ＡおよびＢは本発明の固体撮像素子の第１実施例
を承りもので、第３図Ａは平面図を、第３図Ｂは第３図
Ａのｘ−ｘ’線断面図を表わす。

本例の固体撮像素子２１はＩＧＬＴ構造のもので、ｐ′
″基板２２上にチャネル領域を構成するｎ−形エピタキ
シャル層２３を成長し、このエピタキシ１シル層中にｎ
形不純物を添加して成る１形のソース領域２４およびド
レイン領域２５を形成して、これら領域にそれぞれ／１
等より成るソース電極２６およびドレイン電極２７を接
合して設けると共に、ソース領域２４およびドレイン領
域２５の各々を完全に囲むように、エピタキシャル層２
３の表面にゲート絶縁膜２８を介してＳｎＯ２，ＩＴＯ
等の透明導電材料より成るゲート電極２９を設けて絶縁
ゲートを形成する。

なお、本例では基板２２に複数のＩＧＬＴ２２をマトリ
ックス状に形成するもので、隣接する画素間は、エピタ
キシャル層２３の表面から基板２２に達して設けた半導
体酸化物、絶縁物等より成る分離領域３０によって電気
的に分離する。

本実施例においては、ソース領域２４およびドレイン領
域２５の各々を完全に囲むように絶縁ゲートを設【プも
のであるから、ゲート面積すなわち開口率を大きくとれ
ると共に、ソース・トレイン間のチャネル領域を広くと
れる。その結果、光入力詩のゲートポテンシャルの安定
性が向上し、良好なＳ／Ｎを得ることができる。

第４図ＡおよびＢは本発明の固体撮像素子の第２実施例
を示すもので、第４図Ａは平面図を、第４図Ｂは第４図
Ａのｘ　−ｘ’線断面図を表わす。

この固体撮像素子３１は第１実施例ど同様１（３ＬＴ構
造のものであるが、本例ではソース領域、ドレイン領域
および絶縁ゲートを同心円状に形成すると共に、ソース
領域のみを絶縁ゲートで完全に囲むようにしたものであ
る。すなわち、ｐ−基板３２上にチャネル領域を構成す
るｎ−形エピタキシャル層３３を成長し、このエピタキ
シャル層中にｎ形不純物を添加して成る１１形の円形の
ソース領域３４およびこのソース領域３４を完全に囲む
ようにドレイン領域３５を同心円状に形成して、これら
領域にそれぞれＡＪ２等より成るソース電極３６および
ドレイン電極３７を接合して設けると共に、ソース領１
４１！３４とドレイン領域３５との間のエピタキシャル
層３３の表面にソース領域３４を完全に囲むようにゲー
ト絶縁１１５１３８を介しｒｓｎ　０２　、Ｉ　Ｔｏ等
の透明導電材料より成るゲート電極３９を設けて同心円
状の絶縁ゲートを形成する。なお、本例では基板３２に
複数のＩＧＬＴを、各々が正三角形の頂点に位置するよ
うに形成するもので、隣接する画素間は、エピタキシャ
ル層３３の表面から基板３２に達して設けた半導体酸化
物、絶縁物等より成る分離領［４０によって電気的に分
離する。

本実施例によれば、第１実加例と同様の効果がある他、
ソース領域３４、ドレイン領域３５および絶縁ゲートを
同心円状に形成するものであるから、画素間の特性のば
らつきを小さくできると共に、絶縁ゲートが直接分離領
域４０に接しないから分離領域４０での表面漏れ電流を
無視できる等の効果がある。

なお、ソース領域３４とドレイン領域３５との形成位置
を入れ替えてトレイン領域３５を絶縁ゲートで完全に囲
むように構成することもでき、この場合にも同様の効果
を得ることができる。また、本実施例による画素の平面
形状は円形に限らず、トポロジー的に等価な形状であれ
ばよい。

第５図ＡおよびＢは本発明の固体撮像素子の第３実施例
を示すもので、第５図Ａは平面図を、第５図Ｂは第５図
Ａのｘ−ｘ’線断面図を表わす。

この固体撮像素子４１は接合ゲート構造のＬＳＩＴ（以
下これをＪ　ｕｎｃｔｉｏｎ　Ｇ　ａｔｅ　ｌ　ａｔｅ
ｒａｌＴ　ｒａｎｓ＋５ｔｏｒの頭文字をとってＪＧＬ
Ｔと略記する）で、その接合ゲートにより第１実施例と
同様にソース領域およびドレイン領域の各々を完全に囲
むように構成したものである。すなわち、ｐ−基板４２
上にチャネル領域を構成するｎ−形エピタキシャル層４
３を成長し、このエピタキシャル層中にｎ形不純物を添
加して成るｎ＋形のソース領域４４およびドレイン領域
４５を形成して、これら領域にそれぞれＡｉ等より成る
ソース電極４６およびドレイン電極４１を接合して設け
ると共に、ソース領域４４およびドレイン領域４５の各
々を完全に囲むように、ｐ形不純物を添加して成るｐ十
形のゲート領域４８を形成して、コｆ）ゲート領域４８
に５ｎＯｚ、ＩＴＯ等の透明導電材料より成るゲート電
極４９を接合して設けて接合ゲートを形成する。なお、
マトリックス状の隣接する各画素間は、エピタキシャル
層４３の表面から基板４２に達して設けた半導体酸化物
、絶縁物等より成る分離領域５０によって電気的に分離
する。

本実施例は、ゲート構造のみが第１実施例と異なるもの
で、その作用、効果は第１実施例と同様である。

第６図ＡおよびＢは本発明の固体撮像索子の第４実施例
を示すもので、第６図Ａは平面図を、第６図Ｂは第６図
Ａのｘ−ｘ’線断面図を表わす。

この固体撮像素子５１は、第３実施例と同様ＪＧＬＴ構
造のものであるが、本例では第２実施例と同様に、ソー
ス領域、ドレイン領域およびゲート領域を同心状に形成
すると共に、ソース領域のみをゲート領域で囲むように
したものである。

ずなわら、ｐ−基板５２上にチャネル領域を構成するｎ
−形エピタキシャル層５３を成長し、このエピタキシャ
ル層中にｎ形不純物を添加して成る０士形の円形のソー
ス領域５４およびこのソース領域５４を完全に囲むよう
にドレイン領域５５を同心円状に形成して、これら領域
にそれぞれＡｊ２等より成るソース電極５６およびドレ
イン電極５７を接合して設けると共に、ソース領域５４
とドレイン領域５５との間にソース領域５４を完全に囲
むように、ｐ形不純物を添加して成るｐ形のゲート領域
５８を形成して、このゲート領域５８に５ｎＱ２．ＩＴ
Ｏ等の透明導電材料より成るゲート電極５９を接合して
設けて同心円状の接合ゲートを形成する。なお、隣接す
る各画素間は、エピタキシャル層５３の表面から基板５
２に達して設けた半導体酸化物、絶縁物等より成る分離
領域６０によって電気的に分離する。

本実施例は、ゲート構造のみが第２実施例と異なるもの
で、その作用、効果は第２実施例と同様である。また、
ソース領域５４とドレイン領域５５との形成位置を入れ
替えてトレイン領域５５をゲート領域５８で完全に囲む
よう構成することもでき、この場合にも同様の効果を得
ることができる。

第７図ＡおよびＢは本発明の固体撮像素子の第５実施例
を示すもので、第７図Ａは平面図を、第７図Ｂは第７図
Ａのｘ−ｘ’線断面図を表わす。

この固体撮像素子６１は、分離領域６２を、チャネル領
域を構成するｎ−形エピタキシャル層３３の表面から基
板３２に達して、エピタキシャル層３３とは逆導電形の
１拡散層をもって六角形状に形成した点のみが第４図Ａ
、Ｂに示す第２実施例と異なるものであり、第４図Ａ、
Ｂに示す符号と同一符号は同一作用を成すものを表わす
。

このように、分離領域６２を拡散層をもって構成するこ
とにより、これを半導体酸化物や絶縁物で構成する場合
に比べ、分離領域界面寸なわら画素間でのリーク電流を
より安定に抑えることができると共に、製作も容易にで
きる。

第７図Ａ、Ｂに示す実施例ではｐ＋拡散層より成る分離
領域６２を、エピタキシャル層３３の表面から基板３２
に達して設けたが、この分離領域６２は必ずしも基板３
２に達して設ける必要はない。この場合の本発明に係わ
る固体撮像素子を第６実施例として第８図Ａに示す。

第８図Ａに示す固体撮像素子６５は、ｐ＋拡散層より成
る分離領域６２をエピタキシャル層３３の表面から基板
３２に達しない深さに形成した点のみが、第５実施例と
異なるものである。この場合には、分離領域６２の下方
に基板３２に達する空乏層が形成されるように、分離領
域６２に電極６６を介してエピタキシャル層３３に対し
て適当な逆バイアスＶＲを印加して、隣接する画素間を
電気的に分離する。

本実施例によれば、第５実施例と同様の効果が得られる
と共に、分離領域６２の深さが基板３２に達しないから
、その面積を基板３２に達するまで形成する場合に比べ
３〜５倍小ざくでき、したがって画素寸法の縮小化が図
れ、高密痩化に極めて有利となる。

なお、このように分離領域を拡散により形成する構成は
、上記特願昭５８−２４５０’５９号に記載したＬＳＩ
Ｔおよび本発明に係わる他の固体撮像素子にも同様に適
用することができる。

また、分離領域は第２実施例や第４実施例に示すように
、最外側にソース領域またはドレイン領域を形成する場
合においては、その最外側の領域をもって構成すること
ができる。この場合の本発明に係わる固体撮像素子を第
７および第８実論例として第８図ＢおよびＣにそれぞれ
示す。

第８図Ｂに示す固体撮像素子６７は、ｐ形のドレイン領
域３５の中央部を深くし、また第８図Ｃに示す固体撮像
素子６９は、ｎ＋形のドレイン領域３５全体の深さを深
くして、それぞれドレイン領域３５を分離領域としても
作用させるようにした点のみが、第２実施例と異なるも
のである。

このように、ドレイン領域３５の一部または全体の深さ
を深くすることによって、このドレイン領域３５を画素
間の分離領域としても作用させることができ、これによ
り高密度化および製作性を容易にできる。なお、このよ
うにドレイン領域を分離領域としても作用させる構成は
第４実施例に示すＪＧＬＴ構造のものにも有効に適用す
ることができると共に、最外側がソース領域の場合でも
、同様にしてこのソース領域を分離領域としても作用さ
せることができる。

第１．第２．第５〜第８実施例および第２図に示すよう
なＩＧＬＴ構造のものにおいては、ゲート絶縁膜に接す
るエビタキ、シｐ）Ｌ／ｍの表面に、エピタキシャル層
とは逆導電形のゲート領域を形成することができる。こ
の場合の本発明に係わる固体撮像素子を第９および第１
０実施例として第９図Ａ、Ｂおよび第１０図にそれぞれ
示す。

第９図ＡおよびＢに平面図およびそのｘ−ｘ’線断面図
で示す固体Ｎ他素子１１は、Ｍ７図Ａ、Ｂに示す第５実
施例のＩＧＬＴにおいて、ゲート絶縁膜３８に接するｎ
−形エピタキシャル層３３の表面に、ＩＩ”形のソース
領域３４およびドレイン領域３５に亘ってイオン注入法
等によりｐ形のゲート領ｗ１．１３を形成したものであ
る。また、第１０図に示す固体撮像素子７５は、同様に
第７図Ａ、Ｂに示すＩＧＬＴにおいて、ゲート絶縁膜３
８に接する「形エピタキシャル層３３の表面の一部にイ
オン注入法等によりｐ形のチャネル領域７３を形成した
ものである。

このように、ゲート絶縁膜直下の半導体層表面に、該半
導体層とは逆導電形のゲート領域を設けることにより、
飽和露光量をより大きくすることができると共に、特に
第９実施例のようにチャネル領域をソース領域およびド
レイン領域に亘って形成する場合には、ＪＧＬＴ構造の
ものに比べて、ソース、ゲートおよびトレイン位置にお
いて、いわゆる自己整合構造プロセスを採用することが
できる。

上述し１．た本発明に係わるＩＧＬＴおよびＪＧＬＴに
おいて、ソース領域およびドレイン領域の各々をゲート
領域で完全に囲む構成のものとしては第１および第３実
施例を示したが、これら各領域を同心円状に形成してソ
ース領域およびドレイン領域の各々をゲート領域で完全
に囲むこともできる。

第１１図ＡおよびＢは本発明の固体撮像素子の第１１実
施例を示すもので、第１１図Ａは平面図を、第１１図Ｂ
は第１１図Ａのｘ−ｘ’線断面図を表わす。

この固体撮像素子８１はＩＧＬＴ構造のもので、ソース
領域およびドレイン領域の各々をゲート領域で完全に囲
むように、これら各領域を同心円状に形成したものであ
る。すなわちｐ−ＩＪ板８２上にチャネル領域を構成す
るｎ−形エピタキシャル層８３を成長し、このエピタキ
シャル層中に０形不純物を添加して成るｎ十形の円形の
ソース領域８４および切欠き部を有するリング状のドレ
イン領域８５を同心円状に形成して、これら領域にそれ
ぞれ／１等より成るソース電極８６およびドレイン電極
８７を接合して設けると共に、ソース領域８４およびド
レイン領域８５の各々を完全に囲むようにドレイン領域
８５の切欠き部を通して連結してエピタキシ１シル層８
３の表面にゲート絶縁膜８８を介して８１１０２．ＩＴ
Ｏ等の透明導電材料Ｊこり成るゲート電極８９を設けて
同心円状の絶縁ゲートを形成する。なお、本例では基板
８２に複数のＩＧＬＴを、各々が三角形の頂点に位置す
るように形成するもので、隣接する画素間は、■ビタキ
シャル層８３の表面から基板８２に達して設けた半導体
酸化物、絶縁物等より成る分離領域９０によって電気的
に分離する。

本実施例によれば、第１実施例において説明したと同様
の効果を得ることができると共に、特に各領域を同心円
状に形成するものであるから、各・画素間のばらつきを
小さくできる。なお、このようにソース領域およびドレ
イン領域の各々をゲート領域で完全に囲むように、これ
ら各領域を同心円状に形成する構成は、ＩＧＬＴ構造の
ものに限らず、ＪＧＬＴＪＦｌ造のものにも有効に適す
ることができる。

第１２図ＡおよびＢは本発明の固体撮像索子の第１２実
施例を示すもので、第１２図Ａは平面図を、第１２図Ｂ
は第１２図Ａのｘ−ｘ’線断面図を表わす。

この固体撮像素子９１は、第１１実施例に示したＩＧＬ
Ｔ８１において、ドレイン領域８５の切欠き部における
ゲート領域を除去して、ソース領域８４を囲む第１のゲ
ート領域と、ドレイン領域８５を囲む第２のゲート領域
とを分離して設けたものである。これら第１．第２のゲ
ート領域は、それぞれエピタキシャル層８３の表面にゲ
ート絶縁膜８８−　１．８８−２を介してゲート電極８
９−　１．８９−　２を設けて構成する。

このようにゲート領域を分離することにより、増幅の段
階で最外側の第２のゲート領域に蓄積した光信号電荷を
、ソース領域８４とドレイン領域８５との間の電流を制
御する内側の第１のゲート領域に転送することができ、
これにより単一のゲート構成に比べてより大きい増幅率
を得ることができる。

第１３図ＡおよびＢは本発明の固体撮像素子の第１３実
施例を示すもので、第１３図Ａは平面図を、第１３図Ｂ
は第１３図Ａのｘ−ｘ’線断面図を表わす。

この固体Ｒ機素子１０１は、第２実施例（第４図Ａ。

Ｂ）に示したＩＧＬＴ３１において、ゲート電極を同一
のゲート絶縁膜３８上で第１のゲート電極３９−１と第
２のゲート電極３９−２とに二重のリング状に分離して
、各々のゲート電極によって第１および第２のゲート領
域を形成したものである。

かかる構成によれば、前述した第１２実施例における効
果に加えて、第１または第２のグー１〜領域から第２ま
たは第１のゲート領域への光信号電荷の転送効率を大き
くできる。

なお、第１２および第１３実施例における構成は、上述
したＪＧＬＴ構造のものおよび他のＩＧＬＴ構造のもの
にも有効に適用することができる。

上述した本発明の固体撮像素子の各実施例では、ソース
電極およびドレイン電極を各々へβ等の金属で形成した
が、このような電極を用いても、ソース領域およびドレ
イン領域下で入射光を受光していることが実験で判明し
た。したがって、ソース電極およびドレイン電極を、ゲ
ート電極を同様に透明電極またはポリシリコン等の半透
明電極で構成することもでき、これにより光受光効率を
更に増加させることができる。また、上記各実施例では
、ｎ−／ｐ−又はｐのエピタキシャルによる２層構造と
したが、ｐ−のみを基板として用い、エピタキシ１フル
層無しでも良好な光電変換特性をもつＩＧＬＴおよびＪ
（３ＬＴを得ることができ、これによりプロセスを更に
容易にできると共に、安価にできる。また、このように
ｐ−のみを基板として用いても、ｎ−／ｐｌ！造同様、
基板からバックゲートを印加するよう構成することがで
きる。このように構成することにより、チャネル電流を
表面のゲートと基板との両方で制御できるから、同じ構
造のデバイスでも、その基板バイアスによって、光電変
換特性を変化させることができる。したがって、基板バ
イアスを適当に選定すれば、所望の光電変換特性を自由
に設定することができる。更に、ｎ−（チャネル）／＋
）−又はｐ基板の他に、ｎ−（チャネル）／絶縁物ある
いはｎ−（チャネル）／絶縁物／Ｓｉの層Ｉ造とするこ
とができ、特に後者の場合においては完全に絶縁した形
でバックゲートをかけられる利点がある。更にまた、上
記各実施例では、全てチャネル領域を流れる電荷が電子
の場合、すなわち、ｎチャネルのものを示したが、チャ
ネル領域はｎチャネルで形成してもよい。

ただし、この場合は、各領域の導電形を反対にし、バイ
アス印加電圧の極性を逆にする必要がある。

また、半導体材料としては、周期律表のＩＶ族、Ｖ族の
単体元素や、■−ｖ族、ＩＩ　−Ｖｌ族化合物半導体の
ようなバルク結晶の他に、これらのアモルファス体を用
いることもできる。

次に上述した横形静電誘導トランジスタ（ＬＳＩＴ）を
具える本発明の固体撮像素子の動作および特性について
説明する。上述したように本発明の固体撮像素子はその
ゲート構造によって絶縁ゲート横形静電誘導トランジス
タ（ＩＧＬＴ）と、接合ゲート横形静電誘導トランジス
タ（ＪＧＬＴ）とに大別されるが、以下ＩＧＬＴを例に
とって説明する。

第１４図はＩＧＬＴ構造の一例を示すものであり、上述
した第４図に示す第２の実施例に対応するものである。

ｐ形基板１１１の上にｎ−形エピタキシャル層１１２を
成長し、このエピタキシャル層中にｎ＋拡散層より成る
ドレイン領域１１３と、同じくれ＋形拡散層より成るソ
ース領域１１４とを同心円状に形成する。これらドレイ
ン領域１１３とソース領域１１４との間のエピタキシャ
ル層１１２の表面にはゲート絶縁膜１１５を形成し、そ
の上に透明！Ｉ電電材上り成るゲート電極１１Ｇを設け
て絶縁ゲート構造を形成しｔｃものである。したがって
本例ではゲート領域によってソース領［１１４を完全に
囲む構造となっている。ソース領域１１４に接続された
ソース端子１１１、ドレイン領域１１３に接続されたド
レイン端子１１８、ゲート電極１１６に接続されたゲー
ト端子１１９および基板１１１に接続された基板端子１
２０にはそれぞれソース電圧ｖ　１ドレインｖＤ１ゲー
ト電圧ｖＧおよび基板電圧ＶＳＵＢを印加するものとす
る。

第１５図は第１４図に示す固体撮像素子の等価回路図を
示すものである。本例の固体撮像素子の諸元は次の通り
である。基板１１１はシリコンより成り、そのｐ形不耗
物濃度は１ｘ１０”原子／ｄであり、チャネルを構成す
るエピタキシ１フル層１１２はシリコンより成り、その
ｎ形不純物濃度は７　Ｘ　１０１２原子／Ｃｌｌ’であ
る。チャネルの厚さｄ　２　＋ｄ　３は４〜１０μｍ、
ドレイン領域１１３および−ス領域１１４の拡散深さｄ
２は０．５μ１１酸化シリコンより成るゲート絶縁ＩＩ
Ｉ　１１５の厚さｄｌは８００人、円形のソース領域１
１４の径ｐ１は６μｍ、リング状のゲート領域の長さぶ
２は３μｍ程度である。このように構成したＩＧＬＴで
はゲート領域によってソース領域を取囲むためチャネル
領域の面積を十分広くとることができ、良好な光電変換
特性を得ることができることを確認した。

次に上述した固体撮像素子の特性を説明する。

第１６図において、横軸にゲート端子１１９に印加され
るゲート電圧Ｖ。をリニアスケールでとり、縦軸にソー
ス端子１１７とドレイン端子１１８との間を流れる電流
ＩＤをリニアスケールでとり、ドレイン端子１１８に印
加される電圧ｖＤ　（〉Ｏ）をパラメータとして示すも
のでありソース電圧ｖｓはＶｓ＝０、基板電圧ＶＳＵＢ
　は負として基板１１１とエピタキシャル層１１２との
間のｐｎ接合は逆パイアスしである。これらグラフから
れかるように、ドレイン電圧ＶＤ　が大きいほど大きな
電流ＩＩ）　が流れ、また、ゲート電圧ＶＧ　が正で大
きいほど、大きな電流ＩＤが流れることもわかる。第１
６図において、実線はゲート絶縁膜１１５の直下に正孔
の反転層が殆んど存在しない非定常状態での電流■。

を示し、点線は正孔反転層が完全に存在する熱的平行状
態での電流■、を示している。ここでＶ８＝Ｏ。

ＶＳＵＢ　＝　ＶＳＵＢｌ（＜　Ｏ）　ハ同一　（７）
条件、！：　ｔｌ−ル。

次に、上述した固体撮像素子の受光動作原理を第１７図
を参照して説明する。まず光が照射されていない暗状態
において、ソース電圧Ｖ８　＝Ｏ，ドレイン電圧ＶＤ＝
ＶＤ□＝０．ゲート電圧ＶＧ　＝ＶＧ□（＞Ｏ）、基板
電圧ＶＳＵＢ　＝　ＶＳＵ１３１　（＜Ｏ）とする。こ
こでゲート端子１１９にゲート電圧■。□が印加されて
いることによってゲート絶縁膜１１５とエピタキシャル
層１１２との境界がら空乏層がチャネル領域全体に拡が
る。この時点では、非定常状態であるので、空乏層中に
は正孔は存在しない。

次に光が照射されると空乏層内で正孔−電子対が発生し
、正孔はゲート絶縁膜１１５とエピタキシャル層１１２
どの界面にあるゲート領域に蓄積される。

このように界面に正孔が６気積されると、それに対応し
てソース・ドレイン領域間の障壁ポテンシャルの高さが
低くなる。

ある一定の正孔蓄積時間後に、ドレイン端子１１８に正
電圧ｖ、２を印加してソースおよびトレインを順方向に
バイアスすると、界面に蓄積された正孔に応じてソース
・ドレイン領域間に電流ＩＤが流れる。この電流Ｉ、は
、光が照射されず、正孔が界面に存在しないときにソー
ス・ドレイン領域間に流れるＯｉ電流ＩＤＩに比べて大
きなものとなる。すなわち、入射光量の変化をソース・
トレイン領域間を流れる電流ＩＤの変化として取出ずこ
とができる。

この場合本発明の固体撮像素子ではゲート領域によって
ソースまたはドレイン領域の少なくとも一方を囲むよう
に構成したため、ゲート領域の面積、したがってチャネ
ル領域の面積が大きくなりｎ目串が大きくなるので、光
電変換効率は高くなり、入射光量に正確に対応した量の
正孔をゲート領域に安定に蓄積することができ、したが
って電流ＩＤ　のＳ／Ｎを大きくすることができる。

飽和露光量以上の光が光蓄積時間に入射すると飽和量以
上の正孔が発生されるが、これらは大部分基板１１１へ
流れ去る。したがって飽和露光量以上の光量が入射する
場合にはソース・ドレイン間電流Ｉ、は飽和電流値１，
２に固定される。

第１８図は横軸に光蓄積時間をリニアスケールでとり、
縦軸にソース・トレイン間電流ＩＤを対数スケールでと
り、光強度をパラメータとして示すものである。強度が
強い程ソース・ドレイン間電流ＩＤ　は速く立ち上がり
、強度が弱い程立ち上がりは緩かとなる。暗時において
飽和電流ＩＤ２に達するまでの時間は約１０秒であり、
この時間は、正孔の熱的な発生レートによって決まる。

上述した固体撮像素子を実際に固体撮像装置に組込む場
合には、電流Ｉ、の変化を主として電圧の変化に変換し
て信号処理を行なっている。主な電流電圧変換方法とし
ては、ソースフオロワおよびソース接地があるが、次に
これらを第１９図および第２０図を参照して説明する。

第１９図はソースフォロワを示し、ソース端子１１７に
負荷抵抗ＲＬを接続し、出力電圧ＶＯＵＴはこの負荷抵
抗間から取出す。第２０図はソース接地の例を示し、本
例ではドレイン端子１１７に負荷抵抗ＲＬを接続し、出
力電圧ＶＯＬＩＴはこの負荷抵抗間から取出すようにな
っている。これら第１９図および第２０図においては、
ゲート領域に入射する光をｈνで示した。

第２１図は光電変換動作のタイミングチャートを示すも
のであり、横軸に時間ｔをとり、縦軸にゲート電圧■Ｇ
、トレイン電圧ＶＤ　、ソース電圧■８および基板電圧
ＶＳＵＢをそれぞれとって示す。

基板電圧Ｖ８ＵＢは常時逆バイアス電圧ＶＳＵＢ１（〈
０）となっており、ソース電圧ｖ８　は常時グラウンド
レベルＶＳ、（−〇）に保１ｃれている。動作周期Ｔは
、蓄積時間Ｔ１と、読み出し時間Ｔ２と、リセット時間
Ｔ３とから構成されている。蓄積時間Ｔ１中はゲート電
圧ＶＧは反転バイアス電圧ｖＧ０（〈０）、ドレイン電
圧ＶＤはグラウンドレベルｖＤＩ（＝Ｏ）に保たれてい
る。このようなバイアス状態では入射光によって生じる
正孔はゲート領域に蓄積されるが、信号出力は生じない
。

読み出し時間Ｔ２中は、ゲート電圧ＶＣは読み出し電圧
Ｖ。２（Ｖｏ０≦■ｏ２＜Ｏ）に保たれ、ドレイン電圧
■。はハイレベルｖＤ２（〉Ｏ）となり、信号を読み出
し得る状態となる。第２１図では■。、〈■　としたが
、■ｏ□＝Ｖ、とすることもできる。

２ リセット時間Ｔ３中は、ドレイン電圧ＶＤ　はハイレベ
ルＶＤ２に維持したままゲート電圧Ｖ。を順方向リセッ
ト電圧■。、（＞Ｏ）とし、ゲート領域に蓄積された正
孔を放出させる。ここでリセット時間Ｔ３中には、出力
信号が出なくてもよいような場合に・は、ドレイン電圧
ＶＤ　はグランドレベルＶＤ、（＝Ｏ）としてもよい。

また、リセット方法としては、ソース電圧Ｖｓおよびド
レイン電圧ＶＤ　のどちらか一方または双方を順バイア
スにする方法もある。

上述したようにして光蓄積を行なった後、読み出しを行
なって得られた出力信号を第２２図および第２３図に示
す。

第２２図は横軸に入射光母を対数スケールでとり、縦軸
に光入射時の出力電圧ＶＯＵＴ　と暗状態での出力電圧
Ｖ　ＤＡＲＫとの差、すなわちＶｏｕ’ｒ　−ＶＤＡＲ
Ｋの絶対値を対数スケールでとって示すものである。

第２２図から明らかなように階調度はγン１の良好な特
性が得られることが実験により確認された。

第２３図は横軸に読み出し時のドレイン電圧ＶＤ２をリ
ニアスケールでとり、縦軸に光入射時と暗状態との出力
電圧の差の絶対値”ＯＵＴ　−ＶＤＡＲＫ　’をリニア
スケールでとって示すものである。第２３図から明らか
なように、読み出し時のドレイン電圧ｖＤ２が高いほど
大きな出力電圧が得られ、しかもこの関係は良好な直線
性となっていることが実験的に確認された。また、本発
明の固体撮像素子においては、ゲート電圧９゜、ソース
電圧■ｓ。

ドレイン電圧ｖ９．基板電圧Ｖ８ＵＢを調整することに
より飽和露光量、感度、階調度γなどを変えることがで
きることも実験によりＭ１認した。

本発明の固体Ｎ機素子の動作方法は第２１図に示したも
のだけに限られるものではなく、他の方法も考えられる
。蓄積＋１ｉｉ間Ｔ＋中には出ノＪ信号が出ない状態と
ずればよいのであるから、この蓄積時間中にソース電圧
■ｓ　をハイレベルｖ８２＝ｖＤ２（〉０）とすること
もできる。この場合の動作タイミングチャートを第２４
図を参照して説明する。

第２４図において横軸は時間ｔを示し、縦軸はゲート電
圧Ｖ。、ドレイン電圧ＶＤ、ソース電圧■ｓ　をそれぞ
れ示す。なお、基板電圧Ｖ８ＵＢ　は一定であり、ＶＳ
ＵＢ　＜　Ｏである。蓄積時間Ｔ１中はゲート電圧ＶＧ
　１．を反転バイアス電圧Ｖ。□（〈Ｏ）、ドレイン電
圧ＶＤ　およびソース電圧Ｖ８　はハイレベルＶ３２＝
　ｖＩ）２（＞　０　）となっており、光を受光するが
信号は出力しない状態になっている。読み出し時間Ｔ２
中は、ゲート電圧Ｖ。は読み出し電圧■Ｇ２（ｖｏ０≦
ｖｏ２〈０）とし、ソース電圧■８はローレベルＶ８．
（＝０）とする。これによって信号を読み出す状態とな
る。またリセット時間Ｔ３中は、ゲート電圧■。を順方
向リセット電圧ＶＧ３（＞Ｏ）として、光の入射によっ
て蓄積された正孔をゲート電極直下にあるゲート領域か
ら放出する状態とする。なお、第２４図に示す例ではり
ｂｙト時間Ｔ３中、Ｖ３１＝ＶＤ、（＝０）として信号
が出ないようにしたが、リセット時にも信号が出てもよ
い場合にはドレイン電圧ＶＤ　はハイレベルＶＤ、とす
ることもできる。ざらに■Ｇ８を大きくとることができ
る場合には、ドレイン電圧■ゎを■Ｄ２とし、ソース電
圧ＶＳ　をＶＳ２とすることもできる。第２４図に示す
例では蓄積時間Ｔ１中にソース電圧■ｓをハイレベルｖ
ｓ２とするので光の効果および正孔保持能力を向上する
ことができる効果がある。

上述したように、リセット動作は止孔をゲート直下から
掃き出せばよいのであるから、基＆電圧ｖ８ＵＢを変え
てもリセットを行なうことができる。

次にそのような例を第２５図を参照して説明する。

第２５図において、横軸は時間ｔを示し、縦軸は順次上
からゲート電圧Ｖ　、ドレイン電圧ＶＤ。

ソース電圧■８．基板電圧ＶＳＵＢをそれぞれ示してい
る。本例では、リセット時間Ｔ３中は、基板電位ＶＳＵ
Ｂ　ヲＶＳＵＢ２　（＜　Ｏ、）とすることにより、ゲ
ート直下に蓄積されている正孔を強制的に基板に掃き出
すことができる。この方法ではゲート電圧■。が２値で
よいため駆動回路が簡単となる。

更に、リセットは基板電圧ｖ３ＵＢを変えるだけでよい
ので一括してチップ全体をリセットすることができる効
果が得られる。

ある入射光強度に対する最適受光動作状態を決める一つ
の要因に蓄積時間Ｔ１を変える方法があるが、この場合
の動作特性を第２６図に示す。第２６図において、横軸
に入射光強度を対数スケールでとり、縦軸に出力ＩＶ　
−Ｖ　ｌを対数スケＯＵＴ　ＤＡＲＫ 一方でとり、蓄積時間Ｔ１をパラメータとして示すグラ
フである。入射光強度が弱い場合には出力が小さくなる
ことは第１８図に示した通りであるが、同じ入射光強度
に対しては蓄積時間Ｔ１が短くなると出力が小さくなる
ことが第２６図かられかる。

したがって入射光の強度を検出し、それらに応じて蓄積
時間Ｔ１を決定し、入射光強度が大きい場合には蓄積時
間Ｔ１を短くし、入射光強度が小さい場合は蓄積時間Ｔ
１を長くすることによって最適な露光状態が得られるこ
とになる。

上述したような最適露光状態を得るには、ゲート電圧■
。２を変えることによっても行なうことができる。第２
１図において、横軸には読み出しゲート電圧ＶＧ２をリ
ニアスケールでとり、縦軸には出力電圧１　ｖｏｔｒ’
ｒ　ＶＤＡＲＫ　ｌを対数スケールでとり、入射光強度
をパラメータとして示すものである。

ゲート電圧Ｖ。２が低く、入射光強度が低い場合には出
力電圧が小さく、またゲート電圧ｖＧ２が高く、入射光
強度が高いときに出力電圧は早く飽和してしまうことが
わかる。したがって。入射光強度を検出し、入射光強度
が低いときにはゲート電圧ＶＧ２を高くして信号の読み
出しを行ない、入射光強度が大きいときにはゲート電圧
ｖＧ２を低くして読み出しを行なうことによって常に最
適の受光動作が達成されることになる。さらに、蓄積時
間Ｔ１中にゲート電圧■　または基板電圧ｖ８ＵＢ□を
１ 変えることにより、一層広い範囲で良好な露光状態が得
られることも明らかである。

上述した固体撮像素子の動作説明では絶縁ゲート構造を
有するＩＧＬＴを例にとったが、ゲート拡散領域を容量
を介して取ったＪＧＬＴにも同様の説明が当て嵌まるこ
とは勿論である。

次に、本発明の固体撮像装置について説明する。

固体撮像装置では固体撮像素子をマトリックス状に配列
し、これをラスク走査することにより映像信号を取り出
しているがこの走査方法としては、ドレイン・ゲート選
択方式、ソース・ゲート選択方式、ソース・トレイン選
択方式があり、以下その各々について説明する。

固体Ｒ像装置の第１の実施例においては、第２８図に示
すようにｍｘｎ個のＬ　Ｓ　Ｉ　−ｒ　２５０−１１゜
２５０−１２．・・・、２５０−２１．　２５０−２２
．・・・、２５０−ｍｎをマトリックス状に配列し、Ｘ
Ｙアドレス方式により順次信号を読み出すように構成す
る。各画素を構成するＬＳＩＴとしては第３〜１３図に
示したようにゲート領域によってソースおにびドレイン
領域の少なくとも一方を囲む構成とした横形の静電誘導
トランジスタだけでなく、第２図に示したようにソース
・ドレイン領域間にゲート領域を設けた構成の横形静電
誘導トランジスタとすることもできる。本実施例では各
ＬＳＩＴのソース端子は接地し、Ｘ方向に配列された各
行の１８１７群のゲート端子は行ライン２５１−　１．
　２５１−　２゜・・・、２５１−ｍにそれぞれ接続す
る。またＹ方向に配列された各列の１８１７群のドレイ
ン端子は列ライン２５２−　１．　２５２−　２・・・
２５２−ｎにそれぞれ接続し、これら列ラインはそれぞ
れ列選択用トランジスタ２５３−　１．　２５３−　２
・・・２５３−ｎおよび２５３−　１’　、２５３−　
２’　・・・２５３−ｎ’　を介してそれぞれビデオラ
イン２５４およびグラウンドライン２５４′　に共通に
接続する。ビデオライン２５４には負荷抵抗２５５を介
してビデオ電源ｖＤＤを接続する。

行ライン２５１−　１．　２５１−　２・・・２５１−
ｍは垂直走査回路２５６に接続され、それぞれ信号φ　
、φ　。

ＧＩ　Ｇ２ ・・・、φＧ□が順次に印加されるように構成する。ま
た、列選択トランジスタ２５３−　１．　２５３−　２
・・・２５３−ｎおよび２５３−　１’　、２５３−　
２’・・・　２５３−　ｎ　ｌ　のゲート端子は水平走
査回路２５１に接続され、それぞれ信号φ　、φ　・・
・φ　およびその反１）Ｉ　Ｄ２Ｄｎ 転信号が印加されるように構成する。

次に、第２９図を参照して本例の固体撮像装置の動作を
説明する。第２９図は垂直走査信号φ。および水平走査
信号φ。を示ずものである。行ライン２５１−　１．　
２５１−　２・・・に印加される信号φ。、。

φ。２・・・は小さい振幅の読み出しゲート電圧■φＧ
と、それより大きい振幅のリセットゲート電圧■φ、と
より成るもので、一つの行ラインの走査期間ｔＨの間は
Ｖφ。、次の行ラインの水平走査に移るまでの水平ブラ
ンキング期間ｔ　には■φ□の値になるＬ ように設定されている。列選択用トランジスタのゲート
端子に加えられる水平走査信号φ。□、φ９□・・・は
列ライン２５２−　１．　２５２−　２・・・を選択す
るための信号であり、低レベルは列選択用トランジスタ
２５３−　１．　２５３−　２・・・をオフ、反選択用
１〜ランジスタ２５３−　１’　、２５３−　２’・・
・をオン、高レベルは列選択用トランジスタをオン、反
選択用トランジスタをオフとする電圧値となるように設
定されている。

次に上述したＬＳＩＴの動作原理に基いて第２８図に示
した固体撮像装置の動作を第２９図に示す信号波形を参
照して説明する。垂直走査回路２５６の作動により信号
φ。、がＶφ。となると、行ライン２５１−　１に接続
されたＬ　Ｓ　Ｉ　Ｔ’群２５０−１１．　２５０−１
２・・・２５０−１ｎが選択され、水平走査回路２５７
より出力される信号φゎ０．φＤ２・・・により水平選
択トランジスタ２５３−　１．　２５３−　２・・・２
５３−ｎが順次オンすると、ＬＳＩＴ　２５０−１１．
　２５０−１２・・・２５０−１ｎの信号が順次にビデ
オライン２５４より出力される。続いて、このＬ　Ｓ　
Ｉ　７群２５０−１１．　２５０−１２・・・　２５０
−Ｉｎは信号φＧ□が高レベルＶφＲになったときに一
斉にリセットされ、次に光信号を蓄積し得る状態となる
。次いで信号φ。２がＶφ。となると行うイン２５１−
　２に接続された１８１７群２５０−２１．　２５０−
２２・・・２５０−２ｎが選択され、水平走査信号φ。

０．φＤ２・・・により１８　ＩＴ　２５０−２１．　
２５０−２２・・・２５０−２ｎの光信号が順次に読み
出され、続いてφＧ２がＶφ□となることにより一斉に
リセットされる。以下同様にして順次のＬＳＩＴの光信
号が読み出され、１フイールドのビデオ信号が出力され
る。

この第１の実施例において、反選択トランジスタ群２５
３−　１’　、２５３−　２’　・・・２５３−ｎ’　
を設けたのは選択されていないＬＳＩＴのドレインをこ
れらトランジスタを介してグラウンド電位に固定するた
めであるが、これらの反選択トランジスタ群を設けなく
てもゲートに光信号を蓄積することは可能であるので、
本実施例から反選択トランジスタを省くこともできる。

また、本実施例ではゲート電圧φ。は蓄積時と読み出し
時とで相違させたが、蓄積時と読み出し時ともＶ。０と
することもできる。この場合には、ゲートパルスφφ０
は２つのレベルを有するものでよいので垂直走査回路２
５６の構成が簡単となる。

上述した第１の実施例ではＬ　Ｓ　Ｉ　Ｔ　２５０−１
１゜２５０−１２・・・２５０−ｉｎのソース端子は総
て一定の電位すなわちグラウンドレベルとなっているが
、各列の１８１７群のソース端子を共通とし、水平走査
回路と並列に設けたシフトレジスタより成る水平リセッ
ト回路に接続することもできる。

第３０図はこのような水平リセット回路を設けた第２の
実施例を示すものである。第３０図において、各列の１
８１７群２５０−１１．　２５０−２１・・・２５０−
　ｍｌ　；２５０−１２．　２５０−２２・２５０−　
ｍ２　：　・：　２５０−　Ｉｎ。

２５０−２ｎ・・・２５０−ｍｃのソース端子をそれぞ
れソースライン２５９−　１．　２５９−　２・・・２
５９−ｎに共通に接続し、これらソースラインを水平走
査回路２５７に対して並列に配置した水平リセット回路
２５８に接続する。

次に本実施例の動作を第３１図を参照して説明する。垂
直走査回路２５６の作動により信号φ。、がＶφ０とな
ると、行うイン２５１−　１に選択された１８１７群２
５０−１１．　２５０−１２−２５０−　ｉｎが選択さ
れ、水平走査回路２５１より順次に出力されるゲート電
圧φ。０．φＤ２・・・により水平選択トランジスタ２
５３−　１．　２５３−　２・・・２５３−ｎが順次に
オンとなり、選択された１８１７群２５０−１１．　２
５０−１２・・・２５０−１ｎが順次にオンとなりゲー
ト領域に蓄積された光電荷に対応したソース・ドレイン
電流がビデオライン２５４に流れ、負荷抵抗２５５間に
出力信号が得られる。各ＬＳＩＴのリセットは信号φ９
、。

φＤ２・・・の直後に水平リセット回路２５８から信号
φ８□、φ８□・・・φ８ｎをソースライン２５９−　
１．　２５９＝　２・・・２５９−ｎに与えることによ
り行なう。すなわち、各ＬＳＩＴのソース領域に、ゲー
ト電圧Ｖφ。に対して順バイアスの電位を印加すること
によりゲート領域に蓄積された正孔を掃き出すことがで
きる。

第１の実施例では、リセットは各行のＬＳＩＴ群毎に行
なうが、本実施例では各Ｌ　Ｓ　Ｉ　Ｔ毎に行なうこと
ができるので、総てのＬＳＩＴの光蓄積時間を完全に同
一とすることができる効果がある。

また、ゲート電圧のパルスレベルが２値となるため垂直
走査回路２５６の設計が容易となる効果もある。

第３２図はソース・ドレイン選択方式を採用した本発明
の固体撮像装置の第３の実施例を示すものである。第３
２図に示すように、本実施例の固体撮像装置では、ＬＳ
　Ｉ　Ｔ　２６０−１１．　２６０−１２・・・２６０
−ＩｌＩｎをマトリックス状に配置し、ＸＹアドレス方
式により信号を読み出すように構成する点は前例と同様
である。すなわち各画素を構成するＬＳＩＴのトレイン
をビデオ電源■ＤＤに共通に接続し、Ｘ方向に配列され
た各行のＬＳＩＴ群のゲート端子を、行うイン２６１−
　１．　２６１−　２・・・２６１−　ｍにそれぞれ接
続する。またＹ方向に配列された各列のＬＳＩＴ群のソ
ース端子は、列ライン２６２−　１゜２６２−２・・・
２６２−ｎにそれぞれ接続し、これらの列ラインは、そ
れぞれ列選択用トランジスタ　２６３−　１．　２６３
−２・・・２６３−ｎおよび２６３−　１’　。

２６３−　２’　・・・２６３−ｎ’　を介してビデオ
ライン２６４及びグラウンドライン２６４′　にそれぞ
れ共通に接続する。ビデオライン２６４には負荷抵抗２
６５を介してビデオ電源■ＤＤを接続する。そして行ラ
イン２６１−　１．　２６１−２・・・２６１−　ｔｎ
ｌは垂直走査回路２６６に接続し、それぞれ信号φ。□
、φ。２．・・・。

φ　が印加されるようになっている。また、列選ｍ 駅用トランジスタ２６３−　１．　２６３−　２・・・
２Ｇ３−ｎ及び２６３−　１’　、２６３−　２’・・
・２６３−ｎ’のゲート端子は、水平走査回路２６７に
接続し、それぞれ信号φ８□、φ８□、・・・、φ８ｎ
及び各々の反転信号が印加するように構成する。

次に第３３図に示した信号波形図に基いて、垂直走査信
号φ。及び水平走査信号φ８　について説明する。行ラ
インに加えられる信号φＧｌ、φＧ２・・・は、小さい
振幅の読み出しゲート電圧ＶφＧとそれより大きい振幅
のリセット電圧Ｖ（１）Ｒより成るもので、一つの行ラ
インの走査期間ｔＨの間はＶφ。、次の行ラインの水平
走査に移るまでのブランギング期間ｔＢＬにはＶφＲの
値になるように設定されている。

列選択用トランジスタ２６３−　１．　２６３−　２・
・・２６３−１１のゲート端子に加えられる水平走査信
号φ８□。

φ８□・・・は列ラインを選択するための信号で、低レ
ベルは列選択用トランジスタ２６３−　１．　２６３−
　２゜・・・、２６３−ｎをオフ、反選択用トランジス
タ２６３−　１’　、２６３−　２’・・・２６３−ｎ
’　をオン、高レベルは列選択用トランジスタをオン、
反選駅用トランジスタをオフづる電圧値になるように設
定されている。

次にＬＳＩＴの動作原理に基いて、第３２図に示した固
体撮像装置の動作を説明する。垂直走査回路２６６の作
動により、信号φ。、が読み出しレベルＶφ。になると
、行ライン２６１−　１に接続された１８１７群２６０
−１１．　２６０−１２・２６０−　Ｉｎが選択され、
水平走査回路２６１より出力される信号φＳ□。

φ８２．・・・、φ８ｎにより、水平選択トランジスタ
２６３−　１．　２６３−　２・・・２６３−ｎが順次
オンすると、順次Ｌ　Ｓ　Ｉ　Ｔ　２６０−１１．　２
６０−１２−２６０−　Ｉｎの信号がビデオライン２６
４より出力される。続いて、このＬＳＩＴ群は、信号φ
。□が高レベルＶφＲになった時に一斉にリセットされ
る。次いで、信号φ。２が■。０となると、行ライン２
６０−　２に接続された１８１７群２６０−２１．　２
６０−２２・２６０−２ｎが選択され、水平走査信号φ
Ｓ□、φｓ２・・・ψｓｎにより、Ｌ　Ｓ　Ｉ　Ｔ　２
６０−２１．　２６０−２２−＝　２６０−２１の光信
号が順次読み出され、続いて一斉にリセットされる。

以下同様にして順次各画素の光信号が読み出され、１フ
イールドのビデオ信号が得られる。

本実施例において、反選択トランジスタ群２６３−　１
’　、２６３−　２’・・・２６３−　ｎ　’を設けた
のは、非選択しＳＩＴのソースを電′ｔｊＡｖＤＤの電
位に固定するためであるが、反選択トランジスタれＹが
ない場合でも、ゲートに光信号を蓄積することは可能で
あり、したがって、本実施例の変形例として、反選択ト
ランジスタがない固体撮像装置がある。

また本実施例において読み出し時のゲート電圧ＶφＧを
蓄積時のレベルと同レベルとすることもできる。

本実施例では、第１実施例に比べてドレインの配線が容
易であり、また画素分離を簡略化することができる特徴
があり、したがって一画素の微細化に有利であることを
実験的に確認した。

第３２図に示す第３の実施例では各り、　Ｓ　Ｉ　１−
のドレイン端子を電源■ＤＤに共通に接続したが、第３
４図に示すように、各ＬＳ、ＩＴのドレイン端子を負荷
抵抗２６５を介して電源ＶＤＤに接続することもできる
。この第４の実施例では選択されていない総てのＬＳＩ
Ｔのソース・ドレインは反選択トランジスタを介して相
互接続されるため選択されたＬＳＩＴ以外のＬＳＩＴか
らは信号（反選択信号）がまったく出力されない特徴が
ある。その他の構成は第３実施例とまったく同一である
。

第３５図はソース・ドレイン選択方式を採用した本発明
の固体撮像装置の第５の実施例を示すものである。第３
５図に示すように、本実施例の固体撮像装置は、ＬＳＩ
Ｔ　２７０−１１．　２７０−１２・・・２７〇−ｍｎ
が、マトリックス状に配置され、ＸＹアドレス方式によ
り信号を読み出すように構成されている。

すなわち各画素を構成するＬＳＩＴのゲート端子は接地
されており、Ｘ方向に配列された各行の１８１７群のソ
ース端子は、行ライン２７１−　１゜２７１−　２．　
２７１−ｍにそれぞれ接続されている。

またＹ方向に配列された各列の１８１７群のドレイン端
子は、列ライン２７２−　１．　２７２−　２・・・２
７２−ｎに接続され、これらの列ラインは、それぞれ列
選択用トランジスタ２７３−　１．　２７３−　２・・
・２７３−ｎおよび２γ３−　１’　、２７３−　２’
・・・２７３−ｎ’を介してビデオライン２７４及びビ
デオ電源ＶＤＤにそれぞれ共通に接続されている。ビデ
オライン２７４は電流計２７５を介してビデオ電源ＶＤ
Ｄに接続されている。そして行ライン２７１−　１．　
２７１−　２・・・２７１−　ｍは垂直走査回路２７６
に接続され、それぞれ信号φ８□、φ８８．・・・、φ
Ｓｍが加わるようになっている。また、列選択用トラン
ジスタ２７３−　１゜２７３−　２・・・２７３−ｎお
よび２７３−　１’　、２７３−２′・・・２７３−ｎ
’のゲート端子は水平走査回路２１７に接続され、それ
ぞれ信号φ。０．φＤ２’・・・。

φ　およびその反転信号が加わるように構成されｎ ている。

第３６図に示した波形図に基いて、垂直走査信号φ８及
び水平走査信号φ、について説明Ｊ−る。行ラインに加
えられる信号φ８０．φ８２・・・は、小さい振幅の読
み出しソース電圧Ｖφ８とそれより大きい振幅のリセッ
ト電圧ＶφＲより成る：ｂので、一つの行ラインの走査
期間【　の間はＶ、、次の行ラインの水平走査に移るま
でのブランキング期間’ＢＬにはＶ１２１Ｒの値になる
ように設定されている。列選択用トランジスタ２７３−
　１．　２７３−　２・・・２７３−ｎのゲート端子に
加えられる水平走査信号φＤ工。

φＤ２・・・は列ラインを選択するための信号で、低レ
ベルは列選択用トランジスタ２７３−　１．　２７３−
２・・・２７３−ｎをオフ、反選択用トランジスタ２７
３−　１’　、２７３−　２’・・・２７３−ｎ’をオ
ン、高レベルは列選択用トランジスタをオン、反選択用
トランジスタをオフする電圧値になるように設定されて
いる。

次にＬＳＩＴの動作原理に基いて、第３５図に示した固
体撮像装置の動作を説明する。垂直走査回路２７６の作
動により、信号φ８□が■１２＋８になると、行うイン
２７１−　１に接続されたＬＳＩＴ群２７０−１？、２
７０−１２−２７０１ｎが選択され、水平走査回路２１
７より出力される信号φ。１．φＤ２・・・φＤｎによ
り、水平選択トランジスタ２７３−　１．　２７３−　
２・・・２７３−ｎが順次オンすると、順次ＬＳＩＴ２
７０−１１、　２７０−１２・２７０−Ｉｎの信号がビ
デオライン２７４より出力される。続いて、このＬ　Ｓ
　Ｉ　Ｔ群は、ブランキング期間ｔＢＬ中信号φ８１が
高レベルＶφＲになった時に一斉にリセットされる。次
いで、信号φ８２が■ゆ、となると、行ライン２７１−
　２に接続された１８１７群２７０−２１．　２７０−
２２・２７０−２ｎが選択され、水平走査信号φ。０．
φＤ２．・・・、φＤｎにより、Ｌ　Ｓ　Ｉ　Ｔ　２７
０−２１．　２７０−２２−ニー　’２７０−２ｎの光
信号が順次読み出され、続いて一斉にリセットされる。

以下同様にして順次各画素の光信号が読み出され、１フ
イールドのビデオ電流信号が得られる。

本実施例において、反選択トランジスタ群２７３−　１
’　、２７３−　２’　・・・２７３−ｎ’　を設けた
のは、非選択１．ＳＩＴのドレインを電源ＶＤＤの電位
に固定するためであるが、反選択トランジスタ群がない
場合でも、ゲートに光信号が蓄積される事は可能であり
、したがって、本実施例の変形例として、反選択トラン
ジスタがない固体撮像装置が考えられる。

本実施例の特徴は、選択されたＬＳＩＴ以外のＬ’ＳＩ
Ｔからは信号（反選択信号）がまったく出力されない点
である。

（発明の効果） 以上詳細に説明したように、本発明の固体撮像素子は静
電誘導トランジスタを基本構成としているので、光電変
換機能のみならず、増幅機能も持たせることができ、し
たがって、Ｓ／へをＭＯＳトランジスタやＣＯＤのよう
な増幅機能のない素子を用いた装置より大きくすること
ができると共に、ソース、ドレイン、ゲート領域を半導
体層の表面に形成した横形構造としたので、寸法規制が
、縦形構造はど厳しくなく、寸法制御が容易であり、光
増幅率及び光感度を容易に向上させることができ、プロ
セスも簡単である。また、周辺デバイスをＭＯＳで構成
するときは、そのＭＯＳプロセスとのプロセス融合性が
高く、一層プロセス能率を向上させることができ、また
、縦形４Ｒ造よりも端子の配置関係の自由度を大きくす
ることもできる。

さらにソース、ドレイン領域の少なくとも一方をゲート
領域で囲む構成としたため、チャネル領域の面積を広く
することができ、光電荷を交互にゲート領域に蓄積でき
、したがった良好なＳ／へを得ることができる。

更にまた、本発明に係わる固体撮像素子は、デバイスサ
イズの微細化が可能なので、集積化に有利であり、三次
元積層化デバイスにも適するものである。

さらに本発明の固体撮像装置によれば、光信号蓄積時に
ソースおよびドレイン領域を逆バイアスし、信号読み出
し時にソースまたはトレイン領域を接地するようにした
ため、蓄積時には光電荷がゲート領域に良好に蓄積され
、読み出し時にはこの蓄積された光電荷に応じたソース
・ドレイン電流を得ることができ、良好な光電変換動作
を実現することができ、入射光量に適切に対応した出力
信号が得られる。また入射光強度に応じて蓄積時間を調
整したり、ゲート読み出し電圧を調整することにより、
種々の入射条件の下でも常に最適の光電変換動作を達成
することができる。さらに、信号読み出し方法としては
、ゲート・ドレイン選択方式、ソース・ゲート選択方式
、ソース・ドレイン選択方式を任意に選ぶことができる
ので設計の自由度は大幅に向上し、それぞれの要求に応
じた最適の選択方式を採用することができる。

【図面の簡単な説明】

第１図は従来の縦形ＳＩＴの構成を示す断面図、第２図
は本発明の固体撮像装置に適用可能な横形ＳＩＴの一例
の構成を示す断面図、 第３図ＡおよびＢは本発明の固体撮像素子の第１実施例
を示す平面図および断面図、 第４図ＡおよびＢは同じく第２実施例を示す平面図およ
び断面図、 第５図ＡおよびＢは同じく第３実施例を示す平面図およ
び断面図、 第６図ＡおよびＢは同じく第４実施例を示す平面図およ
び断面図、 第７図ＡおよびＢは同じく第５実施例を示づ平面図おび
断面図、 第８図Ａ、ＢおよびＣは同じく第６，７および第８実施
例をそれぞれ示す断面図、 第９図ＡおよびＢは同じく第９実施例を示す平面図およ
び断面図、 第１０図は同じく第１０実施例を示ず断面図、第１１図
ＡおよびＢは同じく第１１実施例を示す平面図および断
面図、 第１２図ＡおよびＢは同じく第１２実施例を示す平面図
および断面図、 第１３図ＡおよびＢは同じく第１３実施例を示す平面図
および断面図、 第１４図は本発明の固体撮像素子の動作を説明するため
に第４図に示す固体撮像素子を切断して示す斜視図、 第１５図は同じくその等価回路図、 第１６図はゲート電圧対ソース・ドレイン電流１４性を
ドレイン電圧をパラメータとして示すグラフ、第１７図
はゲート電圧対ソース・ドレイン電流の特性を示すグラ
フ、 第１８図は蓄積時間対ソース・ドレイン電流特性を入射
光強度をパラメータとして示すグラフ、第１９図はソー
スホロワ形の電流電圧変換方法を示す回路図、 第２０図はソース接地形の電流電圧変換方法を示ず回路
図、 第２１図は蓄積時、読み出し時およびリセツ］・時のゲ
ート、ドレインおよびソース電圧の変化を示す信号波形
図、 第２２図は入射光ｍ対出力電圧特性を示すグラフ、第２
３図はドレイン電圧対出力電圧特性を示すグラフ、 第２４図はドレイン電圧を制御してリセットを行なう場
合の動作を示す信号波形図、 第２５図は基板電圧を制御してリセットを行なうように
した動作を示す信号波形図、 第２６図は入射光強度対出力電圧特性を蓄積時間をパラ
メータとして示すグラフ、 第２７図はゲート電圧対出力電圧特性を入射光強度をパ
ラメータとして示すグラフ、 第２８図はゲートおよびドレイン電圧によって固体撮像
素子の選択を行なうようにした本発明固体撮像装置の第
１実施例の構成を示す回路図、第２９図は同じくその動
作を説明するための信号波形図、 第３０図はゲートおよびドレイン電圧によって選択を行
なう第２実施例を示す回路図、 第３１図は同じくその動作説明用の信号波形図、第３２
図はソースおよびゲート電圧によって画素を選択するよ
うにした第３実施例を示す回路図、第３３図は同じくそ
の動作説明用信号波形図、第３４図は同じくソースおよ
びゲート電圧にＪ：つで画素を選択するようにした第４
実施例を示す回路図、 第３５図はソースおよびドレイン電圧を制御して画素の
選択を行なうようにした第５実施例を示す回路図、 第３６図は同じくその動作を説明覆るための信号波形図
である。 １１、２１．３１．４１．５１．６１．６５．６７、６
９．７１．７５゜８１、９１．　１０１・・・固体撮像
素子１２、２２．３２．４２．５２．８２・・・基板１
３、２３．３３．４３．５３．８３・・・エピタキシャ
ル層１４、２４．３４．４４．５４．８４・・・ソース
領域１５、２５．３５．４５．５５．８５・・・ドレイ
ン領域１６、２８．３８．８８・・・ゲート絶縁膜１７
、２９．３９．４９．５９．８９・・・ゲート電極１８
、２６．３６．４６．５６．８６・・・ソース電極１９
、２７．３７．４７．５７．８７・・・ドレイン電極２
０、３０．４０．５０．６０．６２．９０・・・分離領
域４８、５８・・・ゲート領域　６６・・・電極７３・
・・ゲート領域　１１１・・・半導体基板１１２・・・
エピタキシャル層 １１３・・・ドレイン領域　１１４・・・ゲート領域１
１５・・・ゲート絶縁膜　１１６・・・ゲート電極１１
７・・・ソース端子　１１８・・・ドレイン端子１１９
・・・ゲート端子　１２０・・・基板端子Ｖ８・・・ソ
ース電圧　Ｖ。・・・ゲート電圧ＶＤ・・・ドレイン電
圧　Ｖ　ＳＵＢ　・・・基板電圧２５０−１１．　２５
０−１２−２５０−　ｖａｎ−・・固体撮像素子２５１
−　１．　２５１−　２・・・２５トド・・行ライン２
５２−　１．　２５２−　２・・・２５２−ｎ・・・列
ライン２５３−　１．　２５３−　２・・・２５３−ｎ
　；　２５３−　１’　。 ２５３−　２’・・・２５３−ｎ’・・・列選択トラン
ジスタ２５４・・・ビデオライン　２５４′　・・・グ
ラウンドライン２５５・・・負荷抵抗　ＶＤＤ　・・・
ビデオ′ｔＦｉ源２５６・・・垂直走査回路　２５１・
・・水平走査回路２５８・・・水平リセット回路 ２６０−１１．　２６０−１２・・・２６０−ＩＩＩｎ
・・・固体撮像素子２６１−　１．　２６１−　２・・
・２６トト・・行ライン２６２−　１．　２６２−　２
・・・２６２−ｎ・・・列ライン２６３−　１．　２６
３−　２・・・２６３−ｎ　；　２６３−　１’　。 ２６３−　２’　・・・２６３−ｎ’・・・列選択用ト
ランジスタ２６４・・・ビデオライン　２６５・・・負
荷抵抗２６６・・・垂直走査回路　２６７・・・水平走
査回路２７０−１１．　２７０−１２・・・２７０−ｍ
計・・固体撮像素子２７１−　１．　２７１−　２・・
・２７１−＋ｎ・・・行ライン２７２−　１．　２７２
−　２・・・２７２−ｎ・・・列ライン２７３−　１．
　２７３−　２・・・２７３−ｎ　；　２７３−　１’
　。 ２７３−　２’・・・２７３−ｎ’・・・列選択用トラ
ンジスタ２１４・・・ビデオライン　２７５・・・電流
計２７６・・・垂直走査回路　２７７・・・水平走査回
路。 第１図 第２図 第３図 第４図 ｊ４　３３　５１ 第７図 Ａ １ 第８図 、Ｐ＋　３３　３４　Ｊ２　、：ｊ５ 第１１図 Ａ 第１２図 第１４図 第１５図 晃 第１６図 第１７図 ／＞３ 第１８図 、ｅ （リニアスプールλ 第１９図 等 兎 第２０図 ■。 ｓＶＳＵＢ 第２２図 （Ｎ噌ｉスケールン 第２３図 （リニアス乍−１す 第２６図 第２７図 （リニア又ケール） 第２９図 ゎ３−一一升一一一一トーーー刊−− 第３０図 第３１図 縞　□−」−一−］− ＄、、−−−花一一一心一一九一 第３２図 し − 第３４図 第３５図 第３６図 φ、３−−且一一一トーー」−一 手続補正書 昭和６０年　４月２４日 特許庁長官　志　賀　学　殴 １、事件の表示 昭和５９年特許願第　５９５２５号 ２、発明の名称 固体撮像素子および固体撮像装置 ３６補正をする者 事件との関係　特許出願人 （０３７）オリンパス光学工業株式会社４、代理人 ６、補正の対象 ７、補正の内容（別紙の通り） １、明細書第１頁第４行〜第７頁第２行間を下記の通り
訂正する。 ［２、特許請求の範囲 １、絶縁物または高抵抗半導体基体上に形成した半導体
層の表面に、静電誘導トランジスタのソース領域および
ドレイン領域を設けると共に、これらソース領域および
ドレイン領域の少なく共一方の領域を完全に囲むように
光信号を蓄積するゲート領域を設け、前記半導体層の表
面と平行にソース・ドレイン電流が流れるように構成し
たことを特徴とする固体撮像素子。 ２、前記ゲートｅＸ域を、前記ソース領域およびドレイ
ン領域の双方を完全に囲むように設けたことを特徴とす
る特許請求の範囲第１項記載の固体撮像素子。 ３、　前記ソース領域またはドレイン領域を完全に囲む
ように前記ゲート領域を設けると共に、このゲート領域
の外側に前記ドレイン領域またはソース領域を設けるこ
とを特徴とする特許請求の範囲第１または２項記載の固
体撮像素子。 ４、前記半導体層の、前記ソース領域、ドレイン領域お
よびゲート領域を形成する領域を、該半導体層とは逆導
電形の拡散層より成る分離領域によって取囲んだことを
特徴とする特許請求の範囲第１．　２または３項記載の
固体撮像素子。 ５、　前記分離領域を、最外側に形成したドレイン領域
またはソース領域をもって構成したことを特徴とする特
許請求の範囲第４項記載の固体撮像素子。 ６、　前記ゲート領域を複数個設けたことを特徴とする
特許請求の範囲第１．２，３゜４または５項記載の固体
撮像素子。 ７、前記ゲート領域を、前記半導体層中に形成した逆導
電形の領域と、この領域に接合して設けたゲート電極と
より成る接合ゲート構造をもって構成したことを特徴と
する特許請求の範囲第１．２，３゜４，５または６項記
載の固体撮像素子。 ８、　前記ゲート領域を、前記半導体層表面に絶縁膜を
介してゲート電極を設けた絶縁ゲート構造をもって構成
したことを特徴とする特許請求の範囲第１．２，３゜４
．５または６項記載の固体撮像素子。 ９、前記絶縁膜に接する前記半導体層表面に、該半導体
層とは逆導電形のゲート領域を設けたことを特徴とする
特許請求の範囲第８項記載の固体撮像素子。 １０、前記ソース領域、ドレイン領域およびゲーＨ５域
を同心円状に設けたことを特徴とする特許請求の範囲第
１．２，３゜４、　５．　６．　７’、８または９項記
載の固体撮像素子。 １１、絶縁物または高抵抗半導体基体上に形成した半導
体層の表面に、ソース領域およびドレイン領域を設ける
と共に少なくとも一部分をこれらソース領域およびドレ
イン領域の間に形成したゲーＩＪＪ域を設け、半導体層
の表面と平行にソース・ドレイン電流が流れるように構
成した静電誘導トランジスタを具える固体撮像素子と、
光信号蓄積時に前記ソースおよびドレイン領域を逆バイ
アスする手段とを具えることを特徴とする固体撮像装置
。 １２、信号読み出し時に前記ソースまたはドレイン領域
を接地して、ゲーＨｉ域に蓄積された光電荷に応じたソ
ース・ドレイン電流を流す手段を設けたことを特徴とす
る特許請求の範囲第１１項記載の固体撮像装置。 １３、望号読み出し手段による信号の読み出しを終了し
た後に、前記ゲート領域に蓄積されている光電荷を放出
させるリセット手段を設けたことを特徴とする特許請求
の範囲第１１項記載の固体撮像装置。 １４、前記リセット手段を、半導体基体の逆バイアスを
大きくしてデー１４ｉｉ域に蓄積されている光電荷を放
出させるよう構成したことを特徴とする特許請求の範囲
第１３項記載の固体撮像装置。 １５、前記読み出し手段による読み出し称にゲート電圧
を入射光強度に応じて調整する手段を設けたことを特徴
とする特許請求の範囲第１３項記載の固体撮像装置。 １６、絶縁物または高抵抗半導体基体上に形成した半導
体層の表面に、ソース領域およびドレイン領域を設ける
と共に少なくとも一部分をこれらソース領域およびドレ
イン領域の間に形成したゲート領域を設け、半導体層の
表面と平行にソース・ドレイン電流が流れるように構成
した静電誘導トランジスタを具える固体撮像素子を多数
マトリックス状に配列したアレイと、このアレイの順次
の固体撮像素子を、光電荷をゲート領域に蓄積する光信
号蓄積時間中はソースおよびドレイン領域を逆バイアス
して出力信号が生じないようにし、信号読み出し時間中
はソースまたはドレイン領域を接地してゲート領域に蓄
積された光電荷に応じたソース・ドレイン電流をビデオ
ラインに流す走査手段とを具えることを特徴とする固体
撮像装置。 １７、前記走査手段は、各固体撮像素子のソース端子を
定電位に接続し、ゲートおよびドレイン端子を水平およ
び垂直走査回路に接続し、ゲートおよびドレイン電圧を
制御して各固体撮像素子を順次に選択するよう構成した
ことを特徴とする特許請求の範囲第１６項記載の固体撮
像装置。 １８、前記走査手段は、各固体撮像素子のドレイン端子
を定電位に接続し、ゲートおよびソース端子を水平およ
び垂直走査回路に接続し、ゲートおよびソース電圧を制
御して各固体撮像素子を順次に選択するよう構成したこ
とを特徴とする特許請求の範囲第１６項記載の固体撮像
装置。 １９、前記走査手段は、各固体撮像素子のゲート端子を
定電位に接続し、ソースおよびドレイン端子を水平およ
び垂直走査回路に接続し、ソースおよびドレイン電圧を
制御して各固体撮像素子を順次に選択するよう構成した
ことを特徴とする特許請求の範囲第１６項記載の固体撮
像装置。ｊ２、明細書第１２頁第１２行ｒ（Ｖ＞０）ｊ
をｒ（Ｖ＜Ｏ）Ｊに訂正する。 ３、同第１３頁第１９行〜第２０行［できなかっ“この
で、」を「できなかったので、」に訂正する。 ４、同第１７頁第２行「２２」を「２１」に訂正する。 ５、同第２６頁第１１行〜第１２行「チャネル」を「ゲ
ート」に訂正する。 ６、同第３０頁第１７行「ゲート電極を」を「ゲート電
極と」に訂正する。 ７、同第３４頁第３行「および−ス領域」を「およびソ
ース領域」に訂正する。 ８、同第３５頁第８行「平行状態」を「平衡状態」に訂
正する。 ９、同第３５頁第１５行ｒ（＞、０）Ｊをｒ（＜０）Ｊ
に訂正する。 １０、同第３８頁第７行ｒｌ１７　Ｊをｒｌ１８　Ｊに
訂正する。 １１、同第４４頁第１４行「したがって。」を「したが
って、」に訂正する。 １２、同第４９頁第１２行〜第１３行「ゲート電圧φ６
は」を［垂直走査信号φ。の電圧を」に訂正する。 １３、同第５０頁第１７行〜第１８行「ゲート電圧」を
「信号」に訂正する。 １４、同第５１頁第１９行「ソース・ドレイン」を「ソ
ース・ゲート」に訂正する。 １５、同第５２真第１６行〜第１７行「に接続する。−
一一一を接続する。」を「に接続し、ビデオライン２６
４は負荷抵抗２６５を介して接地する。」に訂正する。 １６、同第５４頁第１５行ｒ２６０　Ｊをｒ２６１　Ｊ
に訂正する。 １７、同第５５頁第１５行「確認した。」の次に「また
、各画素信号をソースフォロワ−形式で読出すようにし
たので、ドレイン寄生容量の影響が少ないと共に列ライ
ンの負荷容量を小さくでき、高速読出しに有利である。 」を加入する。 １８、同第５５頁第１８行「ドレイン端子を」を「ドレ
イン端子をビデオライン２６４に接続し、このビデオラ
イン２６４を」に訂正する。 ２０、同第５６頁第１５行ｒ２７１−２，２７１−ｍ　
Ｊをｒ２７１−２゜−−−，２７１−ｍ　ｊに訂正する
。 ２１、図面中筒８図Ａ、第２７図、第２８図、第３１図
。 第３２図、第３４図、第３５図を別紙訂正図の通り訂正
致します。 第８図 Ａ　（訂正図） （訂正図） 第２７図 （ウニ１人打−ル） 第２８図 （訂正図） ＋５５ 】Ｄ 第３１図 （訂正図） へ３　□□−一「−一一−１− （訂正図） 第３２図 （訂正図） 第３４図

Claims (1)

1. 【特許請求の範囲】 １、絶縁物または高抵抗半導体基体上に形成した半導体
   層の表面に、静電誘導トランジスタのソース領域および
   ドレイン領域を設けると共に、これらソース領域および
   ドレイン領域の少なく共一方の領域を完全に囲むように
   光信号を蓄積するゲート領域を設け、前記半導体層の表
   面と平行にソース・ドレイン電流が流れるように構成し
   たことを特徴と覆る固体撮像素子。 ２、前記ゲート領域を、前記ソース領域およびドレイン
   領域の双方を完全に囲むように設（）たことを特徴とす
   る特許請求の範囲第１項記載の固体撮像素子。 ３、前記ソース領域またはドレイン領域を完全に囲むよ
   うに前記ゲート領域を設けると共に、このゲート領域の
   外側に前記トレイン領域またはソース領域を設けること
   を特徴とする特許請求の範囲第１または２項記載の固体
   撮像素子。 ４、前記半導体層の、前記ソース領域、ドレイン領域お
   よびゲート領域を形成する領域を、該半導体層とは逆導
   電形の拡散層より成る分離領域によって取囲んだことを
   特徴とする特許請求の範囲第１，２または３項記載の固
   体撮像素子。 ５、前記分離領域を、最外側に形成したドレイン領域ま
   たはソース領域をもって構成したことを特徴とする特許
   請求の範囲第４項記載の固体撮像素子。 ６、前記ゲート領域を複数個設けたことを特徴とする特
   許請求の範囲第１．２，３．４または５項記載の固体撮
   像素子。 ７、前記ゲート領域を、前記半導体層中に形成した逆導
   電形の領域と、この領域に接合して設けたゲート電極と
   より成る接合ゲート構造をもって構成したことを特徴と
   する特許請求の範囲第１．２，３，４．５または６項記
   載の固体撮像素子。 ８、前記ゲート領域を、前記半導体層表面に絶縁膜を介
   してゲート電極を設けた絶縁ゲート構造をもって構成し
   たことを特徴とする特許請求の範囲第１．２．３，４．
   ５または６項記載の固体撮像素子。 ９、前記絶縁膜に接する前記半導体層表面に、該半導体
   層とは逆導電形のゲート領域を設けたことを特徴とする
   特許請求の範囲第８項記載の固体撮像素子。 １０、前記ソース領域、ドレイン領域およびゲート領域
   を同心円状に設けたことを特徴とする特許請求の範囲第
   １．２．３．４．５．６゜７．８または９項記載の固体
   撮像素子。 １１、絶縁物または高抵抗半導体基体上に形成した半導
   体層の表面に、ソース領域およびドレイン領域を設ける
   と共に少な（とも一部分をこれらソース領域およびドレ
   イン領域の間に形成したゲート領域を設け、半導体層の
   表面と平行にソース・ドレイン電流が流れるように構成
   した静電誘導トランジスタを具える固体撮像素子と、光
   信号蓄積時に前記ソースおよびドレイン領域を逆バイア
   スする手段とを具えることを特徴とする固体撮像装置。 １２、信号読み出し時に前記ソースまたはドレイン領域
   を接地して、ゲート領域に蓄積された光電荷に応じたソ
   ース・ドレイン電流を流す手段を設けたことを特徴とす
   る特許請求の範囲第１１項記載の固体撮像装置。 １３、前記信号読み出し手段による信号の読み出しを終
   了した後に、前記ゲート領域に蓄積されている光電荷を
   放出させるリセット手段を設けたことを特徴とする特許
   請求の範囲第１１項記載の固体撮像装Ｍ０ １４、前記リセット手段を、半導体基体の逆バイアスを
   大きくしてゲート領域に蓄積されている光電荷を放出さ
   せるよう構成したことを特徴とする特許請求の範囲第１
   ３項記載の固体撮像装置。 １５、前記読み出し手段による読み出し特にゲート電圧
   を入射光強度に応じて調整する手段を設けたことを特徴
   とする特許請求の範囲第１３項記載の固体撮像装置。 １６、絶縁物または高抵抗半導体基体上に形成した半導
   体層の表面に、ソース領域およびドレイン領域を設ける
   と共に少なくとも一部分をこれらソース領域およびドレ
   イン領域の間に形成したゲート領域を設番す、半導体層
   の表面と平行にソース・ドレイン電流が流れるように構
   成した静電誘導トランジスタを具える固体撮像素子を多
   数マトリックス状に配列したアレイと、このアレイの順
   次の固体１ｌｉ１ｆｌＩ！素子を、光電荷をゲート領域
   に蓄積する光信号蓄積時間中はソースおよびドレイン領
   域を逆バイアスして出力信号が生じないようにし、信号
   読み出し時間中はソースまたはドレイン領域を接地して
   ゲート領域に蓄積された光電荷に応じたソース・ドレイ
   ン電流をビデオラインに流す走査手段とを具えることを
   特徴とする固体撮像装置。 １γ、前記走査手段は、各固体撮像素子のソース端子を
   定電位に接続し、ゲートおよびドレイン端子を水平およ
   び垂直走査回路に接続し、ゲートおよびドレイン電圧を
   制御して各固体撮像素子を順次に選択するよう構成した
   ことを特徴とする特許請求の範囲第１６項記載の固体Ｒ
   像装置。 １８、前記走査手段は、各固体撮像素子のドレイン端子
   を定電位に接続し、ゲートおよびソース端子を水平およ
   び垂直走査回路に接続し、ゲートおよびソース電圧を制
   御して各固体撮像素子を順次に選択するよう構成したこ
   とを特徴とする特許請求の範囲第１６項記載の固体撮像
   装置。 １９、前記走査手段は、各固体撮像素子のゲート端子を
   定電位に接続し、ソースおよびドレイン端子を水平およ
   び垂直走査回路に接続し、ソースおよびドレイン電圧を
   制御して各固体撮像素子を順次に選択するよう構成した
   ことを特徴とする特許請求の範囲第１６項記載の固体撮
   像装置。