JPS6058781A

JPS6058781A - 固体撮像装置

Info

Publication number: JPS6058781A
Application number: JP58165237A
Authority: JP
Inventors: Hidetoshi Yamada; 秀俊山田
Original assignee: Olympus Corp; Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1983-09-09
Filing date: 1983-09-09
Publication date: 1985-04-04
Also published as: FR2551917A1; JPH0453149B2; DE3432994A1; CA1217557A; US4556909A; DE3432994C2; FR2551917B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔技術分野〕この発明は、静電誘導形トランジスタを用いた固体撮像
装置に関する。

〔従来技術〕

静電誘導形トランジスタ（以下ＳＩＴという）を光検出
及びスイッチング素子として一つの画素を構成した固体
撮像装置が、特開昭５８−１０５６７２号に提案されて
いる。

第１図（５）は、かかる固体撮像装置の１画素を構成す
るＳＩＴの断面図であり、第１図の）は固体撮像装置全
体の回路構成図である。ＳＩＴは、第１図（５）に示す
ように、ドレインを構成するｎ／リコン基板１上に、不
純物濃度の低いｎ−シリコンエピタキシャル層２を成長
させ、このエピタキシャル層２の表面に、熱拡散法など
によりｎソース領域３、ｐケート領域４．４を形成する
。ゲート領域４上には８１０２　等の絶縁膜５が被着さ
れ、更にその上に被着されたゲート電極６とにりよりコ
ンデンサ７が形成されている。８は両ゲート電極６．６
に接続されたゲート端子である。９は各セルを構成する
単位ＳＩＴを分離するために形成された埋込絶縁物など
からなる分離領域である。ｎ−エピタキシャル層２はＳ
ＩＴのチャネル領域を構成するものであり、ゲート電位
Ｏｖであってもチャネル領域はすてに空乏化され、ソー
ス・ドレイン間に電圧が印加されても、ソースφドレイ
ン間には電流が流れないように々っている。

このような構成のＳＩＴにおいて光入力が与えられると
、チャネル領域２内あるいはゲート空乏層内で、正孔−
電子対が生成され、このうち電子は接地されたドレイン
１に流れ去るが、正孔は信号蓄積ゲート領域４に蓄積さ
れ、これに接続されたゲートコンデンサ７を充電し、ゲ
ート電位を△ｖＧだけ変化させる。ここでゲートコンデ
ンサ７の容量をＣＧとし、光入力によって発生され、信
号蓄積ゲート領域４に蓄積された電荷をＱＬとすると、
△Ｖａ　＝　ＱＬ　／　Ｏｃとなる。ある蓄積時間が経
過した後、ゲート端子８にゲート読出しパルスＶφＧが
与えられると、ゲート電位は■φＧに△■Ｇが加わった
ものとなり、信号蓄積ゲート領域４とソース領域３との
間の電位は低下して空乏層が減少し、ソース・ドレイン
間に光入力に対応したドレイン電流が流れる。このドレ
イン電流は、ＳＩＴの増幅作用のため△■Ｇが増幅度倍
されたものと々す、大きなものとなる。なお、ＳＩＴの
ソースとドレインとを入れ替えても同様の動作をするも
のである。

第１図（Ｂ）は、上記構成のＳＩＴをマトリックス状に
配列して構成した固体撮像装置の回路構成を示すもので
あり、第１図（０）は同じくその動作を説明するだめの
信号波形図である。各Ｓ　Ｉ　Ｔ　１０−ｎ、ＩＱ−１
２、・・・・・・・・・は上記のようなノーマリ−オフ
形のｎチャネルＳＩＴで、光入力に対する出力ビデオ信
号をＸＹアドレス方式で読み出すようにしている。各画
素を構成するＳＩＴのドレインは接地され、Ｘ方向に配
列された各行のＳＩＴ群のソースは、それぞれ行ライン
１１−１．１１−２、・・・・・・・・・に接続され、
これらの各行ラインはそれぞれ行選択用トランジスタ１
２−１．１２−２　、・・・・・・・・・を介してビデ
オライン１３に共通に接続されている。またＹ方向に配
列された各列のＳＩＴ群のゲート端子は列ライン１４−
１．１４−２　、・・・・・・・・・に接続されている
。ビデオライン１３は負荷抵抗１５を経て直流電源１６
の正端子に接続し、この電源の負端子は接地されている
。

次に、かかる構成の固体撮像装置のＳＩＴから々る各画
素の出力が読み出される場合の動作について説明する。

例えば、行選択パルスφ８１により、行ライン１１−１
　に接続されたトランジスタ１２−１がオンとなってい
る期間に、ゲート読出しパルスφＧ１が列ライン１４−
１に加えられると、５ＩＴＩＯ−１１が選択され、この
Ｓ　Ｉ　Ｔ　１．０−１１のドレイン電流がビデオライ
ン１３を介して負荷抵抗１５を流れ、出力端子に出力電
圧Ｖｏｕｔが発生する。」１記のように、このドレイン
電流はゲート電圧の関数であり、ゲート電圧は光入力の
関数と々るから、暗時の出力電圧からの増加分△Ｖｏｕ
ｔは光入力に対応した電圧となる。しかも、この電圧△
ＶｏｕｔはＳＩＴの増幅作用によりΔＶＧが増幅度倍さ
れた大きなものとなる。次に列ライン１４−２にゲート
読出しパルスφＧ２を与えて、Ｓ　Ｉ　Ｔ　１０−１２
の続出しを行ない、−桁分の読出しが終了したら、トラ
ンジスタ１２−２を行選択パルスφＳ２でオンとして、
次の行のＳＩ　Ｔ　１０−２１、ＩＱ−２２を順次読出
すように構成されている。

ところで、上記の如き従来の構成の固体撮像装置には、
次のような欠点があることが判明した。

すなわち、ゲート領域４にゲート読出しパルス電圧■φ
Ｇが加わると、ゲート領域４とドレインからなるｐｎ接
合が順バイアスされ、この間に電流が流れる。この時に
、ゲート領域４に蓄積された正孔は消滅し、それ捷で蓄
積された光信号が失われてしまう。このため各画素にお
ける光信号蓄積時間は、（読出し周期）／（行ライン数
）と々す、特に画素数が大きくなると、蓄積時間は極め
て短くなシ、光感度が低下してしまう。したがって、こ
のような読出し方式で順次ビデオ信号を得ることは実際
上不可能である。

また、上記の固体撮像装置に用いられるノーマリ−オフ
形のＳＩＴを得るためには、ゲート領域の間隔Ｗｇを極
めてせまくする必要がある。しかしとれは製造上困難で
ある。捷たノーマリ−オフ形のＳＩＴは特性上電流密度
が小さく、信号電流が微少であり、製造容易でビデオ信
号を大きくとれる撮像装置を構成することは困難であっ
た。

〔目　的〕

本発明は、画素信号の読出し時に、ゲート領域を逆バイ
アスする手段を設け、光電荷の蓄積時間を長くし、且光
電荷のリセント手段を設けて、高感度のビデオ信号を容
易に得ることができるようにした固体撮像装置を提供す
ることを目的とするものである。

〔発明の概要〕

本発明は、行選択制御信号を印加する複数の行ラインと
、列選択制御信号を印加する複数の列ラインと、列ライ
ンに接続された一方の主電極と共通に接続された他方の
主電極と主電極間に配設されたチャネル領域とゲート領
域とからなる画素を構成する静電誘導形トランジスタと
、上記トランジスタのゲート領域と行ラインとの間に接
続されたコンデンサと、前記画素の信号読出し時にゲー
ト領域を逆バイアスさせる手段とを備え、光入力による
蓄積電荷を非破壊のまま画素信号を読出し、各画素の光
電荷の蓄積時間を犬にして高感度のビデオ信号を得るよ
うにするものである。

〔実施例〕

以下本発明の実施例について説明する。第２同人は、本
発明の固体撮像装置の一実施例の一画素を構成するＳＩ
Ｔの断面図、第２図（Ｂｌは、その全体の回路構成図、
第２図（ｑは、固体撮像装置を動作させるための信号波
形図である。

第２図（Ａ）において、各要素は第１図（Ａ）に示した
ものと同一であるが、本実施例においては、ノーマリ−
オン形のＳＩＴとするため、ゲート領域間の間隔Ｗｇは
比較的大きく形成することができる。

なお、各画素を分離する領域９は、絶縁物では彦く、例
えば、ｐ拡散層で形成することもできる。

第２図（］３）に示すように、本発明の固体撮像装置は
、上記構成のノーマリ−オン形のＳ　Ｉ　Ｔ　２０−１
１．２０−１２　、・・・・・・・・・２０−ｍｎが、
マトリックス状に配列され、ＸＹアドレス方式により信
号を読出すように構成されている。すなわち、各画素を
構成するＳＩＴのドレインは接地され、Ｘ方向に配列さ
れた各行のＳＩＴ群のゲート端子は、行ライン２１−１
、列ライン２２刊、２２−２、・・・・・・・・・２２
−ｎ　に接続され、これらの列ラインは、それぞれ列選
択用トランジスタ２３−１．２３−２　、・・・・・・
・・・２３−ｎ　を介して、ビデオライン２４に共通に
接続されている。ビデオライン２４には負荷抵抗２５を
介して、ビデオ電圧■ｓが加えられている。

そして、行ライン２１−１．２１−２、・・・・・・・
・・２１−ｍは垂直走査回路部に接続され、それぞれ信
号φＧ１、φＧ２、・・・・・・・・・φＧｍ　が加わ
るようになっている。また、列選択用トランジスタ２３
−１．２３−２　、・・・・・・・・・２３−ｎのゲー
ト端子は、水平走査回路２７に接続され、信号φ８１．
φＳ２、・・・・・・・・・φｓｎが加わるように構成
されている。

次に、第２図（ｑに示した波形図に基づいて、垂直走査
信号φＧ及び水平走査信号φＳについて説明する。行ラ
インに加えられる信号φＧ１、φＧ２、・・・・・・・
・・は、小さい振幅電圧■φＧと、それより大きい振幅
電圧ＶφＲよシ成るもので、一つの行ラインの走査期間
ｔＨの間は■φＧ１次の行ラインの水平走査に移るまで
のブランキング期間ｔＢＬにはＶφＲの値になるように
設定されている。列選択用トランジスタのゲート端子に
加えられる水平走査信号φＳＩ、φＳ２、・・・・・・
・・・は、列ラインを選択するだめの信号で、低レベル
は列選択用トランジスタをオフ、高レベルはオンする電
圧値になるように設定されている。

第３図は、各画素の動作を説明するための一画素に対す
る回路図である。２０はノーマリ−オン形のＳＩＴであ
り、接地されたドレイン１、ゲート４、ゲート４とゲー
ト端子８間に形成されたコンデンサ７、及びソース３か
らなる。ＳＩＴのゲート４とドレイン１とは点線で示し
たようにｐｎ接合ダイオードＤＧを形成している。ダイ
オードＤＧの電圧・電流特性、すなわちゲート電位■Ｇ
とゲート・ドレイン間電流Ｉｃとの関係は、第４図（５
）に示すような特性であシ、ダイオードＤＧ間の電圧、
すなわちｖＧがｐｎ接合のビルトイン障壁電圧φＢを越
えると、順方向電流が流れる。ＳＩＴのソース・ドレイ
ン間の電流ＩＤは、ゲート電圧ＶＧにより定まる。典形
的なノーマリ−オン形ＳＩＴでは、■ＤばｖＧの指数関
係に比例し、第４図（Ｉ３）に示すような特性になる。

次に、第３図に示したＳＩＴのゲート４に、コンデンサ
７を介して信号φＧが加わった時のゲート電位変化を、
第５図を用いて説明する。時刻ｔ１に信号φＧが■φＲ
となると、コンデンサ７を介してＤＧ間に順方向電流が
流れ、コンデンサ７は急速に電圧（■φＲ−φＢ）まで
充電される。このためゲート電圧ＶＧは、■Ｇ−φＢと
なる。次に時刻ｔ２で信号φＧがＯＶとなると、ダイオ
ードＤＧは逆ノ（イアスされるため電流Ｉｃは流れない
。このためコンデンサ７間には電圧（ＶφＲ−φＢ）が
保たれ、Ｖｃ　＝−ＶφＲ＋φＢ　となる。この後、信
号φＧの次の■φＧが加わる時刻ｔ３までに、光照射の
ため、電荷ＱＬが蓄積し、ｖＧばＡＶＧ　＝　ＱＴ、　
／　Ｏｃ　だけ上昇して、Ｖｃ　＝　−ＶφＲ＋φＢ十
△■Ｇ　となる。時刻ｔ３において、■φＧが加わると
、ゲート電位■Ｇは上昇し、Ｖｃ　＝−ＶφＲ＋φＢ＋
ΔＶｃ　＋ＶφＧとなる。この時に列選択トランジスタ
２３がφＢによりオンすると、ＳＩＴに第４図（Ｂ）に
示されるよう々電流ＩＤＩが流れる。この電流ＩＤＩに
より負荷抵抗（抵抗値をＲＬとする）２５間に電圧降下
Ｖ　＝　ＩＤＩ・ＲＬを生じ、ビデオライン２４に信号
出力Ｖｏｕｔ　＝　Ｖｓ−ＩＤＩ　−Ｒ，Ｌが生じる。

電流１．ＤＩはＡＶＧにより変化するため、入射光量に
対応した信号を読出すととができる。第５図において、
時刻ｔ４で再び信号φＧが■φＲと々るとゲート電位■
ＧはφＢとなり、それまでの蓄積電荷ＱＩ、はクリアさ
れる。

時刻ｔ５において、信号φＧがＯＶになると、ゲート電
位■Ｇは再び、Ｖｃ−−ＶφＲ十φＢ　にリセットされ
、次のフィールドの電荷蓄積が開始される。

以上の説明かられかるように、信号φＧの大きい振幅電
圧■φＲの値は、ゲート電位Ｖｃ　＝−ＶφＲ＋φＢに
対応するＳＩＴのドレイン電流ＩＤ２が十分小さく、Ｓ
ＩＴがオフするような値に選ばれ、小さい振幅電圧■φ
Ｇの値は、行選択時にゲート電流が流れないように、時
刻ｔ３におけるゲート電位、すなわち、Ｖｃ　＝−Ｖφ
Ｒ＋＜６Ｂ　−１−ＡＶＧ　＋ＶφＧ　カ、φＢより小
さいという条件、−■φＲ十φＢ十ΔＶｃ　＋　ＶφＧ
〈φＢから、■φｃ＜ＶφＲ−ＡＶＧを満足するような
値に選ばれる。

次に、上記一画素の動作原理に基づいて、第２図（ト）
）に示した固体撮像装置の動作を説明する。垂直走査回
路２６の作動により、信号φＧ１がＶφＧになると、行
ライン２１−１　に接続されたＳＩＴ群が選択され、水
平走査回路２７より出力される信号φＳｌ、φＢ２、・
・・・・・・・・φｓｎにより、水平選択トランジスタ
２３−１．２３−２　、・・・・・・・・・２３−ｎ　
が順次オンすると、順次５ＩＴ２０−１１．２０−１２
、−２Ｏ−１ｎの信号がビデオライン２４よシ出力され
る。続いて、このＳＩＴ群は信号φＧ１が高レベル■φ
Ｒになった時にリセットされる。次いで、信号φＧ２が
ＶφＧとなると、行ライン２０−２　に接続されたＳＩ
Ｔ群が選択され、水平走査信号φＳ１、φＳ２．・・・
・・・・・・φｓｎにより、ＳＩＴ　２０−２１．２０
−２２、−＝＝−２Ｏ−２ｎの光信号が順次読出され、
続いてリセットされる。以下同様にして順次各画素の光
信号が読出され、■フィールドのビデオ信号が得られる
。

以上の動作は、実験の結果、良好に行われることが確認
された。なお、第２図（Ｎにおいて、ゲート領域４とド
レイン１との距離、ｅＧＤが大きいと、エピタキシャル
層２の抵抗のため、ゲート・ドレイン間電流が小さくな
シ、ゲートのリセットが不完全になるため、Ｊ３ａｏは
１〜３μｍと小さめにした方が特性上好ましい。ＮＴＳ
Ｏ標準テレビジョン方式の場合・　１ｌｎｔ　Ｆ−！　
１２μｓ　であるが、」二記の条件下では、その期間内
に十分良好にリセットすることができた。

第６図回は、本発明の他の実施例の回路構成図であり、
同図（Ｂ）は、動作を説明する信号波形図である。第６
図ＦＡ＞において、第２図回と同一符号を付した部分は
、同一構成部材を示す。この実施例においては、列ライ
ン２２−１．２２−２、・・・・・・・・・２２−口に
、列選択用トランジスタ２３−１．２３−２、・・・・
・・・・・２３−ｎ（７）他に、リセットトランジスタ
３０−１．３０−２　、・・・・・・・・・３０−ｎが
接続されており、該リセットトランジスタのソースは、
リセットライン３１に共通に接続されている。リセット
ライン３１には負の電源ＶＲが接続されている。リセッ
トトランジスタ２、・・・・・・・・・３０−ｎのゲート端子は、水平
走査回路２７に接続され、同一の列ラインに接続された
列選択トランジスタ２３−１、２３−２、・・・・・・
・・・２３−ｎに対し、一段遅れだ信号φＳが加えられ
る。

第６図（Ｂ）において、φＧ１、φＧ２、・・・・・・
・・・は行ライン２１−１、２１−２、・・・・・・・
・に加えられる垂直走査信号であり、一つの行ライン選
択の期間にＶＧとなり、他の期間は０■である。Ｖｓ１
、ＶＳ２、・・・・・・・・・は列ライン２２−１、２
２−２、・・・・・・・・・の電位変化を示すものであ
り、列選択トランジスタがオンしているときには、信号
出力に対応した正電圧、リセットトランジスタがオンし
ている時には、負電圧ＶＲとなる。

この実施例は、列ラインが負電圧ＶＲとなったときに、
ＳＩＴのゲート・ソース間に電流を流し、ゲートをリセ
ットするものである。なお、この実施例の撮像装置の一
画素を構成するＳ　Ｉ　Ｔ　２０−ｎ、２０−１２　、
・・・・・・・・・２０−ｍｎは、第１実施例と同様に
、第２図（５）に示した構造を有するノーマリ−オン形
のＳＩＴであり、ゲートとソースとはｐｎ接合を形成し
ていて、第４図（Ａ）に示す電流・電圧特性を有するも
のである。

次に、第７図を用いてゲート電位ＶＧの変化を説明する
。時刻ｔ１において、信号φＧが■φＧになると、コン
デンサを介して、ゲート・ドレイン間に順方向電流が流
れ、このためゲート電位Ｖｃは、それまで０■であった
とすると、φＢと々る。次に時刻ｔ２において、列ライ
ンの電位Ｖｓが負電圧−ＶＲと々ると、ケート・ソース
間に電流が流れ、ゲート電位は、−ＶＲ十φＩｌｌで低
下する。この後、時刻ｔ３に信号鉛が■φＧから０■と
なると、ゲート電位■は、Ｖｃ　＝−ＶφＧ−　ＶＲ　
＋　φＢ　トｆｘ．　Ｄ、ケート・ソース間は逆バイア
スされる。その後、光照射により、ゲート電位■Ｇが△
■Ｇだけ上昇した後、時刻ｔ４において、再び信号φＧ
がＶφＧとなシ、Ｖａ　＝−Ｖｎ十φＢ＋△■Ｇとなる
。この間に水平走査信号φＳによシ列選択トランジスタ
がオンすることにより，ＳＩＴの信号電流が読出される
。その後、ｔ５において、列ライン電位Ｖｓが、Ｖｓ　
−一ＶＲ　となり、前述のようにゲート電位Ｖｃは、−
Ｖｎ＋φＢ　に低下し、リセットされる。以後同様の動
作サイクルが繰り返される。

上記動作原理から明らかなように、第６図回において、
垂直走査信号φＧ１が高レベル■φＧとなると、行ライ
ン２１−１が選択され、水平走査信号φＳ１により列選
択トランジスタ２３−１がオンすると、Ｂ　Ｉ　Ｔ　２
０−１１の光信号がビデオライン２４に読出される。次
いで、水平走査信号φｓ２により列選択トランジスタ２
３−２がオンして、Ｓ　Ｉ　Ｔ　２０　１２の光信号が
読出されると共に、リセットトランジスタ３０−１がオ
ンして、ＳＩＴ２ｏ−１１のゲート電位がリセットされ
る。以下同様にして、ＳＩＴ２０−１２、２０−１３　
、・・・・・・・・・２０−ｍｎの順で、信号読出しと
ゲート電位のリセットが行われ、■フレームのビデオ信
号が得られる。

上記実施例では、リセットトランジスタ３ｏ−１、３０
−２、・・・・・・・・・には、列選択トランジスタ２
３−１、２３−２、・・・・・・・・・と同一の信号φ
ｓ１、φＢ２、叩・・・・・が加わるものを示しだが、
リセットトランジスタには、信号φＳ１、φＢ２、・・
・・・・・・・とは異なるタイミングの信号、あるいは
水平走査回路２７とは別の回路から、信号が加えられる
ように構成してもよい。

この実施例においては、各Ｓ　Ｉ　Ｔ　２０−１１、２
０−１２、・・・・・・・・・２０−ｍｎがリセットさ
れてから読出される期間は全く同一であるため、画面の
一様性が優れ、またリセットから読出しまでの期間を１
フレ一ム期間よシ短くし、シャッター効果をもたせて、
動きの速い被写体に対しても、ぶれの々い鮮明な画像を
得るように構成することも可能である。

以上述べた二つの実施例は、連続して画像を撮像スるテ
レビジョンカメラに特に有効であるが、画像を一画面毎
に撮像する、いわゆる電子カメラに使用するのに好適な
実施例を次に示す。

第８図（Ａ）は、かかる実施例の回路構成図、同図ＣＢ
＋は、動作を説明する信号波形図である。この実施例の
基本的な構成は、第１実施例と同一であるが、第８図（
Ａ）に示すように、ただ画素を構成するＳ　Ｉ　Ｔ　２
０−１１．２０−１２、−−−−２０−ｍｎの共通に接
続されたドレイン１が、接地ではなく、リセット回路４
０に接続され、リセット信号φＲが加えられるように構
成した点が異々つている。

第８図０′３）において、φＲは各ＳＩＴのドレイン１
に加えられるリセット信号であり、各ＳＩＴのゲート電
位をリセットする期間のみ負電圧−ＶＲとなり、他の期
間はＯＶである。垂直走査信号φＧ１、φＧ２、・・・
・・・・・・は、対応する行ライン２１−１．２１−２
、・・・・・・・・・を走査する期間のみ高レベル■φ
Ｇ、他は０■となる信号である。水平走査信号φ８１、
φＳ２、・・・・・・・・・は列選択を行う信号であり
、Ｓ　Ｈは電子カメラに設けられたシャッターの開閉動
作を示すものであり、■Ｇはゲート電位の変化を示す図
である。

第８図回に示した波形図により動作を説明する。

時刻ｔ１において、リセット信号φＲが−ＶＲとなると
、全てのＳＩＴのゲート・ドレイン間に電流が流れ、ゲ
ート電位は、Ｖｃ−−ＶＲ＋φＢにリセットされる。

その後、時刻ｔ２においてシャッターが開かれ、光が照
射されることにより、ゲート電位は、Ｖｃ＝−ＶＲ＋φ
Ｂ十ΔＶＧ　まで上昇する。その後、時刻ｔ３において
、垂直走査信号φＱｌが高レベルＶφＧになることによ
り、行ライン２１−１に接続されたＳＩＴ群ノケートｔ
［ｉ［：、Ｖｃ　＝　−ＶＲ＋　＋）ｈ　十ＡＶＧ　＋
Ｖ＃に上昇し、水平走査信号φＳｌ、　φＳ２．・・・
・・・・・により、列選択トランジスタがオンすること
によシ、ＳＩＴ　２０−１１．２０−１２、・・・・・
・・・・２Ｏ−１ｎの信号が読出される。次いで時刻ｔ
４において、信号φＣ１が■φＧから０■になると共に
、信号φＧ２が高レベルＶφＧとなり、Ｓ　Ｉ　Ｔ　２
０−２１．２０−２２　、・・・・・・・・・の信号が
読出される。以下同様にして、Ｓ　Ｉ　Ｔ　２０３１．
２０−３２、・・・・・・・・・　２０−ｍｎの信号が
読出され、一画面のビデオ信号が得られる。光入射によ
り」二昇したゲート電位は、時刻ｔ５において、リセッ
ト信号φＲが、−ＶＲになることにより、全てのＳＩＴ
のゲート・ドレイン間に電流が流れ、ゲート電位は全て
、■Ｇ−−ＶＲ＋φＢ　にリセットされ、次の画面の露
光が可能と々る。

第９図（Ａ）は、第２図（Ｂ）に示した実施例の一部を
変更した第４の実施例である。第２図（Ｂｌに示した各
Ｓ１．Ｔの動作回路は、他の実施例と同様に、ドレイン
を接地し、ソースに正電圧をかけて読出す、いわゆるド
レイン接地方式を用いたものであるが、この実施例は、
ドレインに正電圧をかけ、ソースを負荷抵抗を介して接
地する、いわゆるソースフォロアにする動作方式を用い
たものである。

この場合、ゲート電位のリセットを行うためには、ドレ
イン側に正電圧が印加されているため、ＳＩＴ群のソー
スが接続されている列ライン２２−１．２２−２　、・
・・・・・・・・２２−ｎを接地してやるだめの、リセ
ットトランジスタ５０−１．５０−２　、・・・・・・
・・・５０−ｎ力、列ライン毎に必要となる。５１は該
リセットトランジスタのゲートにリセットパルスを送る
リセット制御回路である。また、各画素のドレインは基
板上で共通接続され、正のドレイン電圧ＶＤが印加され
ている。行ライン及び列ラインに印加される選択走査信
号φＧ１、φＧ２、・・・・・・・・・及びφｓ１、φ
Ｓ２、・・・・・・・・・は、第２図（ｑに示した第１
実施例のものと同様で、これを第９図（ト））に示す。

ただ異るのは、行選択信号φＧｌ、φＧ２、・・・・・
・・・・のリセット時刻ｔ１で、振幅■φＲの電圧が印
加されるのに先立ち、各列ライン２２−１．２２−２　
、・・・・・・・・・に、そのドレインが接続されたリ
セットトランジスタ５０−１．５０−２　、・・・・・
・・・・５０−ｎが、リセットパルスφＲによってオン
となり、各列ラインが接地され、リセット時刻ｔ１にお
いて、選択された行ラインにつながる全ての列ラインの
ＳＩＴのソースは全て接地電位となり、ゲートに電位■
φＲが印加されることにより、順方向電流が、列ライン
及びリセットトランジスタを介してアースに流れ、ゲー
ト電位がリセットされる。ゲート電位の変化を第９図（
ｑに示す。

第２図（Ｉ３）に示した実施例においては、ゲート電位
のリセットが、ゲートから接地されたドレインに対する
順方向電流によりなされているのに対し、この実施例に
おいては、ゲートから、リセットトランジスタ５０−１
．５０−２　、・・・・・・・・・を介して接地された
列ライン２２−１．２２’−２、・・・・・・・・に接
続されたソースに対する順方向電流により、ゲート電位
のりセントが行われるようになっている点で相違してい
るが、他の点の動作は第１実施例と全く同様である。

なお、この実施例において、ゲート電位のりセント時に
、リセットトランジスタ５０−１．５０−２、・・・・
・・・・・のドレイン・ソース間の電位降下分が大きい
と、ゲートリセントに要する時間が犬となるので、該ト
ランジスタのオン抵抗を小さく抑える必要があり、その
ため、リセットトランジスタの、（ゲート幅）／（ゲー
ト長）はある程度以上の大きさが必要である。

〔効　果〕

本発明は、以上述べたように、固体撮像装置の各画素の
信号読出し時に、ゲート領域を逆バイアスさせる手段を
設けたので、各画素の光蓄積電荷を非破壊のまま信号を
読出すことができ、各画素の光電荷の蓄積時間を、はぼ
読出し周期まで長くすることも可能となり、また、各画
素の光入力によるゲート電位上昇をリセットする手段を
設けることにより、高感度のビデオ信号を得ることがで
きる。

また、ノーマリ−オン形ＳＩＴを用いることにより、製
造容易で且つビデオ信号を大きくとれる固体撮像装置が
得られる。

【図面の簡単な説明】

第１図（５）は、従来の固体撮像装置の１画素を構成す
るＳＩＴの断面図、第１図（Ｉ３）は、該装置全体の回
路構成図、第１図（Ｑは、第１図（Ｂ）に示した装置の
動作用信号波形図、第２図（５）は、本発明の固体撮像
装置の一実施例の１画素を構成するＳＩＴの断面図、第
２図（Ｉ３）は、該装置全体の回路構成図、第２図（Ｑ
は、該装置の動作用信号波形図、第３図は、第２図（Ｂ
）に示した装置の動作原理を説明するだめの回路図、第
４図（Ａ）は、ダイオードＤＧの特性図、第４図（Ｉ３
）は、ノーマリ−オン形ＳＩＴの特性図、第５図は、第
３図に示した回路の動作を説明するだめの波形図、第６
図（５）は、本発明の他の実施例の回路構成図、第６図
（Ｂｌは、その動作用信号波形図、第７図は、第６図（
５）に示した装置の動作説明用波形図、第８図（５）、
（Ｔ３）は、更に他の実施例の回路構成図及びその動作
用信号波形図、第９図（５）、（１３）は、更に他の実
施例の回路構成図及び動作用信号波形図、第９図（Ｃ）
は、第９同人に示した装置の動作説明用波形図である。図において、１はドレイン、３はソース、４はゲート、
６はゲート電極、７はゲートコンデンサ、２０−１１．
２０−１２、・・・・・・・・・はノーマリ−オン形Ｓ
ＩＴ。２１−１．２１−２　、・・・・・・・・・は行ライン
、２２−１．２２−２、・・・・・・・・・は列ライン
、２３−１．２３−２　、・・・・・・・・は列選択ト
ランジスタ、２４はビ、デオライン、２６は垂直走査回
路、２７は水平走査回路、３０−ｉ、３０−２　、・・
・・・・・・・はリセットトランジスタ、３１はリセッ
トライン、４゜はリセット回路、５０−１．５０−２　
、・・・・・・・・・はリセットトランジスタ、５１は
リセット制御回路を示す。

Claims

【特許請求の範囲】

（１）行選択制御信号を印加する複数の行ラインと、列
選択制御信号を印加する複数の列ラインと、列ラインに
接続された一方の主電極と共通に接続された他方の主電
極と主電極間に配設されたチャネル領域とゲート領域と
からなる画素を構成する静電誘導形トランジスタと、上
記トランジスタのゲート領域と行ラインとの間に接続さ
れたコンデンサと、前記画素の信号読出し時にゲート領
域を逆バイアスさせる手段とを備えたことを特徴とする
固体撮像装置。
（２）前記逆バイアス手段は、ゲート領域を逆バイアス
状態で画素信号を読出す電位をもつ行選択制御信号で構
成されており、且つ画素信号読出し後、ゲート領域電位
をリセットする手段が設けられていることを特徴とする
特許請求の範囲第１項記載の固体撮像装置。
（３）前記リセット手段は、前記行選択制御信号の読出
し信号に続く、ゲート領域を順バイアスする信号で構成
されていることを特徴とする特許請求の範囲第２項記載
の固体撮像装置。
（４）前記リセット手段は、各画素の信号読出し後、該
画素の主電極の一方に、ゲート領域と該一方の主電極間
を順バイアスする電位を印加する手段で構成されている
ことを特徴とする特許請求の範囲第２項記載の固体撮像
装置。
（５）前記静電誘導形トランジスタは、ノーマリ−オン
型のもので構成されていることを特徴とする特許請求の
範囲第１項記載の固体撮像装置。