JP2818193B2 - Ｃｃｄ固体撮像装置の駆動方法 - Google Patents
Ｃｃｄ固体撮像装置の駆動方法Info
- Publication number
- JP2818193B2 JP2818193B2 JP1081406A JP8140689A JP2818193B2 JP 2818193 B2 JP2818193 B2 JP 2818193B2 JP 1081406 A JP1081406 A JP 1081406A JP 8140689 A JP8140689 A JP 8140689A JP 2818193 B2 JP2818193 B2 JP 2818193B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer electrodes
- transfer
- pixel electrode
- ccd
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は光導電膜積層型のCCD固体撮像装置の駆動
方法に関する。
方法に関する。
（従来の技術） 通常のCCD固体撮像装置の上部に光電変換部として積
層された光導電膜を有する、所謂、光導電膜積層型CCD
固体撮像装置は、開口率が100％である（通常のCCD固体
撮像装置は20〜30％）ため高感度であり、また信号電荷
転送を行なう垂直CCDのチャネル面積が大きく取れるた
め広ダイナミックレンジであるという利点を持つ。しか
しながら、この装置はその構造上、信号出力が時間の経
過とともに周期的に変化する現象、即ち、フリッカ現象
が発生しやすいという問題を有している。以下、これに
ついて説明する。
層された光導電膜を有する、所謂、光導電膜積層型CCD
固体撮像装置は、開口率が100％である（通常のCCD固体
撮像装置は20〜30％）ため高感度であり、また信号電荷
転送を行なう垂直CCDのチャネル面積が大きく取れるた
め広ダイナミックレンジであるという利点を持つ。しか
しながら、この装置はその構造上、信号出力が時間の経
過とともに周期的に変化する現象、即ち、フリッカ現象
が発生しやすいという問題を有している。以下、これに
ついて説明する。
第２図は一般的な光導電膜積層型CCD固体撮像装置の
画素部断面図である。入射光11は装置上部にある光導電
膜12において電子・正孔対13に光電変換される。この電
子・正孔対13のうち信号電荷となる電子14は光導電膜12
内に形成される電界により画素電極16に向かって進み、
引出し電極17を通って蓄積ダイオード部19に蓄積され
る。ある所定の期間蓄積された信号電荷20は、第１垂直
CCD転送電極21にある所定のクロスパルス電圧（フィー
ルドシフトパルス電圧）が印加されてフィールドシフト
ゲート部22がon状態になる時、垂直CCDレジスタ23に転
送される。その後、信号電荷20は垂直CCDレジスタ23に
よって転送された後信号として読み出される。
画素部断面図である。入射光11は装置上部にある光導電
膜12において電子・正孔対13に光電変換される。この電
子・正孔対13のうち信号電荷となる電子14は光導電膜12
内に形成される電界により画素電極16に向かって進み、
引出し電極17を通って蓄積ダイオード部19に蓄積され
る。ある所定の期間蓄積された信号電荷20は、第１垂直
CCD転送電極21にある所定のクロスパルス電圧（フィー
ルドシフトパルス電圧）が印加されてフィールドシフト
ゲート部22がon状態になる時、垂直CCDレジスタ23に転
送される。その後、信号電荷20は垂直CCDレジスタ23に
よって転送された後信号として読み出される。
ここで、光導電膜12内に形成される電界は透明電極24
と画素電極16との間電位差によって決まる。透明電極24
は外部より所定の電位値に設定される。画素電極16は引
出し電極17と蓄積ダイオード部19と電気的に導通してお
り、それらと同電位になり、その電位は前記フィールド
シフトパルス電圧VFS印加時においては、フィールドシ
フトゲート部22のチャネル電位とほぼ同じ値に設定され
る。しかし、その後フィールドシフトゲート部22がoff
状態になり、画素電極16が電気的に浮動状態になると、
画素電極16の第１垂直CCD転送電極21、第２垂直CCD転送
電後25との間に形成される寄生容量C1,C2を介したこれ
ら転送電極21,25に印加されるクロックパルス電圧の影
響（即ち、静電結合）により、画素電極16の電位は周期
的に変動する。
と画素電極16との間電位差によって決まる。透明電極24
は外部より所定の電位値に設定される。画素電極16は引
出し電極17と蓄積ダイオード部19と電気的に導通してお
り、それらと同電位になり、その電位は前記フィールド
シフトパルス電圧VFS印加時においては、フィールドシ
フトゲート部22のチャネル電位とほぼ同じ値に設定され
る。しかし、その後フィールドシフトゲート部22がoff
状態になり、画素電極16が電気的に浮動状態になると、
画素電極16の第１垂直CCD転送電極21、第２垂直CCD転送
電後25との間に形成される寄生容量C1,C2を介したこれ
ら転送電極21,25に印加されるクロックパルス電圧の影
響（即ち、静電結合）により、画素電極16の電位は周期
的に変動する。
第３図は第２図で示した光導電膜積層型CCD固体撮像
装置の画素部の平面構造図である。図に示すように１つ
の画素電極E2につき垂直CCDチャネル５上に２つの転送
電極、即ち、第１および第２転送電極1,2または第３お
よび第４転送電極3,4が配置される。ここで、第１およ
び第３転送電極1,3は第１層ポリSiで形成され、同一の
パターンで形成されている。同様に第２および第４転送
電極2,4は第２層ポリSiで形成され、同一のパターンで
形成されている。そのため、第１および第３転送電極1,
3はそれぞれ第１画素電極E1および第２画素電極E2との
間にC1の大きさの静電容量を形成し、第２および第４転
送電極2,4はそれぞれ第１画素電極E1および第２画素電
極E2との間にC2の大きさの寄生容量を形成する。
装置の画素部の平面構造図である。図に示すように１つ
の画素電極E2につき垂直CCDチャネル５上に２つの転送
電極、即ち、第１および第２転送電極1,2または第３お
よび第４転送電極3,4が配置される。ここで、第１およ
び第３転送電極1,3は第１層ポリSiで形成され、同一の
パターンで形成されている。同様に第２および第４転送
電極2,4は第２層ポリSiで形成され、同一のパターンで
形成されている。そのため、第１および第３転送電極1,
3はそれぞれ第１画素電極E1および第２画素電極E2との
間にC1の大きさの静電容量を形成し、第２および第４転
送電極2,4はそれぞれ第１画素電極E1および第２画素電
極E2との間にC2の大きさの寄生容量を形成する。
そして、垂直CCDレジスター23は４相駆動CCDであり、
これら第1,第2,第３および第４転送電極1,2,3,4にはそ
れぞれ信号電荷の転送を行なわせるための第1,第2,第３
および第４クロックパルス電圧′φV1,′φV2,′
φV3,′φV4が印加される。これらクロックパルス電圧
の変動が前記寄生容量C1,C2を介して電気的に浮動状態
になっている画素電極の電位の変動を引き起こす。
これら第1,第2,第３および第４転送電極1,2,3,4にはそ
れぞれ信号電荷の転送を行なわせるための第1,第2,第３
および第４クロックパルス電圧′φV1,′φV2,′
φV3,′φV4が印加される。これらクロックパルス電圧
の変動が前記寄生容量C1,C2を介して電気的に浮動状態
になっている画素電極の電位の変動を引き起こす。
第４図はCCD固体撮像装置の駆動方法の従来例を説明
するための図で、（ａ）は各転送電極に印加されるクロ
ックパルス波形図および画素電極E1,E2の電位図を示
し、（ｂ）は本固体撮像装置の画素部平面構造図で水平
有効期間における信号電荷の蓄積の様子を示す図であ
る。第１画素電極の電位Ｐ′１および第２画素電極の電
子Ｐ′２は次のように変化する。第１および第３クロッ
クパルスφ′V1,φ′V3のフィールドシフトパルスVFSに
よって、第１および第２画素電極電位Ｐ′1,P′２はフ
ィールドシフトゲート部22のチャネル電位とほぼ同じ値
Vgに設定される。その後、信号蓄積期間となる垂直有効
期間の最初においては前述した静電接合の影響により第
１および第２画素電極電位Ｐ′1,P′２はそれぞれ となり、互いに異なる値となる。ここでCtは画素電極E1
あるいはE2の全体容量である。したがって、第１画素部
G1および第２画素部G2における光導電膜に実効的に印加
される電圧VG1およびVG2はそれぞれ となり、両画素部C1,C2間で の電圧差を生じる。ここで、Viは透明電極24に印加され
る電圧値である。
するための図で、（ａ）は各転送電極に印加されるクロ
ックパルス波形図および画素電極E1,E2の電位図を示
し、（ｂ）は本固体撮像装置の画素部平面構造図で水平
有効期間における信号電荷の蓄積の様子を示す図であ
る。第１画素電極の電位Ｐ′１および第２画素電極の電
子Ｐ′２は次のように変化する。第１および第３クロッ
クパルスφ′V1,φ′V3のフィールドシフトパルスVFSに
よって、第１および第２画素電極電位Ｐ′1,P′２はフ
ィールドシフトゲート部22のチャネル電位とほぼ同じ値
Vgに設定される。その後、信号蓄積期間となる垂直有効
期間の最初においては前述した静電接合の影響により第
１および第２画素電極電位Ｐ′1,P′２はそれぞれ となり、互いに異なる値となる。ここでCtは画素電極E1
あるいはE2の全体容量である。したがって、第１画素部
G1および第２画素部G2における光導電膜に実効的に印加
される電圧VG1およびVG2はそれぞれ となり、両画素部C1,C2間で の電圧差を生じる。ここで、Viは透明電極24に印加され
る電圧値である。
この電圧差は両画素部C1,C2間の光感度差の原因とな
り、その結果、フリッカ現象を引き起こす。
り、その結果、フリッカ現象を引き起こす。
（発明が解決しようとする課題） 前述したように、光導電膜積層型CCD固体撮像装置に
おいては垂直方向に互いに隣接する画素電極の電位は、
垂直CCDレジスターに印加されるクロックパルス電圧と
の静電結合の影響により、水平有効期間においては互い
に異なる値となる。その結果、互いに隣接する画素にお
いて光導電膜に実効的に印加される電圧が異なり、両画
素間において光感度差が発生し、フリッカ現象が引き起
こされる。
おいては垂直方向に互いに隣接する画素電極の電位は、
垂直CCDレジスターに印加されるクロックパルス電圧と
の静電結合の影響により、水平有効期間においては互い
に異なる値となる。その結果、互いに隣接する画素にお
いて光導電膜に実効的に印加される電圧が異なり、両画
素間において光感度差が発生し、フリッカ現象が引き起
こされる。
本発明は上記事情を考慮してなされたもので、その目
的とするところは、互いに隣接する画素電極の電位を、
信号電荷蓄積時間の大部分を占める水平ブランキング期
間において同一にでき、したがって両画素における光導
電膜の実効印加電圧を同一にでき、フリッカ現象の発生
しない光導電膜積層型CCD固体撮像装置の駆動方法を提
供することにある。
的とするところは、互いに隣接する画素電極の電位を、
信号電荷蓄積時間の大部分を占める水平ブランキング期
間において同一にでき、したがって両画素における光導
電膜の実効印加電圧を同一にでき、フリッカ現象の発生
しない光導電膜積層型CCD固体撮像装置の駆動方法を提
供することにある。
〔発明の構成〕 （課題を解決するための手段） 本発明の骨子は１つの画素部につき２つの転送電極を
有し、４つの転送電極で１段分の転送電極となる４相駆
動垂直CCDレジスターの駆動方法において、垂直有効期
間の大部分を占める水平有効期間で、１つおきの転送電
極に同じ値のハイレベル電圧を印加しておき、かつ他の
１つおきの転送電極に同じ値のローレベル電圧を印加し
ておくことにある。
有し、４つの転送電極で１段分の転送電極となる４相駆
動垂直CCDレジスターの駆動方法において、垂直有効期
間の大部分を占める水平有効期間で、１つおきの転送電
極に同じ値のハイレベル電圧を印加しておき、かつ他の
１つおきの転送電極に同じ値のローレベル電圧を印加し
ておくことにある。
（作用） 従来の技術では、互いに隣接する画素電極の電位Ｐ′
C1,P′C2は、フィールドシフト時において同一に規定さ
れるが、その後両画素電極が電気的に浮動状態になるた
め、垂直転送電極に印加されるクロックパルス電圧φ′
V1,φ′V2,φ′V3,φ′V4による静電結合の影響を受
け、垂直ブランキング期間直後換言すれば、垂直有効期
間の最初においては、互いに異なる値となる。
C1,P′C2は、フィールドシフト時において同一に規定さ
れるが、その後両画素電極が電気的に浮動状態になるた
め、垂直転送電極に印加されるクロックパルス電圧φ′
V1,φ′V2,φ′V3,φ′V4による静電結合の影響を受
け、垂直ブランキング期間直後換言すれば、垂直有効期
間の最初においては、互いに異なる値となる。
そして、この時におけるこれら画素電極電位Ｐ′C1,
P′C2の値はフィールドシフトパルス電圧値VFS、画素電
極と垂直CCD転送電極の間に形成される寄生容量C1,C2の
大きさ、および各転送電極1,2,3,4,の電圧値によって決
定される。このうち、両画素G1,G2においてフィールド
シフトパルス電圧値VFSおよび前記寄生容量C1,C2は同じ
であり、前記各転送電極1,2,3,4の電圧値のみが異なっ
ている。
P′C2の値はフィールドシフトパルス電圧値VFS、画素電
極と垂直CCD転送電極の間に形成される寄生容量C1,C2の
大きさ、および各転送電極1,2,3,4,の電圧値によって決
定される。このうち、両画素G1,G2においてフィールド
シフトパルス電圧値VFSおよび前記寄生容量C1,C2は同じ
であり、前記各転送電極1,2,3,4の電圧値のみが異なっ
ている。
つまり、第１画素電極E1と寄生容量C1,C2を形成して
いる第１および第２転送電極1,2にはハイレベル電圧VH
が印加されているのに対し、第２画素電極E2と寄生容量
C1,C2を形成している第３および第４転送電極3,4にはロ
ーレベル電圧が印加されている点が異なる。
いる第１および第２転送電極1,2にはハイレベル電圧VH
が印加されているのに対し、第２画素電極E2と寄生容量
C1,C2を形成している第３および第４転送電極3,4にはロ
ーレベル電圧が印加されている点が異なる。
したがって、本発明によれば、水平有効期間において
１つおきの転送電極に同じ値のハイレベル電圧を印加
し、かつ他の１つおきの転送電極に同じ値のローレベル
電圧を印加することにより、両画素電極E1,E2との間に
寄生容量を形成する垂直転送電極1,2,3,4の印加電圧を
同じにし、その結果、両画素電極E1,E2の電位を同じに
でき、フリッカ現象を防止できる。
１つおきの転送電極に同じ値のハイレベル電圧を印加
し、かつ他の１つおきの転送電極に同じ値のローレベル
電圧を印加することにより、両画素電極E1,E2との間に
寄生容量を形成する垂直転送電極1,2,3,4の印加電圧を
同じにし、その結果、両画素電極E1,E2の電位を同じに
でき、フリッカ現象を防止できる。
（実施例） 以下、本発明の詳細を実施例によって説明する。第１
図は本発明のCCD固体撮像装置の駆動方法の実施例を説
明するための図で、第１図（ａ）は各転送電極に印加さ
れるクロックパルス波形図および画素電極の電位図を示
し、第１図（ｂ）は本実施例の駆動方法における水平有
効期間での信号電荷の蓄積の様子を示す図である。本実
施例の特徴は、水平有効期間において第１および第３転
送電極1,3に印加されるクロックパルス電圧φV1,φV3を
ハイレベル電圧VH（本実施例では0V）、第２および第４
転送電極2,4に印加されるクロックパルス電圧φV2,φV4
をローレベル電圧VL（本実施例では−8V）にして、信号
電荷を第１および第３転送電極1,3下に別々に蓄積する
ことにある。これ以外のCCD固体撮像装置の動作および
画素構造は従来の技術で述べたのと同様である。
図は本発明のCCD固体撮像装置の駆動方法の実施例を説
明するための図で、第１図（ａ）は各転送電極に印加さ
れるクロックパルス波形図および画素電極の電位図を示
し、第１図（ｂ）は本実施例の駆動方法における水平有
効期間での信号電荷の蓄積の様子を示す図である。本実
施例の特徴は、水平有効期間において第１および第３転
送電極1,3に印加されるクロックパルス電圧φV1,φV3を
ハイレベル電圧VH（本実施例では0V）、第２および第４
転送電極2,4に印加されるクロックパルス電圧φV2,φV4
をローレベル電圧VL（本実施例では−8V）にして、信号
電荷を第１および第３転送電極1,3下に別々に蓄積する
ことにある。これ以外のCCD固体撮像装置の動作および
画素構造は従来の技術で述べたのと同様である。
画素G1およびG2に隣接してそれぞれ２つの転送電極1,
2および3,4が配置され、これら４つの転送電極1,2,3,4
で１段分の転送電極となる、これら転送電極1,2,3,4の
うち、第１および第３転送電極1,3は第１層ポリシリコ
ンで同一パターンで形成され、第２および第４転送電極
2,4は第２層ポリシリコンで同一パターンで形成され
る。そして、第１および第２転送電極1,2は画素電極E1
との間にそれぞれ大きさC1およびC2の寄生容量を形成
し、第３および第４転送電極3,4は画素電極E2との間に
それぞれ大きさC1およびC2の寄生容量を形成する。
2および3,4が配置され、これら４つの転送電極1,2,3,4
で１段分の転送電極となる、これら転送電極1,2,3,4の
うち、第１および第３転送電極1,3は第１層ポリシリコ
ンで同一パターンで形成され、第２および第４転送電極
2,4は第２層ポリシリコンで同一パターンで形成され
る。そして、第１および第２転送電極1,2は画素電極E1
との間にそれぞれ大きさC1およびC2の寄生容量を形成
し、第３および第４転送電極3,4は画素電極E2との間に
それぞれ大きさC1およびC2の寄生容量を形成する。
そして、垂直CCDレジスターは４相駆動CCDであり、こ
れら第1,第2,第３および第４転送電極1,2,3,4にはそれ
ぞれ信号電荷の転送を行なわせるための第1,第2,第３お
よび第４クロックパルス電圧φV1,φV2,φV3,φV4が印
加される。
れら第1,第2,第３および第４転送電極1,2,3,4にはそれ
ぞれ信号電荷の転送を行なわせるための第1,第2,第３お
よび第４クロックパルス電圧φV1,φV2,φV3,φV4が印
加される。
本実施例において、第１画素電極の電位P1および第２
画素極の電位P2は次のように変化する。第１および第３
クロックパルスφV1,φV3のフィールドシフトパルスVFS
によって、第１および第２画素電極電位P1,P2はある電
位値Vgに設定される。その後第１および第３クロックパ
ルスφV1,φV3はハイレベル電圧値VH（＝0V）に戻るた
め、容量接合の影響により、第１および第２画素電極電
位P1,P2はどちらも となる（ここでCtは第１あるいは第２画素E1,E2の全体
容量）。
画素極の電位P2は次のように変化する。第１および第３
クロックパルスφV1,φV3のフィールドシフトパルスVFS
によって、第１および第２画素電極電位P1,P2はある電
位値Vgに設定される。その後第１および第３クロックパ
ルスφV1,φV3はハイレベル電圧値VH（＝0V）に戻るた
め、容量接合の影響により、第１および第２画素電極電
位P1,P2はどちらも となる（ここでCtは第１あるいは第２画素E1,E2の全体
容量）。
このように、信号蓄積期間の最初において、第１およ
び第２画素電極電位P1,P2が同一に設定されるため、両
画素間において光感度差が発生することはなく、その結
果、フリッカ現象を防ぐことができる。図示のように垂
直ラインシフト期間では各転送電極1,2,3,4に印加され
るラインシフトパルス電圧との容量結合により、第１お
よび第３画素電極電位P1,P2は異なる値となるが、これ
は垂直ラインシフト期間が垂直有効期間を占める割合が
十分小さいので、実際上問題は無い。
び第２画素電極電位P1,P2が同一に設定されるため、両
画素間において光感度差が発生することはなく、その結
果、フリッカ現象を防ぐことができる。図示のように垂
直ラインシフト期間では各転送電極1,2,3,4に印加され
るラインシフトパルス電圧との容量結合により、第１お
よび第３画素電極電位P1,P2は異なる値となるが、これ
は垂直ラインシフト期間が垂直有効期間を占める割合が
十分小さいので、実際上問題は無い。
なお、本実施例では、水平ブランキング期間において
第１および第３転送電極1,3に印加されるクロックパル
ス電圧φV1,φV3をハイレベル電圧VH、第２および第４
転送電極2,4に印加されるクロックパルス電圧φV2,φV4
をローレベル電圧VLとしたが、これは逆になっても本発
明の効果は同様に得られる。つまり、水平有効期間にお
いて第１および第３転送電極1,3に印加されるクロック
パルス電圧をローレベル電圧VL、第２および第４転送電
極2,4に印加されるクロックパルス電圧φV2,φV4をハイ
レベル電圧VHとしても、第１および第２画素電極電位
P1,P2は同一の値となり、両画素間で光感度差が発生す
ることは無い。
第１および第３転送電極1,3に印加されるクロックパル
ス電圧φV1,φV3をハイレベル電圧VH、第２および第４
転送電極2,4に印加されるクロックパルス電圧φV2,φV4
をローレベル電圧VLとしたが、これは逆になっても本発
明の効果は同様に得られる。つまり、水平有効期間にお
いて第１および第３転送電極1,3に印加されるクロック
パルス電圧をローレベル電圧VL、第２および第４転送電
極2,4に印加されるクロックパルス電圧φV2,φV4をハイ
レベル電圧VHとしても、第１および第２画素電極電位
P1,P2は同一の値となり、両画素間で光感度差が発生す
ることは無い。
〔発明の効果〕 以上詳述したように本発明によれば、隣接した画素間
において光導電膜にかかる実効印加電圧を同じにでき、
その結果、フリッカ現象を防止することができる。
において光導電膜にかかる実効印加電圧を同じにでき、
その結果、フリッカ現象を防止することができる。
第１図は本発明の実施例を説明するための図、第２図は
一般的な光導電膜積層型CCD固体撮像装置の画素部断面
図、第３図は第２図で示した光導電膜積層型CCD固体撮
像装置の画素部の平面構造図、第４図はCCD固体撮像装
置の駆動方法の従来例を説明するための図である。 図において、 15……正孔 26……絶縁層 27……Ｐ型シリコン基板
一般的な光導電膜積層型CCD固体撮像装置の画素部断面
図、第３図は第２図で示した光導電膜積層型CCD固体撮
像装置の画素部の平面構造図、第４図はCCD固体撮像装
置の駆動方法の従来例を説明するための図である。 図において、 15……正孔 26……絶縁層 27……Ｐ型シリコン基板
Claims (1)
- 【請求項１】２次元状に配列された画素部と、該画素部
に隣接した複数本の垂直CCDレジスターと、前記画素部
上に積層された光導電膜とを有し、前記垂直CCDレジス
ターが互いに隣接する２つの前記画素部の一方に対応し
て第１及び第２転送電極を有し、他方に対応して第３及
び第４転送電極を有し、この４つの転送電極で前記垂直
CCDレジスター１段分の転送電極となる４相駆動垂直CCD
レジスターの駆動方法において、 水平有効期間において、前記第１転送電極および第３転
送電極任意の同値の電圧V1を印加し、かつ、前記第２転
送電極および第４転送電極に電圧V1とは異なる電圧V2を
印加することを特徴とするCCD固体撮像装置の駆動方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1081406A JP2818193B2 (ja) | 1989-04-03 | 1989-04-03 | Ｃｃｄ固体撮像装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1081406A JP2818193B2 (ja) | 1989-04-03 | 1989-04-03 | Ｃｃｄ固体撮像装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02262778A JPH02262778A (ja) | 1990-10-25 |
| JP2818193B2 true JP2818193B2 (ja) | 1998-10-30 |
Family
ID=13745449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1081406A Expired - Fee Related JP2818193B2 (ja) | 1989-04-03 | 1989-04-03 | Ｃｃｄ固体撮像装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2818193B2 (ja) |
-
1989
- 1989-04-03 JP JP1081406A patent/JP2818193B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02262778A (ja) | 1990-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0365000B1 (en) | CCD image sensor with vertical overflow drain | |
| JP2541470B2 (ja) | 固体撮像素子 | |
| JPS60206063A (ja) | 固体撮像素子 | |
| JPH11261046A (ja) | 固体撮像装置 | |
| GB2065974A (en) | Integrated CCD Image Sensor of the Interline Transfer Type | |
| JPH0614706B2 (ja) | 電気的電荷転送を利用して連続ラインの中の画像を走査する装置 | |
| JPS6351591B2 (ja) | ||
| US4500924A (en) | Solid state imaging apparatus | |
| US5748232A (en) | Image sensor and driving method for the same | |
| JPH04281681A (ja) | Ｘ‐ｙアドレス型固体撮像装置 | |
| JP2818193B2 (ja) | Ｃｃｄ固体撮像装置の駆動方法 | |
| JP3718103B2 (ja) | 固体撮像装置とその駆動方法、およびこれを用いたカメラ | |
| US7291861B2 (en) | Solid-state imaging device, method for driving the same, method for manufacturing the same, camera, and method for driving the same | |
| JPH05244513A (ja) | 光電変換装置及びその駆動方法 | |
| EP0029367B1 (en) | Solid state imaging apparatus | |
| US6677997B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| JP2001177769A (ja) | 固体撮像素子の駆動方法 | |
| JP3367852B2 (ja) | 固体撮像装置 | |
| JP3302834B2 (ja) | 電荷転送方法及びその装置 | |
| JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
| JPH03116841A (ja) | 電荷結合素子 | |
| JPS63234677A (ja) | 電荷結合素子の駆動方法 | |
| JPS60163584A (ja) | 固体撮像素子の駆動方法 | |
| JPH035672B2 (ja) | ||
| KR960008134B1 (ko) | 촬상소자 및 촬상소자 어레이 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |