JPS60163584A - 固体撮像素子の駆動方法 - Google Patents
固体撮像素子の駆動方法Info
- Publication number
- JPS60163584A JPS60163584A JP59018313A JP1831384A JPS60163584A JP S60163584 A JPS60163584 A JP S60163584A JP 59018313 A JP59018313 A JP 59018313A JP 1831384 A JP1831384 A JP 1831384A JP S60163584 A JPS60163584 A JP S60163584A
- Authority
- JP
- Japan
- Prior art keywords
- vertical
- shift register
- group
- cod
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体基板上に光電変換素子、および各素子
の光学情報を取出す電荷転送素子(CharCoupl
ed ])evices、以下CCDと略称する。)を
集積化した固体撮像素子に関するものである。
の光学情報を取出す電荷転送素子(CharCoupl
ed ])evices、以下CCDと略称する。)を
集積化した固体撮像素子に関するものである。
固体撮像素子は現行のテレビジョン放送で使用されてい
る撮像用電子管差みの解像力を備えることを必要とし、
このため垂直方向に500個、水平方向に800〜10
00個を配列した絵素(光電変換素子)マトリックスと
それに相当する走査素子が必要となる。したがって、上
記固体撮像装置は高集積化が必要なMO8大規模回路技
術を用いて作られ、構成素子として一般にCODあるい
はMOS)ランジスタ等が使用されている。第1図に低
雑音を特徴とするCCD壓固体撮像素子の基本構成を示
す。1は例えば光ダイオードから成る光電変換素子、2
および3は光電変換素子群に蓄積された光信号電荷を出
力回路4に取シ出すための垂直CODシフトレジスタ、
および水平シフトレジスタである。5.6は各々垂直シ
フトレジスタ、水平シフトレジスタを駆動するクロック
パルス製作するクロックパルス発生器である。ここでは
垂直に4相、水平に2相のクロックパルスを使用したが
、垂直、水平ともに4相あるいは3相いずれのクロック
形態を採用してもよい。また、7は光ダイオードに蓄積
された電荷を垂直シフトレジスタ2に送シ込む転送ゲー
トを示している。本素子はこのままの形態では白黒撮像
素子となシ。
る撮像用電子管差みの解像力を備えることを必要とし、
このため垂直方向に500個、水平方向に800〜10
00個を配列した絵素(光電変換素子)マトリックスと
それに相当する走査素子が必要となる。したがって、上
記固体撮像装置は高集積化が必要なMO8大規模回路技
術を用いて作られ、構成素子として一般にCODあるい
はMOS)ランジスタ等が使用されている。第1図に低
雑音を特徴とするCCD壓固体撮像素子の基本構成を示
す。1は例えば光ダイオードから成る光電変換素子、2
および3は光電変換素子群に蓄積された光信号電荷を出
力回路4に取シ出すための垂直CODシフトレジスタ、
および水平シフトレジスタである。5.6は各々垂直シ
フトレジスタ、水平シフトレジスタを駆動するクロック
パルス製作するクロックパルス発生器である。ここでは
垂直に4相、水平に2相のクロックパルスを使用したが
、垂直、水平ともに4相あるいは3相いずれのクロック
形態を採用してもよい。また、7は光ダイオードに蓄積
された電荷を垂直シフトレジスタ2に送シ込む転送ゲー
トを示している。本素子はこのままの形態では白黒撮像
素子となシ。
上部にカラーフィルタを積層すると各党ダイオードは色
情報を備えることになシカ2−撮像素子となる。
情報を備えることになシカ2−撮像素子となる。
上記のCCD型撮像素子は低雑音のため実質的な光感度
が高く、電子管に代わる次期撮像デバイスとして将来が
期待されているものである。しかし乍ら、信号読出しの
際、従来の素子駆動法では以下に説明するように読残し
電荷が発生するという問題点を抱えている。従来の素子
駆動法を第2図に示す。2は垂直CODレジスタ、8−
1.8−2.8−3.8−4はCODレジスタ2を構成
するゲート電極であシ、例えば電極8−1にはクロック
パルスφvlが、8−2にはφv2が、8−3にはφv
3が、8−4にはφv4が印加さ゛れるものとする。9
はCCDンジスタを埋め込みチャンネルにする低濃度拡
散層であシ、基板11がp型(nB1)の場合はn型不
純物(p型不純物ンが拡散される。10は電極8と基板
11を絶縁するゲート酸化膜(一般に5i(hが使用さ
れる)である。
が高く、電子管に代わる次期撮像デバイスとして将来が
期待されているものである。しかし乍ら、信号読出しの
際、従来の素子駆動法では以下に説明するように読残し
電荷が発生するという問題点を抱えている。従来の素子
駆動法を第2図に示す。2は垂直CODレジスタ、8−
1.8−2.8−3.8−4はCODレジスタ2を構成
するゲート電極であシ、例えば電極8−1にはクロック
パルスφvlが、8−2にはφv2が、8−3にはφv
3が、8−4にはφv4が印加さ゛れるものとする。9
はCCDンジスタを埋め込みチャンネルにする低濃度拡
散層であシ、基板11がp型(nB1)の場合はn型不
純物(p型不純物ンが拡散される。10は電極8と基板
11を絶縁するゲート酸化膜(一般に5i(hが使用さ
れる)である。
一般に第1層目の多結晶シリコンで形成したゲート電極
は光ダイオードに蓄積された信号電荷を読出す転送ゲー
ト(第1図に示した7)も兼ねているので(勿論、第2
層目の多結晶シリコンで転送ゲートを兼用してもよい)
、第1フイールドに於て時間1.で高レベル電圧(Vm
)のクロックパルスφv1が印加されると転送グー)(
7−1)が導通し奇数列の光ダイオードに蓄積されてい
た信号電荷Qga−t I Q2m+1 +・・・・・
・が垂直CCDシフトレジスタ内に読出される。時間t
2でφv1の那レベルは中間レベル電圧(VR)に戻シ
、電荷Qza−t + Qam++・・・は電極8−1
.8−2の下に一時蓄積される。この読出し動作は各フ
ィールド毎に設けられたブランキング期間(Tmh)で
行われ、この期間をすぎると(時間t3以降)周期的に
”M”、″′L″レベルヲくす返すクロックパルスによ
って信号電荷が水子〇CDシフトレジスタへ向けて送ら
れる。一方、第2フイールドでは。
は光ダイオードに蓄積された信号電荷を読出す転送ゲー
ト(第1図に示した7)も兼ねているので(勿論、第2
層目の多結晶シリコンで転送ゲートを兼用してもよい)
、第1フイールドに於て時間1.で高レベル電圧(Vm
)のクロックパルスφv1が印加されると転送グー)(
7−1)が導通し奇数列の光ダイオードに蓄積されてい
た信号電荷Qga−t I Q2m+1 +・・・・・
・が垂直CCDシフトレジスタ内に読出される。時間t
2でφv1の那レベルは中間レベル電圧(VR)に戻シ
、電荷Qza−t + Qam++・・・は電極8−1
.8−2の下に一時蓄積される。この読出し動作は各フ
ィールド毎に設けられたブランキング期間(Tmh)で
行われ、この期間をすぎると(時間t3以降)周期的に
”M”、″′L″レベルヲくす返すクロックパルスによ
って信号電荷が水子〇CDシフトレジスタへ向けて送ら
れる。一方、第2フイールドでは。
やけシブランキング期間内において、高レベル電圧(V
tt )を持つクロックパルスφv3によシ偶数列の元
ダイオードに蓄積されていた信号電荷が読出され、ブラ
ンキング期間以降、水平CODシフトレジスタに向けて
電荷Q2□Q2m4m+・・・が送られる(第2フイー
ルドにおける信号読出し動作も第1フイールドと同様な
ので、説明図(b)は省略した)。
tt )を持つクロックパルスφv3によシ偶数列の元
ダイオードに蓄積されていた信号電荷が読出され、ブラ
ンキング期間以降、水平CODシフトレジスタに向けて
電荷Q2□Q2m4m+・・・が送られる(第2フイー
ルドにおける信号読出し動作も第1フイールドと同様な
ので、説明図(b)は省略した)。
ここで、この読出し動作における(すなわち。
第2図(C)に示した駆動パルスを用いた場合の)問題
点を説明する。光ダイオードに蓄積された信号電荷を転
送ゲート7を介して垂直CODシフトレジスタ2に読出
す場合、電荷が流れ込む垂直CODがポテンシャルが高
くドレインとなり、光ダイオードはポテンシャルが低く
ソースとなる。転送ゲート下のポテンシャルはソースよ
シ高くドレインよシ低い状態(ソースとドレインの中間
)に置かれる。ソース(光ダイオード)は電荷の読出し
を完了すると転送ゲート下のポテンシャルにリセットさ
れ、再び次のフレームの信号電荷の蓄積に備える。ここ
で、信号電荷がドレイン(垂直C0D)に流れ込むにし
たがいドレインのポテンシャルは低下するが、このドレ
インポテンシャルの低下とともに転送ゲート下のポテン
シャルも低下し、この結果、ソースのリセットレベルも
変動(低下)することになる1(以後、この変動現象を
チャンネル電位変調効果と称する)。この変動分をΔV
。
点を説明する。光ダイオードに蓄積された信号電荷を転
送ゲート7を介して垂直CODシフトレジスタ2に読出
す場合、電荷が流れ込む垂直CODがポテンシャルが高
くドレインとなり、光ダイオードはポテンシャルが低く
ソースとなる。転送ゲート下のポテンシャルはソースよ
シ高くドレインよシ低い状態(ソースとドレインの中間
)に置かれる。ソース(光ダイオード)は電荷の読出し
を完了すると転送ゲート下のポテンシャルにリセットさ
れ、再び次のフレームの信号電荷の蓄積に備える。ここ
で、信号電荷がドレイン(垂直C0D)に流れ込むにし
たがいドレインのポテンシャルは低下するが、このドレ
インポテンシャルの低下とともに転送ゲート下のポテン
シャルも低下し、この結果、ソースのリセットレベルも
変動(低下)することになる1(以後、この変動現象を
チャンネル電位変調効果と称する)。この変動分をΔV
。
とすると、ΔvG−Cの電荷がソース側に残されてしま
うことになる(Cは光ダイオードの備える蓄積容量)。
うことになる(Cは光ダイオードの備える蓄積容量)。
この読残し電荷Δ■o−Cは次の読出しの時に読出され
ることになるため、現在のCCD型素子は固体であるに
もかかわらず残像を発生し画質の著しい低下を招いてい
る。
ることになるため、現在のCCD型素子は固体であるに
もかかわらず残像を発生し画質の著しい低下を招いてい
る。
本発明の目的は、前述の如き従来の欠点を改善するため
、信号電荷読出し時の素子駆動法を改良し、残像の発生
を防止することにある。
、信号電荷読出し時の素子駆動法を改良し、残像の発生
を防止することにある。
本発明は、上記目的を達成するため、垂直ブランキング
期間に2回以上の高レベル電圧を備えたクロックパルス
を光ダイオードから垂直CODシフトレジスタへ電荷を
送シ込む転送ゲートに印加し、転送ゲートを垂直ブラン
キング期間に2回以上導通状態に置くことによ)、チャ
ンネル電位変調効果によシ光ダイオードに読み残された
信号電荷を垂直CODシフトレジスタ内へ完全に読出す
ようにするCCD型固体撮像素子の新しい駆動方法であ
る。
期間に2回以上の高レベル電圧を備えたクロックパルス
を光ダイオードから垂直CODシフトレジスタへ電荷を
送シ込む転送ゲートに印加し、転送ゲートを垂直ブラン
キング期間に2回以上導通状態に置くことによ)、チャ
ンネル電位変調効果によシ光ダイオードに読み残された
信号電荷を垂直CODシフトレジスタ内へ完全に読出す
ようにするCCD型固体撮像素子の新しい駆動方法であ
る。
以下、本発明を実施例を参照して詳細に説明する。第3
図に本発明のCCD型撮像素子の駆動法を示す。同図(
a)はCCD型撮像素子を構成する垂直CODシフトレ
ジスタの断面構造を示す図、同図(b)は同図(C)に
示したクロックパルス群を各々の電極8−1〜8−4に
印加し素子を駆動した場合の電荷読出し動作を説明する
ポテンシャル・タイムチャートである。ここで本発明の
素子駆動法においては以下に説明するようにクロックパ
ルスが同一フィールド内で複数回に渡って高電圧レベル
に上昇し、その結果、転送ゲートが複数回にわたり導通
状態に置かれる。この点が従来の素子駆動法と異なる点
である(従来の駆動法においては第2図に示したように
クロックパルスは同一フィールド内で1回のみ高電圧レ
ベルに上昇し、転送ゲートは1回のみ導通状態に置かれ
る)。
図に本発明のCCD型撮像素子の駆動法を示す。同図(
a)はCCD型撮像素子を構成する垂直CODシフトレ
ジスタの断面構造を示す図、同図(b)は同図(C)に
示したクロックパルス群を各々の電極8−1〜8−4に
印加し素子を駆動した場合の電荷読出し動作を説明する
ポテンシャル・タイムチャートである。ここで本発明の
素子駆動法においては以下に説明するようにクロックパ
ルスが同一フィールド内で複数回に渡って高電圧レベル
に上昇し、その結果、転送ゲートが複数回にわたり導通
状態に置かれる。この点が従来の素子駆動法と異なる点
である(従来の駆動法においては第2図に示したように
クロックパルスは同一フィールド内で1回のみ高電圧レ
ベルに上昇し、転送ゲートは1回のみ導通状態に置かれ
る)。
次に、本発明の素子駆動法を用いた場合の電荷読出し動
作を説明する。第1フイールドにおける時Mttでクロ
ックパルスφV【は高電圧レベルにあ多本電圧が転送ゲ
ートを兼ねた電極8−1に加わる。φv+(Vn)によ
シ導通した転送ゲート7−1を通して奇数列の光ダイオ
ードに蓄積されていた信号電荷Qza−藍、 QIIa
+1 +・・・が垂直CCDシフトレジスタの電極8−
1下に読出される。これらの電荷Q211−1 + Q
2ml)l +・・・は時間t2からt4Kt)たって
クロックパルスφVl+φV2+φV11+φv4が各
々電極8−1.8−2.8−3.8−4へ加わることに
よシ、一旦電極8−3の下に送シ込まれる。続いて、ク
ロックパルスφVlが時間tsで再び高電圧レベルVa
に上昇することによシ、馬び転送ゲートが導通状態に置
かれ、先回(1=1+ )の読出しの際チャンネル電位
変調効果によシ光ダイオード側に残されていた信号電荷
Q’2 m−1+ q72m+1 + ・・・が垂直C
ODシフトレジスタの電極8−1の下に読出される。時
間t6で、中間電圧レベルのφV2+φv3が各々電極
8−2゜8−3に加わることによシミ荷Q21−1とQ
’za−t+Qza*tとQ/ 、や1.・・・は一体
となり電極8−2と8−3の下に一時蓄積される。この
2回にわたる信号電荷の読出しによシミ荷の取シ残しは
殆んど完全に(実用上問題にならない程度に)除去する
ことができる。勿論、さらに取シ残し量を減らすために
は、前述と同様の駆動によシミ荷Q2−1+Q’ 2
*−1+ Q2 ll+凰+Q’1m+l*・・・を一
旦電極8−3の下に蓄積し、続いて、高電圧レベルのク
ロックパルスφv1を転送ゲートに加えて3回目の信号
電荷の読出しを行ってもよい。ここで、これら複数回に
わたる信号電荷の読出しは第1フイールド内に設けられ
た垂直グラ/キング期間TjIL内(同図(C)の駆動
例においては時間t1から16までの期間)で行われる
。ブランキング期間以降(t7以降)、中間電圧レベル
、低電圧レベルを周期的にくシ返すクロックパルスφV
l +φV2+φV3+φv4が各々電極8−1.8−
2.8−3.8−4に加わることにより信号電荷Qzt
−t + Q’2m−t +Q2 ail + Q’2
ail + ”’が水平CODシフトレジスタに向け
て垂直CODシフトレジスタ内を順次転送される。一方
、第2フイールドにおいては、クロックパルスφv3が
第1フイールドにおけるφvlの役割を果し、第1フイ
ールドと同様の読出し動作によシ偶数列の光ダイオード
の信号電荷が垂直ブランキング期間内に2回にわたって
垂直CODシフトレジスタ内に読出される。この結果、
初回で読残された電荷Q′2□Q’2m+2+・・・を
読出すことができ、第2フイールドにおける時間tsで
電極8−4と8−1の下に電荷Q2 * + Q ’2
m +Qza+x+Q’2゜2.・・・が一時蓄積さ
れる。垂直ブランキング以降、電荷Q2−+Q’2□Q
zo+2+Q’ 2 II +21・・・は水平CCD
シフトレジスタに向けて垂直CODシフトレジスタ内を
順次転送される。
作を説明する。第1フイールドにおける時Mttでクロ
ックパルスφV【は高電圧レベルにあ多本電圧が転送ゲ
ートを兼ねた電極8−1に加わる。φv+(Vn)によ
シ導通した転送ゲート7−1を通して奇数列の光ダイオ
ードに蓄積されていた信号電荷Qza−藍、 QIIa
+1 +・・・が垂直CCDシフトレジスタの電極8−
1下に読出される。これらの電荷Q211−1 + Q
2ml)l +・・・は時間t2からt4Kt)たって
クロックパルスφVl+φV2+φV11+φv4が各
々電極8−1.8−2.8−3.8−4へ加わることに
よシ、一旦電極8−3の下に送シ込まれる。続いて、ク
ロックパルスφVlが時間tsで再び高電圧レベルVa
に上昇することによシ、馬び転送ゲートが導通状態に置
かれ、先回(1=1+ )の読出しの際チャンネル電位
変調効果によシ光ダイオード側に残されていた信号電荷
Q’2 m−1+ q72m+1 + ・・・が垂直C
ODシフトレジスタの電極8−1の下に読出される。時
間t6で、中間電圧レベルのφV2+φv3が各々電極
8−2゜8−3に加わることによシミ荷Q21−1とQ
’za−t+Qza*tとQ/ 、や1.・・・は一体
となり電極8−2と8−3の下に一時蓄積される。この
2回にわたる信号電荷の読出しによシミ荷の取シ残しは
殆んど完全に(実用上問題にならない程度に)除去する
ことができる。勿論、さらに取シ残し量を減らすために
は、前述と同様の駆動によシミ荷Q2−1+Q’ 2
*−1+ Q2 ll+凰+Q’1m+l*・・・を一
旦電極8−3の下に蓄積し、続いて、高電圧レベルのク
ロックパルスφv1を転送ゲートに加えて3回目の信号
電荷の読出しを行ってもよい。ここで、これら複数回に
わたる信号電荷の読出しは第1フイールド内に設けられ
た垂直グラ/キング期間TjIL内(同図(C)の駆動
例においては時間t1から16までの期間)で行われる
。ブランキング期間以降(t7以降)、中間電圧レベル
、低電圧レベルを周期的にくシ返すクロックパルスφV
l +φV2+φV3+φv4が各々電極8−1.8−
2.8−3.8−4に加わることにより信号電荷Qzt
−t + Q’2m−t +Q2 ail + Q’2
ail + ”’が水平CODシフトレジスタに向け
て垂直CODシフトレジスタ内を順次転送される。一方
、第2フイールドにおいては、クロックパルスφv3が
第1フイールドにおけるφvlの役割を果し、第1フイ
ールドと同様の読出し動作によシ偶数列の光ダイオード
の信号電荷が垂直ブランキング期間内に2回にわたって
垂直CODシフトレジスタ内に読出される。この結果、
初回で読残された電荷Q′2□Q’2m+2+・・・を
読出すことができ、第2フイールドにおける時間tsで
電極8−4と8−1の下に電荷Q2 * + Q ’2
m +Qza+x+Q’2゜2.・・・が一時蓄積さ
れる。垂直ブランキング以降、電荷Q2−+Q’2□Q
zo+2+Q’ 2 II +21・・・は水平CCD
シフトレジスタに向けて垂直CODシフトレジスタ内を
順次転送される。
本発明の素子駆動法に使用するクロックパルスは第3図
(C)に示したパルスの他に種々の変形を考えることが
できる。第4図および第5図に第3図とは異なる駆動用
クロックパルスおよびポテンシャル・タイムチャートを
示す。第4図および第5図いずれの場合においても、垂
直ブランキング期間内に2回の高電圧レベルを有するク
ロックパルスによ多信号電荷の読出しが2回行われ、2
回目にチャンネル電位変調効果によシ初回の読出しで取
シ残された電荷Q’2 a−1+ Q’2 mや1.・
・・(第1フイールド)、Q’z□Q′2.や2.・・
・(第2フイールド)が読出される(読出し動作の基本
は第3図に示した実施例の場合と同様であシ省略する)
。
(C)に示したパルスの他に種々の変形を考えることが
できる。第4図および第5図に第3図とは異なる駆動用
クロックパルスおよびポテンシャル・タイムチャートを
示す。第4図および第5図いずれの場合においても、垂
直ブランキング期間内に2回の高電圧レベルを有するク
ロックパルスによ多信号電荷の読出しが2回行われ、2
回目にチャンネル電位変調効果によシ初回の読出しで取
シ残された電荷Q’2 a−1+ Q’2 mや1.・
・・(第1フイールド)、Q’z□Q′2.や2.・・
・(第2フイールド)が読出される(読出し動作の基本
は第3図に示した実施例の場合と同様であシ省略する)
。
なお、今までの説明は、COD撮像素子の中でも集積度
の高いインターライン型を対象にして行つてきたが1本
発明の趣旨を越えない範囲でもう1つの型式であるフレ
ームトランスファー型にも本発明を適用できることは自
明である。また、光電変換素子として実施例に示したよ
うな接合型の光ダイオードの代わシにM I S fj
l (Metal工n5ulator 3emicon
ductor) oダイオードを用いてもよい。さらに
、光導電性非晶質薄膜を積層する二階建状の撮像素子の
場合にも1本発明は基板の駆動方式としてそのまま適用
でき、この場合には上記の実施例において光ダイオード
を光導電薄膜素子で置き換えればよい。
の高いインターライン型を対象にして行つてきたが1本
発明の趣旨を越えない範囲でもう1つの型式であるフレ
ームトランスファー型にも本発明を適用できることは自
明である。また、光電変換素子として実施例に示したよ
うな接合型の光ダイオードの代わシにM I S fj
l (Metal工n5ulator 3emicon
ductor) oダイオードを用いてもよい。さらに
、光導電性非晶質薄膜を積層する二階建状の撮像素子の
場合にも1本発明は基板の駆動方式としてそのまま適用
でき、この場合には上記の実施例において光ダイオード
を光導電薄膜素子で置き換えればよい。
以上、実施例を用いて説明したように、本発明のCCD
型撮像素子の駆動方法においては、垂直ブランキング期
間に2回以上の高レベル電圧を備えたクロックパルスを
転送グー)K印加することによシ、チャンネル電位変調
効果によシ光ダイオードに読み残された信号電荷を完全
に読出すことが可能になる。この結果、素子駆動法を本
発明のように改めることによシ従来の素子駆動法の場合
に発生していた残像現象を完全に除去することができる
ようになシ、画質は著しく向上する。また、この画質改
善効果は素子構造を変える必要はなく、前述のように外
部から素子に加えるクロックパルスを改善することによ
シ極めて簡単に実現することができ、カメラ価格が高く
なる等の問題もない。
型撮像素子の駆動方法においては、垂直ブランキング期
間に2回以上の高レベル電圧を備えたクロックパルスを
転送グー)K印加することによシ、チャンネル電位変調
効果によシ光ダイオードに読み残された信号電荷を完全
に読出すことが可能になる。この結果、素子駆動法を本
発明のように改めることによシ従来の素子駆動法の場合
に発生していた残像現象を完全に除去することができる
ようになシ、画質は著しく向上する。また、この画質改
善効果は素子構造を変える必要はなく、前述のように外
部から素子に加えるクロックパルスを改善することによ
シ極めて簡単に実現することができ、カメラ価格が高く
なる等の問題もない。
第1図は従来のCCD型固体撮像素子の構成を示す図、
第2図は従来のCCD型固体撮像素子の信号読出し駆動
法を示す図、第3図はCCD型固体撮像素子における本
発明の信号読出し駆動法を示す実施例、第4図および第
5図は第3図とは異なる本発明の信号読出し駆動法を示
す実施例である。 2・・・垂直CCDシフトレジスタ、8−1.8−2゜
8−3.8−4・・・垂直CCDシフトレジスタの電極
、φvl、φ’12+ φVm+φv4・・・クロック
パルス、第 1 図 Z 3 図 Z 4 図 猶 4 図 巣 5 図
第2図は従来のCCD型固体撮像素子の信号読出し駆動
法を示す図、第3図はCCD型固体撮像素子における本
発明の信号読出し駆動法を示す実施例、第4図および第
5図は第3図とは異なる本発明の信号読出し駆動法を示
す実施例である。 2・・・垂直CCDシフトレジスタ、8−1.8−2゜
8−3.8−4・・・垂直CCDシフトレジスタの電極
、φvl、φ’12+ φVm+φv4・・・クロック
パルス、第 1 図 Z 3 図 Z 4 図 猶 4 図 巣 5 図
Claims (1)
- 同一半導体基板上に光電変換素子群、光信号電荷の読出
しを行う転送ゲート群、該電荷の転送を行う垂直COD
シフトレジスタ群および単一または複数の水平CODシ
フトレジスタを集積した固体撮像素子の駆動法において
、垂直プシンキング期間に2回以上高レベル電圧、低レ
ベル電圧をくシ返すクロックパルス群を該転送ゲート群
に印加し、該転送ゲートを垂直ブランキング期間に2回
以上導通状態に置くことによシ、初回の電荷読出しの際
取シ残した電荷を次回以降で該垂直CODシフトレジス
タ内に読出し、垂直ブランキング期間以降に該垂直CO
Dシフトレジスタを構成する電極群に高、低レベル電圧
をくシ返すクロックパルス群を印加することによシ信号
電荷を該水平CODシフトレジスタに向けて転送を行わ
せるようにしたことを特徴とする固体撮像素子の駆動方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59018313A JPS60163584A (ja) | 1984-02-06 | 1984-02-06 | 固体撮像素子の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59018313A JPS60163584A (ja) | 1984-02-06 | 1984-02-06 | 固体撮像素子の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60163584A true JPS60163584A (ja) | 1985-08-26 |
Family
ID=11968115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59018313A Pending JPS60163584A (ja) | 1984-02-06 | 1984-02-06 | 固体撮像素子の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60163584A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63208356A (ja) * | 1987-02-24 | 1988-08-29 | Dainippon Screen Mfg Co Ltd | 複数回転送固体撮像装置の駆動方法 |
JPS63278473A (ja) * | 1987-05-08 | 1988-11-16 | Matsushita Electronics Corp | 光電変換装置の駆動方法 |
-
1984
- 1984-02-06 JP JP59018313A patent/JPS60163584A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63208356A (ja) * | 1987-02-24 | 1988-08-29 | Dainippon Screen Mfg Co Ltd | 複数回転送固体撮像装置の駆動方法 |
JPS63278473A (ja) * | 1987-05-08 | 1988-11-16 | Matsushita Electronics Corp | 光電変換装置の駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100262287B1 (ko) | 증폭형고체촬상장치 | |
JP3554224B2 (ja) | 光電変換装置 | |
JP3667220B2 (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
JPH0578946B2 (ja) | ||
CN101715039A (zh) | 固态图像拍摄装置及其驱动方法和电子设备 | |
JPS6369267A (ja) | 固体撮像装置の駆動方法 | |
US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
US4223330A (en) | Solid-state imaging device | |
JP3833027B2 (ja) | 固体撮像装置及び画像入力装置 | |
JP2500428B2 (ja) | イメ―ジセンサおよびその駆動方法 | |
JPH0447515B2 (ja) | ||
Iida et al. | A 1/4-inch 330 K square pixel progressive scan CMOS active pixel image sensor | |
JPS60163584A (ja) | 固体撮像素子の駆動方法 | |
JP4672976B2 (ja) | 固体撮像装置 | |
JPH09168117A (ja) | 固体撮像素子 | |
JPS62208668A (ja) | 電荷移送形固体撮像素子 | |
JP3579251B2 (ja) | 固体撮像装置 | |
US7218346B1 (en) | Method for driving solid-state image pickup device | |
JPH08279965A (ja) | 固体撮像素子及び固体撮像素子の駆動方法 | |
JP2818193B2 (ja) | Ccd固体撮像装置の駆動方法 | |
JPH06310700A (ja) | 固体撮像装置 | |
JP2001177769A (ja) | 固体撮像素子の駆動方法 | |
JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
JPS6148308B2 (ja) | ||
JP2936742B2 (ja) | 固体撮像素子及びその駆動方法 |