JP2936742B2 - 固体撮像素子及びその駆動方法 - Google Patents
固体撮像素子及びその駆動方法Info
- Publication number
- JP2936742B2 JP2936742B2 JP3018618A JP1861891A JP2936742B2 JP 2936742 B2 JP2936742 B2 JP 2936742B2 JP 3018618 A JP3018618 A JP 3018618A JP 1861891 A JP1861891 A JP 1861891A JP 2936742 B2 JP2936742 B2 JP 2936742B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- charge
- gate
- signal
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
- H10F39/184—Infrared image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】この発明は固体撮像素子及びその
駆動方法に係り、特にＭＯＳ型固体撮像素子及びその駆
動方法に関するものである。
駆動方法に係り、特にＭＯＳ型固体撮像素子及びその駆
動方法に関するものである。
【０００２】
【従来の技術】固体撮像素子とは、可視光の信号や赤外
線，紫外線，Ｘ線などの不可視領域の信号を電気信号に
変換し、対象物の像を表す電気信号を得るための装置で
あり、テレビカメラやファクシミリのデータ読み取りな
どの分野で利用されている。特に、ＭＯＳＬＳＩ技術を
用いて半導体基板上に、光信号を電気信号に変換する光
電変換素子からの電気信号を選択的に読み出すスイッチ
素子を形成した構造を有する素子をＭＯＳ型固体撮像素
子と呼んでいる。
線，紫外線，Ｘ線などの不可視領域の信号を電気信号に
変換し、対象物の像を表す電気信号を得るための装置で
あり、テレビカメラやファクシミリのデータ読み取りな
どの分野で利用されている。特に、ＭＯＳＬＳＩ技術を
用いて半導体基板上に、光信号を電気信号に変換する光
電変換素子からの電気信号を選択的に読み出すスイッチ
素子を形成した構造を有する素子をＭＯＳ型固体撮像素
子と呼んでいる。
【０００３】図５は赤外線信号を電気信号に変換する従
来のＭＯＳ型赤外線撮像素子の全体構成を示すブロック
図である。図において、１はアノード側が接地されたフ
ォトダイオード、２は垂直スイッチ用ＭＯＳトランジス
タ（以下、ＶＭＯＳＴと略す）、３は前記フォトダイオ
ード１と前記ＶＭＯＳＴ２のソース領域を電気的に接続
するインジウム・バンプ、４は前記フォトダイオード
１，前記ＶＭＯＳＴ２及び前記インジウム・バンプ３よ
り構成された画素、５はこの画素４が行及び列方向にマ
トリクス状に複数個配置された画素アレイ、６は水平ス
イッチ用ＭＯＳトランジスタ（以下、ＨＭＯＳＴと略
す）、７はこのＨＭＯＳＴ６が列方向に複数個配置され
たＨＭＯＳＴアレイ、８１ないし８ｍは対応した行に配
置された前記画素４のゲート電極が接続されたゲート信
号線、９１ないし９ｎは対応した列に配置された前記画
素４のドレイン領域が接続され、かつ、前記ＨＭＯＳＴ
６のソース領域が接続された垂直信号線、１０１ないし
１０ｎは対応した列に配置された前記ＨＭＯＳＴ６のゲ
ート電極が接続されたゲート信号線、１１は対応した列
に配置された前記ＨＭＯＳＴ６のドレイン領域が接続さ
れた映像出力、１２は前記ゲート信号線８１ないし８ｍ
を介して前記ＶＭＯＳＴ２のゲート電極に信号を送る垂
直シフトレジスタ、１３は前記ゲート信号線１０１ない
し１０ｎを介して前記ＨＭＯＳＴ６のゲート電極に信号
を送る水平シフトレジスタ、２０は前記フォトダイオー
ド１ないし前記水平シフトレジスタ１３等が同一半導体
基板上に形成された半導体チップである。
来のＭＯＳ型赤外線撮像素子の全体構成を示すブロック
図である。図において、１はアノード側が接地されたフ
ォトダイオード、２は垂直スイッチ用ＭＯＳトランジス
タ（以下、ＶＭＯＳＴと略す）、３は前記フォトダイオ
ード１と前記ＶＭＯＳＴ２のソース領域を電気的に接続
するインジウム・バンプ、４は前記フォトダイオード
１，前記ＶＭＯＳＴ２及び前記インジウム・バンプ３よ
り構成された画素、５はこの画素４が行及び列方向にマ
トリクス状に複数個配置された画素アレイ、６は水平ス
イッチ用ＭＯＳトランジスタ（以下、ＨＭＯＳＴと略
す）、７はこのＨＭＯＳＴ６が列方向に複数個配置され
たＨＭＯＳＴアレイ、８１ないし８ｍは対応した行に配
置された前記画素４のゲート電極が接続されたゲート信
号線、９１ないし９ｎは対応した列に配置された前記画
素４のドレイン領域が接続され、かつ、前記ＨＭＯＳＴ
６のソース領域が接続された垂直信号線、１０１ないし
１０ｎは対応した列に配置された前記ＨＭＯＳＴ６のゲ
ート電極が接続されたゲート信号線、１１は対応した列
に配置された前記ＨＭＯＳＴ６のドレイン領域が接続さ
れた映像出力、１２は前記ゲート信号線８１ないし８ｍ
を介して前記ＶＭＯＳＴ２のゲート電極に信号を送る垂
直シフトレジスタ、１３は前記ゲート信号線１０１ない
し１０ｎを介して前記ＨＭＯＳＴ６のゲート電極に信号
を送る水平シフトレジスタ、２０は前記フォトダイオー
ド１ないし前記水平シフトレジスタ１３等が同一半導体
基板上に形成された半導体チップである。
【０００４】図６は図５に示したＭＯＳ型赤外線撮像素
子を構成する画素及びＨＭＯＳＴの構造断面図である。
図において、２１はＰ型シリコン半導体基板、２２は前
記Ｐ型シリコン半導体基板２１の一主面に形成されたフ
ィールド酸化膜、２３は前記フィールド酸化膜２２によ
り分離された島状領域に形成されたｎ+ 型ソース領域、
２４はこのｎ+ 型ソース領域２３と共に前記フィールド
酸化膜２２により分離された島状領域に形成されたｎ+
型ドレイン領域、２５は前記フィールド酸化膜２２によ
り分離された島状領域に形成されたｎ+ 型ソース領域、
２６はこのｎ＋ 型ソース領域２５と共に前記フィール
ド酸化膜２２により分離された島状領域に形成されたｎ
+ 型ドレイン領域、２７は前記ｎ+ 型ソース領域２３と
前記ｎ＋ 型ドレイン領域２４との間上に形成されたゲ
ート酸化膜、２８は前記ｎ+ 型ソース領域２５と前記ｎ
+ 型ドレイン領域２６との間上に形成されたゲート酸化
膜、２９は前記ゲート酸化膜２７上に形成されたゲート
電極、３０は前記ゲート酸化膜２８上に形成されたゲー
ト電極である。前記ＶＭＯＳＴ２は前記ｎ+ 型ソース領
域２３と前記ｎ+ 型ドレイン領域２４と前記ゲート酸化
膜２７と前記ゲート電極２９より構成され、前記ＨＭＯ
ＳＴ６は前記ｎ+ 型ソース領域２５と前記ｎ+ 型ドレイ
ン領域２６と前記ゲート酸化膜２８と前記ゲート電極３
０より構成される。
子を構成する画素及びＨＭＯＳＴの構造断面図である。
図において、２１はＰ型シリコン半導体基板、２２は前
記Ｐ型シリコン半導体基板２１の一主面に形成されたフ
ィールド酸化膜、２３は前記フィールド酸化膜２２によ
り分離された島状領域に形成されたｎ+ 型ソース領域、
２４はこのｎ+ 型ソース領域２３と共に前記フィールド
酸化膜２２により分離された島状領域に形成されたｎ+
型ドレイン領域、２５は前記フィールド酸化膜２２によ
り分離された島状領域に形成されたｎ+ 型ソース領域、
２６はこのｎ＋ 型ソース領域２５と共に前記フィール
ド酸化膜２２により分離された島状領域に形成されたｎ
+ 型ドレイン領域、２７は前記ｎ+ 型ソース領域２３と
前記ｎ＋ 型ドレイン領域２４との間上に形成されたゲ
ート酸化膜、２８は前記ｎ+ 型ソース領域２５と前記ｎ
+ 型ドレイン領域２６との間上に形成されたゲート酸化
膜、２９は前記ゲート酸化膜２７上に形成されたゲート
電極、３０は前記ゲート酸化膜２８上に形成されたゲー
ト電極である。前記ＶＭＯＳＴ２は前記ｎ+ 型ソース領
域２３と前記ｎ+ 型ドレイン領域２４と前記ゲート酸化
膜２７と前記ゲート電極２９より構成され、前記ＨＭＯ
ＳＴ６は前記ｎ+ 型ソース領域２５と前記ｎ+ 型ドレイ
ン領域２６と前記ゲート酸化膜２８と前記ゲート電極３
０より構成される。
【０００５】次に、動作について説明する。まず、フォ
トダイオード１に入射した赤外線がその入射線量に比例
した電荷量を有する電気信号に変換されると、垂直シフ
トレジスタ１２がゲート信号線８１ないし８ｍを順に選
択する。ゲート信号線８１が選択されると、このゲート
信号線８１に接続されたＶＭＯＳＴ２のゲート電極２９
に１０Ｖが供給され、しきい値は低い値を示しＶＭＯＳ
Ｔ２は導通状態となる。この時、フォトダイオード１の
電荷はＶＭＯＳＴ２を介して垂直信号線９１ないし９ｎ
に流れ込む。
トダイオード１に入射した赤外線がその入射線量に比例
した電荷量を有する電気信号に変換されると、垂直シフ
トレジスタ１２がゲート信号線８１ないし８ｍを順に選
択する。ゲート信号線８１が選択されると、このゲート
信号線８１に接続されたＶＭＯＳＴ２のゲート電極２９
に１０Ｖが供給され、しきい値は低い値を示しＶＭＯＳ
Ｔ２は導通状態となる。この時、フォトダイオード１の
電荷はＶＭＯＳＴ２を介して垂直信号線９１ないし９ｎ
に流れ込む。
【０００６】ここで、水平シフトレジスタ１３が垂直信
号線１０１ないし１０ｎを順に選択する。垂直信号線１
０１が選択されると、この垂直信号線１０１に接続され
たＨＭＯＳＴ６のゲート電極３０に１０Ｖが供給され、
しきい値は低い値を示しＨＭＯＳＴ６は導通状態とな
る。この時、垂直信号線９１に流れ込んでいた電荷がＨ
ＭＯＳＴ６を介して映像出力１１にまで移動し、出力信
号として読み出される。続いて、順に選択される垂直信
号線１０２ないし１０ｎに対応する電荷が出力信号とし
て逐次読み出される。このようにして、ゲート信号線８
１に接続された全てのＶＭＯＳＴ２を介してフォトダイ
オード１の電荷が読み出される。
号線１０１ないし１０ｎを順に選択する。垂直信号線１
０１が選択されると、この垂直信号線１０１に接続され
たＨＭＯＳＴ６のゲート電極３０に１０Ｖが供給され、
しきい値は低い値を示しＨＭＯＳＴ６は導通状態とな
る。この時、垂直信号線９１に流れ込んでいた電荷がＨ
ＭＯＳＴ６を介して映像出力１１にまで移動し、出力信
号として読み出される。続いて、順に選択される垂直信
号線１０２ないし１０ｎに対応する電荷が出力信号とし
て逐次読み出される。このようにして、ゲート信号線８
１に接続された全てのＶＭＯＳＴ２を介してフォトダイ
オード１の電荷が読み出される。
【０００７】引き続き、ゲート信号線８２ないし８ｍが
順に選択され、各々、垂直信号線１０１ないし１０ｎに
対応する電荷が出力信号として逐次読み出される。すな
わち、画素アレイ５を構成する全ての画素４の信号は画
素毎に遂次出力されることになる。
順に選択され、各々、垂直信号線１０１ないし１０ｎに
対応する電荷が出力信号として逐次読み出される。すな
わち、画素アレイ５を構成する全ての画素４の信号は画
素毎に遂次出力されることになる。
【０００８】図７は画素アレイ５から信号が逐時出力さ
れる時の時間の推移を示す遷移図である。図において、
全ての画素４から信号が１度出力された状態を１フレー
ム時間とし、これは日本や米国で採用されているテレビ
の色信号伝送方式であるＮＴＳＣ方式において、水平線
を１本おきに粗走査する時間（１フィールド時間…１／
60秒）に対応している。ゲート信号線81ないし８ｍの内
いずれか１つに接続された全ての画素４の状態を１水平
期間とし、この１水平期間はｎ個の画素４の読み出し時
間と等しい。
れる時の時間の推移を示す遷移図である。図において、
全ての画素４から信号が１度出力された状態を１フレー
ム時間とし、これは日本や米国で採用されているテレビ
の色信号伝送方式であるＮＴＳＣ方式において、水平線
を１本おきに粗走査する時間（１フィールド時間…１／
60秒）に対応している。ゲート信号線81ないし８ｍの内
いずれか１つに接続された全ての画素４の状態を１水平
期間とし、この１水平期間はｎ個の画素４の読み出し時
間と等しい。
【０００９】上記のようなＭＯＳ型赤外線撮像素子で
は、赤外線信号から電気信号への光電変換時、及び、電
気信号を読み出すための信号転送時に雑音が発生する。
は、赤外線信号から電気信号への光電変換時、及び、電
気信号を読み出すための信号転送時に雑音が発生する。
【００１０】光電変換時には、フォトダイオード１の空
乏層内の電子または正孔という荷電粒子の各々独立した
ランダムな動きに基づく電流の自然なゆらぎがショット
雑音として存在する。
乏層内の電子または正孔という荷電粒子の各々独立した
ランダムな動きに基づく電流の自然なゆらぎがショット
雑音として存在する。
【００１１】信号転送時には、垂直信号線９１ないし９
ｎの抵抗成分に存在する自由電子が温度に対応してラン
ダムな熱運動を示し、交流電圧を発生させ、垂直信号線
９１ないし９ｎの寄生容量成分との間に交流電流が流
れ、熱雑音が発生する。
ｎの抵抗成分に存在する自由電子が温度に対応してラン
ダムな熱運動を示し、交流電圧を発生させ、垂直信号線
９１ないし９ｎの寄生容量成分との間に交流電流が流
れ、熱雑音が発生する。
【００１２】ショット雑音及び熱雑音は電気信号と共に
映像出力１１に読み出され、テレビに接続した場合には
画面がちらつくという問題点があった。
映像出力１１に読み出され、テレビに接続した場合には
画面がちらつくという問題点があった。
【００１３】この問題点を解消するために、画素４から
垂直信号線９１ないし９ｎに流れ込んだ電荷を蓄積する
キャパシタを設けたＭＯＳ型赤外線撮像素子が開発され
ている。
垂直信号線９１ないし９ｎに流れ込んだ電荷を蓄積する
キャパシタを設けたＭＯＳ型赤外線撮像素子が開発され
ている。
【００１４】図８は例えば、ＳＰＩＥ Vol.819 Infrar
ed Technology XIII(1987)，P.224に示されたＭＯＳ型
赤外線撮像素子の全体構成を示すブロック図である。図
において、１４は前記垂直信号線９１ないし９ｎと前記
ＨＭＯＳＴアレイ７との間に設けられた電荷蓄積用キャ
パシタ、３７はこの電荷蓄積用キャパシタ１４の電極に
一定の電圧（４Ｖ）を供給するための基準電位入力であ
る。
ed Technology XIII(1987)，P.224に示されたＭＯＳ型
赤外線撮像素子の全体構成を示すブロック図である。図
において、１４は前記垂直信号線９１ないし９ｎと前記
ＨＭＯＳＴアレイ７との間に設けられた電荷蓄積用キャ
パシタ、３７はこの電荷蓄積用キャパシタ１４の電極に
一定の電圧（４Ｖ）を供給するための基準電位入力であ
る。
【００１５】図９は図８に示したＭＯＳ型赤外線撮像素
子の構造断面図である。図において、３１は前記フィー
ルド酸化膜２２により分離された島状領域に形成された
ｎ+型拡散領域、３２はこのｎ+ 型拡散領域３１と共に
前記フィールド酸化膜２２により分離された島状領域に
形成されたｎ+ 型拡散領域、３３は前記ｎ+ 型拡散領域
３１と前記ｎ+ 型拡散領域３２との間上に形成されたゲ
ート酸化膜、３４はこのゲート酸化膜３３上に形成され
たゲート電極である。前記電荷蓄積用キャパシタ１４は
前記Ｐ型シリコン半導体基板２１と前記ゲート酸化膜３
３と前記ゲート電極３４より構成される。
子の構造断面図である。図において、３１は前記フィー
ルド酸化膜２２により分離された島状領域に形成された
ｎ+型拡散領域、３２はこのｎ+ 型拡散領域３１と共に
前記フィールド酸化膜２２により分離された島状領域に
形成されたｎ+ 型拡散領域、３３は前記ｎ+ 型拡散領域
３１と前記ｎ+ 型拡散領域３２との間上に形成されたゲ
ート酸化膜、３４はこのゲート酸化膜３３上に形成され
たゲート電極である。前記電荷蓄積用キャパシタ１４は
前記Ｐ型シリコン半導体基板２１と前記ゲート酸化膜３
３と前記ゲート電極３４より構成される。
【００１６】次に、動作について説明する。まず、図５
及び図６に示したＭＯＳ型赤外線撮像素子と同様に、ゲ
ート信号線８１が選択され、このゲート信号線８１に接
続された画素４の電荷が垂直信号線９１ないし９ｎに流
れ込む。
及び図６に示したＭＯＳ型赤外線撮像素子と同様に、ゲ
ート信号線８１が選択され、このゲート信号線８１に接
続された画素４の電荷が垂直信号線９１ないし９ｎに流
れ込む。
【００１７】基準電位入力３７には４Ｖが供給されてい
るため、電荷蓄積用キャパシタ１４のゲート電極３４の
下部に位置するＰ型シリコン半導体基板２１の表面には
空乏層が拡がり、電位の井戸が形成される。垂直信号線
９１ないし９ｎに流れ込んだ電荷はさらにこの電位の井
戸に流れ込み、電荷蓄積用キャパシタ１４に蓄積される
ことになる。
るため、電荷蓄積用キャパシタ１４のゲート電極３４の
下部に位置するＰ型シリコン半導体基板２１の表面には
空乏層が拡がり、電位の井戸が形成される。垂直信号線
９１ないし９ｎに流れ込んだ電荷はさらにこの電位の井
戸に流れ込み、電荷蓄積用キャパシタ１４に蓄積される
ことになる。
【００１８】ここで、垂直信号線１０１ないし１０ｎを
順に選択すると、各々、対応した導通状態にあるＨＭＯ
ＳＴ６を介して電荷蓄積用キャパシタ１４に蓄積されて
いた電荷が映像出力１１に移動し、出力信号として読み
出される。続いて、ゲート信号線８２ないし８ｍが順に
選択され、各々、垂直信号線１０１ないし１０ｎに対応
する電荷が出力信号として逐次読み出される。
順に選択すると、各々、対応した導通状態にあるＨＭＯ
ＳＴ６を介して電荷蓄積用キャパシタ１４に蓄積されて
いた電荷が映像出力１１に移動し、出力信号として読み
出される。続いて、ゲート信号線８２ないし８ｍが順に
選択され、各々、垂直信号線１０１ないし１０ｎに対応
する電荷が出力信号として逐次読み出される。
【００１９】図１０は画素アレイ５から信号が逐時出力
される時の時間の推移を示す遷移図である。図におい
て、１水平期間はゲート信号線８１ないし８ｍの内いず
れか１つに接続された全て（ｎ個）の画素４の電荷が電
荷蓄積用キャパシタ１４に蓄積される時間と、この蓄積
された電荷が各々（計ｎ個）読み出される時間との和に
等しい。
される時の時間の推移を示す遷移図である。図におい
て、１水平期間はゲート信号線８１ないし８ｍの内いず
れか１つに接続された全て（ｎ個）の画素４の電荷が電
荷蓄積用キャパシタ１４に蓄積される時間と、この蓄積
された電荷が各々（計ｎ個）読み出される時間との和に
等しい。
【００２０】上記のようなＭＯＳ型赤外線撮像素子で
は、垂直信号線９１ないし９ｎに流れ込んだ電荷を出力
信号として読み出す前の段階において、電荷蓄積用キャ
パシタ１４に蓄積することになる。蓄積される出力信号
の電荷量は蓄積時間に比例して増加するが、ショット雑
音及び熱雑音の電荷量は蓄積時間の平方根に比例して増
加する。すなわち、蓄積時間が長くなるにつれて出力信
号の電荷量に対する雑音の電荷量は相対的に減少するこ
とになり、信号対雑音（Ｓ／Ｎ）比を増大させる。ゆえ
に、出力信号と共に読み出されるショット雑音及び熱雑
音のレベルは低下し、出力特性の改善を図ることができ
る。
は、垂直信号線９１ないし９ｎに流れ込んだ電荷を出力
信号として読み出す前の段階において、電荷蓄積用キャ
パシタ１４に蓄積することになる。蓄積される出力信号
の電荷量は蓄積時間に比例して増加するが、ショット雑
音及び熱雑音の電荷量は蓄積時間の平方根に比例して増
加する。すなわち、蓄積時間が長くなるにつれて出力信
号の電荷量に対する雑音の電荷量は相対的に減少するこ
とになり、信号対雑音（Ｓ／Ｎ）比を増大させる。ゆえ
に、出力信号と共に読み出されるショット雑音及び熱雑
音のレベルは低下し、出力特性の改善を図ることができ
る。
【００２１】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のＭＯＳ型赤外線撮像素子では、１水平期間
内に電荷を蓄積する動作と電荷を読み出す動作を各々、
独立させて行う必要がある。そのため、１フィールド時
間を１／60秒と定義しているＮＴＳＣ方式においては、
画素数の増加に伴い１水平期間内での電荷の読み出し時
間が増加し、電荷の蓄積される時間が減少する。すなわ
ち、電荷蓄積時間が電荷読み出し時間により制限され、
十分な電荷蓄積量の確保が困難になり、良好な出力特性
を得ることができずに、テレビに接続した場合には鮮明
な画像が得られないという問題点があった。
ような従来のＭＯＳ型赤外線撮像素子では、１水平期間
内に電荷を蓄積する動作と電荷を読み出す動作を各々、
独立させて行う必要がある。そのため、１フィールド時
間を１／60秒と定義しているＮＴＳＣ方式においては、
画素数の増加に伴い１水平期間内での電荷の読み出し時
間が増加し、電荷の蓄積される時間が減少する。すなわ
ち、電荷蓄積時間が電荷読み出し時間により制限され、
十分な電荷蓄積量の確保が困難になり、良好な出力特性
を得ることができずに、テレビに接続した場合には鮮明
な画像が得られないという問題点があった。
【００２２】この発明は上記のような問題点を解消する
ためになされたもので、電荷蓄積量を十分に確保でき、
良好な出力特性を有する固体撮像素子を得、そしてその
駆動方法を得ることを目的とする。
ためになされたもので、電荷蓄積量を十分に確保でき、
良好な出力特性を有する固体撮像素子を得、そしてその
駆動方法を得ることを目的とする。
【００２３】
【課題を解決するための手段】この発明に係る固体撮像
素子は、光電変換素子とこの光電変換素子に接続された
スイッチ素子を有する複数の画素セルを形成し、スイッ
チ素子に接続され、かつ、光電変換素子にて変換された
電荷を第１の信号により蓄積する第１のキャパシタを設
け、この第１のキャパシタに蓄積された電荷が転送さ
れ、前記第１の信号によりこの電荷を外部へ出力する第
２のキャパシタを設け、第１のキャパシタ及び前記第２
のキャパシタに接続され、かつ、第１のキャパシタに電
荷が蓄積されている間及び前記第２のキャパシタから電
荷が出力されている間閉じられ、第２の信号により開さ
れて、前記第１のキャパシタに蓄積された電荷を前回の
電荷が出力された状態の前記第２のキャパシタへ電荷を
転送する制御用ゲートを設けたものである。また、本発
明の固体撮像素子の駆動方法は、光電変換素子とこの光
電変換素子に接続されたスイッチ素子を有する複数の画
素セル、前記スイッチ素子に接続されるとともに第１の
ゲート電極を有し、前記光電変換素子にて変換された電
荷を蓄積する第１のキャパシタ、第２のゲート電極を有
し、この第１のキャパシタに蓄積された電荷が転送され
る第２のキャパシタ、前記第１のキャパシタ及び前記第
２のキャパシタに接続されるとともに、前記第１のキャ
パシタから第２のキャパシタへの電荷の転送を制御する
制御ゲートを備えた固体撮像素子の駆動方法であって、
前記第１のゲート電極に印加する信号を高電圧状態、前
記制御ゲートに印加する信号を低電圧状態にすることに
より、前記第１のキャパシタに前記光電変換素子からの
電荷を蓄積する第１のステップと、前記第２のゲート電
極及び前記制御ゲートに印加する信号を高電圧状態にす
ることにより、前記第１のキャパシタに蓄積された電荷
を前記第２のキャパシタまで広げる第２のステップと、
前記第１の電極及び前記制御ゲートに印加する信号を低
電圧状態にすることにより前記第１のキャパシタに蓄積
された電荷を前記第２のキャパシタに転送する第３のス
テップと、前記第２のキャパシタ内の電荷を出力する第
４のステップとを備え、第４のステップの間に次段の光
電変換素子からの電荷を蓄積する第１のステップが開始
されるように第１〜４ステップを繰り返すものである。
素子は、光電変換素子とこの光電変換素子に接続された
スイッチ素子を有する複数の画素セルを形成し、スイッ
チ素子に接続され、かつ、光電変換素子にて変換された
電荷を第１の信号により蓄積する第１のキャパシタを設
け、この第１のキャパシタに蓄積された電荷が転送さ
れ、前記第１の信号によりこの電荷を外部へ出力する第
２のキャパシタを設け、第１のキャパシタ及び前記第２
のキャパシタに接続され、かつ、第１のキャパシタに電
荷が蓄積されている間及び前記第２のキャパシタから電
荷が出力されている間閉じられ、第２の信号により開さ
れて、前記第１のキャパシタに蓄積された電荷を前回の
電荷が出力された状態の前記第２のキャパシタへ電荷を
転送する制御用ゲートを設けたものである。また、本発
明の固体撮像素子の駆動方法は、光電変換素子とこの光
電変換素子に接続されたスイッチ素子を有する複数の画
素セル、前記スイッチ素子に接続されるとともに第１の
ゲート電極を有し、前記光電変換素子にて変換された電
荷を蓄積する第１のキャパシタ、第２のゲート電極を有
し、この第１のキャパシタに蓄積された電荷が転送され
る第２のキャパシタ、前記第１のキャパシタ及び前記第
２のキャパシタに接続されるとともに、前記第１のキャ
パシタから第２のキャパシタへの電荷の転送を制御する
制御ゲートを備えた固体撮像素子の駆動方法であって、
前記第１のゲート電極に印加する信号を高電圧状態、前
記制御ゲートに印加する信号を低電圧状態にすることに
より、前記第１のキャパシタに前記光電変換素子からの
電荷を蓄積する第１のステップと、前記第２のゲート電
極及び前記制御ゲートに印加する信号を高電圧状態にす
ることにより、前記第１のキャパシタに蓄積された電荷
を前記第２のキャパシタまで広げる第２のステップと、
前記第１の電極及び前記制御ゲートに印加する信号を低
電圧状態にすることにより前記第１のキャパシタに蓄積
された電荷を前記第２のキャパシタに転送する第３のス
テップと、前記第２のキャパシタ内の電荷を出力する第
４のステップとを備え、第４のステップの間に次段の光
電変換素子からの電荷を蓄積する第１のステップが開始
されるように第１〜４ステップを繰り返すものである。
【００２４】
【作用】上記のように構成された固体撮像素子及びその
駆動方法においては、第１のキャパシタと第２のキャパ
シタとが１水平期間に電荷を蓄積する動作と電荷を読み
出す動作を同時に並行して行えるように制御ゲートが動
作し、電荷読み出し時間による電荷蓄積時間の制限を防
止して、電荷蓄積量を十分に確保せしめる。
駆動方法においては、第１のキャパシタと第２のキャパ
シタとが１水平期間に電荷を蓄積する動作と電荷を読み
出す動作を同時に並行して行えるように制御ゲートが動
作し、電荷読み出し時間による電荷蓄積時間の制限を防
止して、電荷蓄積量を十分に確保せしめる。
【００２５】
【実施例】実施例１． 図１はこの発明の一実施例を示すＭＯＳ型赤外線撮像素
子の全体構成を示すブロック図である。図において、15
は前記電荷蓄積用キャパシタ14と前記ＨＭＯＳＴアレイ
７との間に設けられた電荷読み出し用キャパシタ、16は
前記電荷蓄積用キャパシタ14と前記電荷読み出し用キャ
パシタ15との間に設けられた制御用ゲートとなる電荷移
動制御用キャパシタ、17は前記電荷蓄積用キャパシタ14
の電極にパルス電圧を供給するためのクロック入力φ
ST1 、18は前記電荷読み出し用キャパシタ15の電極にパ
ルス電圧を供給するためのクロック入力φST2 、19は前
記電荷移動制御用キャパシタ16の電極にパルス電圧を供
給するためのクロック入力φSCである。
子の全体構成を示すブロック図である。図において、15
は前記電荷蓄積用キャパシタ14と前記ＨＭＯＳＴアレイ
７との間に設けられた電荷読み出し用キャパシタ、16は
前記電荷蓄積用キャパシタ14と前記電荷読み出し用キャ
パシタ15との間に設けられた制御用ゲートとなる電荷移
動制御用キャパシタ、17は前記電荷蓄積用キャパシタ14
の電極にパルス電圧を供給するためのクロック入力φ
ST1 、18は前記電荷読み出し用キャパシタ15の電極にパ
ルス電圧を供給するためのクロック入力φST2 、19は前
記電荷移動制御用キャパシタ16の電極にパルス電圧を供
給するためのクロック入力φSCである。
【００２６】図２は図１に示したＭＯＳ型赤外線撮像素
子の構造断面図である。図において、３５は前記ゲート
酸化膜３３上に形成され、クロック入力φST1 が入力さ
れるゲート電極で、前記ゲート電極３４と略同じ幅を有
している。３６は前記ゲート電極３５と共に前記ゲート
酸化膜３３上に形成され、クロック入力φSCが入力され
るゲート電極で、前記ゲート電極３５より狭い幅によっ
て形成されている。前記電荷読み出し用キャパシタ１５
は前記Ｐ型シリコン半導体基板２１と前記ゲート酸化膜
３３と前記ゲート電極３５より構成され、前記電荷移動
制御用キャパシタ１６は前記Ｐ型シリコン半導体基板２
１と前記ゲート酸化膜３３と前記ゲート電極３６より構
成される。
子の構造断面図である。図において、３５は前記ゲート
酸化膜３３上に形成され、クロック入力φST1 が入力さ
れるゲート電極で、前記ゲート電極３４と略同じ幅を有
している。３６は前記ゲート電極３５と共に前記ゲート
酸化膜３３上に形成され、クロック入力φSCが入力され
るゲート電極で、前記ゲート電極３５より狭い幅によっ
て形成されている。前記電荷読み出し用キャパシタ１５
は前記Ｐ型シリコン半導体基板２１と前記ゲート酸化膜
３３と前記ゲート電極３５より構成され、前記電荷移動
制御用キャパシタ１６は前記Ｐ型シリコン半導体基板２
１と前記ゲート酸化膜３３と前記ゲート電極３６より構
成される。
【００２７】つまり、対応した列における電荷蓄積用キ
ャパシタ１４、電荷移動用キャパシタ１６及び電荷読み
出し用キャパシタ１５は、フィールド酸化膜２２で囲ま
れた同じ島状領域に形成されているものであり、しか
も、一対のｎ+ 型拡散領域３１及び３２との間における
半導体基板２１の表面上に形成されたゲート酸化膜３３
上に、ＶＭＯＳＴ２のドレイン領域２４に接続されたｎ
+ 型拡散領域３１側からＨＭＯＳＴ６のソース領域２５
に接続されたｎ+ 型拡散領域３２の方向へ順に電荷蓄積
用キャパシタ１４の一方の電極（ゲート電極３４）、電
荷移動用キャパシタ１５の一方の電極（ゲート電極３
６）、及び電荷読み出し用キャパシタ１５の一方の電極
（ゲート電極３５）が互いに電気的に絶縁されて形成さ
れているものである。この様な構成にしたことにより、
簡単な構成にしてかつ集積度をそれほど阻害させずにＩ
Ｃ化できるものである。
ャパシタ１４、電荷移動用キャパシタ１６及び電荷読み
出し用キャパシタ１５は、フィールド酸化膜２２で囲ま
れた同じ島状領域に形成されているものであり、しか
も、一対のｎ+ 型拡散領域３１及び３２との間における
半導体基板２１の表面上に形成されたゲート酸化膜３３
上に、ＶＭＯＳＴ２のドレイン領域２４に接続されたｎ
+ 型拡散領域３１側からＨＭＯＳＴ６のソース領域２５
に接続されたｎ+ 型拡散領域３２の方向へ順に電荷蓄積
用キャパシタ１４の一方の電極（ゲート電極３４）、電
荷移動用キャパシタ１５の一方の電極（ゲート電極３
６）、及び電荷読み出し用キャパシタ１５の一方の電極
（ゲート電極３５）が互いに電気的に絶縁されて形成さ
れているものである。この様な構成にしたことにより、
簡単な構成にしてかつ集積度をそれほど阻害させずにＩ
Ｃ化できるものである。
【００２８】図３（ａ）ないし図３（ｄ）は図１に示し
たＭＯＳ型赤外線撮像素子を構成する電荷蓄積用キャパ
シタ１４及び電荷読み出し用キャパシタ１５、電荷移動
制御用キャパシタ１６のポテンシャルの動きを示す遷移
図である。
たＭＯＳ型赤外線撮像素子を構成する電荷蓄積用キャパ
シタ１４及び電荷読み出し用キャパシタ１５、電荷移動
制御用キャパシタ１６のポテンシャルの動きを示す遷移
図である。
【００２９】次に、上記のように構成されたＭＯＳ型赤
外線撮像素子の動作を図３（ａ）ないし図３（ｄ）を用
いて説明する。
外線撮像素子の動作を図３（ａ）ないし図３（ｄ）を用
いて説明する。
【００３０】まず、図３（ａ）に示すように、図５及び
図６に示したＭＯＳ型赤外線撮像素子と同様に、ゲート
信号線８１が選択され、このゲート信号線８１に接続さ
れた画素４の電荷が垂直信号線９１ないし９ｎに流れ込
む。ここで、クロック入力φST1 １７に４Ｖを供給する
と、電荷蓄積用キャパシタ１４のゲート電極３４の下部
に位置するＰ型シリコン半導体基板２１の表面には空乏
層が拡がり、電位の井戸が形成される。垂直信号線９１
ないし９ｎに流れ込んだ電荷はさらにこの電位の井戸に
流れ込み、電荷蓄積用キャパシタ１４に蓄積されること
になる。
図６に示したＭＯＳ型赤外線撮像素子と同様に、ゲート
信号線８１が選択され、このゲート信号線８１に接続さ
れた画素４の電荷が垂直信号線９１ないし９ｎに流れ込
む。ここで、クロック入力φST1 １７に４Ｖを供給する
と、電荷蓄積用キャパシタ１４のゲート電極３４の下部
に位置するＰ型シリコン半導体基板２１の表面には空乏
層が拡がり、電位の井戸が形成される。垂直信号線９１
ないし９ｎに流れ込んだ電荷はさらにこの電位の井戸に
流れ込み、電荷蓄積用キャパシタ１４に蓄積されること
になる。
【００３１】次に、図３（ｂ）に示すように、クロック
入力φST2 １８及びクロック入力φSC１９に４Ｖを供給
すると、電荷読み出し用キャパシタ１５のゲート電極３
５及び電荷移動制御用キャパシタ１６のゲート電極３６
の下部に位置するＰ型シリコン半導体基板２１の表面に
は空乏層が拡がり、電位の井戸が形成される。この時、
電荷蓄積用キャパシタ１４と電荷移動制御用キャパシタ
１６との間の電位障壁は無くなり、電荷蓄積用キャパシ
タ１４に蓄積されていた電荷の一部は電荷移動制御用キ
ャパシタ１６さらに電荷読み出し用キャパシタ１５に移
動し蓄積され、電荷蓄積用キャパシタ１４と電荷読み出
し用キャパシタ１５と電荷移動制御用キャパシタ１６の
ポテンシャルは同一状態となる。
入力φST2 １８及びクロック入力φSC１９に４Ｖを供給
すると、電荷読み出し用キャパシタ１５のゲート電極３
５及び電荷移動制御用キャパシタ１６のゲート電極３６
の下部に位置するＰ型シリコン半導体基板２１の表面に
は空乏層が拡がり、電位の井戸が形成される。この時、
電荷蓄積用キャパシタ１４と電荷移動制御用キャパシタ
１６との間の電位障壁は無くなり、電荷蓄積用キャパシ
タ１４に蓄積されていた電荷の一部は電荷移動制御用キ
ャパシタ１６さらに電荷読み出し用キャパシタ１５に移
動し蓄積され、電荷蓄積用キャパシタ１４と電荷読み出
し用キャパシタ１５と電荷移動制御用キャパシタ１６の
ポテンシャルは同一状態となる。
【００３２】次に、図３（Ｃ）に示すように、クロック
入力φST1 １７及びクロック入力φSC１９を０Ｖにする
と、電荷蓄積用キャパシタ１４のゲート電極３４及び電
荷移動制御用キャパシタ１６のゲート電極３６の下部に
形成されていた空乏層は縮小し、電位の井戸は消滅す
る。この時、電荷読み出し用キャパシタ１５と電荷移動
制御用キャパシタ１６との間には電位障壁が形成され、
電荷蓄積用キャパシタ１４および電荷移動制御用キャパ
シタ１６に蓄積されていた電荷は全て電荷読み出し用キ
ャパシタ１５に移動し蓄積される。
入力φST1 １７及びクロック入力φSC１９を０Ｖにする
と、電荷蓄積用キャパシタ１４のゲート電極３４及び電
荷移動制御用キャパシタ１６のゲート電極３６の下部に
形成されていた空乏層は縮小し、電位の井戸は消滅す
る。この時、電荷読み出し用キャパシタ１５と電荷移動
制御用キャパシタ１６との間には電位障壁が形成され、
電荷蓄積用キャパシタ１４および電荷移動制御用キャパ
シタ１６に蓄積されていた電荷は全て電荷読み出し用キ
ャパシタ１５に移動し蓄積される。
【００３３】次に、図３（ｄ）に示すように、クロック
入力φST1 １７に４Ｖを供給すると、電荷蓄積用キャパ
シタ１４のゲート電極３４の下部に空乏層が拡がり、電
位の井戸が形成される。この時、電荷蓄積用キャパシタ
１４と電荷移動制御用キャパシタ１６との間には電位障
壁が形成されるので、電荷蓄積用キャパシタ１４と電荷
読み出し用キャパシタ１５は電荷移動制御用キャパシタ
１６を介して各々独立することになる。
入力φST1 １７に４Ｖを供給すると、電荷蓄積用キャパ
シタ１４のゲート電極３４の下部に空乏層が拡がり、電
位の井戸が形成される。この時、電荷蓄積用キャパシタ
１４と電荷移動制御用キャパシタ１６との間には電位障
壁が形成されるので、電荷蓄積用キャパシタ１４と電荷
読み出し用キャパシタ１５は電荷移動制御用キャパシタ
１６を介して各々独立することになる。
【００３４】ここで、垂直信号線１０１ないし１０ｎを
順に選択する。垂直信号線１０１が選択されると、この
垂直信号線１０１に接続されたＨＭＯＳＴ６は導通状態
となる。そのため、このＨＭＯＳＴ６に対応する電荷読
み出し用キャパシタ１５に蓄積されていた電荷がＨＭＯ
ＳＴ６を介して映像出力１１にまで移動し、出力信号と
して読み出される。続いて、垂直信号線１０２ないし１
０ｎが選択されると、垂直信号線１０２ないし１０ｎに
各々対応する電荷読み出し用キャパシタ１５に蓄積され
ていた電荷が出力信号として逐次読み出される。このよ
うにして、ゲート信号線８１に接続された全ての画素４
の電荷は、電荷蓄積用キャパシタ１４に蓄積後、電荷読
み出し用キャパシタ１５から逐次読み出される。
順に選択する。垂直信号線１０１が選択されると、この
垂直信号線１０１に接続されたＨＭＯＳＴ６は導通状態
となる。そのため、このＨＭＯＳＴ６に対応する電荷読
み出し用キャパシタ１５に蓄積されていた電荷がＨＭＯ
ＳＴ６を介して映像出力１１にまで移動し、出力信号と
して読み出される。続いて、垂直信号線１０２ないし１
０ｎが選択されると、垂直信号線１０２ないし１０ｎに
各々対応する電荷読み出し用キャパシタ１５に蓄積され
ていた電荷が出力信号として逐次読み出される。このよ
うにして、ゲート信号線８１に接続された全ての画素４
の電荷は、電荷蓄積用キャパシタ１４に蓄積後、電荷読
み出し用キャパシタ１５から逐次読み出される。
【００３５】また、電荷読み出し用キャパシタ１５から
電荷を読み出すと同時にゲート信号線８２を選択する
と、このゲート信号線８２に接続された画素４の電荷が
垂直信号線９１ないし９ｎを介して電荷蓄積用キャパシ
タ１４に流れ込み蓄積される。蓄積される電荷量は、電
荷読み出し用キャパシタ１５に蓄積されていた全ての電
荷が出力信号として読み出されるまでの時間に比例して
増加する。
電荷を読み出すと同時にゲート信号線８２を選択する
と、このゲート信号線８２に接続された画素４の電荷が
垂直信号線９１ないし９ｎを介して電荷蓄積用キャパシ
タ１４に流れ込み蓄積される。蓄積される電荷量は、電
荷読み出し用キャパシタ１５に蓄積されていた全ての電
荷が出力信号として読み出されるまでの時間に比例して
増加する。
【００３６】次に、クロック入力φSC１９に４Ｖを供給
すると、電荷蓄積用キャパシタ１４のゲート電極３４の
下部に空乏層が拡がり、電位の井戸が形成される。この
時、電荷蓄積用キャパシタ１４に蓄積されていた電荷の
一部が電荷移動制御用キャパシタ１６さらに電荷読み出
し用キャパシタ１５に移動し、以下、図３（ｂ）ないし
図３（ｄ）と同一の動作を繰り返す。このようにして、
ゲート信号線８３ないし８ｍが順に選択され、各々、垂
直信号線１０１ないし１０ｎに対応する電荷が出力信号
として逐次読み出される。
すると、電荷蓄積用キャパシタ１４のゲート電極３４の
下部に空乏層が拡がり、電位の井戸が形成される。この
時、電荷蓄積用キャパシタ１４に蓄積されていた電荷の
一部が電荷移動制御用キャパシタ１６さらに電荷読み出
し用キャパシタ１５に移動し、以下、図３（ｂ）ないし
図３（ｄ）と同一の動作を繰り返す。このようにして、
ゲート信号線８３ないし８ｍが順に選択され、各々、垂
直信号線１０１ないし１０ｎに対応する電荷が出力信号
として逐次読み出される。
【００３７】図４は画素アレイ５から信号が逐次出力さ
れる時の時間の推移を示す遷移図である。図において、
１水平期間はゲート信号線８１ないし８ｍの内いずれか
１つに接続された全て（ｎ個）の画素４の電荷が電荷蓄
積用キャパシタ１４に蓄積される時間と等しい。また、
１水平期間は電荷読み出し用キャパシタ１５に蓄積され
た電荷が各々（計ｎ個）読み出される時間とも等しい。
れる時の時間の推移を示す遷移図である。図において、
１水平期間はゲート信号線８１ないし８ｍの内いずれか
１つに接続された全て（ｎ個）の画素４の電荷が電荷蓄
積用キャパシタ１４に蓄積される時間と等しい。また、
１水平期間は電荷読み出し用キャパシタ１５に蓄積され
た電荷が各々（計ｎ個）読み出される時間とも等しい。
【００３８】上記のように構成されたＭＯＳ型赤外線素
子においては、特に制御ゲートに印加される信号による
ゲートの開閉動作により、１水平期間に電荷を蓄積する
動作と電荷を読み出す動作を同時に並行して行うことが
できるので、電荷蓄積時間が電荷読み出し時間により制
限されることはない。ゆえに、画素数の増加に伴い電荷
の蓄積される時間を最大１水平期間まで延長することが
可能となり、電荷蓄積量を十分に確保でき、テレビに接
続した場合でも鮮明な画像が得られる良好な出力特性を
有するＭＯＳ型赤外線撮像素子を得ることができる。
子においては、特に制御ゲートに印加される信号による
ゲートの開閉動作により、１水平期間に電荷を蓄積する
動作と電荷を読み出す動作を同時に並行して行うことが
できるので、電荷蓄積時間が電荷読み出し時間により制
限されることはない。ゆえに、画素数の増加に伴い電荷
の蓄積される時間を最大１水平期間まで延長することが
可能となり、電荷蓄積量を十分に確保でき、テレビに接
続した場合でも鮮明な画像が得られる良好な出力特性を
有するＭＯＳ型赤外線撮像素子を得ることができる。
【００３９】実施例２． なお、上記実施例においては、赤外線信号を電気信号に
変換するＭＯＳ型赤外線撮像素子に電荷蓄積用キャパシ
タ１４と電荷読み出し用キャパシタ１５を設けたものを
示したが、紫外線やＸ線等の不可視領域の信号を電気信
号に変換する固体撮像素子に電荷蓄積用キャパシタ１４
と電荷読み出し用キャパシタ１５を設けたとしても、上
記実施例と同様の効果を得られるものである。
変換するＭＯＳ型赤外線撮像素子に電荷蓄積用キャパシ
タ１４と電荷読み出し用キャパシタ１５を設けたものを
示したが、紫外線やＸ線等の不可視領域の信号を電気信
号に変換する固体撮像素子に電荷蓄積用キャパシタ１４
と電荷読み出し用キャパシタ１５を設けたとしても、上
記実施例と同様の効果を得られるものである。
【００４０】実施例３． また、上記実施例においては、赤外線信号を電気信号に
変換するＭＯＳ型赤外線撮像素子に電荷蓄積用キャパシ
タ１４と電荷読み出し用キャパシタ１５を設けたものを
示したが、可視光の信号を電気信号に変換する固体撮像
素子に電荷蓄積用キャパシタ１４と電荷読み出し用キャ
パシタ１５を設けたとしても、上記実施例と同様の効果
を得られるものである。
変換するＭＯＳ型赤外線撮像素子に電荷蓄積用キャパシ
タ１４と電荷読み出し用キャパシタ１５を設けたものを
示したが、可視光の信号を電気信号に変換する固体撮像
素子に電荷蓄積用キャパシタ１４と電荷読み出し用キャ
パシタ１５を設けたとしても、上記実施例と同様の効果
を得られるものである。
【００４１】
【発明の効果】この発明は以上述べたように、光電変換
素子とこの光電変換素子に接続されたスイッチ素子を有
する複数の画素セルを形成し、スイッチ素子に接続さ
れ、かつ、光電変換素子にて変換された電荷を第１の信
号により蓄積する第１のキャパシタを設け、この第１の
キャパシタに蓄積された電荷が転送され、前記第１の信
号によりこの電荷を外部へ出力する第２のキャパシタを
設け、第１のキャパシタ及び前記第２のキャパシタに接
続され、かつ、第１のキャパシタに電荷が蓄積されてい
る間及び前記第２のキャパシタから電荷が出力されてい
る間閉じられ、第２の信号により開されて、前記第１の
キャパシタに蓄積された電荷を前回の電荷が出力された
状態の前記第２のキャパシタへ電荷を転送する制御用ゲ
ートを設けて固体撮像素子を構成したので、そしてこの
固体撮像素子において、特に、第１のキャパシタに電荷
が蓄積されている間及び前記第２のキャパシタから電荷
が出力されている間閉じられ、第２の信号により開され
て、前記第１のキャパシタに蓄積された電荷を前回の電
荷が出力された状態の前記第２のキャパシタへ電荷を転
送するように制御ゲートにパルス電圧信号を印加して駆
動するようにしたので、１水平期間に電荷を蓄積する動
作と電荷を読み出す動作を同時に並行して行うことがで
き、これにより電荷蓄積量を十分に確保でき、良好な出
力特性を有する固体撮像素子が得られるという効果を有
するものである。
素子とこの光電変換素子に接続されたスイッチ素子を有
する複数の画素セルを形成し、スイッチ素子に接続さ
れ、かつ、光電変換素子にて変換された電荷を第１の信
号により蓄積する第１のキャパシタを設け、この第１の
キャパシタに蓄積された電荷が転送され、前記第１の信
号によりこの電荷を外部へ出力する第２のキャパシタを
設け、第１のキャパシタ及び前記第２のキャパシタに接
続され、かつ、第１のキャパシタに電荷が蓄積されてい
る間及び前記第２のキャパシタから電荷が出力されてい
る間閉じられ、第２の信号により開されて、前記第１の
キャパシタに蓄積された電荷を前回の電荷が出力された
状態の前記第２のキャパシタへ電荷を転送する制御用ゲ
ートを設けて固体撮像素子を構成したので、そしてこの
固体撮像素子において、特に、第１のキャパシタに電荷
が蓄積されている間及び前記第２のキャパシタから電荷
が出力されている間閉じられ、第２の信号により開され
て、前記第１のキャパシタに蓄積された電荷を前回の電
荷が出力された状態の前記第２のキャパシタへ電荷を転
送するように制御ゲートにパルス電圧信号を印加して駆
動するようにしたので、１水平期間に電荷を蓄積する動
作と電荷を読み出す動作を同時に並行して行うことがで
き、これにより電荷蓄積量を十分に確保でき、良好な出
力特性を有する固体撮像素子が得られるという効果を有
するものである。
【図１】この発明の実施例１を示すブロック図である。
【図２】この発明の実施例１を示す構造断面図である。
【図３】この発明の実施例１のポテンシャルの動きを示
す遷移図である。
す遷移図である。
【図４】この発明の実施例１の出力時の時間の推移を示
す遷移図である。
す遷移図である。
【図５】従来のＭＯＳ型赤外線撮像素子の全体構成を示
すブロック図である。
すブロック図である。
【図６】従来のＭＯＳ型赤外線撮像素子を示す構造断面
図である。
図である。
【図７】従来のＭＯＳ型赤外線撮像素子の出力時の時間
の推移を示す遷移図である。
の推移を示す遷移図である。
【図８】従来のＭＯＳ型赤外線撮像素子の全体構成を示
すブロック図である。
すブロック図である。
【図９】従来のＭＯＳ型赤外線撮像素子を示す構造断面
図である。
図である。
【図１０】従来のＭＯＳ型赤外線撮像素子の出力時の時
間の推移を示す遷移図である。
間の推移を示す遷移図である。
１ 光電変換素子 ２ スイッチ素子 ４ 画素セル １４ 第１のキャパシタ １５ 第２のキャパシタ １６ 第３のキャパシタ
Claims (2)
- 【請求項１】 光電変換素子とこの光電変換素子に接続
されたスイッチ素子を有する複数の画素セル、前記スイ
ッチ素子に接続されるとともに、前記光電変換素子にて
変換された電荷を第１の信号により蓄積する第１のキャ
パシタ、この第１のキャパシタに蓄積された電荷が転送
され、前記第１の信号によりこの電荷を外部へ出力する
第２のキャパシタ、前記第１のキャパシタ及び前記第２
のキャパシタに接続されるとともに、前記第１のキャパ
シタに電荷が蓄積されている間及び前記第２のキャパシ
タから電荷が出力されている間閉じられ、第２の信号に
より開されて、前記第１のキャパシタに蓄積された電荷
を前回の電荷が出力された状態の前記第２のキャパシタ
へ電荷を転送する制御用ゲートを備えた固体撮像素子。 - 【請求項２】 光電変換素子とこの光電変換素子に接続
されたスイッチ素子を有する複数の画素セル、前記スイ
ッチ素子に接続されるとともに第１のゲート電極を有
し、前記光電変換素子にて変換された電荷を蓄積する第
１のキャパシタ、第２のゲート電極を有し、この第１の
キャパシタに蓄積された電荷が転送される第２のキャパ
シタ、前記第１のキャパシタ及び前記第２のキャパシタ
に接続されるとともに、前記第１のキャパシタから第２
のキャパシタへの電荷の転送を制御する制御ゲートを備
えた固体撮像素子の駆動方法であって、前記第１のゲー
ト電極に印加する信号を高電圧状態、前記制御ゲートに
印加する信号を低電圧状態にすることにより、前記第１
のキャパシタに前記光電変換素子からの電荷を蓄積する
第１のステップと、前記第２のゲート電極及び前記制御
ゲートに印加する信号を高電圧状態にすることにより、
前記第１のキャパシタに蓄積された電荷を前記第２のキ
ャパシタまで広げる第２のステップと、前記第１の電極
及び前記制御ゲートに印加する信号を低電圧状態にする
ことにより前記第１のキャパシタに蓄積された電荷を前
記第２のキャパシタに転送する第３のステップと、前記
第２のキャパシタ内の電荷を出力する第４のステップと
を備え、第４のステップの間に次段の光電変換素子から
の電荷を蓄積する第１のステップが開始されるように第
１〜４ステップを繰り返すことを特徴とする固体撮像素
子の駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018618A JP2936742B2 (ja) | 1991-02-12 | 1991-02-12 | 固体撮像素子及びその駆動方法 |
| GB9202621A GB2255872B (en) | 1991-02-12 | 1992-02-07 | Solid-state imaging device |
| FR9201572A FR2672759B1 (fr) | 1991-02-12 | 1992-02-12 | Capteur d'images a semiconducteurs, a stockage de charge. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018618A JP2936742B2 (ja) | 1991-02-12 | 1991-02-12 | 固体撮像素子及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04261280A JPH04261280A (ja) | 1992-09-17 |
| JP2936742B2 true JP2936742B2 (ja) | 1999-08-23 |
Family
ID=11976613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3018618A Expired - Fee Related JP2936742B2 (ja) | 1991-02-12 | 1991-02-12 | 固体撮像素子及びその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2936742B2 (ja) |
| FR (1) | FR2672759B1 (ja) |
| GB (1) | GB2255872B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3511772B2 (ja) * | 1995-12-21 | 2004-03-29 | ソニー株式会社 | 固体撮像素子、固体撮像素子の駆動方法、カメラ装置及びカメラシステム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2936703A1 (de) * | 1979-09-11 | 1981-03-26 | Siemens AG, 1000 Berlin und 8000 München | Monolithisch integrierte schaltung mit einem zweidimensionalen bildsensor |
| FR2555000B1 (fr) * | 1983-11-15 | 1986-01-17 | Thomson Csf | Dispositif photosensible pour l'infrarouge |
| FR2564674B1 (fr) * | 1984-05-18 | 1986-09-19 | Thomson Csf | Barrette multilineaire a transfert de charge et procede d'analyse |
| JPH07120772B2 (ja) * | 1986-01-10 | 1995-12-20 | 富士写真フイルム株式会社 | 固体撮像素子 |
| US4807037A (en) * | 1987-03-06 | 1989-02-21 | Kabushiki Kaisha Toshiba | Low noise CCD image sensor having a plurality of horizontal CCD registers |
| JPH0292087A (ja) * | 1988-09-28 | 1990-03-30 | Nikon Corp | 固体撮像素子 |
| JP2678062B2 (ja) * | 1989-06-14 | 1997-11-17 | キヤノン株式会社 | 光電変換装置 |
| SG63628A1 (en) * | 1990-03-02 | 1999-03-30 | Sony Corp | Solid state image sensor |
-
1991
- 1991-02-12 JP JP3018618A patent/JP2936742B2/ja not_active Expired - Fee Related
-
1992
- 1992-02-07 GB GB9202621A patent/GB2255872B/en not_active Expired - Fee Related
- 1992-02-12 FR FR9201572A patent/FR2672759B1/fr not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9202621D0 (en) | 1992-03-25 |
| GB2255872B (en) | 1994-09-07 |
| JPH04261280A (ja) | 1992-09-17 |
| FR2672759B1 (fr) | 1995-11-10 |
| GB2255872A (en) | 1992-11-18 |
| FR2672759A1 (fr) | 1992-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10566379B2 (en) | Image sensor with a gated storage node linked to transfer gate | |
| US5355165A (en) | Very high frame rate CCD imager | |
| US4942474A (en) | Solid-state imaging device having photo-electric conversion elements and other circuit elements arranged to provide improved photo-sensitivity | |
| US4322753A (en) | Smear and/or blooming in a solid state charge transfer image pickup device | |
| US20050128327A1 (en) | Device and method for image sensing | |
| US20050110093A1 (en) | Anti-blooming storage pixel | |
| JPS6369267A (ja) | 固体撮像装置の駆動方法 | |
| US4223330A (en) | Solid-state imaging device | |
| US5781234A (en) | Charge-coupled image sensor operable to simultaneously transfer pixels from adjacent image acquisition and image storage areas at different pixel transfer rates | |
| US5757427A (en) | Image pick-up apparatus having a charge coupled device with multiple electrodes, a buffer layer located below some of the electrodes | |
| US20200119060A1 (en) | Image sensor with a gated storage node linked to transfer gate | |
| US8853756B2 (en) | Array of pixels with good dynamic range | |
| US6760073B1 (en) | Solid-state image sensor | |
| US5504526A (en) | Solid-state image sensing device with storage-diode potential controller | |
| JPH0453149B2 (ja) | ||
| JPH04281681A (ja) | Ｘ‐ｙアドレス型固体撮像装置 | |
| JP2936742B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP3718103B2 (ja) | 固体撮像装置とその駆動方法、およびこれを用いたカメラ | |
| US5382978A (en) | Method for driving two-dimensional CCD imaging device | |
| JP2777162B2 (ja) | 固体撮像装置の駆動方法 | |
| JPS60163584A (ja) | 固体撮像素子の駆動方法 | |
| JPH035671B2 (ja) | ||
| JPS61127164A (ja) | 固体撮像装置 | |
| JPS58106966A (ja) | 固体撮像装置 | |
| JPS6040232B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |