JPS6148308B2

JPS6148308B2 -

Info

Publication number: JPS6148308B2
Application number: JP59157492A
Authority: JP
Inventors: Norio Koike; Kayao Takemoto; Toshuki Akyama; Haruhisa Ando; Shinya Ooba; Katsutada Horiuchi; Seiji Kubo
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-07-30
Filing date: 1984-07-30
Publication date: 1986-10-23
Also published as: JPS60149271A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、半導体基板上に、光情報に応じた信
号電荷を蓄積する多数の光電変換素子および各素
子から信号電荷を取り出す走査回路素子を集積化
した固体撮像装置に関するものである。

〔発明の背景〕

固体撮像装置は空間的２次元の光情報を時系列
化電気信号に変換するもので、この装置の一形式
は高い解像度を得るため500×500個程度の光電変
換素子マトリツクスとそれらの光電変換素子から
信号電荷を取り出すスイツチ素子及びスイツチ素
子を開閉する走査パルスを出力するＸ（水平）走
査回路、Ｙ（垂直）走査回路をそなえている。固
体撮像装置の一例を原理的な構成を図示すると第
１図のようになる。以下図面を用いて説明する
が、同一符号のものは同一または均等部分を示す
ものとする。第１図において１は水平走査回路
で、水平方向に配列される画素（光電変換素子）
の数（例えば500）に対応した段数の単位回路か
らなり、走査回路を駆動するクロツクパルスによ
り１水平走査期間に一定のタイミング時間ずつシ
フトした走査パルスを単位回路の各段に順次出力
する。２は垂直走査回路で、光電変換素子マトリ
ツクスの行数（例えば500）に対応した段数の単
位回路からなり、走査回路を駆動するクロツクパ
ルスにより１フイールドの間に１水平走査期間に
対応して一定のタイミング時間ずつシフトした走
査パルスを単位回路の各段に順次出力する。垂直
走査回路２から出力される走査パルスにより垂直
転送スイツチ素子を順次開閉し、２次元状に配列
した個々の光電変換素子からの信号を垂直出力線
５に転送し、水平走査回路１から出力される走査
パルスにより水平転送スイツチ素子６を順次開閉
し、垂直出力線５から信号を水平転送スイツチ素
子６を通して水平出力線７に転送する。光電変換
素子４からの信号はその上に投影された光学像に
対応するので、上記動作により映像信号を取り出
すことができる。

上記固体撮像装置は通常高集積化が比較的容易
で、第２図に構造断面を示したように感光素子と
スイツチング素子が一体化構造で製作できる
MOS―LSI技術を用いて作られる。図から分かる
ように垂直スイツチ３は垂直走査パルスによつて
開閉するゲート８を備えたMOS電界効果トラン
ジスタ（以下MOSTと略記する）で構成され、
光電変換素子４はそのソース接合を利用したpn
（またはnp）接合光ダイオード、垂直出力線５は
MOST３のドレインにつながつた配線（通常Al
が使用される）で構成されている。水平スイツチ
６は水平走査パルスによつて開閉するゲート９を
備えたMOSTで構成され、水平出力線７は
MOST６のドレインにつながつた配線（通常Al
が使用される）で構成されている。また、１０は
これらの素子を集積化する半導体（例えばシリコ
ン）基板で、上記のソースおよびドレインがｐ型
の不純物で作られる場合はｎ型（ソースおよびド
レインがｎ型で作られる場合はｐ型）となる。ま
た、１１は絶縁用の酸化膜（一般にシリコン酸化
膜が使用される）である。このように構成された
固体撮像装置は光電変換素子としてMOSTのソ
ース接合が利用できる、また走査回路にもMOS
シフトレジスタが利用でき前記半導体基板上に一
体化構成できる等優れた利点を有している。

しかしながら、この種固体撮像装置はその構成
上、以下に述べるような問題点を抱えている。

１走査回路走査回路はＸ方向の走査を行う水平走査回路と
Ｙ方向の走査を行う垂直走査回路で構成される
が、水平走査回路は垂直走査回路の走査パルス出
力期間（標準テレビ放送方式では64μｓ、周波数
で表現すれば15.73kHz）にＸ方向に並ぶ全光電変
換素子を走査する必要があり、水平走査回路に要
求される走査速度は垂直走査回路よりＸ方向の画
素数倍（例えば500（Ｘ方向）×500（Ｙ方向）の
素子では500倍。）だけ高いものとなる。しかし、
一般には走査回路は水平および垂直とも同じ構成
の回路でよく（勿論、互に異なる回路であつても
よい。）、同一の製造工程で作られることが望まし
い。

従来用いられている代表的な走査回路（電子通
信学会半導体・トランジスタ研究会資料SSD72―
36参照）の各段単位回路は第３図に示く如く１組
の極性反転回路および１組のトランスフアーゲー
トで構成されたシフトレジスタ型回路である。図
においてはシフトレジスタ型走査回路の構成単位
となる初めの１段と、その駆動回路部分を合わせ
て示してある。１２および１３は180゜位相のず
れたクロツクパルス発生器、１４は単位回路１５
の出力端子１６にシフトパルスを得るたもの入力
パルスＶ_1Nを発生する入力パルス発生回路、また
17は駆動用電源である。１８はクロツクパルスφ
_１によつて開閉するトランスフアーMOST、１
９はクロツクパルスφ_２によつて開閉するトラン
スフアーMOSTである。２０は極性反転回路で
あり、ゲートおよびドレインが同一電源１７につ
ながつた飽和型の負荷MOST２１および駆動
MOST２２の直列接続で構成されている。

同図ｂは本回路で得られる入出力パルスのタイ
ミングを示したもので、クロツクパルスφ_２に同
期した入力パルスＶ_1Nは、クロツクパルスの周期
時間Ｔ〓だけ遅延し、出力端子１６からは入力パ
ルスＶ_1Nと同極性の出力パルスV₀₁が得られる。
この出力パルスV₀₁は次段（図示せず）の入力と
なり、その出力からはやはり時間Ｔ〓だけ遅延し
た出力パルスV₀₂が得られ、以下同様にしてＴ〓
ずつ遅延した出力パルス列V₀₃……を得ることが
できる。上記の出力パルスにおいて、立上り時間
ｔ_r（“０”→“１”）は負荷MOSTにより出力端
子１６に寄生した容量Ｃ_sを充電する時間であ
り、また立下り時間ｔ_f（“１”→“０”）は駆動
MOST２２を通して寄生容量Ｃ_sに蓄積された
“１”電圧が放電するのに要する時間である。極
性反転動作をさせるために、一般に負荷MOST
２１のコンダクタンスは駆動MOST２２のコン
ダクタンスの約1/10に選ばれる。このため、立上
り時間は立下り時間より一桁大きく、本走査回路
で得られる速度の上限を決めるのは、この立上り
時間すなわち負荷MOST２１のコンダクタンス
である。ここで負荷MOSTコンダクタンスgm_lお
よび“１”レベル電圧Ｖ₀₍“₁"₎は、電源１７の
電圧をＶ_dd、しきい電圧をＶ_Tとすれば次式で与
えられる。

gm_l＝β（Ｖ_dd−Ｖ_T） (1) Ｖ₀₍“₁"₎＝Ｖ_dd−Ｖ_T (2) 但し、βはMOSTのデバイス定数によつて決
まるチヤンネル・コンダクタンスである。本式か
らわかるようにしきい値電圧を小さくするとコン
ダクタンスは大きくなり、さらに“１”レベル電
圧も高くなる。すなわち第３図ｃに見られるよう
に、しきい値電圧Ｖ_Tの低下とともにＶ₀₍“₁"₎
が高くなり、ｔ_rは小さくなるので走査回路の速
度は高くなる。このことから、高速で動作する水
平走査回路を構成するMOSTのしきい値電圧Ｖ
^Ｈ _{Ｔ（ｓｃ）}は低速で動作する垂直走査回路を構成する
MOSTのしきい値電圧Ｖ^Ｖ _{Ｔ（ｓｃ）}より低く選ぶこと
が必要となる。

Ｖ^Ｖ _{Ｔ（ｓｃ）}＞Ｖ^Ｈ _{Ｔ（ｓｃ）} (3) しかるに前述の如く両走査回路を同一の製作工
程で作ることが望ましい、またそうすれば当然に
その両走査回路を構成するMOSTのしきい値電
圧は同じものになつてしまう。従つて水平走査回
路を構成するMOSTの設計値（チヤンネル幅、
チヤンネル長など）を変えてコンダクタンスを向
上させる必要があるが、単に設計値を変えただけ
で２桁以上の差を持たせることは、水平走査回路
の占めるレイアウト面積が極端に大きくなる等の
弊害が生じ好ましくない。

２転送スイツチ水平スイツチ６は高速の水平走査回路１により
標準テレビ放送方式では64μｓ毎に選択され、垂
直出力線は64μｓ毎にビデオ電圧まで充電される
のに対し、垂直スイツチ３は約17ms（フイール
ド周波数は60Hzである）毎に選択を受ける。これ
により、光ダイオード４は17msの間光の照射を
受け、その間に発生した光信号電荷をダイオード
に蓄積する、いわゆる蓄積モードで動作するので
光感度が高くなるのである。MOSTの非導通時
の抵抗はバイポーラトランジスタ等の他素子に較
べると比較的大きいが、ゲートに加わる電圧がし
きい値電圧以下であつても完全にはカツトオフで
はなく微小電流（一般にテーリング電流と称され
ている）が流れ、光ダイオード４には垂直スイツ
チ用のMOST３を通して電流が充電されること
になる。このため、光学情報を正確に反映した信
号を続出すことができないことになる。

３雑音水平信号出力線７には水平走査回路１を駆動す
る前述のクロツクパルスあるいは回路各段の出力
する走査パルスの立上り、立下り時に基づく誘導
性雑音が基板半導体体内あるいは体外の寄生容量
を通して漏洩する（垂直走査回路を駆動するクロ
ツクパルスあるいは走査パルスにより発生する雑
音は、クロツクパルスを１水平走査期間毎に設け
られる水平ブランキイング期間内に納めること等
により、本雑音を事実上映像信号から除去するこ
とができるので問題にはならない。）。特に、体内
を通して飛び込む雑音は寄生容量のほかに半導体
基板の抵抗が加わり複雑な経路を経て混入するの
で雑音処理回路（一般に低域フイルターが使用さ
れる）による雑音の除去が極めて難かしい。この
ため、固体撮像装置の信号対雑音比は電子管に較
べて低く、画質が悪いため、装置の応用分野を制
限もしくは実用化をはばんでいる。

〔発明の目的〕

本発明は上記の問題を解消することを目的とす
る。

〔発明の概要〕

上述した問題を解決する手段として、走査回路
については水平走査回路のMOSTのしきい値電
圧をより低くすることが考えられる。また、スイ
ツチのテーリング電流はしきい値電圧が高い程小
さくなるので、正しい光学情報を得るための解決
策として垂直スイツチ用MOST３のしきい値電
圧をより高くすることが考えられる。さらに飛込
み雑音に関しては走査回路とスイツチを異なる基
板領域に集積化することが考えられる。

この考えの下に、本発明においては、水平スイ
ツチ用MOSTと垂直スイツチ用MOSTとが、異
なるしきい値電圧をとり得るようにした。具体的
には固体撮像装置を形成する半導体基板の主表面
に基板と同じ導電型であるが基板よりも不純物濃
度の高い領域を形成し、この領域に垂直スイツチ
用MOSTを集積化した。

〔発明の実施例〕

以下、本発明を実施例を参照して詳細に説明す
る。

第４図は本発明による固体撮像装置の骨子とな
る概念を示す平面構成図である。２３は水平走査
回路１を含む領域、２４は水平スイツチ用
MOST６を含む領域、２５は垂直走査回路２を
含む領域、また、２６は垂直スイツチ用MOST
３およ光ダイオード４を２次元状に配列した光電
変換部を含む領域である。

最初に走査回路について説明する。領域２３に
含まれる水平走査回路１のMOSTのしきい値電
圧Ｖ^Ｈ _{Ｔ（ｓｃ）}が前記第(3)式の関係を満足するよう
領
域２５に含まれる垂直走査回路２のMOSTのし
きい値電圧Ｖ^Ｖ _{Ｔ（ｓｃ）}より低く設定する。

次にスイツチ用MOSTのしきい値電圧につい
て説明する。水平スイツチ用MOST６は前述の
ように64μｓ毎に導通するのに対し、垂直スイツ
チ用MOST３は17msという遅い周期で導通す
る。さらに、詳細に言うと水平スイツチにつなが
る垂直信号出力線５の情報蓄積時間は64μｓであ
るのに対し、垂直スイツチにつながる光ダイオー
ド４の情報蓄積時間は500倍長い。したがつて、
光ダイオードの情報リークを抑えるためには垂直
スイツチ用MOST３の非導通時におけるカツト
オフ抵抗は出来得る限り大きくするのが望まし
い。本願発明者らの測定では、しきい値電圧を
0.1V上げることにより非導通時のテーリング電
流は1/10に減少する。垂直スイツチ用MOST３
の光学情報のリークを水平スイツチ用MOSTの
リークと同時にするには、垂直スイツチ用
MOSTのしきい値電圧Ｖ^Ｖ _{Ｔ（ｓｗ）}を水平スイツチ用
MOSTのしきい値電圧Ｖ^Ｈ _{Ｔ（ｓｗ）}に比較して0.25V高
くする必要があり、一般に、領域２６に含まれる
MOSTのしきい値電圧は領域２４に含まれる
MOSTのしきい値電圧より高くするのが望まし
い。

Ｖ^Ｖ _{Ｔ（ｓｗ）}＞Ｖ^Ｈ _{Ｔ（ｓｗ）} (4) 走査回路およびスイツチを構成するMOST間
のしきい値電圧については、必要とする特性によ
り変わるので、大小関係を上記のように一義的に
定めることはできない。

前述のように本発明においては撮像装置を構成
するMOSTのしきい値電圧を部分的に異なる値
に設定する。しきい値電圧を部分的に異なる値に
設定する方法として、上述の４つの領域（第４
図）、あるいは２つの領域を構成するMOSTのチ
ヤンネル領域の基板濃度を変えることによりしき
い値電圧を変えることができる。

簡便のため、第５図に２つの領域のしきい値電
圧を基板濃度により変える実施例を示し、その断
面構造を第６図に示す。１０は第１導電型の基
板、５７―１は領域４６を納める基板と同型の不
純物層、５７―２は領域47を納める基板と同型の
不純物層である。５８，５９は水平走査回路１、
水平スイツチ用MOST６を構成する任意の
MOST５１のドレイン、またはソースであり第
２導電型の不純物で作られる。６０，６１は垂直
走査回路２、垂直スイツチ３を構成する任意の
MOST５のドレイン、またはソースであり第２
導電型不純物で作られる。５６はゲート電極であ
る。本構造の場合しきい値電圧は不純物層５７の
第１導電型不純物の濃度に依存し、濃度の増加と
共にしきい値電圧は高くなる。したがつて、不純
物層５７―２の濃度N₁ ^Vは不純物層５７−１の濃
度N₁ ^Hより高くすればよい。

N₁ ^V＞N₁ ^H 基板濃度を最も一般的な10¹⁵個／cm³に選んだ場
合、N₁ ^Hは10¹⁵〜10¹⁶、N₁ ^Vは５×10¹⁵〜10¹⁷程度
に選べばよい。また特殊な例として、領域４６を
集積化する領域の不純物濃度は基板と同じでもよ
く、この場合、不純物層５７―１を設ける必要は
なく基板の上に直接MOST５１のドレイン、ソ
ースを製作すればよい。本不純物層は通常のイオ
ン打込み法により簡単に製作することができる。

第６図の実施例では該当する領域全体に基板よ
り濃度の高い不純物層を設けることを考えたが、
構成MOSTのチヤンネル領域だけ高濃度にして
も勿論同様の効果を得ることができる。第６図の
実施例に同じく２つの領域のしきい値電圧をチヤ
ンネル濃度により変える実施例の断面構造を第７
図に示す。図において５８，５９は領域４６を構
成する任意のMOST５１のドレイン、またはソ
ースであり第２導電型の不純物で作られる。６２
―１はゲート電極５２の下に位置する領域、すな
わちチヤンネル部分に設けた基板と同型不純物か
つ基板より不純物濃度の高い不純物層である。こ
の不純物層は本領域を構成するMOSTの１つ１
つに設けられる。６０，６１は領域４７を構成す
る任意のMOST５５のドレイン、またはソース
であり、第２導電型の不純物で作られる。５６は
ゲート電極である。６２―２はチヤンネル部分に
設けた不純物層であり、やはり本領域を構成する
MOSTの１つ１つに設けられる。第６図の実施
例の場合と同様、不純物層６２―２の不純物濃度
Ｎ^Ｖ _{１（ＣＨ）}は不純物層６２―１の濃度Ｎ^Ｈ _{１（ＣＨ
）}より高
く設定される。

Ｎ^Ｖ _{１（ＣＨ）}＞Ｎ^Ｈ _{１（ＣＨ）} 以上、実施例を用いて詳細に説明したように、
水平走査回路の素子と垂直走査回路の素子のしき
い値電圧を異なる値にすることにより、高速、低
速の走査速度を得ることができ、また水平スイツ
チ素子と垂直スイツチ素子のしきい値電圧を異な
る値にすることにより、スイツチのリーク電流を
低減することができる。さらに、垂直スイツチ素
子のしきい値を高くしたことにより、ブルーミン
グ（強烈光による電荷の溢れ）を防ぐことができ
る。

なお、上記の説明では固体撮像装置の構成素子
として光ダイオードとMOS形走査回路の組み合
せを例にとつてのべたが、光ダイオードと電荷移
送形走査素子の組み合せからなる固体撮像装置に
おいても本発明を実施することができる。

【図面の簡単な説明】

第１図は従来の固体撮像装置の原理的構成を示
す図、第２図は第１図に示した固体撮像装置の構
造を示す断面図、第３図は固体撮像装置で使用す
る走査回路および動作特性を示す図、第４図およ
び第５図は本発明の固体撮像装置の平面構成を示
す図、第６図、第７図は本発明の固体撮像装置の
断面構造を示す図である。１…水平走査回路、２…垂直走査回路、３…垂
直スイツチ（素子）、４…光電変換素子（光ダイ
オード）、５…垂直出力線、６…水平スイツチ
（素子）、７…水平出力線、１０…半導体基板（第
１導電型基板）、１１…絶縁用酸化膜、２３，２
４，２５，２６，４６，４７…領域、５１，５５
…MOST（MOSトランジスタ）、５７…第１導電
型不純物層、６２…第１導電型不純物層。

Claims

【特許請求の範囲】

１同一半導体基板の一主表面上に２次元状に配
列され光情報に応じた信号電荷を蓄積する複数個
の光電変換素子と、垂直列の光電変換素子の信号
電荷を伝送するための垂直伝送手段と、この光電
変換素子の信号電荷をこの垂直伝送手段に取り出
すためのスイツチ手段と、この垂直伝送手段から
の信号電荷を所定の順序で出力端に伝送するため
の水平伝送手段とをそなえる固体撮像装置におい
て、上記スイツチ手段の少なくともチヤンネル部
分を基板と同じ導電型で基板よりも高い濃度の不
純物領域で形成し、このスイツチ手段のしきい値
を水平伝送手段を構成する素子のしきい値よりも
高くしたことを特徴とする固体撮像装置。