JPH0722611A

JPH0722611A - 電荷転送装置

Info

Publication number: JPH0722611A
Application number: JP5150316A
Authority: JP
Inventors: Seiichi Kawamoto; 聖一川本; Yasuto Maki; 康人真城; Tadakuni Narabe; 忠邦奈良部
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-06-22
Filing date: 1993-06-22
Publication date: 1995-01-24

Abstract

(57)【要約】【目的】例えばＣＣＤ固体撮像素子の出力部を含む電
荷転送段に適用した場合において、出力信号に対するＦ
Ｇ電極とＰＧ電極間の寄生容量のカップリングによる影
響を抑制し、再生画像の質的向上を図る。【構成】電荷転送部３から転送された信号電荷ｅを蓄
積し、そのときの電圧変化を増幅器２１を介して出力端
子から出力信号として取り出すフローティング・ゲート
・アンプを有し、スイッチングトランジスタＴｒのゲー
ト電極に対するリセットパルスＰｒの印加によって、Ｆ
Ｇ電極を電源電圧レベルに固定（リセット）し、ＰＧ電
極に対するコントロールパルスの印加によって、ＦＧ電
極下の信号電荷をＰＧ電極下に転送する電荷検出部４を
備えた電荷転送装置１において、コントロールパルスＰ
ｇの印加による信号電荷ｅの転送開始タイミングが、リ
セットパルスＰｒの印加によるリセット動作の開始タイ
ミングの後になるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電荷転送装置に関し、
特にＣＣＤ固体撮像装置の出力部を含む電荷転送段に使
用して好適な電荷転送装置に関するものである。

【０００２】

【従来の技術】一般に、ＣＣＤ固体撮像装置の出力部を
含む電荷転送段として用いられる電荷転送装置は、信号
電荷を順次転送する電荷転送部と、フローティング・デ
ィフュージョン・アンプあるいはフローティング・ゲー
ト・アンプにて構成される電荷検出部とから構成されて
いる。

【０００３】特に、フローティング・ゲート・アンプに
よる電荷検出部は、フローティングゲートを用いて、信
号電荷の塊りの大きさをこのフローティングゲートにイ
メージ電荷として非破壊的に検出することができ、しか
も、高密度化が容易であり、寄生容量も小さく、高感度
でノイズも少ないという特徴を有する。

【０００４】従来の電荷転送装置は、図７に示すよう
に、例えばＰ形のシリコン基板（図示せず）を基体とし
て、信号電荷ｅを順次転送する電荷転送部１０１と、こ
の電荷転送部１０１を転送してくる信号電荷ｅを検出す
る電荷検出部１０２とから構成されている。

【０００５】電荷転送部１０１は、例えば互いに逆相の
２相クロックパルスＰ₁及びＰ₂を用いて信号電荷ｅを
転送するいわゆる２相駆動の転送方式の構成を有し、例
えば上記Ｐ形のシリコン基板の表面上部に信号電荷ｅの
転送路である電荷転送チャンネル領域（図示せず）が形
成され、この電荷転送チャンネル領域上に、トランスフ
ァ・ゲート（以下、ＴＧと記す）電極１０３とストレー
ジ・ゲート（以下、ＳＧと記す）電極１０４を１組とす
る転送電極が多数組、それぞれ一方向に配列されて構成
されている。

【０００６】そして、例えば奇数組のＴＧ電極１０３ａ
及びＳＧ電極１０４ａに、一方のクロックパルスＰ₁が
入力端子φ１を介して供給され、偶数組のＴＧ電極１０
３ｂ及びＳＧ電極１０４ｂに他方のクロックパルスＰ₂
が入力端子φ２を介して供給されることにより、信号電
荷ｅを電荷検出部１０２側に２相駆動方式で転送するよ
うになっている。

【０００７】電荷検出部１０２は、電荷転送部１０１か
ら転送されてくる信号電荷ｅを非破壊的に検出するフロ
ーティング・ゲート・アンプで構成される。このフロー
ティング・ゲート・アンプは、電荷転送部１０１の最終
段であるＳＧ電極１０４ｂに隣接して形成された第１の
出力ゲート（以下、第１のＯＧと記す）電極１０５と、
フローティング・ゲート（以下、ＦＧと記す）電極１０
６と、プリチャージ・ゲート（以下、ＰＧと記す）電極
１０７ａ及び１０７ｂと、第２の出力ゲート（以下、第
２のＯＧと記す）電極１０８と、ドレイン領域１０９か
ら構成される。なお、ＰＧ電極１０７ａ及び１０７ｂ
は、電荷転送部１０１の転送電極と同様に、２つの電極
から構成され、ＦＧ電極１０６に隣接する一方のＰＧ電
極１０７ａ下のポテンシャル障壁の高さが、他方のＰＧ
電極１０７ｂ下のポテンシャル障壁よりも高くなるよう
に設定されている。

【０００８】上記第１及び第２のＯＧ電極１０５及び１
０８には、それぞれ入力端子φ３及びφ５を介して直流
電圧Ｖｏｇ１及びＶｏｇ２が供給され、これによって、
第１及び第２のＯＧ電極１０５及び１０８下にそれぞれ
固定のポテンシャル障壁が形成される。また、ＰＧ電極
１０７ａ及び１０７ｂには、入力端子φ４を介してコン
トロールパルスＰｇが供給され、これによって、ＰＧ電
極１０７ａ及び１０７ｂ下のポテンシャルが高くなり、
一方のＰＧ電極１０７ａ下のポテンシャル障壁がＦＧ電
極１０６下のポテンシャル井戸よりも下がる。このと
き、ＦＧ電極１０６下のポテンシャル井戸に蓄積されて
いた信号電荷ｅが一方のＰＧ電極１０７ａ下のポテンシ
ャル障壁を越えて他方のＰＧ電極１０７ｂ下に転送され
る。

【０００９】そして、上記ＰＧ電極１０７ａ及び１０７
ｂへのコントロールパルスＰｇの印加が停止されること
によって、ＰＧ電極１０７ａ及び１０７ｂ下のポテンシ
ャルが低くなり、再び初期の状態、即ち図示するよう
に、他方のＰＧ電極１０７ｂ下のポテンシャル障壁が、
隣接する第２のＯＧ電極１０８下のポテンシャル障壁よ
りも高くなる。このとき、他方のＰＧ電極１０７ｂ下に
蓄積されていた信号電荷ｅが第２のＯＧ電極１０８下の
ポテンシャル障壁を越えて隣のドレイン領域１０９に掃
き出されることになる。

【００１０】また、上記ＦＧ電極１０６には、ゲート電
極にリセットパルスＰｒが供給され、ドレイン端子にリ
セット用の電源電圧Ｖｒが供給されるスイッチングトラ
ンジスタＴｒのソースが接続されている。このスイッチ
ングトランジスタＴｒのゲート電極に、上記リセットパ
ルスＰｒを供給することにより、ＦＧ電極１０６下のポ
テンシャルがＶｒレベルに固定（リセット）される。ま
た、このＦＧ電極１０６は、その後段において例えばソ
ースフォロア回路から構成される増幅器１１０が接続さ
れており、上記ＦＧ電極１０６下に転送・蓄積された信
号電荷ｅによる電圧変化が、上記増幅器１１０に供給さ
れ、出力信号Ｓとして出力端子φｏｕｔから出力され
る。

【００１１】このような構成を有する電荷転送装置にお
いて、従来においては、図８に示すように、パルス幅Ｔ
を有するコントロールパルスＰｇを、時間ｔだけ遅延さ
せることによって、ＦＧ電極１０６の電圧レベルをリセ
ットするための上記スイッチングトランジスタＴｒのゲ
ート電極に供給されるリセットパルスＰｒを生成してい
る。これによって、コントロールパルスＰｇが高レベル
となった時点から上記遅延時間ｔの経過後に、ＦＧ電極
１０６下の電圧レベルがリセットされることになる。

【００１２】

【発明が解決しようとする課題】ところで、ＰＧ電極１
０７ａ及び１０７ｂ下に形成されているポテンシャル障
壁は、コントロールパルスＰｇが高レベルとなった時点
から下方に移動しはじめ、このコントロールパルスＰｇ
が高レベルとなっている間に、ＦＧ電極１０６下のポテ
ンシャル井戸に蓄積されている信号電荷ｅを他方のＰＧ
電極１０７ｂ下に転送させるわけだが、この場合、図８
に示すように、コントロールパルスＰｇが高レベルにな
った時点から、リセットパルスＰｒが高レベルになる時
点までの遅延時間ｔの間に、ＦＧ電極１０６と一方のＰ
Ｇ電極１０９ａとの寄生容量によるカップリングの影響
を受け、出力信号Ｓに、上記ポテンシャル移動に伴う雑
音Ｎが生じる。この雑音Ｎは、再生画像の著しい劣化を
引き起こすという問題があり、そのため、新たにノイズ
抑圧回路等を設けることが必要となり、回路構成の複雑
化を招いていた。

【００１３】本発明は、上記課題に鑑みて提案されたも
のであり、その目的とするところは、例えばＣＣＤ固体
撮像素子の出力部を含む電荷転送段に適用した場合にお
いて、出力信号に対するＦＧ電極とＰＧ電極間の寄生容
量のカップリングによる影響を抑制し、再生画像の質的
向上を図ることができる電荷転送装置を提供することに
ある。

【００１４】

【課題を解決するための手段】本発明は、電荷転送部３
から転送された信号電荷ｅを蓄積して電圧信号に変換
し、リセットパルスＰｒの印加によってリセット動作を
行う電荷電圧変換部と、上記電荷電圧変換部に蓄積され
た信号電荷ｅをコントロールパルスＰｇの印加によって
次段に転送するプリチャージ・ゲート１９とを備え、上
記コントロールパルスＰｇの印加による信号電荷ｅの転
送開始タイミングが、リセットパルスＰｒの印加による
リセット動作の開始タイミングの後になるように構成す
る。

【００１５】この場合、上記コントロールパルスＰｇの
印加による信号電荷ｅの転送終了タイミングを、リセッ
トパルスＰｒの印加によるリセット動作の終了タイミン
グの先となるようにしてもよい。

【００１６】また、上記電荷電圧変換部としては、フロ
ーティング・ゲートにて構成することができる。

【００１７】

【作用】本発明に係る電荷転送装置においては、まず、
電荷転送部３から転送された信号電荷ｅを電荷電圧変換
部において電圧信号として取り出された後、コントロー
ルパルスＰｇの印加による信号電荷ｅの次段への転送の
前に、リセットパルスＰｒの印加によるリセット動作が
行われる。

【００１８】このリセット動作によって、電荷電圧変換
部の電圧レベルが固定されることになる。これによっ
て、電荷電圧変換部とプリチャージ・ゲート１９間の寄
生容量が存在しないことと等価になる。従って、その後
にコントロールパルスＰｇの印加によって信号電荷ｅが
次段に転送される段階において、上記コントロールパル
スＰｇの印加に伴うプリチャージ・ゲート１９下のポテ
ンシャルが変動しても、上記電荷電圧変換部に対する寄
生容量のカップリングによる影響は小さくなる。

【００１９】このようなことから、本発明に係る電荷転
送装置を例えばＣＣＤ固体撮像素子の出力部を含む電荷
転送段に適用した場合、出力信号Ｓに対する電荷電圧変
換部とプリチャージ・ゲート１９間の寄生容量のカップ
リングによる影響が抑制され、再生画像の質的向上を図
ることができる。

【００２０】

【実施例】以下、本発明に係る電荷転送装置をＣＣＤ固
体撮像素子の出力部を含む電荷転送段に適用した実施例
（以下、単に実施例に係る電荷転送装置と記す）を図１
〜図６を参照しながら説明する。

【００２１】この実施例に係る電荷転送装置１は、図１
に示すように、例えばＰ形のシリコン基板（あるいはウ
ェル領域、以下の説明では、便宜上、シリコン基板を対
象とする）２を基体として、入力部（図示せず）と、こ
の入力部から送出される信号電荷を順次転送する電荷転
送部３と、この電荷転送部３を転送してくる信号電荷を
検出する電荷検出部４とが設けられている。なお、入力
部は信号電荷を上記電荷転送部３に送出できるように周
知の構造にて構成される。

【００２２】上記電荷転送部３は、例えば図３に示すよ
うに、互いに逆相の駆動パルスＰ₁及びＰ₂を用いて信
号電荷を転送するいわゆる２相駆動の転送方式の構成を
有する。

【００２３】即ち、図１及び図２にその一部を示すよう
に、シリコン基板２の表面部分に、信号電荷の転送路
（Ｎ形の電荷転送チャネル領域）５となる低濃度のＮ形
不純物拡散領域によるトランスファゲート（以下、単に
ＴＧと記す）領域６ａ及び６ｂ並びに高濃度のＮ形不純
物拡散領域によるストレージゲート（以下、単にＳＧと
記す）領域７ａ及び７ｂが順次互い違いに一方向に連な
ったかたちで配列されて形成されている。

【００２４】上記Ｎ形不純物拡散領域（６ａ，６ｂ）及
び（７ａ，７ｂ）の濃度の違いにより、熱的平衡状態に
おける各不純物拡散領域（６ａ，６ｂ）及び（７ａ，７
ｂ）のポテンシャルは、図２に示すように、ＴＧ領域６
ａ及び６ｂが低レベル、ＳＧ領域７ａ及び７ｂが高レベ
ルとなる。即ち、ＴＧ領域６ａ及び６ｂ並びにＳＧ領域
７ａ及び７ｂ間で、電荷検出部４に向かって下り階段状
のポテンシャルが形成される。

【００２５】そして、上記電荷転送チャネル領域５上に
は、例えばＳｉＯ₂ 等からなるゲート絶縁膜８を介して
例えば２層目の多結晶シリコン層からなるＴＧ電極１０
ａ及び１０ｂと１層目の多結晶シリコン層からなるＳＧ
電極１１ａ及び１１ｂが形成されている。即ち、下層の
ＴＧ領域６に対応した部分に形成されたＴＧ電極１０
と、下層のＳＧ領域７に対応した部分に形成されたＳＧ
電極１１を１組とした転送電極が多数組、一方向に配列
されて形成されている。

【００２６】そして、例えば奇数組のＴＧ電極１０ａ及
びＳＧ電極１１ａに、一方の駆動パルスＰ₁が入力端子
φ１を介して供給され、偶数組のＴＧ電極１０ｂ及びＳ
Ｇ電極１１ｂに他方の駆動パルスＰ₂が入力端子φ２を
介して供給されることにより、信号電荷ｅを電荷検出部
４側に２相駆動方式で転送するようになっている。

【００２７】即ち、入力部（図示せず）から転送された
信号電荷ｅは、奇数組の転送電極１０ａ及び１１ａ並び
に偶数組の転送電極１０ｂ及び１１ｂに対してそれぞれ
２相の駆動パルスＰ₁ 及びＰ₂ が印加されることによ
り、上記ＴＧ領域６とＳＧ領域７との各ポテンシャルの
違いから、電荷転送部３の電荷転送チャネル領域５、即
ち例えば奇数組のＴＧ領域６ａ及びＳＧ領域７ａ並びに
偶数組のＴＧ領域６ｂ及びＳＧ領域７ｂを順次転送する
ことになる。

【００２８】電荷検出部４は、電荷転送部３から転送さ
れてくる信号電荷ｅを非破壊的に検出するフローティン
グ・ゲート・アンプで構成される。

【００２９】即ち、電荷転送部３の最終段であるＳＧ領
域７ｂの隣にＮ形の第１の出力ゲート（以下、単に第１
のＯＧと記す）領域１２を間に挟んでＮ形のフローティ
ング・ゲート（以下、単にＦＧと記す）領域１３が形成
され、このＦＧ領域１３の隣にＮ形のプリチャージ・ゲ
ート（以下、単にＰＧと記す）領域１４ａ及び１４ｂが
形成されている。ＰＧ領域は、電荷転送部におけるＴＧ
領域及びＳＧ領域と同様に、ＦＧ領域に隣接する一方の
ＰＧ領域が低濃度のＮ形不純物拡散領域にて形成され、
他方のＰＧ領域が高濃度のＮ形不純物拡散領域にて形成
されている。そして、上記他方のＰＧ領域の隣にＮ形の
第２の出力ゲート（以下、単に第２のＯＧと記す）領域
１５を間に挟んでＮ形のドレイン領域１６が形成されて
いる。

【００３０】ここで、上記転送路５を構成するＮ形の電
荷転送チャネル領域は、まず、Ｐ形のシリコン基板２の
表面に、Ｎ形の不純物、例えばリン（Ｐ）を例えば１０
¹²ｃｍ^-2オーダーの注入量でイオン注入することによ
り、電荷転送チャネル領域５全体にＮ形の低濃度不純物
拡散領域（Ｎ^- 領域）を形成した後、選択的にＮ形の不
純物、例えば砒素（Ａｓ）をイオン注入して、例えば１
０¹⁵ｃｍ^-2オーダーのイオン注入量に相当する高濃度の
Ｎ形不純物拡散領域（Ｎ領域）を形成することにより構
成される。

【００３１】そして、上記ＦＧ領域１３及び第１のＯＧ
領域１２上にゲート絶縁膜８を介してそれぞれ１層目の
多結晶シリコン層及び２層目の多結晶シリコン層からな
るＦＧ電極１７及び第１のＯＧ電極１８が形成され、上
記ＰＧ領域１４ａ及び１４ｂ上にゲート絶縁膜８を介し
てそれぞれ２層目の多結晶シリコン層からなる第１のＰ
Ｇ電極１９ａ及び１層目の多結晶シリコンからなる第２
のＰＧ電極１９ｂが形成され、上記第２のＯＧ領域上に
ゲート絶縁膜８を介して２層目の多結晶シリコン層から
なる第２のＯＧ電極２０が形成されて上記電荷検出部４
が構成されている。

【００３２】この場合、第１のＯＧ電極１８及び第２の
ＯＧ電極２０には、それぞれ入力端子φ３及びφ５を介
して直流電圧Ｖｏｇ１及びＶｏｇ２が供給され、これに
よって、第１及び第２のＯＧ電極１８及び２０下にそれ
ぞれ固定のポテンシャル障壁が形成される。一方、ＦＧ
電極１７は、同一のシリコン基板２上に形成される例え
ばソースフォロア回路からなる増幅器２１を介して出力
端子φｏｕｔに接続されている。また、このＦＧ電極１
７は、ゲート電極にリセットパルスＰｒが供給され、ド
レイン端子にリセット用の電源電圧Ｖｒが供給されるス
イッチングトランジスタ（Ｎチャネル形ＭＯＳトランジ
スタ）Ｔｒのソースに接続されている。また、ＰＧ電極
１９ａ及び１９ｂには、後述するコントロールパルスＰ
ｇが入力端子φ４を介して供給される。

【００３３】そして、スイッチングトランジスタＴｒの
ゲート電極にリセットパルスＰｒが印加されると、スイ
ッチングトランジスタＴｒがオン動作し、ＦＧ電極１７
を電源電圧レベルＶｒに固定する。このとき、ＦＧ電極
１７下のポテンシャルは、上記電源電圧レベルＶｒに相
当するレベルまで上昇し、ＦＧ電極１７下にポテンシャ
ル井戸が形成されたかたちとなる。即ち、上記リセット
パルスＰｒが印加されることにより、ＦＧ電極１７に対
してリセット動作が行われることになる。

【００３４】この状態で、電荷転送部３の最終段から信
号電荷ｅがＦＧ電極１７下のＦＧ領域１３に転送される
と、ＦＧ電極１７とシリコン基板２間の静電容量が変化
し、ＦＧ領域に転送された信号電荷ｅの量に対応した電
圧変化が生じる。この電圧変化は、後段の増幅器２１に
て増幅され、出力信号Ｓとして出力端子φｏｕｔより取
り出される。

【００３５】一方、上記ＦＧ電極１７下に信号電荷ｅが
蓄積されている状態で、ＰＧ電極１９ａ及び１９ｂにコ
ントロールパルスＰｇが印加されると、ＰＧ電極１９ａ
及び１９ｂ下のポテンシャルが高くなり、一方のＰＧ電
極１９ａ下のポテンシャル障壁がＦＧ電極１７下のポテ
ンシャル井戸よりも下がる。このとき、ＦＧ電極１７下
のポテンシャル井戸に蓄積されていた信号電荷ｅが一方
のＰＧ電極１９ａ下のポテンシャル障壁を越えて他方の
ＰＧ電極１９ｂ下に転送される。

【００３６】そして、上記ＰＧ電極１９ａ及び１９ｂへ
のコントロールパルスＰｇの印加が停止されることによ
って、ＰＧ電極１９ａ及び１９ｂ下のポテンシャルが低
くなり、再び初期の状態、即ち図２に示すように、他方
のＰＧ電極１９ｂ下のポテンシャル障壁が、隣接する第
２のＯＧ電極２０下のポテンシャル障壁よりも高くな
る。このとき、他方のＰＧ電極１９ｂ下に蓄積されてい
た信号電荷ｅが第２のＯＧ電極２０下のポテンシャル障
壁を越えて隣のドレイン領域１６に掃き出されることに
なる。

【００３７】そして、本実施例においては、上記リセッ
トパルスＰｒとコントロールパルスＰｇの各出力タイミ
ングを以下のように設定して構成される。即ち、図４に
示すように、リセットパルスＰｒによるＦＧ電極１７に
対するリセット動作の開始時刻を、コントロールパルス
Ｐｇによる信号電荷ｅのＰＧ電極１９ａ及び１９ｂ下へ
の転送動作の開始時刻より時間ｔ（リセットパルスＰｒ
のパルス幅をＴとして、０＜ｔ＜Ｔ／２）だけ先とし、
更に、リセットパルスＰｒによるＦＧ電極１７に対する
リセット動作の終了時刻をコントロールパルスＰｇによ
る信号電荷ｅのＰＧ電極１９ａ及び１９ｂ下への転送動
作の終了時刻より時間ｔだけ後とする。

【００３８】このようにリセットパルスＰｒ及びコント
ロールパルスＰｇの出力タイミングを設定することによ
り、スイッチングトランジスタＴｒのゲート電極にリセ
ットパルスＰｒが印加されて、ＦＧ電極１７が固定の電
源電圧レベルＶｒに固定されている間に、ＰＧ電極１９
ａ及び１９ｂに対するコントロールパルスＰｇの印加が
行われ、ＦＧ電極１７下の信号電荷ｅがＰＧ電極１９ａ
及び１９ｂ下に転送されることになる。

【００３９】即ち、ＰＧ電極１９ａ及び１９ｂにコント
ロールパルスＰｇが印加されてＰＧ電極１９ａ及び１９
ｂ下にポテンシャル変動が生じたとしても、ＦＧ電極１
７が電源電圧レベルＶｒに固定されているため、ＦＧ電
極１７とＰＧ電極１９ａ及び１９ｂ間には寄生容量が存
在しないことと等価になり、ＦＧ電極１７に対する寄生
容量のカップリングによる影響は小さくなる。なお、上
記リセットパルスＰｒのパルス幅Ｔは、従来から用いら
れているリセットパルスのパルス幅と同じである。

【００４０】ここで、上記リセットパルスＰｒとコント
ロールパルスＰｇを生成するための１つの回路例を図５
に基づいて説明する。

【００４１】このパルス生成回路は、図示するように、
外部からの基準クロックＰｃが入力される入力端子φｉ
ｎの後段に入力側ノードａを介して例えばＣＭＯＳイン
バータ列からなる遅延回路３１が接続され、この遅延回
路３１の後段に出力側ノードｂを介してそれぞれ２入力
ＯＲ回路３２と２入力ＡＮＤ回路３３が接続されて構成
されている。入力側ノードａは、ＯＲ回路３２及びＡＮ
Ｄ回路３３の各一方の入力端子と接続され、出力側ノー
ドｂは、ＯＲ回路３２及びＡＮＤ回路３３の各他方の入
力端子と接続されている。

【００４２】このパルス生成回路の信号処理を図６のタ
イミングチャートを参照しながら説明する。まず、入力
端子φｉｎに外部からパルス幅Ｗ（＜Ｔ）の基準クロッ
クＰｃが入力されると、ＯＲ回路３２及びＡＮＤ回路３
３の各一方の入力端子には、それぞれ上記基準クロック
Ｐｃが入力され、ＯＲ回路３２及びＡＮＤ回路３３の各
他方の入力端子には、それぞれ遅延回路３１からの遅延
信号ｄＰｃが入力される。この遅延信号ｄＰｃは、上記
基準クロックＰｃを時間ｔだけ遅延させた信号である。

【００４３】そして、ＯＲ回路３２の出力端子φ_ORから
は、基準クロックＰｃと遅延信号ｄＰｃとの論理和で示
されるパルス信号、即ち基準クロックＰｃの立ち上がり
時に高レベルとなり、遅延信号ｄＰｃの立ち下がり時に
低レベルとなるパルス幅Ｔ（＝Ｗ＋ｔ）のリセットパル
スＰｒが出力され、ＡＮＤ回路３３の出力端子φ_ANDか
らは、基準クロックＰｃと遅延信号ｄＰｃとの論理積で
示されるパルス信号、即ち遅延信号ｄＰｃの立ち上がり
時に高レベルとなり、基準クロックＰｃの立ち下がり時
に低レベルとなるパルス幅ｍ（＝Ｔ−２ｔ）のコントロ
ールパルスＰｇが出力される。

【００４４】このパルス生成回路は、図示するように、
非常に簡単な回路構成となっており、ＣＣＤ固体撮像素
子の同一のシリコン基板２上に形成すること（オンチッ
プ化）が可能である。

【００４５】このように、本実施例に係る電荷転送装置
においては、電荷転送部３から転送された信号電荷ｅが
ＦＧ電極１７において電圧信号として取り出された後、
コントロールパルスＰｇの印加による信号電荷ｅのＰＧ
電極１９ａ及び１９ｂ下への転送の前に、スイッチング
トランジスタＴｒのゲート電極へのリセットパルスＰｒ
の印加に伴うＦＧ電極１７に対するリセット動作が行わ
れ、このリセット動作によって、ＦＧ電極１７の電圧レ
ベルが電源電圧レベルＶｒに固定されることになるた
め、その後に、コントロールパルスＰｃの印加によって
信号電荷ｅがＰＧ電極１９ａ及び１９ｂ下に転送される
段階において、コントロールパルスＰｃの印加に伴うＰ
Ｇ電極１９ａ及び１９ｂ下のポテンシャルが変動して
も、ＦＧ電極１７に対する寄生容量のカップリングによ
る影響は小さくなる。

【００４６】従って、本実施例に係る電荷転送装置を例
えばＣＣＤ固体撮像素子の出力部を含む電荷転送段に適
用した場合、出力信号Ｓに対するＦＧ電極とＰＧ電極間
の寄生容量のカップリングによる影響が抑制され、図６
に示すように、出力信号Ｓの信号成分中に上記カップリ
ングによるノイズ成分が発生するということがなくな
り、再生画像の質的向上を図ることが可能となる。

【００４７】

【発明の効果】本発明に係る電荷転送装置によれば、電
荷転送部から転送された信号電荷を蓄積して電圧信号に
変換し、リセットパルスの印加によってリセット動作を
行う電荷電圧変換部と、上記電荷電圧変換部に蓄積され
た信号電荷をコントロールパルスの印加によって次段に
転送するプリチャージ・ゲートとを備え、上記コントロ
ールパルスの印加による信号電荷の転送開始タイミング
が、リセットパルスの印加によるリセット動作の開始タ
イミングの後になるようにしたので、電荷電圧変換部と
プリチャージ・ゲート間の寄生容量のカップリングによ
る影響を抑制することができ、出力信号のＳ／Ｎ比を向
上させることが可能となる。従って、この電荷転送装置
を例えばＣＣＤ固体撮像素子の出力部を含む電荷転送段
に適用させた場合において、ノイズ抑制回路等の複雑な
外部回路を用いることなしに、再生画像の劣化を防止す
ることができ、その画質の向上を図ることが可能とな
る。

【図面の簡単な説明】

【図１】本発明に係る電荷転送装置をＣＣＤ固体撮像素
子の出力部を含む電荷転送段に適用した実施例（以下、
単に実施例に係る電荷転送装置と記す）の構成を示す断
面図である。

【図２】本実施例に係る電荷転送装置のフローティング
・ゲート・アンプ付近におけるポテンシャル状態を示す
概略図である。

【図３】本実施例に係る電荷転送装置の電荷転送部にお
ける転送電極に印加される２相の駆動パルスを示すタイ
ミングチャートである。

【図４】本実施例に係る電荷転送装置のプリチャージ・
ゲート（ＰＧ）電極及びスイッチングトランジスタのゲ
ート電極に印加されるコントロールパルス及びリセット
パルスを示すタイミングチャートである。

【図５】本実施例に係る電荷転送装置のプリチャージ・
ゲート（ＰＧ）電極及びスイッチングトランジスタのゲ
ート電極に印加されるコントロールパルス及びリセット
パルスを生成するためのパルス生成回路を示す回路図で
ある。

【図６】上記パルス生成回路の信号処理動作を、出力信
号波形と共に示すタイミングチャートである。

【図７】従来例に係る電荷転送装置をフローティング・
ゲート・アンプ付近におけるポテンシャルと共に示す概
略構成図である。

【図８】従来例に係る電荷転送装置のプリチャージ・ゲ
ート（ＰＧ）電極及びスイッチングトランジスタのゲー
ト電極に印加されるコントロールパルス及びリセットパ
ルスを、出力信号波形と共に示すタイミングチャートで
ある。

【符号の説明】

１電荷転送装置２シリコン基板３電荷転送部４電荷検出部５電荷転送チャンネル領域６ａ及び６ｂトランスファ・ゲート（ＴＧ）領域７ａ及び７ｂストレージ・ゲート（ＳＧ）領域８ゲート絶縁膜１０ａ及び１０ｂトランスファ・ゲート（ＴＧ）電極１１ａ及び１１ｂストレージ・ゲート（ＳＧ）電極１２第１の出力ゲート（ＯＧ）領域１３フローティング・ゲート（ＦＧ）領域１４ａ及び１４ｂプリチャージ・ゲート（ＰＧ）領域１５第２の出力ゲート（ＯＧ）領域１６ドレイン領域１７フローティング・ゲート（ＦＧ）電極１８第１の出力ゲート（ＯＧ）電極１９ａ及び１９ｂプリチャージ・ゲート（ＰＧ）電極２０第２の出力ゲート（ＯＧ）電極２１増幅器ＰｇコントロールパルスＰｒリセットパルス

Claims

【特許請求の範囲】

【請求項１】電荷転送部から転送された信号電荷を蓄
積して電圧信号に変換し、リセットパルスの印加によっ
てリセット動作を行う電荷電圧変換部と、上記電荷電圧変換部に蓄積された信号電荷をコントロー
ルパルスの印加によって次段に転送するプリチャージ・
ゲートとを備え、上記コントロールパルスの印加による信号電荷の転送開
始タイミングが、上記リセットパルスの印加によるリセ
ット動作の開始タイミングの後であることを特徴とする
電荷転送装置。
【請求項２】上記コントロールパルスの印加による信
号電荷の転送終了タイミングが、上記リセットパルスの
印加によるリセット動作の終了タイミングの先であるこ
とを特徴とする請求項１記載の電荷転送装置。
【請求項３】上記電荷電圧変換部がフローティングゲー
トであることを特徴とする請求項１又は２記載の電荷転
送装置。