JP3367852B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP3367852B2 JP3367852B2 JP01869997A JP1869997A JP3367852B2 JP 3367852 B2 JP3367852 B2 JP 3367852B2 JP 01869997 A JP01869997 A JP 01869997A JP 1869997 A JP1869997 A JP 1869997A JP 3367852 B2 JP3367852 B2 JP 3367852B2
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive pixel
- pixel
- transfer
- photosensitive
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置に関
するもので、特にビデオカメラ等に用いられるＣＣＤエ
リアセンサに関する。
するもので、特にビデオカメラ等に用いられるＣＣＤエ
リアセンサに関する。
【０００２】
【従来の技術】一般にＣＣＤイメージセンサは、画像入
力装置の光電変換素子として広く用いられており、特に
画素をマトリクス上に配置したＣＣＤエリアセンサは、
ビデオカメラ等に用いられている。
力装置の光電変換素子として広く用いられており、特に
画素をマトリクス上に配置したＣＣＤエリアセンサは、
ビデオカメラ等に用いられている。
【０００３】従来のＣＣＤエリアセンサの平面図を図９
に示し、このＣＣＤエリアセンサの画素部を含む領域を
拡大した平面図を図１０に示す。この従来のＣＣＤエリ
アセンサはインタライン転送型のエリアセンサであって
図９に示すようにｍ個の画素列２1 ，…２m と、ｍ個の
垂直ＣＣＤレジスタ７1 ，…７m と、水平ＣＣＤレジス
タ１０と、出力回路１１とを有している。
に示し、このＣＣＤエリアセンサの画素部を含む領域を
拡大した平面図を図１０に示す。この従来のＣＣＤエリ
アセンサはインタライン転送型のエリアセンサであって
図９に示すようにｍ個の画素列２1 ，…２m と、ｍ個の
垂直ＣＣＤレジスタ７1 ，…７m と、水平ＣＣＤレジス
タ１０と、出力回路１１とを有している。
【０００４】各画素列２i （ｉ＝１，…ｍ）はｎ個の感
光画素３i,j （ｊ＝１，…ｎ）から構成されている。そ
して、これらのｎ×ｍの画素３1,1 …３m,n はマトリク
ス状に配列されている。また垂直ＣＣＤレジスタ７
i （ｉ＝１，…ｍ）は画素列２iに対応して設けられて
おり、画素列２i 内の画素３i,j （ｊ＝１，…ｎ）によ
って光電変換された信号電荷を垂直方向（図９上では上
から下）に転送する。
光画素３i,j （ｊ＝１，…ｎ）から構成されている。そ
して、これらのｎ×ｍの画素３1,1 …３m,n はマトリク
ス状に配列されている。また垂直ＣＣＤレジスタ７
i （ｉ＝１，…ｍ）は画素列２iに対応して設けられて
おり、画素列２i 内の画素３i,j （ｊ＝１，…ｎ）によ
って光電変換された信号電荷を垂直方向（図９上では上
から下）に転送する。
【０００５】水平ＣＣＤレジスタ１０は垂直ＣＣＤレジ
スタ７1 ，…７m から送られた信号電荷を水平方向（図
９上では右から左）に転送する。また出力回路は例えば
ソースフォロワ回路等から構成され、水平レジスタから
送られてくる信号電荷を電圧信号に変換して外部に出力
する。
スタ７1 ，…７m から送られた信号電荷を水平方向（図
９上では右から左）に転送する。また出力回路は例えば
ソースフォロワ回路等から構成され、水平レジスタから
送られてくる信号電荷を電圧信号に変換して外部に出力
する。
【０００６】同一行（例えばｊ行）の画素３1,j ，…３
m,j で発生した信号電荷は所定の期間後、対応する垂直
ＣＣＤレジスタ７1 ，…７m に同時に移され、垂直転送
され、同時に水平ＣＣＤレジスタ１０に送られる。そし
て順次出力回路１１に転送され、出力信号に変換されて
外部に出力される。
m,j で発生した信号電荷は所定の期間後、対応する垂直
ＣＣＤレジスタ７1 ，…７m に同時に移され、垂直転送
され、同時に水平ＣＣＤレジスタ１０に送られる。そし
て順次出力回路１１に転送され、出力信号に変換されて
外部に出力される。
【０００７】なお、垂直ＣＣＤレジスタ７i （ｉ＝１，
…ｍ）を駆動する転送電極は図１０に示すように各画素
行に対して２個の転送電極が設けられている。すなわ
ち、第ｉ行の画素３i,1 ，…３i,m に対して１層目のポ
リシリコン電極８i と２層目のポリシリコン電極９i と
が設けられている。
…ｍ）を駆動する転送電極は図１０に示すように各画素
行に対して２個の転送電極が設けられている。すなわ
ち、第ｉ行の画素３i,1 ，…３i,m に対して１層目のポ
リシリコン電極８i と２層目のポリシリコン電極９i と
が設けられている。
【０００８】電極８i に高レベルの電圧を印加し、第ｉ
行の画素３i,1 ，…３i,m の信号電荷を対応する垂直Ｃ
ＣＤレジスタ７1 ，…７m に各々移し、次に電極８i ，
９iに４相パルスを印加し信号電荷を転送する。
行の画素３i,1 ，…３i,m の信号電荷を対応する垂直Ｃ
ＣＤレジスタ７1 ，…７m に各々移し、次に電極８i ，
９iに４相パルスを印加し信号電荷を転送する。
【０００９】
【発明が解決しようとする課題】ところで、近年ＣＣＤ
エリアセンサは高解像度化や素子面積の縮小化に伴い、
画素ピッチの縮小化が益々必要となってきている。しか
し、上述の従来の固体撮像装置においては、感光領域
（画素列と垂直ＣＣＤレジスタを含む領域）内で垂直Ｃ
ＣＤレジスタの占める面積が大きく、画素の開口面積が
小さくなるという問題がある。このため感度が低下した
り、垂直ＣＣＤレジスタのスミアが増加する等の問題が
あった。
エリアセンサは高解像度化や素子面積の縮小化に伴い、
画素ピッチの縮小化が益々必要となってきている。しか
し、上述の従来の固体撮像装置においては、感光領域
（画素列と垂直ＣＣＤレジスタを含む領域）内で垂直Ｃ
ＣＤレジスタの占める面積が大きく、画素の開口面積が
小さくなるという問題がある。このため感度が低下した
り、垂直ＣＣＤレジスタのスミアが増加する等の問題が
あった。
【００１０】本発明は上記事情を考慮してなされたもの
であって、画素ピッチが小さくなっても画素の開口面積
が小さくなるのを可及的に防止することのできる固体撮
像装置を提供することを目的とする。
であって、画素ピッチが小さくなっても画素の開口面積
が小さくなるのを可及的に防止することのできる固体撮
像装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明による固体撮像装
置の第１の態様は、マトリクス状に配列された複数の感
光画素と、前記複数の感光画素を、隣接する３個の第１
乃至第３の感光画素列を１組として分けたとき、各組の
第２の感光画素列と第３の感光画素列との間に配置され
て前記第２および第３の感光画素列の感光画素から信号
電荷を受取り、列方向に転送する垂直転送部と、前記各
組の第１の感光画素列と第２の感光画素列との間に配置
されて前記第１の感光画素列の感光画素から前記第２の
感光画素列の同じ行の感光画素へ信号電荷を移送する画
素間電極と、を備えていることを特徴とする。
置の第１の態様は、マトリクス状に配列された複数の感
光画素と、前記複数の感光画素を、隣接する３個の第１
乃至第３の感光画素列を１組として分けたとき、各組の
第２の感光画素列と第３の感光画素列との間に配置され
て前記第２および第３の感光画素列の感光画素から信号
電荷を受取り、列方向に転送する垂直転送部と、前記各
組の第１の感光画素列と第２の感光画素列との間に配置
されて前記第１の感光画素列の感光画素から前記第２の
感光画素列の同じ行の感光画素へ信号電荷を移送する画
素間電極と、を備えていることを特徴とする。
【００１２】また本発明による固体撮像装置の第２の態
様は、第１の態様の固体撮像装置において、前記垂直転
送部は各感光画素行に対して２つの隣接する第１および
第２の転送電極を有していることを特徴とする。
様は、第１の態様の固体撮像装置において、前記垂直転
送部は各感光画素行に対して２つの隣接する第１および
第２の転送電極を有していることを特徴とする。
【００１３】また本発明による固体撮像装置の第３の態
様は、第２の態様の固体撮像装置において、前記第２の
感光画素列の感光画素で発生した信号電荷は前記第１の
転送電極によって前記垂直転送部に移され、前記第３の
感光画素列の感光画素で発生した信号電荷は前記第２の
転送電極によって前記垂直転送部に移されることを特徴
とする。
様は、第２の態様の固体撮像装置において、前記第２の
感光画素列の感光画素で発生した信号電荷は前記第１の
転送電極によって前記垂直転送部に移され、前記第３の
感光画素列の感光画素で発生した信号電荷は前記第２の
転送電極によって前記垂直転送部に移されることを特徴
とする。
【００１４】また本発明による固体撮像装置の第４の態
様は、第２または第３の態様の固体撮像装置において、
前記画素間電極は、各感光画素行に対して設けられた移
送電極を有しており、各移送電極は同じ感光画素行の第
２の転送電極と同一の電圧が印加されることを特徴とす
る。
様は、第２または第３の態様の固体撮像装置において、
前記画素間電極は、各感光画素行に対して設けられた移
送電極を有しており、各移送電極は同じ感光画素行の第
２の転送電極と同一の電圧が印加されることを特徴とす
る。
【００１５】また本発明による固体撮像装置の第５の態
様は、第４の態様の固体撮像装置において、前記移送電
極の各々は、同じ感光画素行の第２の転送電極と共通に
接続されていることを特徴とする。
様は、第４の態様の固体撮像装置において、前記移送電
極の各々は、同じ感光画素行の第２の転送電極と共通に
接続されていることを特徴とする。
【００１６】また本発明による固体撮像装置の第６の態
様は、第１乃至第５の態様のいずれかの固体撮像装置に
おいて、前記第１乃至第３の感光画素列上には色フィル
タが形成されており、前記第１の感光画素列上の色フィ
ルタは他の感光画素列上の色フィルタに比べ長波長光に
対して感度が高いことを特徴とする。
様は、第１乃至第５の態様のいずれかの固体撮像装置に
おいて、前記第１乃至第３の感光画素列上には色フィル
タが形成されており、前記第１の感光画素列上の色フィ
ルタは他の感光画素列上の色フィルタに比べ長波長光に
対して感度が高いことを特徴とする。
【００１７】また本発明による固体撮像装置の第７の態
様は、第１乃至第６の態様のいずれかの固体撮像装置に
おいて、前記感光画素は各々、信号電荷を蓄積する半導
体領域を有し、前記第１の感光画素列の感光画素の半導
体領域の電位は前記第２の感光画素列の感光画素の半導
体領域の電位よりも低いことを特徴とする。
様は、第１乃至第６の態様のいずれかの固体撮像装置に
おいて、前記感光画素は各々、信号電荷を蓄積する半導
体領域を有し、前記第１の感光画素列の感光画素の半導
体領域の電位は前記第２の感光画素列の感光画素の半導
体領域の電位よりも低いことを特徴とする。
【００１８】
【００１９】
【発明の実施の形態】本発明による固体撮像装置の第１
の実施の形態を図１乃至図５を参照して説明する。図１
は第１の実施の形態の固体撮像装置の平面図、図２はこ
の第１の実施の形態の固体撮像装置の画素部を含む領域
を拡大した平面図、図３（ａ）及び図３（ｂ）は図２に
示す切断線Ｘ−Ｘ′で切断した場合の断面図及びこの断
面における電位分布図、図４は、第１の実施の形態の固
体撮像装置の第１行目の画素から信号電荷を読出すパル
スの波形図、図５は図４に示すパルスが印加されたとき
の信号電荷の転送を説明する説明図である。
の実施の形態を図１乃至図５を参照して説明する。図１
は第１の実施の形態の固体撮像装置の平面図、図２はこ
の第１の実施の形態の固体撮像装置の画素部を含む領域
を拡大した平面図、図３（ａ）及び図３（ｂ）は図２に
示す切断線Ｘ−Ｘ′で切断した場合の断面図及びこの断
面における電位分布図、図４は、第１の実施の形態の固
体撮像装置の第１行目の画素から信号電荷を読出すパル
スの波形図、図５は図４に示すパルスが印加されたとき
の信号電荷の転送を説明する説明図である。
【００２０】この実施の形態の固体撮像装置は、インタ
ライン転送型のＣＣＤエリアセンサであって、隣接する
３個の画素列２3i-2，２3i-1，２3i（ｉ＝１，２，…）
を第ｉ組とした場合に各組に対して１個の垂直ＣＣＤレ
ジスタ７i が設けられた構造を有している（図１参
照）。第ｉ（ｉ＝１，２，…）組の第２番目の画素列２
3i -1と第３番目の画素列２3iとの間に垂直ＣＣＤレジス
タ７i が設けられ、第１番目の画素列２3i-2と第２番目
の画素列２3i-1との間には画素間電極５i が設けられて
いる。
ライン転送型のＣＣＤエリアセンサであって、隣接する
３個の画素列２3i-2，２3i-1，２3i（ｉ＝１，２，…）
を第ｉ組とした場合に各組に対して１個の垂直ＣＣＤレ
ジスタ７i が設けられた構造を有している（図１参
照）。第ｉ（ｉ＝１，２，…）組の第２番目の画素列２
3i -1と第３番目の画素列２3iとの間に垂直ＣＣＤレジス
タ７i が設けられ、第１番目の画素列２3i-2と第２番目
の画素列２3i-1との間には画素間電極５i が設けられて
いる。
【００２１】なお、各画素列２k （ｋ＝１，…ｍ）はｎ
個の画素３k,1 ，…３k,n を有しており、これらのｍ・
ｎ個の画素はマトリクス状に配列されている。また垂直
ＣＣＤレジスタ７1 ，７2 …の最終段に接続するように
水平ＣＣＤレジスタ１０が設けられ、この水平ＣＣＤレ
ジスタ１０の出力端には、例えばソースフォロア回路か
らなる出力回路１１が設けられている。また、画素列に
平行に読出しパルス発生回路１２が設けられている。
個の画素３k,1 ，…３k,n を有しており、これらのｍ・
ｎ個の画素はマトリクス状に配列されている。また垂直
ＣＣＤレジスタ７1 ，７2 …の最終段に接続するように
水平ＣＣＤレジスタ１０が設けられ、この水平ＣＣＤレ
ジスタ１０の出力端には、例えばソースフォロア回路か
らなる出力回路１１が設けられている。また、画素列に
平行に読出しパルス発生回路１２が設けられている。
【００２２】図２に示すように、各垂直ＣＣＤレジスタ
７i （ｉ＝１，…）の第ｊ段（ｊ＝１，…ｎ）の転送電
極は例えば第１層ポリシリコンからなる転送電極８
j と、例えば第２層ポリシリコンからなる転送電極９j
とを備えている。したがって各垂直ＣＣＤレジスタ７i
（ｉ＝１，…）は２ｎ段の転送電極を有していることに
なる。また、各画素間電極５i はｎ段の移送電極
５i,1 ，…５i,n からなっており、第ｊ段（ｊ＝１，…
ｎ）の移送電極５1,j ，５2,j ，…は、第ｊ段の転送電
極９j に接続されている。
７i （ｉ＝１，…）の第ｊ段（ｊ＝１，…ｎ）の転送電
極は例えば第１層ポリシリコンからなる転送電極８
j と、例えば第２層ポリシリコンからなる転送電極９j
とを備えている。したがって各垂直ＣＣＤレジスタ７i
（ｉ＝１，…）は２ｎ段の転送電極を有していることに
なる。また、各画素間電極５i はｎ段の移送電極
５i,1 ，…５i,n からなっており、第ｊ段（ｊ＝１，…
ｎ）の移送電極５1,j ，５2,j ，…は、第ｊ段の転送電
極９j に接続されている。
【００２３】第ｊ段（ｊ＝１，…ｎ）の移送電極５i,j
（ｉ＝１，…）は第ｉ組の第１番目の画素列２3i-2内の
ｊ段目の画素３3i-2,j下の信号電荷を、第２番目の画素
列２3i-1内のｊ段目の画素３3i-1,j下に移送する。例え
ば移送電極５1,1 は画素３1, 1 下の信号電荷を画素３
2,1 下に移送する（図２参照）。
（ｉ＝１，…）は第ｉ組の第１番目の画素列２3i-2内の
ｊ段目の画素３3i-2,j下の信号電荷を、第２番目の画素
列２3i-1内のｊ段目の画素３3i-1,j下に移送する。例え
ば移送電極５1,1 は画素３1, 1 下の信号電荷を画素３
2,1 下に移送する（図２参照）。
【００２４】一方、第ｊ段（ｊ＝１，…ｎ）の転送電極
８j は各組の２番目の画素列２3i-1（ｉ＝１，…）内の
ｊ段目の画素３3i-1,j下の信号電荷を、垂直ＣＣＤレジ
スタ７i の２ｊ−１番目の転送段７i,2j-1に読出す。例
えば図２に示すように転送電極８1 は画素３2,1 下の信
号電荷を垂直ＣＣＤレジスタ７1 の１番目の転送段７1,
1 に読み出し、画素３5,1 下の信号電荷を垂直ＣＣＤレ
シズタ７2 の１番目の転送段７2,1 に読出す。
８j は各組の２番目の画素列２3i-1（ｉ＝１，…）内の
ｊ段目の画素３3i-1,j下の信号電荷を、垂直ＣＣＤレジ
スタ７i の２ｊ−１番目の転送段７i,2j-1に読出す。例
えば図２に示すように転送電極８1 は画素３2,1 下の信
号電荷を垂直ＣＣＤレジスタ７1 の１番目の転送段７1,
1 に読み出し、画素３5,1 下の信号電荷を垂直ＣＣＤレ
シズタ７2 の１番目の転送段７2,1 に読出す。
【００２５】第ｊ段（ｊ＝１，…ｎ）の転送電極９j は
各組の３番目の画素列２3i（ｉ＝１，…）内のｊ段目の
画素３3i,j下の信号電荷を、垂直ＣＣＤレジスタ７i の
２ｊ番目の転送段７i,2jに読出す。例えば図２に示すよ
うに転送電極９1 は画素３3, 1 下の信号電荷を垂直ＣＣ
Ｄレジスタ７1 の２番目の転送段７1,2 に読み出し、画
素３6,1 下の信号電荷を垂直ＣＣＤレジスタ７2 の２番
目の転送段７2,2 に読出す。
各組の３番目の画素列２3i（ｉ＝１，…）内のｊ段目の
画素３3i,j下の信号電荷を、垂直ＣＣＤレジスタ７i の
２ｊ番目の転送段７i,2jに読出す。例えば図２に示すよ
うに転送電極９1 は画素３3, 1 下の信号電荷を垂直ＣＣ
Ｄレジスタ７1 の２番目の転送段７1,2 に読み出し、画
素３6,1 下の信号電荷を垂直ＣＣＤレジスタ７2 の２番
目の転送段７2,2 に読出す。
【００２６】また、この実施の形態の固体撮像装置に係
る画素及び垂直レジスタの各転送段は、図３（ａ）に示
すように半導体基板のＰ型領域２０に形成されている。
各画素３i,j （ｉ＝１，…ｎ，ｊ＝１，…ｍ）はＰ型領
域２０に形成されたＮ型領域２２i,j と、このＮ型領域
を覆うＰ型領域２３とから構成される。また垂直ＣＣＤ
レジスタ７i （ｉ＝１，…）は、転送電極８j ，９
j （ｊ＝１，…ｎ）と、これらの電極下のＰ型領域２０
に形成されたＮ型領域２５i とからなる埋め込みチャネ
ル構造となっている。各画素列２i （ｉ＝１，…）上に
は透明な絶縁膜２７を介して色フィルタ２９i 及び集光
レンズ３０i 設けられている。例えば、図３に示すよう
に第１組の画素列２1 ，２2 ，２3 のうち１番目の画素
列２1 上には赤色フィルタ２９1 が、２番目の画素列２
2 上には緑色フィルタ２９2 が、３番目の画素列２3 上
には青色フィルタ２９3 が形成されている。
る画素及び垂直レジスタの各転送段は、図３（ａ）に示
すように半導体基板のＰ型領域２０に形成されている。
各画素３i,j （ｉ＝１，…ｎ，ｊ＝１，…ｍ）はＰ型領
域２０に形成されたＮ型領域２２i,j と、このＮ型領域
を覆うＰ型領域２３とから構成される。また垂直ＣＣＤ
レジスタ７i （ｉ＝１，…）は、転送電極８j ，９
j （ｊ＝１，…ｎ）と、これらの電極下のＰ型領域２０
に形成されたＮ型領域２５i とからなる埋め込みチャネ
ル構造となっている。各画素列２i （ｉ＝１，…）上に
は透明な絶縁膜２７を介して色フィルタ２９i 及び集光
レンズ３０i 設けられている。例えば、図３に示すよう
に第１組の画素列２1 ，２2 ，２3 のうち１番目の画素
列２1 上には赤色フィルタ２９1 が、２番目の画素列２
2 上には緑色フィルタ２９2 が、３番目の画素列２3 上
には青色フィルタ２９3 が形成されている。
【００２７】したがって、１番目の画素列２1 が２番目
および３番目の画素列２2 ，２3 に比べて最も長波長光
に対して感度が高くなるように色フィルタ２９1 ，２９
2 ，２９3 は配列されていることになる。また、赤色フ
ィルタ２９1 ，緑色フィルタ２９2 ，および青色フィル
タ２９3 上には絶縁膜２７を介して集光レンズ３０1，
３０2 ，３０3 が各々設けられている。
および３番目の画素列２2 ，２3 に比べて最も長波長光
に対して感度が高くなるように色フィルタ２９1 ，２９
2 ，２９3 は配列されていることになる。また、赤色フ
ィルタ２９1 ，緑色フィルタ２９2 ，および青色フィル
タ２９3 上には絶縁膜２７を介して集光レンズ３０1，
３０2 ，３０3 が各々設けられている。
【００２８】次にこの実施の形態の固体撮像装置の動作
を説明する。駆動パルスφ1,2i-1は奇数段の転送電極８
1 ，８3 ，…に印加されるパルスであり、駆動パルスφ
2,2i-1は奇数段の転送電極９1 ，９3 ，…に印加される
パルスであり、駆動パルスφ3,2iは偶数段の転送電極８
2 ，８4 ，…に印加されるパルスであり、駆動パルスφ
4,2iは偶数段の転送電極９2 ，９4 ，…に印加されるパ
ルスである。なお、図４に示すパルスは第１行目の画素
を読出すパルスの例を示している。
を説明する。駆動パルスφ1,2i-1は奇数段の転送電極８
1 ，８3 ，…に印加されるパルスであり、駆動パルスφ
2,2i-1は奇数段の転送電極９1 ，９3 ，…に印加される
パルスであり、駆動パルスφ3,2iは偶数段の転送電極８
2 ，８4 ，…に印加されるパルスであり、駆動パルスφ
4,2iは偶数段の転送電極９2 ，９4 ，…に印加されるパ
ルスである。なお、図４に示すパルスは第１行目の画素
を読出すパルスの例を示している。
【００２９】図２、図３、図４、図５を参照して第１組
の画素列２1 ，２2 ，２3 の１行目の３個の画素
３1,1 ，３2,1 ，３3,1 下の信号電荷が読出される動作
を説明する。まず時刻ｔ1 において、駆動パルスφ1,1
がレベルＶ１からレベルＶ２になると（図４参照）、転
送電極８1 下のＮ型領域２２2,1 とＮ型領域２５1 との
間の領域のポテンシャルが高くなり（図３参照）、画素
３2,1 下のＮ型領域２２2,1に蓄積されていた信号電荷
が垂直ＣＣＤレジスタ７1 のＮ型領域２５1 の転送段７
1,1 に転送される（図２，図３，図５参照）。この転送
は駆動パルスφ1 ′がレベルＶ１になる時刻ｔ2 まで、
すなわち期間Ｔ1 （＝ｔ2 −ｔ1 ）の間に行われる。こ
の期間Ｔ1 の間では、他の駆動パルスφ1,3 ，φ2,3 ，
φ2,1 ，φ3,2，φ4,2 はレベルＶ１またはＶ０である
ので１行目の３個の画素３1,1 ，３2,1，３3,1 のうち
画素３2,1 のみから信号電荷の読出しが行われる。
の画素列２1 ，２2 ，２3 の１行目の３個の画素
３1,1 ，３2,1 ，３3,1 下の信号電荷が読出される動作
を説明する。まず時刻ｔ1 において、駆動パルスφ1,1
がレベルＶ１からレベルＶ２になると（図４参照）、転
送電極８1 下のＮ型領域２２2,1 とＮ型領域２５1 との
間の領域のポテンシャルが高くなり（図３参照）、画素
３2,1 下のＮ型領域２２2,1に蓄積されていた信号電荷
が垂直ＣＣＤレジスタ７1 のＮ型領域２５1 の転送段７
1,1 に転送される（図２，図３，図５参照）。この転送
は駆動パルスφ1 ′がレベルＶ１になる時刻ｔ2 まで、
すなわち期間Ｔ1 （＝ｔ2 −ｔ1 ）の間に行われる。こ
の期間Ｔ1 の間では、他の駆動パルスφ1,3 ，φ2,3 ，
φ2,1 ，φ3,2，φ4,2 はレベルＶ１またはＶ０である
ので１行目の３個の画素３1,1 ，３2,1，３3,1 のうち
画素３2,1 のみから信号電荷の読出しが行われる。
【００３０】時刻ｔ2 から時刻ｔ3 （駆動パルスφ1,1
がレベルＶ０になる時刻）の間では、駆動パルス
φ1,1 ，φ2,1 ，φ3,2 はレベルＶ１であるので（図４
参照）、画素３2,1 から読出された信号電荷は、転送段
７1,1 ，７1,2 ，７1,3 下のＮ型領域２５1 に渡って存
在している（図５参照）。
がレベルＶ０になる時刻）の間では、駆動パルス
φ1,1 ，φ2,1 ，φ3,2 はレベルＶ１であるので（図４
参照）、画素３2,1 から読出された信号電荷は、転送段
７1,1 ，７1,2 ，７1,3 下のＮ型領域２５1 に渡って存
在している（図５参照）。
【００３１】時刻ｔ4 になると駆動パルスφ2,1 がレベ
ルＶ０になるので、時刻ｔ3 から時刻ｔ4 の間では、画
素３2,1 から読出された信号電荷は転送段７1,2 ，７
1,3 下のＮ型領域２５1 に存在する（図５参照）。
ルＶ０になるので、時刻ｔ3 から時刻ｔ4 の間では、画
素３2,1 から読出された信号電荷は転送段７1,2 ，７
1,3 下のＮ型領域２５1 に存在する（図５参照）。
【００３２】時刻ｔ5 になると駆動パルスφ3,2 がレベ
ルＶ０になるとともに時刻ｔ4 と時刻ｔ5 との間で駆動
パルスφ4,2 がレベルＶ０からレベルＶ１に変化する。
このため時刻ｔ4 から駆動パルスφ4,2 がＶ１になるま
では上記読出された信号電荷は転送段７1,3 下のＮ型領
域２５1 に存在し、駆動パルスφ4,2 がレベルＶ１にな
ってから時刻ｔ5 までの間では、上記読出された信号電
荷は転送段７1,3 ，７1,4 下のＮ型領域２５1 に存在す
る。
ルＶ０になるとともに時刻ｔ4 と時刻ｔ5 との間で駆動
パルスφ4,2 がレベルＶ０からレベルＶ１に変化する。
このため時刻ｔ4 から駆動パルスφ4,2 がＶ１になるま
では上記読出された信号電荷は転送段７1,3 下のＮ型領
域２５1 に存在し、駆動パルスφ4,2 がレベルＶ１にな
ってから時刻ｔ5 までの間では、上記読出された信号電
荷は転送段７1,3 ，７1,4 下のＮ型領域２５1 に存在す
る。
【００３３】時刻ｔ5 を経過すると駆動パルスφ1,3 ，
φ2,3 が順次、レベルＶ１になり、時刻ｔ6 に駆動パル
スφ4,2 がレベルＶ０になる（図４参照）。このため、
時刻ｔ5 から駆動パルスφ1,3 がレベルＶ１になるまで
は上記読出された信号電荷は、転送段７1,4 下のＮ型領
域２５1 に存在し（図５参照）、駆動パルスφ1,3 ，φ
1,1 がレベルＶ１になってから駆動パルスφ2,3 がレベ
ルＶ１になるまでは、上記読出された信号電荷は、転送
段７1,4 ，７1,5 下のＮ型領域２５1 に存在する（図５
参照）。また駆動パルスφ2,3 ，φ2,1 がレベルＶ１に
なってから時刻ｔ6 の間では上記信号電荷は転送段７
1,4 ，７1,5 ，７1,6 下のＮ型領域２５1に存在する
（図５参照）。
φ2,3 が順次、レベルＶ１になり、時刻ｔ6 に駆動パル
スφ4,2 がレベルＶ０になる（図４参照）。このため、
時刻ｔ5 から駆動パルスφ1,3 がレベルＶ１になるまで
は上記読出された信号電荷は、転送段７1,4 下のＮ型領
域２５1 に存在し（図５参照）、駆動パルスφ1,3 ，φ
1,1 がレベルＶ１になってから駆動パルスφ2,3 がレベ
ルＶ１になるまでは、上記読出された信号電荷は、転送
段７1,4 ，７1,5 下のＮ型領域２５1 に存在する（図５
参照）。また駆動パルスφ2,3 ，φ2,1 がレベルＶ１に
なってから時刻ｔ6 の間では上記信号電荷は転送段７
1,4 ，７1,5 ，７1,6 下のＮ型領域２５1に存在する
（図５参照）。
【００３４】時刻ｔ6 を経過すると、駆動パルスφ3,2
がレベルＶ０からレベルＶ１に変化し、時刻ｔ7 になる
と駆動パルスφ2,1 がレベルＶ１からレベルＶ２に変化
する（図４参照）。このため、時刻ｔ6 から駆動パルス
φ3,2 がレベルＶ１になるまでは、上記信号電荷は転送
段７1,5 ，７1,6 下のＮ型領域２５1 に存在し（図５参
照）、その後から時刻ｔ7 になるまでは、上記信号電荷
は転送段７1,5 ，７1, 6 ，７1,7 下のＮ型領域に存在す
る（図５参照）。
がレベルＶ０からレベルＶ１に変化し、時刻ｔ7 になる
と駆動パルスφ2,1 がレベルＶ１からレベルＶ２に変化
する（図４参照）。このため、時刻ｔ6 から駆動パルス
φ3,2 がレベルＶ１になるまでは、上記信号電荷は転送
段７1,5 ，７1,6 下のＮ型領域２５1 に存在し（図５参
照）、その後から時刻ｔ7 になるまでは、上記信号電荷
は転送段７1,5 ，７1, 6 ，７1,7 下のＮ型領域に存在す
る（図５参照）。
【００３５】時刻ｔ7 から時刻ｔ8 の間、すなわち期間
Ｔ２（＝ｔ8 −ｔ7 ）の間では駆動パルスφ2,1 のみが
レベルＶ２となる（図４参照）。このため、画素３2,1
から読出された信号電荷は転送段７1,5 ，７1,6 ，７
1,7 下のＮ型領域に存在する（図５参照）。このとき、
画素３3,1 下の信号電荷が転送段７1,2 下のＮ型領域２
５1 に読出されるとともに、移送電極５1,1 にもレベル
Ｖ２の電圧が印加されているため、画素３1,1 下の信号
電荷は画素３2,1 下に移送される（図２，図３，図５参
照）。
Ｔ２（＝ｔ8 −ｔ7 ）の間では駆動パルスφ2,1 のみが
レベルＶ２となる（図４参照）。このため、画素３2,1
から読出された信号電荷は転送段７1,5 ，７1,6 ，７
1,7 下のＮ型領域に存在する（図５参照）。このとき、
画素３3,1 下の信号電荷が転送段７1,2 下のＮ型領域２
５1 に読出されるとともに、移送電極５1,1 にもレベル
Ｖ２の電圧が印加されているため、画素３1,1 下の信号
電荷は画素３2,1 下に移送される（図２，図３，図５参
照）。
【００３６】時刻ｔ8 が経過すると、駆動パルス
φ1,3 ，φ1,1 がレベルＶ１からレベルＶ０に変化し、
その後時刻ｔ9 で駆動パルスφ2,3 ，φ2,1 がレベルＶ
１からレベルＶ０に変化する（図４参照）。このため、
時刻ｔ8 から駆動パルスφ1,3 ，φ1,1 がレベルＶ０に
なるまでの間では、画素３2,1 から読出された信号電荷
は転送段７1,5 ，７1,6 ，７1,7 下のＮ型領域２５1 に
存在し、画素３3,1 から読出された信号電荷は転送段７
1,1 ，７1,2 ，７1,3 下のＮ型領域２５1 に存在する
（図５参照）。また駆動パルスφ1,3 ，φ1,1 がレベル
Ｖ０になってから時刻ｔ9 までの間では、画素３2,1 か
ら読出された信号電荷は転送段７1,6 ，７1,7 下のＮ型
領域２５1 に存在し、画素３31から読出された信号電荷
は転送段７1,2 ，７1,3 下のＮ型領域２５1 に存在する
（図５参照）。
φ1,3 ，φ1,1 がレベルＶ１からレベルＶ０に変化し、
その後時刻ｔ9 で駆動パルスφ2,3 ，φ2,1 がレベルＶ
１からレベルＶ０に変化する（図４参照）。このため、
時刻ｔ8 から駆動パルスφ1,3 ，φ1,1 がレベルＶ０に
なるまでの間では、画素３2,1 から読出された信号電荷
は転送段７1,5 ，７1,6 ，７1,7 下のＮ型領域２５1 に
存在し、画素３3,1 から読出された信号電荷は転送段７
1,1 ，７1,2 ，７1,3 下のＮ型領域２５1 に存在する
（図５参照）。また駆動パルスφ1,3 ，φ1,1 がレベル
Ｖ０になってから時刻ｔ9 までの間では、画素３2,1 か
ら読出された信号電荷は転送段７1,6 ，７1,7 下のＮ型
領域２５1 に存在し、画素３31から読出された信号電荷
は転送段７1,2 ，７1,3 下のＮ型領域２５1 に存在する
（図５参照）。
【００３７】時刻ｔ9 を経過すると、駆動パルスφ4,2
がレベルＶ０からレベルＶ１になり、その後、時刻ｔ10
で駆動パルスφ3,2 がレベルＶ０になる（図４参照）。
このため、時刻ｔ9 から駆動パルスφ4,2 がレベルＶ１
になるまでの間では、画素３2,1 から読出された信号電
荷は転送段７1,7 下のＮ型領域２５1 に存在し、画素３
3,1 から読出された信号電荷は転送段７1,3 下のＮ型領
域２５1 に存在する（図５参照）。そして駆動パルスφ
4,2 がレベルＶ１になってから時刻ｔ10の間では、画素
３2,1 から読出された信号電荷は転送段７1,7 ，７1,8
下のＮ型領域２５1 に存在し、画素３3,1 から読出され
た信号電荷は、転送段７1,3 ，７1,4 下のＮ型領域２５
1 に存在する。
がレベルＶ０からレベルＶ１になり、その後、時刻ｔ10
で駆動パルスφ3,2 がレベルＶ０になる（図４参照）。
このため、時刻ｔ9 から駆動パルスφ4,2 がレベルＶ１
になるまでの間では、画素３2,1 から読出された信号電
荷は転送段７1,7 下のＮ型領域２５1 に存在し、画素３
3,1 から読出された信号電荷は転送段７1,3 下のＮ型領
域２５1 に存在する（図５参照）。そして駆動パルスφ
4,2 がレベルＶ１になってから時刻ｔ10の間では、画素
３2,1 から読出された信号電荷は転送段７1,7 ，７1,8
下のＮ型領域２５1 に存在し、画素３3,1 から読出され
た信号電荷は、転送段７1,3 ，７1,4 下のＮ型領域２５
1 に存在する。
【００３８】時刻ｔ10から、駆動パルスφ4 がレベルＶ
０に変化する時刻ｔ11までの間に駆動パルスφ1,3 ，φ
1,1 ，φ2,3 ，φ2,1 が順次レベルＶ０からレベルＶ１
に変化する（図４参照）。このため、時刻ｔ10から時刻
ｔ11までの間では、図５に示すように、画素３2,1 から
読出された信号電荷は転送段７1,8 ，転送段７1,9 ，ま
たは転送段７1,10下のＮ型領域２５1 に存在し、画素３
3,1 から読出された信号電荷は転送段７1,4 ，転送段７
1,5 ，または転送段７1,6 下のＮ型領域に存在する。
０に変化する時刻ｔ11までの間に駆動パルスφ1,3 ，φ
1,1 ，φ2,3 ，φ2,1 が順次レベルＶ０からレベルＶ１
に変化する（図４参照）。このため、時刻ｔ10から時刻
ｔ11までの間では、図５に示すように、画素３2,1 から
読出された信号電荷は転送段７1,8 ，転送段７1,9 ，ま
たは転送段７1,10下のＮ型領域２５1 に存在し、画素３
3,1 から読出された信号電荷は転送段７1,4 ，転送段７
1,5 ，または転送段７1,6 下のＮ型領域に存在する。
【００３９】時刻ｔ11から、駆動パルスφ1,1 がレベル
Ｖ２になる時刻ｔ12までの間に駆動パルスφ3,2 がレベ
ルＶ０からレベルＶ１に変化する（図４参照）。このた
め、時刻ｔ11から時刻ｔ12までの間では、図５に示すよ
うに画素３2,1 から読出された信号電荷は転送段
７1,9 ，転送段７1,10，または転送段７1,11下のＮ型領
域２５1 に存在し、画素３3,1 から読出された信号電荷
は転送段７1,5 ，転送段７1, 6 ，または転送段７1,7 下
のＮ型領域２５1 に存在する。
Ｖ２になる時刻ｔ12までの間に駆動パルスφ3,2 がレベ
ルＶ０からレベルＶ１に変化する（図４参照）。このた
め、時刻ｔ11から時刻ｔ12までの間では、図５に示すよ
うに画素３2,1 から読出された信号電荷は転送段
７1,9 ，転送段７1,10，または転送段７1,11下のＮ型領
域２５1 に存在し、画素３3,1 から読出された信号電荷
は転送段７1,5 ，転送段７1, 6 ，または転送段７1,7 下
のＮ型領域２５1 に存在する。
【００４０】時刻ｔ12から時刻ｔ13の間、すなわち期間
Ｔ３（＝ｔ13−ｔ12）の間では、駆動パルスφ1,1 のみ
がレベルＶ２であるから、画素３2,1 から読出された信
号電荷は転送段７1,9 ，７1,10，７1,11下のＮ型領域２
５1 に存在し、画素３3,1 から読出された信号電荷は転
送段７1,5 ，７1,6 ，７1,7 下のＮ型領域２５1 に存在
する。このとき、画素３2,1 に存在していた画素３1,1
から読出された信号電荷は、転送段７11下のＮ型領域２
５1 に読出される（図２，図３，図５参照）。
Ｔ３（＝ｔ13−ｔ12）の間では、駆動パルスφ1,1 のみ
がレベルＶ２であるから、画素３2,1 から読出された信
号電荷は転送段７1,9 ，７1,10，７1,11下のＮ型領域２
５1 に存在し、画素３3,1 から読出された信号電荷は転
送段７1,5 ，７1,6 ，７1,7 下のＮ型領域２５1 に存在
する。このとき、画素３2,1 に存在していた画素３1,1
から読出された信号電荷は、転送段７11下のＮ型領域２
５1 に読出される（図２，図３，図５参照）。
【００４１】図４に示す期間Ｔ４以降は、画素３2,1 ，
３3,1 ，３1,1 から読出された信号電荷は、順次、垂直
ＣＣＤレジスタ７1 内を転送され、水平ＣＣＤレジスタ
１０に送られる。そして水平ＣＣＤレジスタ１０から出
力回路１１を介して外部に転送される。
３3,1 ，３1,1 から読出された信号電荷は、順次、垂直
ＣＣＤレジスタ７1 内を転送され、水平ＣＣＤレジスタ
１０に送られる。そして水平ＣＣＤレジスタ１０から出
力回路１１を介して外部に転送される。
【００４２】以上においては、第１組の画素列２1 ，２
2 ，２3 の第１行の画素３1,1 ，３2,1 ，３3,1 の信号
電荷の読出しについて説明したが、他の組の画素列２
3i-2，２3i-1，２3i（ｉ＝２，…）の第１行の３個の画
素の信号電荷の読出しも第１組の画素列の第１行の画素
の信号電荷の読出しと同期して同様に行われる。
2 ，２3 の第１行の画素３1,1 ，３2,1 ，３3,1 の信号
電荷の読出しについて説明したが、他の組の画素列２
3i-2，２3i-1，２3i（ｉ＝２，…）の第１行の３個の画
素の信号電荷の読出しも第１組の画素列の第１行の画素
の信号電荷の読出しと同期して同様に行われる。
【００４３】そして第１行の画素の信号電荷の読出しが
行われて水平ＣＣＤレジスタに転送された後、他の行例
えば第２行の画素の信号電荷の読出しが行われる。第２
行の信号電荷を読み出す場合は、駆動パルスφ3,2 に、
図４のφ1,2 のような３値パルスを印加する。
行われて水平ＣＣＤレジスタに転送された後、他の行例
えば第２行の画素の信号電荷の読出しが行われる。第２
行の信号電荷を読み出す場合は、駆動パルスφ3,2 に、
図４のφ1,2 のような３値パルスを印加する。
【００４４】このような各行の読出しは、例えば水平ブ
ランキング期間で行う。
ランキング期間で行う。
【００４５】以上説明したように本実施の形態の固体撮
像装置によれば、垂直ＣＣＤレジスタ７i （ｉ＝１，
…）は３画素列に対して１個設ければ良く、また垂直Ｃ
ＣＤレジスタよりも小さくすることが可能な画素列間電
極５i （ｉ＝１…）も３画素列に対して１個設ければ良
い。これにより画素ピッチが小さくなっても従来の場合
に比べて画素の面積を広くすることが可能となり、感度
を高めることができる。
像装置によれば、垂直ＣＣＤレジスタ７i （ｉ＝１，
…）は３画素列に対して１個設ければ良く、また垂直Ｃ
ＣＤレジスタよりも小さくすることが可能な画素列間電
極５i （ｉ＝１…）も３画素列に対して１個設ければ良
い。これにより画素ピッチが小さくなっても従来の場合
に比べて画素の面積を広くすることが可能となり、感度
を高めることができる。
【００４６】なお、上記実施の形態においては、図３
（ａ）から分かるようにＰ型領域の、移送電極５1 下の
領域のしきい値は、転送電極８1 下の領域のしきい値よ
り大きくなるように形成されている。
（ａ）から分かるようにＰ型領域の、移送電極５1 下の
領域のしきい値は、転送電極８1 下の領域のしきい値よ
り大きくなるように形成されている。
【００４７】次に本発明による固体撮像装置の第２の実
施の形態を図６，図７を参照して説明する。この第２の
実施の形態の固体撮像装置は、第１の実施の形態の固体
撮像装置と同じ構造を有しており、信号電荷を読出すと
きのパルス波形が図４に示す第１の実施の形態のパルス
波形と異なっている。この第２の実施の形態の固体撮像
装置の第１行目の画素の信号電荷を読出すときのパルス
波形を図６に示し、この図６に示すパルスが印加された
ときの転送段における信号電荷の存在範囲を図７に示
す。
施の形態を図６，図７を参照して説明する。この第２の
実施の形態の固体撮像装置は、第１の実施の形態の固体
撮像装置と同じ構造を有しており、信号電荷を読出すと
きのパルス波形が図４に示す第１の実施の形態のパルス
波形と異なっている。この第２の実施の形態の固体撮像
装置の第１行目の画素の信号電荷を読出すときのパルス
波形を図６に示し、この図６に示すパルスが印加された
ときの転送段における信号電荷の存在範囲を図７に示
す。
【００４８】図６から分かるようにこの第２の実施の形
態の固体撮像装置を駆動するパルスは、第１組の第１行
の２番目の画素３2,1 から信号電荷を転送段７1,1 に読
出す期間Ｔ１と、第１組の第１行の３番目の画素３3,1
から信号電荷を転送段７1,2に読出す期間Ｔ２との間
に、レベルＶ１となるパルス６０が駆動パルスφ1,1 ，
φ2,1 ，φ3,2 ，φ4,2 に設けられている。第１の実施
の形態に用いられる駆動パルスには上述のパルス６０は
存在しない。
態の固体撮像装置を駆動するパルスは、第１組の第１行
の２番目の画素３2,1 から信号電荷を転送段７1,1 に読
出す期間Ｔ１と、第１組の第１行の３番目の画素３3,1
から信号電荷を転送段７1,2に読出す期間Ｔ２との間
に、レベルＶ１となるパルス６０が駆動パルスφ1,1 ，
φ2,1 ，φ3,2 ，φ4,2 に設けられている。第１の実施
の形態に用いられる駆動パルスには上述のパルス６０は
存在しない。
【００４９】このため、第１の実施の形態においては、
図５に示すように画素３3,1 から信号電荷を読出したと
き（時刻ｔ7 〜ｔ8 の間）には、画素３2,1 から読出さ
れた信号電荷は転送段７1,5 ，７1,6 ，７1,7 に存在し
ているのに対して第２の実施の形態においてはこのとき
（時刻ｔ10〜ｔ11の間）図７に示すように転送段
７1, 10，７1,11，７1,12に存在することになる。
図５に示すように画素３3,1 から信号電荷を読出したと
き（時刻ｔ7 〜ｔ8 の間）には、画素３2,1 から読出さ
れた信号電荷は転送段７1,5 ，７1,6 ，７1,7 に存在し
ているのに対して第２の実施の形態においてはこのとき
（時刻ｔ10〜ｔ11の間）図７に示すように転送段
７1, 10，７1,11，７1,12に存在することになる。
【００５０】したがって、この第２の実施の形態のほう
が第１の実施の形態に比べて、先に読出された信号電荷
を次の信号電荷の読出しまでに遠くの転送段に転送する
ことが可能となり、最大転送可能電荷量を大きくするこ
とができる。すなわち、図７に示す時刻ｔ10で、信号電
荷のある転送段７1,2 と、転送段７1,10、７1,11の間に
ある電極を、どちらかの信号電荷を蓄積することに利用
できる。この第２の実施の形態も第１の実施の形態と同
様の効果を奏することは言うまでもない。
が第１の実施の形態に比べて、先に読出された信号電荷
を次の信号電荷の読出しまでに遠くの転送段に転送する
ことが可能となり、最大転送可能電荷量を大きくするこ
とができる。すなわち、図７に示す時刻ｔ10で、信号電
荷のある転送段７1,2 と、転送段７1,10、７1,11の間に
ある電極を、どちらかの信号電荷を蓄積することに利用
できる。この第２の実施の形態も第１の実施の形態と同
様の効果を奏することは言うまでもない。
【００５１】なお、第２の実施の形態においては、期間
Ｔ２と期間Ｔ３の間、すなわち画素３3,1 の信号電荷の
読出し期間と画素３1,1 の信号電荷の読出し期との間に
も図６に示すように上述のレベルＶ１となるパルス６０
が設けられている。
Ｔ２と期間Ｔ３の間、すなわち画素３3,1 の信号電荷の
読出し期間と画素３1,1 の信号電荷の読出し期との間に
も図６に示すように上述のレベルＶ１となるパルス６０
が設けられている。
【００５２】次に本発明による固体撮像装置の第３の実
施の形態を図８を参照して説明する。図８（ａ）は第３
の実施の形態の固体撮像装置の断面図であり、図８
（ｂ）はこの断面におけるポテンシャル分布を示す図で
ある。この第３の実施の形態の固体撮像装置は、第１の
実施の形態の固体撮像装置において、図８に示すように
画素間電極５i （ｉ＝１，…）の両側に設けられた画
素、例えば画素３1,1 および３2,1 のＮ型領域２２1,1
および２２2,1 の濃度を同一にして画素３1,1 および３
2,1 下の電位を同じにするとともに、Ｐ型領域の画素間
電極５i （ｉ＝１，…）下の領域のしきい値を調整する
ことにより電荷逆流防止のための電位差を設けた構造と
したものである。
施の形態を図８を参照して説明する。図８（ａ）は第３
の実施の形態の固体撮像装置の断面図であり、図８
（ｂ）はこの断面におけるポテンシャル分布を示す図で
ある。この第３の実施の形態の固体撮像装置は、第１の
実施の形態の固体撮像装置において、図８に示すように
画素間電極５i （ｉ＝１，…）の両側に設けられた画
素、例えば画素３1,1 および３2,1 のＮ型領域２２1,1
および２２2,1 の濃度を同一にして画素３1,1 および３
2,1 下の電位を同じにするとともに、Ｐ型領域の画素間
電極５i （ｉ＝１，…）下の領域のしきい値を調整する
ことにより電荷逆流防止のための電位差を設けた構造と
したものである。
【００５３】このようにすることにより、画素の電位が
同じでも画素３11の信号電荷を画素３2,1 に移送すると
き（期間Ｔ２のとき）に、信号電荷が画素３2,1 から画
素３1,1 に逆流するのを防止できる。
同じでも画素３11の信号電荷を画素３2,1 に移送すると
き（期間Ｔ２のとき）に、信号電荷が画素３2,1 から画
素３1,1 に逆流するのを防止できる。
【００５４】この第３の実施の形態の固体撮像装置を駆
動するパルスとしては図４または図６に示すパルスを用
いることが可能である。
動するパルスとしては図４または図６に示すパルスを用
いることが可能である。
【００５５】この第３の実施の形態の固体撮像装置も第
１の実施の形態と同様の効果を有することは云うまでも
ない。
１の実施の形態と同様の効果を有することは云うまでも
ない。
【００５６】上述の第１乃至第３の実施の形態において
は、画素間電極５i （ｉ＝１，…）と転送電極９j （ｊ
＝１，…）とが一体となる構造であったが、分離して別
電極としても良い。
は、画素間電極５i （ｉ＝１，…）と転送電極９j （ｊ
＝１，…）とが一体となる構造であったが、分離して別
電極としても良い。
【００５７】また、上述の第１乃至第３の実施の形態に
おいては、転送電極は２層構造であったが、３層以上の
多層構造や単層構造であっても良い。
おいては、転送電極は２層構造であったが、３層以上の
多層構造や単層構造であっても良い。
【００５８】また上述の第１乃至第３の実施の形態にお
いては、ＣＣＤレジスタ７i （ｉ＝１，…）への光の漏
れ込みを軽減するために、長波長光が入射する赤フィル
タ画素列２1 ，２4 ，…をＣＣＤレジスタ７i （ｉ＝
１，…）から最も遠く離した構造となっている。
いては、ＣＣＤレジスタ７i （ｉ＝１，…）への光の漏
れ込みを軽減するために、長波長光が入射する赤フィル
タ画素列２1 ，２4 ，…をＣＣＤレジスタ７i （ｉ＝
１，…）から最も遠く離した構造となっている。
【００５９】
【発明の効果】以上述べたように、本発明によれば、画
素ピッチが小さくなっても画素の開口面積が小さくなる
のを可及的に防止することが可能となり、感度を高める
ことができる。
素ピッチが小さくなっても画素の開口面積が小さくなる
のを可及的に防止することが可能となり、感度を高める
ことができる。
【図１】本発明による固体撮像装置の第１の実施の形態
の平面図。
の平面図。
【図２】第１の実施の形態の画素部を含む領域を示す平
面図。
面図。
【図３】第１の実施の形態の構成を示す図。
【図４】第１の実施の形態に用いられる駆動パルスの波
形図。
形図。
【図５】図４に示すパルスが印加されたときの第１の実
施の形態にかかる転送段下の信号電荷の転送を説明する
説明図。
施の形態にかかる転送段下の信号電荷の転送を説明する
説明図。
【図６】第２の実施の形態に用いられる駆動パルスの波
形図。
形図。
【図７】図６に示すパルスが印加されたときの第２の実
施の形態にかかる転送段下の信号電荷の転送を説明する
説明図。
施の形態にかかる転送段下の信号電荷の転送を説明する
説明図。
【図８】第３の実施の形態の構成を示す図。
【図９】従来の固体撮像装置の平面図。
【図１０】従来の固体撮像装置の画素部を含む領域の平
面図。
面図。
２i （ｉ＝１，…ｍ） 画素列
３i,j （ｉ＝１，…ｍ，ｊ＝１，…ｎ） 画素
５i （ｉ＝１，…） 画素間電極
５i,j （ｉ＝１，…，ｊ＝１，…ｎ） 移送電極
７i （ｉ＝１，…） 垂直ＣＣＤレジスタ
７i,j （ｉ＝１，…ｊ＝１，…２ｎ） 転送段
８i （ｉ＝１，…ｎ） 転送電極
９i （ｉ＝１，…ｎ） 転送電極
１０ 水平ＣＣＤレジスタ
１１ 出力回路
１２ 読出しパルス生成回路
２０ Ｐ型領域
２２i,j （ｉ＝１，ｍ，ｊ＝１，…ｎ） Ｎ型領域
２３ Ｐ型層
２７ 透明絶縁膜
２９i （ｉ＝１，…ｍ） 色フィルタ
３０i （ｉ＝１，…ｍ） 集光レンズ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/148
H04N 5/335
Claims (7)
- 【請求項１】マトリクス状に配列された複数の感光画素
と、 前記複数の感光画素を、隣接する３個の第１乃至第３の
感光画素列を１組として分けたとき、各組の第２の感光
画素列と第３の感光画素列との間に配置されて前記第２
および第３の感光画素列の感光画素から信号電荷を受取
り、列方向に転送する垂直転送部と、 前記各組の第１の感光画素列と第２の感光画素列との間
に配置されて前記第１の感光画素列の感光画素から前記
第２の感光画素列の同じ行の感光画素へ信号電荷を移送
する画素間電極と、 を備えていることを特徴とする固体撮像装置。 - 【請求項２】前記垂直転送部は各感光画素行に対して２
つの隣接する第１および第２の転送電極を有しているこ
とを特徴とする請求項１記載の固体撮像装置。 - 【請求項３】前記第２の感光画素列の感光画素で発生し
た信号電荷は前記第１の転送電極によって前記垂直転送
部に移され、前記第３の感光画素列の感光画素で発生し
た信号電荷は前記第２の転送電極によって前記垂直転送
部に移されることを特徴とする請求項２記載の固体撮像
装置。 - 【請求項４】前記画素間電極は、各感光画素行に対して
設けられた移送電極を有しており、各移送電極は同じ感
光画素行の第２の転送電極と同一の電圧が印加されるこ
とを特徴とする請求項２または３記載の固体撮像装置。 - 【請求項５】前記移送電極の各々は、同じ感光画素行の
第２の転送電極と共通に接続されていることを特徴とす
る請求項４記載の固体撮像装置。 - 【請求項６】前記第１乃至第３の感光画素列上には色フ
ィルタが形成されており、前記第１の感光画素列上の色
フィルタは他の感光画素列上の色フィルタに比べ長波長
光に対して感度が高いことを特徴とする請求項１乃至５
のいずれかに記載の固体撮像装置。 - 【請求項７】前記感光画素は各々、信号電荷を蓄積する
半導体領域を有し、前記第１の感光画素列の感光画素の
半導体領域の電位は前記第２の感光画素列の感光画素の
半導体領域の電位よりも低いことを特徴とする請求項１
乃至６のいずれかに記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01869997A JP3367852B2 (ja) | 1997-01-31 | 1997-01-31 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01869997A JP3367852B2 (ja) | 1997-01-31 | 1997-01-31 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10214957A JPH10214957A (ja) | 1998-08-11 |
| JP3367852B2 true JP3367852B2 (ja) | 2003-01-20 |
Family
ID=11978889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01869997A Expired - Fee Related JP3367852B2 (ja) | 1997-01-31 | 1997-01-31 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3367852B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5283965B2 (ja) | 2008-05-09 | 2013-09-04 | キヤノン株式会社 | 光電変換装置及びそれを用いた撮像システム |
-
1997
- 1997-01-31 JP JP01869997A patent/JP3367852B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10214957A (ja) | 1998-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100331995B1 (ko) | 촬상장치에서 복수의 화소에 의해 공유되는 각 회로의 화소내의배치 | |
| US4658287A (en) | MOS imaging device with monochrome-color compatibility and signal readout versatility | |
| JP5089017B2 (ja) | 固体撮像装置及び固体撮像システム | |
| US6388278B1 (en) | Solid state image pickup device and its driving method | |
| US7429722B2 (en) | Pattern layout of CMOS image sensor | |
| JP4050906B2 (ja) | 固体撮像装置 | |
| US20090201405A1 (en) | Solid-state imaging device | |
| US6541805B1 (en) | Solid-state image pickup device | |
| JP2002270809A (ja) | 固体撮像装置及びその制御方法 | |
| JPH0575783A (ja) | 固体撮像装置 | |
| JPH04341074A (ja) | 固体撮像装置 | |
| US7034876B2 (en) | Solid-state image pickup device and method for driving the same | |
| JP3367852B2 (ja) | 固体撮像装置 | |
| JP2001077344A (ja) | 固体撮像装置 | |
| JP2002185870A (ja) | 固体撮像素子 | |
| JPH0425714B2 (ja) | ||
| JPH11331491A (ja) | 固体撮像装置 | |
| JPH06104418A (ja) | 固体撮像素子 | |
| JP4251313B2 (ja) | 固体撮像装置 | |
| JP4288135B2 (ja) | Ｍｏｓ型イメージセンサ | |
| JP2001102560A (ja) | 固体撮像装置 | |
| JP4238398B2 (ja) | 固体撮像装置 | |
| JP4444990B2 (ja) | 固体撮像装置 | |
| JP2534105B2 (ja) | 固体撮像装置及びその信号読出し方法 | |
| JP2002289828A (ja) | カラー撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071108 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081108 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |