JP2002185870A

JP2002185870A - 固体撮像素子

Info

Publication number: JP2002185870A
Application number: JP2000376394A
Authority: JP
Inventors: Katsumi Ikeda; 勝己池田; Tetsuo Yamada; 哲生山田
Original assignee: Fujifilm Microdevices Co Ltd; Fuji Photo Film Co Ltd
Current assignee: Fujifilm Holdings Corp; Fujifilm Microdevices Co Ltd
Priority date: 2000-12-11
Filing date: 2000-12-11
Publication date: 2002-06-28

Abstract

(57)【要約】【課題】水平方向の電荷の加算を可能にするラインメモ
リの電荷転送速度を低下させることがない固体撮像素子
を提供する。【解決手段】ＣＣＤラインメモリ部４０から水平電荷転
送素子４５へ電荷を転送する際に、制御信号φＬＭをロ
ーレベルＬＭＬにすると共に、水平駆動信号φＨ１をハ
イレベルＨＨにすると、第１水平転送電極４７の下での
水平電荷転送チャネルの電位が、転送制御電極４２の下
での垂直電荷転送チャネル２０ａの電位より高くなる。
従って、電荷ＱがＣＣＤラインメモリ部４０から水平電
荷転送素子４５へ転送される。ＣＣＤラインメモリ部４
０に、ポテンシャルが転送方向に向かって徐々に高くな
る電位スロープを設けることにより、電荷転送チャネル
に欠陥が発生していても速やかにポテンシャルが大きい
方に信号電荷を転送することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は固体撮像素子に係
り、特にラインメモリを備えることにより水平方向での
信号電荷の混合を行うことができる固体撮像素子に関す
る。

【０００２】

【従来の技術】電荷転送素子を利用した代表的な電子装
置として、ＣＣＤ（電荷結合素子）エリアイメージセン
サが知られている。ＣＣＤエリアイメージセンサは、通
常、ＶＣＣＤ（垂直電荷転送素子）と呼ばれる電荷転送
素子と、ＨＣＣＤ（水平電荷転送素子）と呼ばれる電荷
転送素子とを備えている。

【０００３】インターライン型のＣＣＤエリアイメージ
センサでは、多数個の光電変換素子が複数行、複数列に
沿って行列状に配設され、個々の光電変換素子列に１つ
ずつＶＣＣＤが配置される。多くのＣＣＤエリアイメー
ジセンサでは、各ＶＣＣＤが１つのＨＣＣＤに電気的に
接続されるが、複数のＨＣＣＤを有するＣＣＤエリアイ
メージセンサも知られている。

【０００４】ＶＣＣＤは、一般に、ｎ型チャネルにおけ
るｎ型不純物の濃度が略一定で、ｎ型チャネル上の電気
的絶縁膜の厚さも略一定の電荷転送素子によって構成さ
れる。この電荷転送素子（ＶＣＣＤ）は、通常、３相以
上の垂直駆動信号によって駆動される。個々のＶＣＣＤ
では、１つの電極とこの電極の下に位置するｎ型チャネ
ルの一領域とによって１つの垂直電荷転送段が構成され
る。１個の光電変換素子に対しては、２〜４個程度の垂
直電荷転送段が配置されるのが一般的である。

【０００５】ΗＣＣＤでは、例えば、ｎ型チャネルにｎ
型不純物添加領域と高不純物濃度のｎ⁺型不純物添加領
域とが交互に形成され、隣り合う１対の不純物添加領域
の上に共通結線された電極が配置される。これらの隣り
合う１対の不純物添加領域とその上の共通結線された電
極とによって、１つの水平電荷転送段が形成される。１
つのＶＣＣＤに対しては、２個の水平電荷転送段が配置
される。この電荷転送素子（ＨＣＣＤ）は、通常、２相
の水平駆動信号によって駆動される。

【０００６】このＣＣＤエリアイメージセンサを利用し
た電子スチルカメラ等のＣＣＤ撮像システムが開発され
ている。電子スチルカメラは、小型モニタを備え、静止
画を記録する静止画記録モードと、画像を小型モニタに
表示するモニタモードとを使用者が選択できるように構
成されている。モニタモードは、例えば、使用者が静止
画の画角を決める際に利用される。

【０００７】電子スチルカメラで撮像される静止画の画
素数は、近年では数１００万に達し、さらには６００万
を超えるものも存在している。一方、電子スチルカメラ
のモニタモードで動画を表示する際の画素数は、一般に
１０万〜４０万程度である。このためモニタモードで
は、一部の光電変換素子行のみからＶＣＣＤへ電荷を読
み出す間引き走査か、個々の光電変換素子列において光
電変換素子列方向に近接する２以上の光電変換素子の各
々に蓄積された電荷をＶＣＣＤ内で混合する電荷の加算
（垂直加算）が行われる。このように電荷の加算を行え
ば、信号処理上１つの画素として扱われる信号（電荷）
量が増加するので、撮像感度が加算量に応じて増大する
という利点が得られ、比較的明るい画像を再生すること
が可能である。

【０００８】

【発明が解決しようとする課題】上記のように、従来の
ＣＣＤ撮像システムにおいては、垂直駆動信号の波形を
適宜選定することにより、ＶＣＣＤ内で電荷の垂直加算
を行うことができるが、ＨＣＣＤ内での電荷の加算（水
平加算）は行われていなかった。このため、ＶＣＣＤ内
では電荷の垂直加算を行い、ＨＣＣＤ内では電荷の水平
加算を行わずに得た画像信号に基づいて画像データが生
成されることになり、垂直画素数だけが間引かれた画像
データとなり、良好な再生画像を得ることができない、
という問題があった。

【０００９】この問題を解消するため、本出願人等は、
図１０に示すＣＣＤイメージセンサを提案している。こ
のＣＣＤイメージセンサでは、垂直電荷転送素子２０の
各々の転送方向下流側に、垂直電荷転送素子２０の電荷
転送チャネルと同じ導電型の電荷転送チャネル領域を含
むＣＣＤラインメモリ部４０が設けられている。このＣ
ＣＤラインメモリ部４０の電荷転送チャネル領域の各々
は、水平電荷転送素子４５に電気的に接続されると共
に、チャネルストップ領域により電気的に分離されてい
る。

【００１０】ＣＣＤイメージセンサを上述のように構成
することにより、水平電荷転送素子４５に電気的に接続
された複数のＣＣＤラインメモリ部、すなわち複数の電
荷転送チャネル領域を複数のグループに分け、垂直電荷
転送素子２０から転送されてきた信号電荷をＣＣＤライ
ンメモリ部４０に一時的に蓄積し、ＣＣＤラインメモリ
部４０、すなわち垂直電荷転送素子２０からグループ単
位で選択的に水平電荷転送素子４５へ電荷を転送するこ
とができる。また、電荷転送チャネル領域から水平電荷
転送素子４５へ選択的に電荷を転送することができれ
ば、互いに異なるグループに属する２つの電荷転送チャ
ネル領域から水平電荷転送素子４５へ転送された２つの
電荷を容易に水平加算（混合）することができる。

【００１１】ＣＣＤラインメモリ部４０では、垂直電荷
転送素子２０から転送されてきた信号電荷を一時的に蓄
積するために、少なくとも垂直電荷転送素子２０と同等
またはそれ以上の蓄積容量を確保する必要がある。特に
８相駆動の垂直電荷転送素子を用いた場合には、４相駆
動の垂直電荷転送素子に比べて更に蓄積容量が多くな
る。ＣＣＤラインメモリ部４０の電荷転送チャネルの水
平方向のピッチは、光電変換素子列のピッチにより制限
され、無制限に広げることはできない。このためＣＣＤ
ラインメモリ部４０では、電荷転送チャネルの転送方向
の長さを長くして蓄積容量を確保している。

【００１２】しかしながら、ＣＣＤラインメモリ部４０
において、電荷転送チャネルの転送方向の長さを長くす
ると、電荷転送チャネルに欠陥が発生する確率が高くな
り、欠陥が発生した場合には電荷転送チャネル間で転送
速度差を生じる、という問題がある。

【００１３】図１１に、ＣＣＤラインメモリ部４０の電
荷転送チャネルの欠陥例を示す。ＣＣＤラインメモリ部
４０の半導体基板上には、垂直電荷転送チャネル２０ａ
及び電荷転送チャネルを電気的に分離するチャネルスト
ップ領域２２が交互に形成される。これらの形成時にお
いて、垂直電荷転送チャネル２０ａ及びチャネルストッ
プ領域２２が、パターンからはみ出して形成されたり、
パターンの一部が欠けて形成されるパターン欠陥が発生
する。これらのパターン欠陥は、電荷転送チャネルのポ
テンシャルを変動させる。パターンからはみ出して垂直
電荷転送チャネル２０ａが形成された場合及びパターン
の一部が欠けてチャネルストップ領域２２が形成された
場合には、図１２（Ａ）に示すように、局部的な電位ポ
ケットが発生し、パターンの一部が欠けて垂直電荷転送
チャネル２０ａが形成された場合及びパターンからはみ
出してチャネルストップ領域２２が形成された場合に
は、図１２（Ｂ）に示すように、局部的な電位バリアが
発生する。そして、これらの電位ポケットや電位バリア
は、信号電荷の転送を妨害し、転送速度を低下させる。

【００１４】この欠陥による電荷転送チャネルにおける
信号電荷の転送速度の低下は、ＣＣＤエリアイメージセ
ンサを利用した撮像システムにおいて、再生画面上で縦
方向に画像が流れる、縦方向の解像度が低下する、カラ
ー画像の場合には色信号が混合された信号により変色を
生じる等の画質の低下を生じさせる、という問題があ
る。

【００１５】本発明は上記問題点を解消するために成さ
れたものであり、本発明の目的は、水平方向の電荷の加
算を可能にするラインメモリの電荷転送速度を低下させ
ることがない固体撮像素子を提供することにある。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明は、複数の列方向及び列方向と交差
する複数の行方向に配列された多数個の光電変換素子
と、各光電変換素子列に沿って設けられ、各光電変換素
子で発生した信号電荷を前記光電変換素子列を構成する
光電変換素子の配列方向に転送する複数の第１シフトレ
ジスタと、前記第１シフトレジスタの各々に対応して前
記第１シフトレジスタの各々から信号電荷が転送される
ように配置され、前記第１シフトレジスタから転送され
た信号電荷を一時的に蓄積して選択に応じて転送すると
共に、転送方向に向かってポテンシャルが徐々に高くな
るように形成された複数のラインメモリと、前記ライン
メモリに蓄積された信号電荷を選択的に読み出し、該信
号電荷を前記配列方向と交差する方向に転送する第２シ
フトレジスタと、を含んで構成したものである。

【００１７】本発明のラインメモリは、転送方向に向か
ってポテンシャルが徐々に高くなるように形成されてい
るので、電荷転送チャネルに欠陥が発生していても速や
かにポテンシャルが大きい方に信号電荷を転送すること
ができる。

【００１８】ラインメモリの各々は、第１シフトレジス
タのチャネル及び第２シフトレジスタのチャネルの各々
に接続された電荷転送チャネルと、隣り合うラインメモ
リの電荷転送チャネル間を電気的に分離するように隣り
合うラインメモリの電荷転送チャネルとの間に配置され
たチャネルストップ領域と、を含んで構成することがで
きる。

【００１９】この場合には、電荷転送チャネル及びチャ
ネルストップ領域の少なくとも一方における幅及び不純
物濃度の少なくとも一方を徐々に変化させることにより
転送方向に向かってポテンシャルが高くなるように形成
することができる。

【００２０】また、ラインメモリに、チャネル幅が転送
方向に向かって徐々に広がった電荷転送チャネルを設け
ることにより、または、ラインメモリに、隣り合うライ
ンメモリの電荷転送チャネル間を電気的に分離するよう
に隣り合うラインメモリの電荷転送チャネルとの間に配
置され、かつ幅が転送方向に向かって徐々に狭くなった
チャネルストップ領域を設けることにより、転送方向に
向かってポテンシャルが高くなるように形成することが
できる。

【００２１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について詳細に説明する。

【００２２】図１は、本発明の実施の形態に係るＣＣＤ
イメージセンサの構成を概略的に示す部分平面図であ
る。図１に示すように、ＣＣＤイメージセンサ１０に
は、半導体基板１１に多数個の光電変換素子１５が複数
行、複数列に亘って行列状に配設されている。図では一
部のみを示した光電変換素子を除き５×７個の光電変換
素子が示されている。実際のＣＣＤイメージセンサで
は、光電変換素子１５の総数は、例えば数１００万個を
超え、列方向及び行方向の光電変換素子のピッチは、例
えば２〜１０μｍの範囲内で適宜選定されている。ま
た、半導体基板１１には、隣り合う光電変換素子列の間
の各々に、光電変換素子列の各々に対応して垂直電荷転
送チャネル２０ａが形成されている。

【００２３】１つの光電変換素子行には、これに対応し
て、第１垂直転送電極３１及び第２垂直転送電極３２の
各々が１本ずつ配設されている。第１垂直転送電極３１
の各々は、各垂直電荷転送チャネル２０ａの各々と交差
して光電変換素子行に沿って延在している。また、第１
垂直転送電極３１の各々には、光電変換素子間に対応し
て光電変換素子に沿って電荷転送方向下流側に突出した
複数の突出部が設けられている。第２垂直転送電極３２
の各々は、第１垂直転送電極３１と同様に光電変換素子
行に沿って延在し、光電変換素子間で光電変換素子に沿
って電荷転送方向上流側に突出した複数の突出部が設け
られている。

【００２４】各第１垂直転送電極３１の突出部の各々
は、対応する光電変換素子１５の側方において、後述す
る１つの読出ゲート用チャネル領域２１ａ（図２参照）
と共に、光電変換素子１５で発生した信号電荷を読み出
す１つの読出ゲート２１を構成する。

【００２５】１つの光電変換素子行に対応する第１垂直
転送電極３１及び第２垂直転送電極３２は、縁部に位置
する光電変換素子列に含まれる光電変換素子１５を除
き、この光電変換素子行中の光電変換素子１５の各々を
取り囲んで光電変換素子領域１６を確定している。

【００２６】転送方向最下流に位置する第１垂直転送電
極３１の下流側には、各垂直電荷転送チャネル２０ａと
交差し、かつ光電変換素子行方向に延在するように設け
られた第１補助転送電極３４、及び第２補助転送電極３
５が配設されている。第２補助転送電極３５の転送方向
下流側には、各垂直電荷転送チャネル２０ａと交差し、
かつ光電変換素子行方向に延在した転送制御電極４２が
配設されている。

【００２７】第２垂直転送電極３２、第１補助転送電極
３４、及び転送制御電極４２は、半導体基板１１上の第
１レベルに設けられた第１ポリシリコン層によって形成
される。第１垂直転送電極３１、及び第２補助転送電極
３５は、半導体基板１１上の第１レベルよりも上の第２
レベルに設けられた第２ポリシリコン層によって形成さ
れる。個々の電極３１、３２、３４、３５、及び４２
は、後述するように電気的絶縁膜（熱酸化膜）５０（図
２参照）によって覆われている。

【００２８】垂直電荷転送チャネル２０ａの各々におい
て、第１垂直転送電極３１、第２垂直転送電極３２、第
１補助転送電極３４、または第２補助転送電極３５と対
向する領域は、電極３１、３２、３４または３５と共に
１つの垂直電荷転送段を構成する。

【００２９】１本の垂直電荷転送チャネル２０ａを含ん
で構成される垂直電荷転送段の各々は、光電変換素子列
方向に連なって第１シフトレジスタとしての１つの垂直
電荷転送素子２０を構成する。個々の垂直電荷転送チャ
ネル２０ａのうちで垂直電荷転送素子２０を構成する領
域は、ｎ型チャネルによって構成されている。

【００３０】―方、垂直電荷転送チャネル２０ａの各々
において転送制御電極４２と対向する領域は、その上の
転送制御電極４２と共に１つの電荷転送段４０ａ（以
下、転送制御段４０ａという）を構成する。また、この
転送制御段４０ａによって、ＣＣＤラインメモリ部４０
が構成されている。

【００３１】各垂直電荷転送チャネル２０ａの転送方向
下流端（第１電荷転送チャネル領域の下流端）は、第２
シフトレジスタとしての水平電荷転送素子（ＨＣＣＤ）
４５に電気的に接続されている。この水平電荷転送素子
４５の転送方向下流端には出力部６０が接続されてい
る。この出力部６０は、水平電荷転送素子４５から送ら
れてきた電荷を、例えばフローティング容量（図示せ
ず）によって信号電圧に変換し、この信号電圧をソース
ホロワ回路（図示せず）等を利用して増幅する。検出
（変換）された後のフローティング容量の電荷は、図示
を省略したリセットトランジスタを介して電源（図示せ
ず）に吸収される。

【００３２】図２は、ＣＣＤイメージセンサ１０の光電
変換素子１５とその周辺部の構成を概略的に示すための
図１のII―II線拡大断面図である。なお、図１において
既に示した構成要素については、同じ符号を付して説明
を省略する。

【００３３】図２に示すように、シリコン等のｎ型半導
体基板１１ａと、ｎ型半導体基板１１ａ上に形成された
ｐ型不純物添加領域１１ｂとからなる半導体基板１１の
一表面には、光電変換素子１５が形成されている。

【００３４】光電変換素子１５は、例えば、ｐ型不純物
添加領域１１ｂの所定箇所にｎ型不純物添加領域１５ａ
を設け、このｎ型不純物添加領域１５ａにｐ⁺型不純物
添加領域１５ｂを設けることによって形成された埋込型
のフォトダイオードで構成されている。ｎ型不純物添加
領域１５ａの各々は、電荷蓄積領域として機能する。

【００３５】個々の光電変換素子１５各々の側方（図２
では右側）に近接して、幅０．３〜５μｍ程度の垂直電
荷転送チャネル２０ａが形成されている。各垂直電荷転
送チャネル２０ａは、ｐ型不純物添加領域１１ｂの所定
箇所にｎ型不純物添加領域を設けることによって形成さ
れたｎ型チャネルを基本構造とし、後述するように、部
分的にｎ型不純物添加領域上にｐ^-型不純物添加領域が
形成された領域を含んでいる。

【００３６】各光電変換素子１５と垂直電荷転送チャネ
ル２０ａとの間には、ｐ型不純物添加領域１１ｂの一部
分の領域が介在されている。ｐ型不純物添加領域１１ｂ
におけるこの領域は、読出ゲート用チャネル領域２１ａ
として利用される。読出ゲート用チャネル領域２１ａの
各々は、図１に示したように、対応する光電変換素子１
５の右側縁部の略中央から光電変換素子の転送方向下流
端にかけて延在している。これによって、垂直電荷転送
チャネル２０ａと垂直電荷転送チャネル２０ａに対応す
る光電変換素子１５とは、読出ゲート用チャネル領域２
１ａを介して隣接することになる。

【００３７】読出ゲート用チャネル領域２１ａが形成さ
れている箇所を除いた各光電変換素子１５の周囲には、
光電変換素子１５同士、及び、光電変換素子１５と光電
変換素子に対応しない垂直電荷転送チャネル２０ａとを
電気的に分離するために、ｐ型不純物添加領域１１ｂの
所定箇所にｐ⁺型不純物添加領域を設けることによって
形成されたチャネルストップ領域２２が配置されてい
る。このチャネルストップ領域２２の幅は、例えば０．
５μｍ程度である。

【００３８】なお、各不純物添加領域は、例えばイオン
注入とその後のアニールとによって形成することができ
る。ｐ型不純物添加領域１１ｂは、例えばエピタキシャ
ル成長法によって形成することもできる。ｐ⁺型不純物
添加領域におけるｐ型不純物の濃度は、ｐ型不純物添加
領域におけるｐ型不純物の濃度よりも高く、ｐ^-型不純
物添加領域におけるｐ型不純物の濃度は、ｐ型不純物添
加領域におけるｐ型不純物の濃度よりも低くなってい
る。

【００３９】略一定の膜厚を有する電気的絶縁膜２５
が、半導体基板１１における一表面上、すなわち、上述
した各種の不純物添加領域が形成されている側の表面
（各種の不純物添加領域の表面を含む）上に形成されて
いる。

【００４０】電気的絶縁膜２５は、例えば、酸化ケイ素
等の電気絶縁性酸化物や、窒化ケイ素等の電気絶縁性窒
化物を用いて形成されている。この電気的絶縁膜２５
は、例えば、１つの電気絶縁性酸化物層からなる単層構
造、電気絶縁性酸化物層とその上に形成された電気絶縁
性窒化物層との２層積層構造、または、電気絶縁性酸化
物層とその上に形成された電気絶縁性窒化物層とその上
に形成された電気絶縁性酸化物層との３層積層構造を有
する。

【００４１】電気的絶縁膜２５上には、第１垂直転送電
極３１、第２垂直転送電極３２、第１補助転送電極３
４、第２補助転送電極３５、転送制御電極４２、及び後
述する第１水平転送電極４７、第２水平転送電極４８が
形成されている。但し、図２においては、第１垂直転送
電極３１のみを図示している。図２に示されていない各
電極については、後述する。各電極３１、３２、３４、
３５、４２、４７及び４８は、それぞれ別々に、電気的
絶縁膜（熱酸化膜）５０によって覆われている。

【００４２】第１垂直転送電極３１の一領域は、垂直電
荷転送チャネル２０ａの一領域を覆って、この一領域と
共に垂直電荷転送素子（ＶＣＣＤ）２０を構成する。ま
た、第１垂直転送電極３１の他の一領域は、読出ゲート
用チャネル領域２１ａを覆って、この読出ゲート用チャ
ネル領域２１ａと共に読出ゲート２１を構成する。

【００４３】第１垂直転送電極３１に後述する読出パル
スを印加すると、読出ゲート２１（読出ゲート用チャネ
ル領域２１ａ）にｎ型チャネルが誘起され、光電変換素
子１５（ｎ型不純物添加領域１５ａ）とこれに対応する
垂直電荷転送チャネル２０ａとが導通する。

【００４４】光遮蔽膜５１が、電気的絶縁膜２５及びそ
の上に形成されている各種の電極を覆っている。ただ
し、この光遮蔽膜５１は、光電変換素子１５（ｐ型不純
物添加領域１５ｂ）それぞれの上に１個ずつ所定形状の
開口部５１ａを有する。各開口部５１ａは、光電変換素
子１５におけるｎ型不純物添加領域１５ａの外周面より
も内側において開口している。

【００４５】光遮蔽膜５１は、例えばアルミニウム、ク
ロム、タングステン、チタン、モリブデン等の金属から
なる薄膜やこれらの金属の２種以上からなる合金薄膜、
あるいは、前記の金属薄膜と前記の合金薄膜とを含む群
から選択された２種以上を組み合わせた多層金属薄膜等
によって形成される。

【００４６】保護膜５２が、光遮蔽膜５１上及び開口部
５１ａから露出している電気的絶縁膜２５上に形成され
ている。この保護膜５２は、例えばシリコン窒化物、シ
リコン酸化物、ＰＳＧ（燐添加シリコンガラス）、ＢＰ
ＳＧ（ホウ素燐添加シリコンガラス）、ポリイミド等に
よって形成される。

【００４７】第１の平坦化膜５３が保護膜５２を覆って
いる。第１の平坦化膜５３はマイクロレンズ用の焦点調
節層としても利用される。必要に応じて、第１の平坦化
膜５３中にインナーレンズが形成される。第１の平坦化
膜５３は、例えばフォトレジスト等の透明樹脂を、例え
ばスピンコート法によって所望の厚さに塗布することに
よって形成される。

【００４８】色フィルタアレイ５５が、第１の平坦化膜
５３上に形成されている。この色フィルタアレイ５５
は、カラー撮像を可能にする複数種の色フィルタを所定
のパターンで形成したものである。カラー撮像用の色フ
ィルタアレイとしては、原色型の色フィルタアレイ、及
び、補色型の色フィルタアレイがある。

【００４９】原色型の色フィルタアレイ及び補色型の色
フィルタアレイのいずれにおいても、個々の光電変換素
子１５の上方に色フィルタが１個ずつ配設される。色フ
ィルタアレイ５５における色フィルタの配列パターンに
ついては、説明を省略するが、図２においては、赤色フ
ィルタ５５Ｒ、緑色フィルタ５５Ｇ及び青色フィルタ５
５Ｂが１個ずつ示されている。色フィルタアレイ５５
は、例えば、所望色の顔料もしくは染料を含有させた樹
脂（カラーレジン）の層を、フォトリソグラフィ法等の
方法によって所定箇所に形成することによって作製する
ことができる。

【００５０】第２の平坦化膜５６が、色フィルタアレイ
５５上に形成されている。第２の平坦化膜５６は、例え
ばフォトレジスト等の透明樹脂を例えばスピンコート法
によって所望の厚さに塗布することによって形成され
る。

【００５１】マイクロレンズアレイ５８が、第２の平坦
化膜５６上に形成されている。このマイクロレンズアレ
イ５８は、個々の光電変換素子１５の上方に１個ずつ配
設されたマイクロレンズ５８ａによって構成されてい
る。これらのマイクロレンズ５８ａは、例えば、屈折率
が概ね１．３〜２．０の透明樹脂（フォトレジストを含
む）からなる層をフォトリソグラフィ法等によって所定
形状に区画した後、熱処理によって各区画の透明樹脂層
を溶融させ、表面張力によって角部を丸め込ませた後に
冷却すること等によって得られる。

【００５２】なお、図１においては、図２に示した光遮
液膜５１、保護膜５２、第１の平坦化膜５３、第２の平
坦化膜５６及びマイクロレンズアレイ５８の図示を省略
している。また、図１においては、色フィルタアレイ５
５自体の図示も省略しているが、各光電変換素子１５上
に配置されている色フィルタの色を記号Ｇ１、Ｇ２、Ｒ
またはＢで示してある。

【００５３】図３は、ＣＣＤラインメモリ部４０及び水
平電荷転送素子４５の構成を示す部分拡大図であり、図
４は、図３のｙ−ｙ線断面図である。

【００５４】図３に示すように、ＣＣＤラインメモリ部
４０において、垂直電荷転送チャネル２０ａの各々のチ
ャネル幅は、下流に行くに従って徐々に広くなり、垂直
電荷転送チャネル２０ａの各々の下流端は、水平電荷転
送チャネル４６に接続されている。垂直電荷転送チャネ
ル２０ａチャネル幅が徐々に広くなっていることから、
ＣＣＤラインメモリ部４０は、転送方向に向かってポテ
ンシャルが高くなっている。また、各垂直電荷転送チャ
ネル２０ａの間には、光電変換素子配置部分を除いて、
チャネルストップ領域２２が配置されている。

【００５５】水平電荷転送素子４５は、光電変換素子行
方向に帯状に延在する１本の水平電荷転送チャネル４６
と、この水平電荷転送チャネル４６上に形成された多数
個の第１水平転送電極４７及び第２水平転送電極４８を
有する。第１水平転送電極４７は略逆Ｌ字状に形成さ
れ、第２水平転送電極４８は矩形状に形成されている。

【００５６】図４に示すように、第１水平転送電極４７
及び第２水平転送電極４８は、電気的絶縁膜２３を介し
て半導体基板１上に形成されている。例えば、第１ポリ
シリコン層によって第２水平転送電極４８が形成され、
第２ポリシリコン層によって第１水平転送電極４７が形
成されている。個々の電極４７及び４８は、電気的絶縁
膜５０によって覆われている。

【００５７】水平電荷転送チャネル４６は、ｎ型不純物
添加領域（ｎ型チャネル）４６ａに代えてｐ^-型不純物
添加領域４６ｂが形成されているポテンシャル・バリア
領域４６Ｂと、ｎ型不純物添加領域（ｎ型チャネル）４
６ａによって構成されているポテンシャル・ウェル領域
４６Ｗとを有する。いずれの領域４６Ｂ、４６Ｗも、電
荷転送チャネルとしての導電型はｎ型である。

【００５８】ポテンシャル・パリア領域４６Ｂは、光電
変換素子行方向に帯状に延在する１つの第１バリア領域
４６Ｂ１と、第１バリア領域４６Ｂ１から一定の間隔で
分岐して光電変換素子列方向に帯状に延在する多数の第
２バリア領域４６Ｂ２とを含んでいる。１つの第２バリ
ア領域４６Ｂ２とその下流の第２バリア領域４６Ｂ２と
の間に、これらに隣接する１つのポテンシャル・ウェル
領域４６Ｗが形成されている。最も下流の第２バリア領
域４６Ｂ２の下流側にも、１つのポテンシャル・ウェル
領域４６Ｗが形成されている。

【００５９】第１バリア領域４６Ｂ１は、転送制御段４
０ａと水平電荷転送素子４５内のポテンシャル・ウェル
領域４６Ｗとを分離する。第２バリア領域４６Ｂ２の各
々は、水平電荷転送素子４５内でポテンシャル・ウェル
領域４６Ｗ同士を分離する。個々の第１水平転送電極４
７は、１つの第２バリア領域４６Ｂ２と、この第２バリ
ア領域４６Ｂ２に続く第１バリア領域４６Ｂ１とを覆っ
ている。個々の第２水平転送電極４８は、１つのポテン
シャル・ウェル領域４６Ｗを覆っている。

【００６０】１個の第１水平転送電極４７、第１水平転
送電極４７直下のポテンシャル・バリア領域４６Ｂ、１
個の第２水平転送電極４８、及び第２水平転送電極４８
直下の下方のポテンシャル・ウェル領域４６Ｗにより、
１つの水平電荷転送段４５ａが構成されている。水平電
荷転送段４５ａは、１本の垂直電荷転送チャネル２０ａ
に１つずつ対応しながら一列に形成されている。

【００６１】以上説明した構成を有するＣＣＤイメージ
センサ１０は、駆動回路（図示せず）から供給される駆
動信号及び制御信号に従って、以下のように駆動され
る。

【００６２】垂直電荷転送素子２０の各々を８相の垂直
駆動信号φＶ１〜φＶ８によって駆動させる際には、図
１に示すように、第１〜第２垂直転送電極３１〜３２の
各方と第１〜第２補助転送電極３４〜３５とが８つのグ
ループに分けられ、グループ毎に異なる垂直駆動信号φ
Ｖ１〜φＶ８が、図示しない駆動回路からＣＣＤイメー
ジセンサ１０に供給される。１つのグループは、７本お
きに選択された第１垂直転送電極３１、第２垂直転送電
極３２、第１補助転送電極３４、または第２補助転送電
極３５によって構成される。この場合、制御信号φＬＭ
は、転送制御電極４２に供給される。

【００６３】また、水平電荷転送素子４５を２相の水平
駆動信号φＨ１及びφＨ２によって駆動させる際には、
隣り合う第１水平転送電極４７及び第２水平転送電極４
８は共通結線され、共通結線された第１水平転送電極４
７及び第２水平転送電極４８を含む水平電荷転送段４５
ａが２つのグループに分けられて、グループ毎に異なる
水平駆動信号φＨ１及びφＨ２が、図示しない駆動回路
からＣＣＤイメージセンサ１０に供給される。

【００６４】垂直駆動信号φＶ１〜φＶ８は、ローレベ
ルＶＬ、ミドルレベルＶＭ、及びハイレベルＶＨの３値
を有し、制御信号φＬＭは、ローレベルＬＭＬ、及びハ
イレベルＬＭＨの２値を有し、水平駆動信号φＨ１及び
φＨ２は、ローレベルＨＬ、及びハイレベルＨＨの２値
を有する。

【００６５】図５に、ＣＣＤイメージセンサ１０を駆動
する際のタイミングチャートを示す。また、図６には、
図３のｙ−ｙ線断面における電極配置及び電極下の電荷
転送チャネルのポテンシャル分布の経時変化を示す。以
下、図５及び図６を参照して、各垂直電荷転送素子２
０、ＣＣＤラインメモリ部４０及び水平電荷転送素子４
５の電荷転送動作の一例について説明する。

【００６６】図５に示すように、水平同期信号（ＨＤ）
に応じてＣＣＤラインメモリ部４０から水平電荷転送素
子４５へ電荷を転送する前の段階の時刻ｔ２では、水平
駆動信号φＨ１がローレベルＨＬ（例えば０Ｖ）にあ
り、水平駆動信号φＨ２がハイレベルＨＨ（例えば５．
０Ｖ）にあり、そして制御信号φＬＭがハイレベルＬＭ
Ｈ（例えば５．０Ｖ）にある。

【００６７】図６に示すように、水平駆動信号φＨ１が
ローレベルＨＬのとき、第１水平転送電極４７直下での
水平電荷転送チャネル４６（ポテンシャル・バリア領域
４６Ｂ１）の電位は、制御信号φＬＭがハイレベルＬＭ
ＨにあるかローレベルＬＭＬにあるかに拘わらず、転送
制御電極４２の下での垂直電荷転送チャネル２０ａの電
位より低くなる。従って、水平駆動信号φＨ１がローレ
ベルＨＬにあると、電荷ＱはＣＣＤラインメモリ部４０
から水平電荷転送素子４５へ転送されることなく、ＣＣ
Ｄラインメモリ部４０に留まる。従って、時刻ｔ２にお
いては、ＣＣＤラインメモリ部４０から水平電荷転送素
子４５へ電荷が転送されない。

【００６８】また、図５に示すように、同時にこのとき
各垂直電荷転送素子２０からＣＣＤラインメモリ部４０
へ電荷を転送することになるので、駆動信号φＶ１がミ
ドルレベルＶＭ（例えば、０Ｖ）、駆動信号φＶ８がロ
ーレベルＶＬ（例えば−８Ｖ）、駆動信号φＶ２〜φＶ
７がミドルレベルＶＭにあり、制御信号φＬＭがハイレ
ベルＬＭＨ（例えば５．０Ｖ）にある。

【００６９】図６に示すように、駆動信号φＶ１がミド
ルレベルＶＭにあり、かつ、制御信号φＬＭがハイレベ
ルＬＭＨにあると、転送制御電極４２の下での垂直電荷
転送チャネル２０ａの電位が、第２補助転送電極３５の
下での垂直電荷転送チャネル２０ａの電位より高くな
る。従って、電荷Ｑが垂直電荷転送素子２０からＣＣＤ
ラインメモリ部４０へ転送される。

【００７０】次に、図５に示した時刻ｔ３におけるよう
に、ＣＣＤラインメモリ部４０から水平電荷転送素子４
５へ電荷を転送する際には、制御信号φＬＭをハイレベ
ルＬＭＨからローレベルＬＭＬ（例えば０Ｖ）にすると
共に、水平駆動信号φＨ２をローレベルＨＬにし、水平
駆動信号φＨ１をハイレベルＨＨにする。

【００７１】図６に示すように、水平駆動信号φＨ１が
ハイレベルＨＨにあり、かつ、制御信号φＬＭがローレ
ベルＬＭＬにあると、第１水平転送電極４７の下での水
平電荷転送チャネル４６（ポテンシャル・バリア領域４
６Ｂ１）の電位が、転送制御電極４２の下での垂直電荷
転送チャネル２０ａの電位より高くなる。従って、電荷
ＱがＣＣＤラインメモリ部４０から水平電荷転送素子４
５へ転送される。

【００７２】図７に、転送路に沿った電荷転送チャネル
のポテンシャル分布を示す。図３を参照して説明したよ
うに、ＣＣＤラインメモリ部４０においては、垂直電荷
転送チャネル２０ａの各々のチャネル幅が、下流に行く
に従い徐々に広くなっているので、チャネル幅の拡大に
伴い狭チャネル効果が緩和され、図７に示すように、ポ
テンシャルが転送方向に向かって高くなる電位スロープ
が発生する。

【００７３】この結果、図８（Ａ）及び（Ｂ）に示すよ
うに、ＣＣＤラインメモリ部の電荷転送チャネルに欠陥
が有り、電位ポケットや電位バリアが発生している場合
であっても、電位スロープにより凹凸が緩和されるの
で、信号電荷の転送が妨げられることがなく、垂直電荷
転送チャネル２０ａの各々について転送速度が均一とな
る。

【００７４】次に、図５に示した時刻ｔ１におけるよう
に、制御信号φＬＭがローレベルＬＭＬからハイレベル
ＬＭＨに転じ、ＣＣＤラインメモリ部４０から水平電荷
転送素子４５への電荷の転送を禁止する。その後、図５
の時刻ｔ２におけるように、水平駆動信号φＨ２をロー
レベルＨＬからハイレベルＨＨにすると共に、水平駆動
信号φＨ１をハイレベルＨＨからローレベルＨＬにす
る。水平駆動信号φＨ１が供給されている水平電荷転送
段内の電荷が、水平駆動信号φＨ２が供給されている水
平電荷転送段へ転送され、水平駆動信号φＨ１が供給さ
れている水平電荷転送段が空になる。

【００７５】図６に示すように、時刻ｔ１では、時刻ｔ
３での状態から水平電荷転送素子４５内の電荷が１水平
電荷転送段分だけ下流側に転送されている。以下、同様
にして、水平駆動信号φＨ１をローレベルＨＬからハイ
レベルＨＨにすると共に、水平駆動信号φＨ２をハイレ
ベルＨＨからローレベルＨＬにすると、水平駆動信号φ
Ｈ２が供給されている水平電荷転送段内の電荷が、水平
駆動信号φＨ１が供給されている水平電荷転送段へ転送
され、水平駆動信号φＨ２をローレベルＨＬからハイレ
ベルＨＨにすると共に、水平駆動信号φＨ１をハイレベ
ルＨＨからローレベルＨＬにすると、水平駆動信号φＨ
１が供給されている水平電荷転送段内の電荷が、水平駆
動信号φＨ２が供給されている水平電荷転送段へ転送さ
れる。

【００７６】出力部６０は、水平電荷転送素子４５から
受け取った電荷に基づいて、画像信号（信号電圧）を順
次出力する。このときの画像信号の出力波形の例（Ｏ
Ｓ）を図５に併せて示す。映像信号処理回路（図示せ
ず）は、これらの画像信号（信号電圧）を利用して画像
データを生成する。生成された画像データは、画像デー
タ出力部（図示せず）へ送られて、フレームメモリ等の
記憶媒体に一旦記憶される。その後、画像データ出力部
から表示部（図示せず）へ画像データが供給され、表示
部が画像を表示する。

【００７７】以上説明した通り、本実施の形態に係るＣ
ＣＤイメージセンサには、垂直電荷転送素子の各々の転
送方向下流側に、垂直電荷転送素子２０の電荷転送チャ
ネルと同じ導電型の電荷転送チャネル領域を含み、水平
電荷転送素子４５に電気的に接続されたＣＣＤラインメ
モリ部が設けられているので、ＣＣＤラインメモリ部の
複数の電荷転送チャネル領域を複数のグループに分け、
垂直電荷転送素子から転送されてきた信号電荷をＣＣＤ
ラインメモリ部に一時的に蓄積すると共に、蓄積した電
荷をＣＣＤラインメモリ部からグループ単位で選択的に
水平電荷転送素子へ転送することができる。また、互い
に異なるグループに属する２つの電荷転送チャネル領域
から水平電荷転送素子へ転送された２つの電荷を容易に
水平加算（混合）することができ、電荷の垂直加算のみ
を行って画像データを得た場合に比べて、より良好な再
生画像を得ることができる。

【００７８】また、ＣＣＤラインメモリは、転送方向に
向かってポテンシャルが徐々に高くなるように形成され
ているので、電荷転送チャネルに欠陥が発生していても
速やかにポテンシャルが大きい方に信号電荷を転送する
ことができる。これにより、再生画面上で縦方向に画像
が流れる、縦方向の解像度が低下する、カラー画像の場
合には色信号が混ざった所謂色偽信号により変色を生じ
る等の画質の低下が防止され、良好な再生画像を得るこ
とができる。

【００７９】上記では、図９（Ｂ）に示すように、ＣＣ
Ｄラインメモリ部において、チャネルストップ領域の幅
は一定として、電荷転送チャネルの各々のチャネル幅が
転送方向に向かって連続的に広がった構成として、狭チ
ャネル効果により電位スロープを発生させる例について
説明したが、転送方向に向かってポテンシャルが徐々に
高くなる電位スロープが発生していればよく、他の方法
により電位スロープが発生するようにしてもよい。

【００８０】例えば、図９（Ａ）に示すように、電荷転
送チャネルのチャネル幅が転送方向に向かって段階的に
広がる構成とすることができる。また、図９（Ｃ）及び
（Ｄ）に示すように、チャネルストップ領域の幅が転送
方向に向かって連続的または段階的に狭くなった構成と
しても、同様の効果を得ることができる。更に、図９
（Ｅ）及び（Ｆ）に示すように、電荷転送チャネルのチ
ャネル幅が転送方向に向かって連続的または段階的に広
がると共に、チャネルストップ領域の幅が転送方向に向
かって連続的または段階的に狭まる構成とすることもで
きる。

【００８１】また、狭チャネル効果を緩和する方法は、
チャネルストップ領域の幅や電荷転送チャネル幅の変更
には限られない。例えば、チャネルストップ領域の不純
物濃度を転送方向に向かって連続的または段階的に低下
させることによっても、狭チャネル効果が緩和され、転
送方向に向かってポテンシャルが徐々に高くなる電位ス
ロープが発生する。また、電荷転送チャネルのチャネル
深さが転送方向に向かって連続的または段階的に深くな
る構成としても、同様の効果を得ることができる。さら
に、チャネルストップ領域のチャネル深さが転送方向に
向かって連続的または段階的に浅くなる構成としても、
同様の効果を得ることができる。

【００８２】また、電位スロープ発生の方法は、狭チャ
ネル効果の緩和には限られない。例えば、転送方向に向
かってポテンシャルが徐々に高くなるように、印加電圧
を変化させることによっても、電位スロープを発生させ
ることができる。

【００８３】

【発明の効果】本発明の固体撮像素子は、ラインメモリ
を設けることにより水平方向の電荷の加算を可能にする
と共に、ラインメモリの電荷転送速度を低下させること
がなく良好な画像を得ることができる、という効果を奏
する。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るＣＣＤイメージセン
サの構成を概略的に示す部分平面図である。

【図２】本発明の実施の形態に係るＣＣＤイメージセン
サの光電変換素子とその周辺部の構成を概略的に示す断
面図である。

【図３】本発明の実施の形態に係るＣＣＤイメージセン
サのＣＣＤラインメモリ部の構成を示す部分拡大図であ
る。

【図４】図３のｙ−ｙ線断面図である。

【図５】本発明の実施の形態に係るＣＣＤイメージセン
サを駆動する際のタイミングチャートである。

【図６】図３のｙ−ｙ線断面における電極配置及び電極
下の電荷転送チャネルのポテンシャル分布の経時変化を
示す図である。

【図７】本発明の実施の形態に係るＣＣＤイメージセン
サのＣＣＤラインメモリ部の電荷転送チャネルのポテン
シャル分布を示す図である。

【図８】（Ａ）及び（Ｂ）は、本発明の実施の形態に係
るＣＣＤイメージセンサのＣＣＤラインメモリ部の電荷
転送チャネルに欠陥が有る場合の電荷転送チャネルのポ
テンシャル分布を示す図である。

【図９】ＣＣＤラインメモリ部の電荷転送チャネルパタ
ーンの変形例を示す図である。

【図１０】ＣＣＤラインメモリ部を備えたＣＣＤイメー
ジセンサの概略構成図である。

【図１１】ＣＣＤラインメモリ部の電荷転送チャネルの
欠陥例を示す図である。

【図１２】（Ａ）及び（Ｂ）は、欠陥を有する電荷転送
チャネルのポテンシャル分布を示す図である。

【符号の説明】

１０ＣＣＤイメージセンサ１１半導体基板１５光電変換素子２０垂直電荷転送素子（ＶＣＣＤ）２０ａ垂直電荷転送チャネル２１読出ゲート２２チャネルストップ領域２５電気的絶縁膜３１第１垂直転送電極３２第２垂直転送電極３４第１補助転送電極３５第２補助転送電極４２転送制御電極４０ＣＣＤラインメモリ部４０ａ転送制御段４５水平電荷転送素子（ＨＣＣＤ）４６水平電荷転送チャネル４７第１水平転送電極４８第２水平転送電極５０電気的絶縁膜（熱酸化膜）６０出力部

───────────────────────────────────────────────────── フロントページの続き (72)発明者山田哲生宮城県黒川郡大和町松坂平１丁目６番地富士フイルムマイクロデバイス株式会社内Ｆターム(参考） 4M118 AA01 AA10 AB01 BA10 BA13 CA04 DA03 DA23 DB05 DB06 DB11 FA06 FA43 GB08 GB11 GC08 GD04 GD07 5C024 AX01 BX00 CX51 GY06 JX23 JX27

Claims

【特許請求の範囲】

【請求項１】複数の列方向及び列方向と交差する複数の
行方向に配列された多数個の光電変換素子と、各光電変換素子列に沿って設けられ、各光電変換素子で
発生した信号電荷を前記光電変換素子列を構成する光電
変換素子の配列方向に転送する複数の第１シフトレジス
タと、前記第１シフトレジスタの各々に対応して前記第１シフ
トレジスタの各々から信号電荷が転送されるように配置
され、前記第１シフトレジスタから転送された信号電荷
を一時的に蓄積して選択に応じて転送すると共に、転送
方向に向かってポテンシャルが徐々に高くなるように形
成された複数のラインメモリと、前記ラインメモリに蓄積された信号電荷を選択的に読み
出し、該信号電荷を前記配列方向と交差する方向に転送
する第２シフトレジスタと、を含む固体撮像素子。
【請求項２】前記ラインメモリの各々を、第１シフトレ
ジスタのチャネル及び第２シフトレジスタのチャネルの
各々に接続された電荷転送チャネルと、隣り合うライン
メモリの電荷転送チャネル間を電気的に分離するように
隣り合うラインメモリの電荷転送チャネルとの間に配置
されたチャネルストップ領域と、を含んで構成した請求
項１記載の固体撮像素子。
【請求項３】前記電荷転送チャネル及び前記チャネルス
トップ領域の少なくとも一方における幅及び不純物濃度
の少なくとも一方を徐々に変化させることにより、転送
方向に向かってポテンシャルが徐々に高くなるように形
成した請求項２記載の固体撮像素子。
【請求項４】前記ラインメモリに、チャネル幅が転送方
向に向かって徐々に広がった電荷転送チャネルを設けた
請求項１記載の固体撮像素子。
【請求項５】前記ラインメモリに、隣り合うラインメモ
リの電荷転送チャネル間を電気的に分離するように隣り
合うラインメモリの電荷転送チャネルとの間に配置さ
れ、かつ幅が転送方向に向かって徐々に狭くなったチャ
ネルストップ領域を設けた請求項１記載の固体撮像素
子。