JP3795808B2 - 固体撮像素子およびこれを用いた撮像装置 - Google Patents
固体撮像素子およびこれを用いた撮像装置 Download PDFInfo
- Publication number
- JP3795808B2 JP3795808B2 JP2002018843A JP2002018843A JP3795808B2 JP 3795808 B2 JP3795808 B2 JP 3795808B2 JP 2002018843 A JP2002018843 A JP 2002018843A JP 2002018843 A JP2002018843 A JP 2002018843A JP 3795808 B2 JP3795808 B2 JP 3795808B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- photoelectric conversion
- solid
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、固体撮像素子および撮像装置に係り、特に、光電変換素子に蓄積された電荷を電荷転送素子によって所望方向に転送する固体撮像素子、およびこの固体撮像素子をエリア・イメージセンサとして用いた撮像装置に関する。
【0002】
【従来の技術】
今日では、ビデオカメラ、デジタルスチルカメラ等の撮像装置において、CCD(電荷結合素子)型の固体撮像素子がエリア・イメージセンサとして利用されている。
【0003】
エリア・イメージセンサとして利用されるCCD型の固体撮像素子は、例えば、半導体基板の一表面に行列状に配置された多数個の光電変換素子と、1列の光電変換素子列に1つずつ対応して配置された第1電荷転送素子(以下、「垂直電荷転送素子」という。)と、垂直電荷転送素子それぞれに電気的に接続可能な第2電荷転送素子(以下、「水平電荷転送素子」という。)と、水平電荷転送素子の出力端に電気的に接続される電荷検出回路とを有する。
【0004】
光電変換素子は、一般に、フォトダイオードによって構成される。垂直電荷転送素子の各々および水平電荷転送素子は、それぞれ、CCDによって構成される。CCDは、半導体基板の一表面に形成された電荷転送チャネルと、その上に電気的絶縁膜を介して配置された多数の電極とを有する。
【0005】
光電変換素子に光が入射すると、その光量に応じた量の電荷が、この光電変換素子に蓄積される。垂直電荷転送素子は、対応する光電変換素子それぞれに蓄積された電荷を読み出し、これらの電荷を水平電荷転送素子に転送する。水平電荷転送素子は、垂直電荷転送素子の各々から電荷を受け取り、これらの電荷を電荷検出回路へ転送する。電荷検出回路は、水平電荷転送素子から転送されてくる電荷を順次検出して画素信号を順次生成する。
【0006】
近年、例えばデジタルスチルカメラにおいては、高画質の静止画を撮像するために、電子シャッタの他にメカニカルシャッタが併用されるようになってきている。メカニカルシャッタを備えたデジタルスチルカメラによって高画質の静止画を撮像する際には、(a) 各光電変換素子のリセット(電子シャッタ)、(b) 各光電変換素子の露光、(c) メカニカルシャッタによる光の遮断、および(d) 各垂直電荷転送素子内の不要電荷の掃き出し、をこの順番で順次行った後に、各光電変換素子に蓄積された電荷に基づいて画素信号が生成される。
【0007】
CCD型の固体撮像素子では、垂直電荷転送素子の各々および水平電荷転送素子も光電変換能を有する。このため、光電変換素子以外の領域で無用の光電変換が行われないように、各電荷転送素子は光遮蔽膜によって平面視上覆われる。
【0008】
しかしながら光遮蔽膜を設けても、各電荷転送素子で無用の光電変換が行われるのを完全に抑止することは極めて困難である。また、光電変換によるもの以外の電荷生成もある。光電変換素子の各々を露光している間に、各垂直電荷転送素子に不要な電荷が蓄積されることが多い。これらの不要電荷は、スミア等の原因となる。
【0009】
このため、高画質の静止画を撮像する際には、光電変換素子から垂直電荷転送素子への電荷の読み出しに先立って、上述のように、各垂直電荷転送素子内の不要電荷の掃き出しが行われる。
【0010】
各垂直電荷転送素子内の不要電荷の掃き出しは、不要電荷を電荷検出回路にまで転送し、ここで例えば電源電圧に吸収させることによって行われる。不要電荷を掃き出す際の各垂直転送素子の動作は、各光電変換素子から電荷を読み出さない以外は、1フレーム分の電荷を水平電荷転送素子へ転送する際の動作と同じである。
【0011】
【発明が解決しようとする課題】
光電変換素子に蓄積された電荷は安定した状態を保ち続けるものではなく、経時的に熱によって励起されて、光電変換素子から半導体基板へ漏出する。この漏出は、上述した不要電荷の掃き出し動作の期間中にも起こる。光電変換素子から半導体基板へ電荷が漏出すると、光電変換素子の飽和信号レベルが低下し、ダイナミックレンジが低減する。
【0012】
また、上述した不要電荷の掃き出し動作を行うと、高画質の静止画を順次撮像することが可能な最短の間隔が長くなる。単位時間当たり撮像可能な高画質の静止画のコマ(齣)数が低下する。
【0013】
本発明の目的は、垂直電荷転送素子内の不要電荷を高速で掃き出すことが可能な固体撮像素子を提供することである。
【0014】
本発明の他の目的は、垂直電荷転送素子内の不要電荷を高速で掃き出すことが可能な固体撮像素子を備えた撮像装置を提供することである。
【0015】
【課題を解決するための手段】
本発明の一観点によれば、(i) 半導体基板と、(ii)前記半導体基板の一表面に複数行、複数列に亘って行列状に配置された多数個の光電変換素子と、(iii) 1列の光電変換素子列に1つずつ対応して配置され、対応する光電変換素子列中の光電変換素子それぞれからの電荷の読み出し、および、前記電荷の転送を行うことができる第1電荷転送素子と、(iv)前記半導体基板の一表面に形成され、各々が、前記第1電荷転送素子に近接して光電変換素子間に、該光電変換素子と電気的に絶縁して配置され、前記近接する第1電荷転送素子に電気的に接続可能で、前記第1電荷転送素子から電荷を移動させることのできる複数個のドレイン領域と、 (v) 前記半導体基板の上方に配置されて前記ドレイン領域の各々に電気的に接続され、前記光電変換素子それぞれの上方に開口部を1つずつ有する光遮蔽膜とを有する固体撮像素子が提供される。
【0016】
本発明の他の観点によれば、(A)(i) 半導体基板と、(ii)前記半導体基板の一表面に複数行、複数列に亘って行列状に配置された多数個の光電変換素子と、(iii) 1列の光電変換素子列に1つずつ対応して配置され、対応する光電変換素子列中の光電変換素子それぞれからの電荷の読み出し、および、前記電荷の転送を行うことができる第1電荷転送素子と、(iv)前記半導体基板の一表面に形成され、各々が、前記第1電荷転送素子に近接して光電変換素子間に、該光電変換素子と電気的に絶縁して配置され、前記近接する第1電荷転送素子に電気的に接続可能で、前記第1電荷転送素子から電荷を移動させることのできる複数個のドレイン領域と、(v) 前記半導体基板の上方に配置されて前記ドレイン領域の各々に電気的に接続され、前記光電変換素子それぞれの上方に開口部を1つずつ有する光遮蔽膜とを有する固体撮像素子と、(B)前記光遮蔽膜に電気的に接続されて、前記ドレイン領域と該ドレイン領域に電気的に接続可能な第1電荷転送素子とを電気的に接続させるための掃出し電圧を前記光遮蔽膜に供給する掃出し電圧生成器と
を備えた撮像装置が提供される。
【0017】
固体撮像素子に上述のようにドレイン領域を設け、これらのドレイン領域に光遮蔽膜を介して比較的高い電圧(掃出し電圧)を印加することにより、個々の第1電荷転送素子(垂直電荷転送素子)内の不要電荷を、この第1電荷転送素子に電気的に接続可能なドレイン領域へ掃き出すことが可能になる。
【0018】
各第1電荷転送素子に1フレーム分の電荷転送動作と同じ動作を行わせることなく、これら第1電荷転送素子内の不要電荷を掃き出すことができる。ごく短時間の間に、各第1電荷転送素子内の不要電荷を掃き出すことが可能である。
【0019】
ドレイン領域と第1電荷転送素子との電気的な接続を図るために、例えば、ドレイン領域とこのドレイン領域に近接する第1電荷転送素子の電荷転送チャネルとの間にゲート(掃出しゲート)を設ける。掃出しゲートを構成するにあたっては、光遮蔽膜の一領域をゲート電極として利用することもできるし、光遮蔽膜と半導体基板との間に専用のゲート電極を配置することもできる。
【0020】
パンチ・スルー現象を利用して、ドレイン領域と、このドレイン領域に近接する第1電荷転送素子とを電気的に接続することもできる。
【0021】
【発明の実施の形態】
図1は、第1の実施例による固体撮像素子100での光電変換素子10、第1電荷転送素子(垂直電荷転送素子)20、第2電荷転送素子(水平電荷転送素子)40、電荷検出回路50、およびドレイン領域60の平面配置を概略的に示す。同図においては図示を省略しているが、各垂直電荷転送素子20、水平電荷転送素子40、および各ドレイン領域60は光遮蔽膜によって平面視上覆われている。ただし、光遮蔽膜は、個々の光電変換素子10の上方に開口部を1つずつ有する。図1では、これらの開口部それぞれの平面視上の輪郭を二点鎖線で示し、各々に参照符号OPを付してある。
【0022】
固体撮像素子100は、エリア・イメージセンサとして利用される固体撮像素子であり、半導体基板1の一表面に多数個の光電変換素子10が複数行、複数列に亘って画素ずらし配置されている。
【0023】
ここで、本明細書でいう「画素ずらし配置」とは、奇数番目に当たる光電変換素子列中の各光電変換素子に対し、偶数番目に当たる光電変換素子列中の光電変換素子の各々が、光電変換素子列内での光電変換素子のピッチの約1/2、列方向にずれ、奇数番目に当たる光電変換素子行中の各光電変換素子に対し、偶数番目に当たる光電変換素子行中の光電変換素子の各々が、光電変換素子行内での光電変換素子のピッチの約1/2、行方向にずれ、光電変換素子列の各々が奇数行または偶数行の光電変換素子のみを含むような、多数個の光電変換素子の配置を意味する。「画素ずらし配置」は、多数個の光電変換素子を複数行、複数列に亘って行列状に配置する際の一形態である。
【0024】
上記の「光電変換素子列内での光電変換素子のピッチの約1/2」とは、1/2を含む他に、製造誤差、設計上もしくはマスク製作上起こる画素位置の丸め誤差等の要因によって1/2から外れてはいるものの、得られる固体撮像素子の性能およびその画像の画質からみて実質的に1/2と同等とみなすことができる値をも含むものとする。上記の「光電変換素子行内での光電変換素子のピッチの約1/2」についても同様である。
【0025】
光電変換素子10の各々は例えば埋込み型のpnフォトダイオードによって構成され、平面視上、例えば八角形を呈す。光電変換素子10に光が入射すると、この光電変換素子10に電荷が蓄積される。
【0026】
エリア・イメージセンサとして利用される実際の固体撮像素子での光電変換素子10の総数は、例えば数10万個〜数100万個である。個々の光電変換素子10の上方には、必要に応じて、マイクロレンズが1個ずつ配置される。
【0027】
個々の光電変換素子10に蓄積された電荷を電荷検出回路50へ転送するために、1つの光電変換素子列に1つずつ、この光電変換素子列に沿って垂直電荷転送素子20が配置される。
【0028】
垂直電荷転送素子20の各々はCCDによって構成される。各垂直電荷転送素子20は、半導体基板1に形成されたn型の電荷転送チャネル23(以下、「垂直電荷転送チャネル23」という。)と、半導体基板1上に第1の電気的絶縁層(図示せず。)を介して形成されて垂直電荷転送チャネル23を平面視上横切る5種類の転送電極(以下、「第1〜第5垂直転送電極」という。)25a〜25eとを有する。
【0029】
図示の例では、第1〜第2垂直転送電極25a〜25bが交互に繰り返し配置され、さらに、最も下流の第2垂直転送電極25bの下流側に第3〜第5垂直転送電極25c〜25eがこの順番で並列に配置される。
【0030】
本明細書では、光電変換素子10から電荷検出回路50へ転送される電荷の移動を1つの流れとみなして、個々の部材等の相対的な位置を、必要に応じて「何々の上流」、「何々の下流」等と称して特定するものとする。
【0031】
第1垂直転送電極25aは各光電変換素子行の上流側に1本ずつ配置され、第2垂直転送電極25bは各光電変換素子行の下流側に1本ずつ配置される。これらの第1〜第2垂直転送電極25a〜25bは、対応する光電変換素子行に沿った蛇行形状を有する。1行の光電変換素子行に対応する第1〜第2垂直転送電極25a〜25bは、対応する光電変換素子行中の各光電変換素子10を平面視上ほぼ取り囲む。
【0032】
第1〜第5垂直転送電極25a〜25eの各々は、各垂直電荷転送チャネル23を平面視上横切り、全ての垂直電荷転送素子20について、その一部を構成する。
【0033】
光電変換素子10からの電荷の読み出しを制御するために、各垂直電荷転送素子20は、対応する光電変換素子10それぞれに1つずつ、読出しゲート30を有する。個々の読出しゲート30は、半導体基板1に形成された読出しゲート用チャネル領域(図示せず。)を含む。1行の光電変換素子行に対応する読出しゲート用チャネル領域の各々は、この光電変換素子行に対応する第2垂直転送電極25bによって平面視上覆われる。読出しゲート用チャネル領域上に位置する第2垂直転送電極25bの一領域が、読出しゲート30のゲート電極として機能する。
【0034】
図1においては、読出しゲート30の位置を判り易くするために、右下がりの実線によるハッチングを各読出しゲート30に付してある。
【0035】
第2垂直転送電極25bに読出しパルス(電位は例えば15V程度)を供給すると、この第2垂直転送電極25bに対応する光電変換素子10の各々から、各垂直電荷転送素子20へ電荷が読み出される。光電変換素子10から垂直電荷転送素子20への電荷の読出しは、光電変換素子行単位で行われる。
【0036】
各垂直電荷転送素子20へ読み出された電荷は、これらの垂直電荷転送素子20によって行単位で同じタイミングの下に水平電荷転送素子40へ転送される。このとき、垂直電荷転送素子20の各々は、例えば4相の垂直駆動信号φV1〜φV4によって駆動されて、電荷転送を行う。図1には、4相の垂直駆動信号V1〜φV4を各垂直転送電極25a〜25eに供給するための配線WLV1〜WLV4の例を併記する。
【0037】
水平電荷転送素子40もCCDによって構成される。この水平電荷転送素子40は、半導体基板1に形成されて光電変換素子行方向に延在するn型の電荷転送チャネル43(以下、「水平電荷転送チャネル43」という。)と、半導体基板1上に前述した第1の電気的絶縁層を介して形成されて水平電荷転送チャネル43を平面視上横切る複数本の転送電極(以下、「水平転送電極」という。)とを有する。
【0038】
図示の水平電荷転送素子40は、水平駆動信号φH1〜φH2によって駆動される2相駆動型CCDによって構成されている。水平電荷転送チャネル43は、例えば、n型不純物添加領域とn- 型不純物添加領域とを下流側から上流側に向かってこの順番で繰り返し配置した構成を有する。n型不純物添加領域におけるn型不純物の濃度は、n- 型不純物添加領域におけるn型不純物の濃度よりも高い。
【0039】
1個の垂直電荷転送素子20に、n型不純物添加領域とn- 型不純物添加領域とが2つずつ対応する。各n型不純物添加領域上および各n- 型不純物添加領域上に、水平転送電極が1本ずつ配置される。1個の垂直電荷転送素子20に対応する4本の水平転送電極のうち、下流側の2本が配線WLH2に共通結線されて水平駆動信号φH2の供給を受け、上流側の2本が配線WLH1に共通結線されて水平駆動信号φH1の供給を受ける。
【0040】
図1においては、個々の水平転送電極の図示を省略し、水平転送電極全体の輪郭形状を水平電荷転送チャネル43上に概略的に示してある。
【0041】
水平電荷転送素子40は、水平駆動信号φH1〜φH2によって駆動されて、各垂直電荷転送素子20から受け取った電荷を電荷検出回路50へ転送する。
【0042】
電荷検出回路50は、水平電荷転送素子40から転送されてくる電荷を順次検出して信号電圧を生成し、この信号電圧を増幅して、画素信号を順次生成する。
【0043】
この電荷検出回路50は、例えば、水平電荷転送素子40の出力端に電気的に接続された出力ゲート51と、出力ゲート51に隣接して半導体基板1に形成されたフローティングディフュージョン領域52(以下、「FD領域52」と略記する。)と、このFD領域52に電気的に接続されたフローティングディフュージョンアンプ53(以下、「FDA53」と略記する。)とを有する。
【0044】
出力ゲート51は、直流電圧VOGの供給を受けて、水平電荷転送素子40からFD領域52への電荷転送を行う。FD領域52の電位は、当該FD領域52内の電荷量に応じて変化する。
【0045】
FDA53は、FD領域52の電位変動を増幅して画素信号を生成する。この画素信号が、固体撮像素子100からの出力となる。
【0046】
FD領域52に隣接してリセットゲート54が配置され、このリセットゲート54に隣接して、リセットドレイン領域55が半導体基板1に形成される。FD領域52と、リセットゲート54と、リセットドレイン領域55とは、リセットトランジスタを構成する。
【0047】
FDA53によって検出された後の電荷、あるいは、FDA53によって検出する必要のない電荷は、リセットゲート54を介してリセットドレイン領域55へ掃き出され、例えば電源電圧VDDに吸収される。リセットゲート54の動作は、駆動信号φRSによって制御される。
【0048】
固体撮像素子100の特徴の1つは、光電変換素子列方向に隣り合う光電変換素子10同士の間それぞれに、ドレイン領域60が1つずつ配置されている点にある。図示の例では、個々の光電変換素子列において最も下流に位置する光電変換素子10の下流側にも、ドレイン領域60が配置されている。
【0049】
各ドレイン領域60は、光電変換素子列方向に隣り合う光電変換素子10の各々、および、これらの光電変換素子10に対応する垂直電荷転送素子20の垂直電荷転送チャネル23からそれぞれ間隔をあけて、半導体基板1に形成される。これらのドレイン領域60は、その光電変換素子列方向上流側の光電変換素子10および下流側の光電変換素子10から電気的に分離される一方で、これらの光電変換素子10に対応する垂直電荷転送素子20の垂直電荷転送チャネル23に電気的に接続可能である。
【0050】
各ドレイン領域60は、第1〜第5垂直転送電極25a〜25eのいずれによっても覆われていない。図1においては、ドレイン領域60の位置を判り易くするために、個々のドレイン領域60に左下がりの実線によるハッチングを付してある。
【0051】
以下、図2を参照しつつ、固体撮像素子100の具体的構成を説明する。
【0052】
図2は、図1に示したII−II線に沿った固体撮像素子100の断面構造を概略的に示す。同図には、図1において図示を省略した光遮蔽膜、マイクロレンズ等も示されている。図2に示した構成要素のうち、既に図1に示した構成要素については図1で用いた参照符号と同じ参照符号を付してその説明を省略する。
【0053】
図2に示すように、半導体基板1は、例えばn型シリコン基板1aと、その一表面に形成されたp- 型不純物添加領域1bとを有する。p- 型不純物添加領域1bは、n型シリコン基板1aの一表面にp型不純物をイオン注入した後に熱処理を施すことによって、あるいは、p型不純物を含有したシリコンをn型シリコン基板1aの一表面上にエピタキシャル成長させることによって形成される。
【0054】
以下の説明においては、同じ導電型を有する不純物添加領域間での不純物濃度の大小を区別するために、不純物濃度が相対的に低いものから順番に、p- 型不純物添加領域、p型不純物添加領域、p+ 型不純物添加領域、あるいはn- 型不純物添加領域、n型不純物添加領域、n+ 型不純物添加領域と表記する。p- 型不純物添加領域1bをエピタキシャル成長法によって形成する場合以外、全ての不純物添加領域は、イオン注入とその後の熱処理とによって形成することが好ましい。
【0055】
光電変換素子10は、例えば、p- 型不純物添加領域1bの所定箇所をn型不純物添加領域10aに転換し、更に、このn型不純物添加領域10aの表層部をp+ 型不純物添加領域10bに転換することによって形成された埋込み型のフォトダイオードによって構成される。n型不純物添加領域10aは、電荷蓄積領域として機能する。
【0056】
各光電変換素子10(n型不純物添加領域10a)における図1での右斜め下側縁部に沿って、p型不純物添加領域30aが1つずつ配置される。このp型不純物添加領域30aは、読出しゲート30用チャネル領域30aとして利用される。
【0057】
必要に応じて、個々の垂直電荷転送チャネル23の下方にも、p型不純物添加領域が配置される。
【0058】
ドレイン領域60の各々は、例えば、p- 型不純物添加領域1bの所定箇所にn型不純物を添加して、ここを、不純物濃度が例えば1×1020〜1×1021/cm3 程度のn+ 型不純物添加領域にすることによって形成される。
【0059】
各ドレイン領域60は、前述したように、所定の垂直電荷転送素子20の垂直電荷転送チャネル23に電気的に接続可能である。図2に示されているドレイン領域60は、その右側の垂直電荷転送チャネル23に電気的に接続可能である。
【0060】
ドレイン領域60と垂直電荷転送チャネル23との間には、掃出しゲート65が配置されている。掃出しゲート65は、例えば、p- 型不純物添加領域1bの一領域(以下、「掃出しゲート用チャネル領域65a」という。)と、その上方に第1の電気的絶縁層5を介して配置される光遮蔽膜72の一領域とを含む。垂直電荷転送チャネル23、掃出しゲート65、およびドレイン領域60は、MOSトランジスタ類似の構成を実現している。第1の電気的絶縁層5および光遮蔽膜72については、後に詳述する。
【0061】
なお、図2では、ドレイン領域60の左側にもp- 型不純物添加領域1bの一領域が隣接しているが、図示のドレイン領域60とその左側のチャネルストップ領域CSとを互いに接続させることも可能である。
【0062】
チャネルストップ領域CSは、読出しゲート用チャネル領域30aの形成箇所を除いた光電変換素子10の平面視上の周囲、掃出しゲート用チャネル領域65aの形成箇所を除いた垂直電荷転送チャネル23の平面視上の周囲、および水平電荷転送チャネル43の平面視上の周囲に形成される。個々のドレイン領域60での光電変換素子列方向上流側には、チャネルストップ領域CSを隣接配置することができる。個々のドレイン領域60での光電変換素子列方向下流側についても同様である。チャネルストップ領域CSは、例えばp+ 型不純物添加領域によって構成される。
【0063】
第1の電気的絶縁層5が、半導体基板1上に配置される。各光電変換素子10上およびドレイン領域60上には、第1の電気的絶縁層5として例えばシリコン酸化膜(例えば熱酸化膜)が配置され、光電変換素子10上の領域およびドレイン領域60上の領域をそれぞれ除いた他の領域上には、第1の電気的絶縁層5として例えばONO膜が配置される。ただし、第1の電気的絶縁層5は、個々のドレイン領域60上に開口部5aを1つずつ有する。
【0064】
上記のONO膜は、例えば、膜厚が20〜70nm程度のシリコン酸化膜(熱酸化膜)と、膜厚が30〜80nm程度のシリコン窒化膜と、膜厚が10〜50nm程度のシリコン酸化膜とを、半導体基板1上にこの順番で堆積させた積層膜によって構成される。図2においては、便宜上、1つの層で第1の電気的絶縁層5を表している。
【0065】
第1〜第5垂直転送電極25a〜25eの各々および水平転送電極の各々は、例えばポリシリコンによって構成される。固体撮像素子100では、各垂直転送電極25a〜25eは所謂重ね合わせ構造をなす。第2垂直転送電極25bの各々および第4垂直転送電極25dの線幅方向の縁部が、光電変換素子10上の領域およびドレイン領域60上の領域を共に除いた領域上において、隣り合う他の垂直転送電極の線幅方向の縁部に重なる。個々の第1〜第5垂直転送電極25a〜25eは、例えば熱酸化膜等の電気的絶縁膜IFによって覆われる。これらのことは、水平転送電極についても同様である。
【0066】
第2の電気的絶縁層70が、各光電変換素子10、第1〜第5垂直転送電極25a〜25e、および水平電荷転送素子40(図1参照)を覆い、その上に光遮蔽膜72、層間絶縁膜74、パッシベーション膜76、第1の平坦化膜78、色フィルタアレイ80、第2の平坦化膜82、およびマイクロレンズアレイ84がこの順番で順次配置される。
【0067】
第2の電気的絶縁層70は、例えばシリコン酸化物によって形成されて、光遮蔽膜72とその下の各種の電極との電気的な分離を十分なものとする。第2の電気的絶縁層70は、個々のドレイン領域60上に開口部70aを1つずつ有する。ドレイン領域60に対応する掃出しゲート用チャネル領域65aは、平面視上、このドレイン領域60に対応する開口部70a内に位置する。
【0068】
光遮蔽膜72は、タングステン、アルミニウム、クロム、チタン、モリブデン等の金属や、これらの金属の2種以上からなる合金、前記の金属の化合物等からなる導電膜によって構成される。
【0069】
この光遮蔽膜72は、各垂直電荷転送素子20、水平電荷転送素子40、電荷検出回路50、各ドレイン領域60、および各掃出しゲート用チャネル領域65aを平面視上覆って、光電変換素子10以外の領域で無用の光電変換が行われるのを防止する。その一方で、光遮蔽膜72は、各光電変換素子10へ光が入射するように、個々の光電変換素子10の上方に当該光電変換素子10よりも平面視上の大きさが小さい開口部OPを1つずつ有する。個々の光電変換素子10表面において開口部OP内に平面視上位置する領域が、この光電変換素子10における光入射面となる。
【0070】
また、図2に示すように、光遮蔽膜72は、各開口部70aから露出している第1の電気的絶縁層5表面を覆うと共に、各開口部5a内でドレイン領域60と電気的に接続される。掃出しゲート用チャネル領域65a上においては、第1の電気的絶縁層5の上に直接、光遮蔽膜72が配置されている。
【0071】
掃出しゲート用チャネル領域65a上に位置する光遮蔽膜72の一領域は、前述したように、掃出しゲート65を構成する。各ドレイン領域60と光遮蔽膜72とが電気的に接続されていることから、光遮蔽膜72に印加する電圧を制御することにより、各掃出しゲート65の開閉を一斉に制御することができる。掃出しゲート65を開にすることにより、この掃出しゲート65に電気的に接続されている垂直電荷転送チャネル23内の電荷をドレイン領域60へ掃き出すことが可能になる。
【0072】
垂直電荷転送素子20用の駆動信号が供給される配線や水平電荷転送素子40用の駆動信号が供給される配線を、光遮蔽膜72の材料とは異なる材料によって形成する場合には、図示のように、光遮蔽膜72上に層間絶縁膜74を形成することが好ましい。この層間絶縁膜74は、例えばシリコン酸化膜によって構成され、第1〜第5垂直転送電極25a〜25eと前記の配線との短絡、および水平転送電極と前記の配線との短絡を防止する。前記の配線を光遮蔽膜72の材料と同じ材料によって形成する場合には、層間絶縁膜74を省略する代わりに第2の電気的絶縁層70を厚膜化して、当該第2の電気的絶縁層を層間絶縁膜として利用することも可能である。
【0073】
パッシベーション膜76は、例えばシリコン窒化膜等によって構成されて、その下の部材を保護する。
【0074】
第1の平坦化膜78はフォトレジスト等の有機材料によって形成されて、色フィルタアレイ80を形成するための平坦面を提供する。
【0075】
色フィルタアレイ80は、カラー撮影用の固体撮像素子に配置される。白黒撮影用の固体撮像素子では、色フィルタアレイを省略することができる。カラー撮影用の単板式固体撮像素子では、原色系または補色系の色フィルタアレイが利用される。図2には1個の青色フィルタ80Bと1個の赤色フィルタ80Rとが示されている。
【0076】
第2の平坦化膜82はフォトレジスト等の有機材料によって形成されて、マイクロレンズアレイ84を形成するための平坦面を提供する。
【0077】
マイクロレンズアレイ84は、1つの光電変換素子10に1つずつ対応して配置された多数個のマイクロレンズ84aによって構成される。これらのマイクロレンズ84aは、例えば、透明樹脂(フォトレジストを含む。)層をフォトリソグラフィ法等によって所定形状に区画した後、熱処理によって各区画の透明樹脂層を溶融させ、表面張力によって角部を丸め込ませた後に冷却することによって得られる。1つの区画が1つのマイクロレンズ84aに成形される。
【0078】
次に、上述した構成を有する固体撮像素子100で垂直電荷転送素子20内の不要電荷をドレイン領域60へ掃き出すことができる原理を、図3を参照しつつ説明する。
【0079】
図3は、図2に示したドレイン領域60およびその周辺でのポテンシャルプロファイルを概略的に示す。
【0080】
図3中の実線L1は、垂直駆動信号φ1、φ4(図1参照)をハイレベル(例えば0(ゼロ)V)に、垂直駆動信号φ2、φ3をローレベル(例えば−8V)にして、光遮蔽膜72にローレベルの(例えば5V)の電圧を印加したときのポテンシャルを示す。
【0081】
垂直駆動信号φ1〜φ4それぞれのレベルを上述のレベルにすると、各垂直電荷転送チャネル23内にポテンシャルウェル領域PWとポテンシャルバリア領域PBとが交互に繰り返し形成される。ポテンシャルウェル領域PWは、垂直駆動信号φ1または垂直駆動信号φ4の供給を受けている第1、第2または第5垂直転送電極25a、25b、25e下に形成される。ポテンシャルバリア領域PBは、垂直駆動信号φ2または垂直駆動信号φ3の供給を受けている第1、第2、第3または第4垂直転送電極25a、25b、25c、25d下に形成される。個々のポテンシャルウェル領域PWは、隣り合う2つの垂直転送電極の下に形成される。ポテンシャルバリア領域PBについても同様である。
【0082】
垂直電荷転送素子20内(垂直電荷転送チャネル23内)の電荷eは、最寄りのポテンシャルウェル領域PWに移動する。図3には、2つのポテンシャルウェル領域PWが示されている。
【0083】
このとき、各ドレイン領域60のポテンシャルは、各ポテンシャルウェル領域PWのポテンシャルよりも高い。各掃出しゲート用チャネル領域65aのポテンシャルは、各ドレイン領域60のポテンシャルよりも更に高い。各垂直電荷転送チャネル23は、いずれのドレイン領域60とも電気的に接続されない。
【0084】
その結果として、各垂直電荷転送素子20内の電荷eはポテンシャルウェル領域PWから他へ移動できずに、垂直電荷転送素子20内にとどまる。
【0085】
図3中の波線L2は、光遮蔽膜72にハイレベルの電圧(掃出し電圧;例えば15V)を印加したときのドレイン領域60およびその周辺のポテンシャルを示す。垂直駆動信号φ1、φ4はハイレベルにあり、垂直駆動信号φ2、φ3はローレベルにある。
【0086】
掃出し電圧の値は、各掃出しゲート用チャネル領域65aのポテンシャルを、各ポテンシャルウェル領域PWのポテンシャルよりも低くすることができる値に設定される。光遮蔽膜72への掃出し電圧の印加により、各ドレイン領域60のポテンシャルは、各掃出しゲート用チャネル領域65aのポテンシャルよりも更に低くなる。各垂直電荷転送チャネル23は、掃出しゲート65を介して隣接しているドレイン領域60に電気的に接続される。
【0087】
その結果として、図1での左から数えて偶数番目に当たる各垂直電荷転送素子20内の電荷eが、図3中に矢印Aで示すように、垂直電荷転送チャネル23(ポテンシャルウェル領域PW)から当該垂直電荷転送チャネル23に電気的に接続されているドレイン領域60へ掃き出される。ドレイン領域60へ掃き出された電荷eは、ここから光遮蔽膜72を介して例えば電源に吸収される。
【0088】
図1での左から数えて奇数番目に当たる垂直電荷転送素子20の各々では、垂直電荷転送チャネル23内のポテンシャルバリア領域PBとドレイン領域60とが電気的に接続された状態にあるため、垂直電荷転送チャネル23内のポテンシャルウェル領域PWに分布している電荷eは他へ移動できずに、垂直電荷転送素子20内にとどまる。
【0089】
図1での左から数えて奇数番目に当たる各垂直電荷転送素子20内の電荷をドレイン領域60へ掃き出すためには、垂直駆動信号φ1、φ4をローレベルに、垂直駆動信号φ2、φ3をハイレベルにすると共に、光遮蔽膜72に掃出し電圧を印加する。
【0090】
このように、固体撮像素子100では、垂直駆動信号φ1〜φ4および光遮蔽膜72に印加する掃出し電圧を制御することにより、各垂直電荷転送素子20内の電荷を所定のドレイン領域60へ掃き出すことができる。各垂直電荷転送素子20に1フレーム分の電荷転送動作を行わせることなく、これら垂直電荷転送素子20内の不要電荷を掃き出すことができる。
【0091】
各垂直電荷転送素子20内の不要電荷を電荷検出回路50にまで転送して掃き出す場合に比べ、各垂直電荷転送素子20内の不要電荷を極めて極短時間の内に掃き出すことが可能である。
【0092】
例えば、静止画の撮像に際して、各光電変換素子10の露光後に各垂直電荷転送素子20内の不要電荷を掃き出し、その後に各光電変換素子10内の電荷を対応する垂直電荷転送素子20へ読み出す場合でも、露光終了から電荷読出し終了までの期間を大幅に短縮することができる。光電変換素子10に一旦蓄積された電荷が熱によって励起されて半導体基板1へ漏出することを抑制しやすくなる。
【0093】
その結果として、光電変換素子10の飽和信号レベルの低下、ひいてはダイナミックレンジの低減を抑制しやすくなり、高画質の静止画を撮像しやすくなる。また、連続的に高画質の静止画を撮像することが可能な最短の間隔を短くすることが容易になる。
【0094】
次に、第2の実施例による固体撮像素子について説明する。
【0095】
図4は、第2の実施例による固体撮像素子110での光電変換素子10、第1電荷転送素子(垂直電荷転送素子)20、およびドレイン領域60の平面配置を概略的に示す。
【0096】
固体撮像素子110では、図2に示した掃出しゲート65のゲート電極として光遮蔽膜72を用いずに、専用の電極線67を用いている。この点を除けば、固体撮像素子110の構成は固体撮像素子100の構成と同様であるので、図4においては水平電荷転送素子および電荷検出回路の図示を省略する。図4に示した構成要素のうち、図1に示した構成要素と共通するものについては図1で用いた参照符号と同じ参照符号を付してその説明を省略する。
【0097】
電極線67は、2行の光電変換素子行に1本ずつ配置される。個々の電極線67は、対応する2行の光電変換素子行同士の間を蛇行しつつ、1本の電極線67全体としては光電変換素子行方向に延在する。
【0098】
図5は、図4から半導体基板1、開口部OP、ドレイン領域60、および信号線67を抽出して示す。
【0099】
同図に示すように、個々の電極線67は、幹線67aと、この幹線67aから各光電変換素子列毎に光電変換素子列方向下流側または上流側に分岐した複数本の支線67bとを有する。幹線67aは、例えば第2垂直転送電極25b上に配置される。勿論、第1垂直転送電極25a上に幹線67aを配置することも可能である。また、第1垂直転送電極25a上と第2垂直転送電極25b上とに跨るようにして幹線67aを配置することも可能である。
【0100】
支線67bは、幹線67aから分岐して所定の掃出しゲート用チャネル領域65a(図2参照)およびその周辺を平面視上覆う。個々の支線67bは、掃出しゲート電極として機能する。
【0101】
図6は、図4に示したVI−VIに沿った固体撮像素子110の断面構造を概略的に示す。同図には、図4において図示を省略した光遮蔽膜、マイクロレンズ等も示されている。図6に示した構成要素のうち、既に図2、図4または図5に示した構成要素については図2、図4または図5で用いた参照符号と同じ参照符号を付してその説明を省略する。
【0102】
図6に示すように、各電極線67は第2の電気的絶縁層70によって覆われる。各掃出しゲート用チャネル領域65aの上方においては、所定の支線67bが第1の電気的絶縁層5上に直接配置される。他の領域では、幹線67aおよび支線67b共に、第1垂直転送電極25a上または第2垂直転送電極25b上に電気的絶縁膜IFを介して配置される。
【0103】
電極線67は例えばポリシリコンによって形成され、その表面には電気的絶縁膜(例えば熱酸化膜)IFが設けられる。
【0104】
図6と図2との対比から明らかなように、固体撮像素子110では光遮蔽膜72が各掃出しゲート65のゲート電極として機能しないことから、各ドレイン領域60上において第2の電気的絶縁層70に設けられる開口部70aを、平面視上、第1の実施例による固体撮像素子100での開口部70aよりも小さくすることができる。
【0105】
垂直電荷転送素子20内の電荷をドレイン領域60に掃き出すにあたっては、光遮蔽膜72および各電極線67に掃出し電圧を印加する。光遮蔽膜72に供給する掃出し電圧および各電極線67に供給する掃出し電圧は、それぞれ、電荷の掃出しを行うことができる値を有していればよく、これらの電圧は例えば同じ値にすることができる。各電極線67への掃出し電圧の供給は、例えば図4に示す配線WLD を介して行うことができる。
【0106】
光遮蔽膜72と各電極線67とに同じ値の掃出し電圧を供給した場合には、図3に示したポテンシャルプロファイルと同様のポテンシャルプロファイルを各ドレイン領域60およびその周辺に形成することができる。
【0107】
上述した固体撮像素子110は、第1の実施例による固体撮像素子100と同様の効果を奏する。
【0108】
次に、第3の実施例による固体撮像素子について説明する。
【0109】
図7は、第3の実施例による固体撮像素子120の断面構造を概略的に示す。同図に示す断面構造は、固体撮像素子120において図1に示したII−II線に相当する箇所での断面構造である。
【0110】
図示の固体撮像素子120は、パンチ・スルー現象を利用して、ドレイン領域と所定の垂直電荷転送チャネル23とを電気的に接続する。掃出しゲートは不要である。掃出しゲートを有していない点を除けば、その構成は第1の実施例による固体撮像素子100の構成と同様である。図7に示した構成要素のうち、図2に示した構成要素と共通するものについては図2で用いた参照符号と同じ参照符号を付して、その説明を省略する。
【0111】
固体撮像素子120では、光遮蔽膜72を掃出しゲートのゲート電極として機能させる必要がないことに伴って、各ドレイン領域60上において第2の電気的絶縁層70に設けられる開口部70aを、平面視上、第1の実施例による固体撮像素子100での開口部70aよりも小さくすることができる。
【0112】
パンチ・スルー現象を発現させるためには、光遮蔽膜72に所定の掃出し電圧を印加する。掃出し電圧の値を低く抑えるうえからは、ドレイン領域60と、このドレイン領域60に電気的に接続しようとする垂直電荷転送チャネル23との間にp- 型不純物添加領域1bを介在させることが好ましい。勿論、p- 型不純物添加領域1bを介在させる代わりに、p- 型不純物添加領域1bとはp型不純物濃度が異なる他のp型不純物添加領域を介在させることも可能である。ただし、p型不純物濃度が高くなるほど、パンチ・スルー現象を発現させるために必要となる掃出し電圧の値も大きくなる。
【0113】
図7に示したドレイン領域60は、パンチ・スルー現象によって、その右側の垂直電荷転送チャネル23に電気的に接続される。
【0114】
図8は、図7に示したドレイン領域60およびその周辺でのポテンシャルプロファイルを概略的に示す。
【0115】
図8中の実線L5は、垂直駆動信号φ1、φ4(図1参照)をハイレベル(例えば0(ゼロ)V)に、垂直駆動信号φ2、φ3をローレベル(例えば−8V)にして、光遮蔽膜72にローレベルの電圧(例えば5V)を印加しないときのポテンシャルを示す。
【0116】
垂直駆動信号φ1〜φ4それぞれのレベルを上述のレベルにすると、第1の実施例による固体撮像素子100と同様に、各垂直電荷転送チャネル23内にポテンシャルウェル領域PWとポテンシャルバリア領域PBとが交互に繰り返し形成される。垂直電荷転送素子20内(垂直電荷転送チャネル23内)の電荷eは、最寄りのポテンシャルウェル領域PWに移動する。図8には、2つのポテンシャルウェル領域PWが示されている。
【0117】
このとき、ドレイン領域60と垂直電荷転送チャネル23との間に介在するp- 型不純物添加領域1bのポテンシャルがドレイン領域60のポテンシャルよりも高いことから、各垂直電荷転送チャネル23は、いずれのドレイン領域60とも電気的に接続されない。各垂直電荷転送素子20内の電荷eはポテンシャルウェル領域PWから他へ移動できずに、垂直電荷転送素子20内にとどまる。
【0118】
図8中の波線L6は、光遮蔽膜72にハイレベルの電圧(掃出し電圧)を印加してパンチ・スルー現象を発現させたときのドレイン領域60およびその周辺のポテンシャルを示す。このとき、垂直駆動信号φ1、φ4はハイレベルにあり、垂直駆動信号φ2、φ3はローレベルにある。
【0119】
パンチ・スルー現象によって、ドレイン領域60の右側に隣接しているp- 型不純物添加領域1bのポテンシャルが垂直電荷転送チャネル23中のポテンシャルウェル領域PWのポテンシャルよりも低くなる。光遮蔽膜72に接続されている各ドレイン領域60のポテンシャルは、ポテンシャルウェル領域PWのポテンシャルよりも更に低くなる。p- 型不純物添加領域1bのみを間に介して互いに近接するドレイン領域60と垂直電荷転送チャネル23(ポテンシャルウェル領域PW)とが導通する。
【0120】
その結果として、第1の実施例による固体撮像素子100と同様に、偶数番目に当たる各垂直電荷転送素子20内の電荷eが、図8中に矢印Bで示すように、垂直電荷転送チャネル23(ポテンシャルウェル領域PW)から当該垂直電荷転送チャネル23に電気的に接続されているドレイン領域60へ掃き出される。ドレイン領域60へ掃き出された電荷eは、ここから光遮蔽膜72を介して例えば電源に吸収される。
【0121】
奇数番目に当たる垂直電荷転送素子20の各々では、垂直電荷転送チャネル23内のポテンシャルバリア領域PBとドレイン領域60とが電気的に接続された状態にあるため、垂直電荷転送チャネル23内のポテンシャルウェル領域PWに分布している電荷eは他へ移動できずに、垂直電荷転送素子20内にとどまる。
【0122】
奇数番目に当たる各垂直電荷転送素子20内の電荷をドレイン領域60へ掃き出すためには、垂直駆動信号φ1、φ4をローレベルに、垂直駆動信号φ2、φ3をハイレベルにすると共に、光遮蔽膜72に掃出し電圧を印加する。
【0123】
例えば、p- 型不純物添加領域1bのp型不純物濃度を5×1016〜1×1017/cm3 程度にし、ドレイン領域60と、このドレイン領域60に電気的に接続しようとする垂直電荷転送チャネル23との間隔を0.5〜1μm程度にすると、読出しパルスと同じ電位(例えば15V)を有する掃出し電圧によってパンチ・スルー現象を発現させることが可能である。
【0124】
ドレイン領域60と、このドレイン領域60に電気的に接続しようとする垂直電荷転送チャネル23との間に介在させる不純物添加領域での不純物濃度、および、この不純物添加領域の平面視上の幅は、使用する掃出し電圧の値、ドレイン領域60での不純物濃度、垂直電荷転送チャネル23での不純物濃度等に応じて適宜変更可能である。
【0125】
上述した固体撮像素子120も、第1の実施例による固体撮像素子100と同様の効果を奏する。
【0126】
次に、第4の実施例による固体撮像素子について説明する。
【0127】
図9は、第4の実施例による固体撮像素子130での光電変換素子10、第1電荷転送素子(垂直電荷転送素子)20、第2電荷転送素子(水平電荷転送素子)40、電荷検出回路50、およびドレイン領域60の平面配置を概略的に示す。
【0128】
固体撮像素子130は、(i) 多数個の光電変換素子10が正方行列(行数と列数とが互いに異なるものを含む。)状に配置されている点、および、(ii)最下流の光電変換素子10それぞれの下流側にドレイン領域60が2個ずつ配置されている点で、第1の実施例による固体撮像素子100と構成上異なる。
【0129】
上記(i) および(ii)の相違点を除けば、固体撮像素子130の構成は固体撮像素子100と同様である。図9に示した構成要素と機能上共通する構成要素が全て図1に示されている。図1に示した構成要素と機能上共通する構成要素には図1で用いた参照符号と同じ参照符号を付してその説明を省略する。
【0130】
例えば、垂直駆動信号φ3、φ4をハイレベル、垂直駆動信号φ1、φ2をローレベルにすると、各垂直電荷転送チャネル23内には、ポテンシャルウェル領域とポテンシャルバリア領域とが下流から上流に向かってこの順番で交互に繰り返し形成される。ポテンシャルウェル領域は、垂直駆動信号φ3、φ4の供給を受けている垂直転送電極下に形成され、ポテンシャルバリア領域は、垂直駆動信号φ1、φ2の供給を受けている垂直転送電極下に形成される。個々のポテンシャルウェル領域は、隣り合う2つの垂直転送電極の下に形成される。ポテンシャルバリア領域についても同様である。
【0131】
この状態で光遮蔽膜に掃出し電圧を印加すると、各ポテンシャルウェル領域がその左側(図9での左側)に近接するドレイン領域60に電気的に接続され、ポテンシャルウェル領域からドレイン領域60へ電荷が掃き出される。各垂直電荷転送素子20内の電荷が、各々に対応する所定のドレイン領域60へ掃き出される。
【0132】
垂直駆動信号φ3、φ4をローレベル、垂直駆動信号φ1、φ2をハイレベルにすると、各垂直電荷転送チャネル23内でのポテンシャルウェル領域およびポテンシャルバリア領域それぞれの分布が上記と逆になる。この場合でも、光遮蔽膜に掃出し電圧を印加すると、各ポテンシャルウェル領域がその左側(図9での左側)に近接するドレイン領域60に電気的に接続され、ポテンシャルウェル領域からドレイン領域60へ電荷が掃き出される。各垂直電荷転送素子20内の電荷が、各々に対応する所定のドレイン領域60へ掃き出される。
【0133】
上記の説明から明らかなように、固体撮像素子130においては、ドレイン領域60の総数を図示の状態から半減させることができる。すなわち、1列の光電変換素子列に対応するドレイン領域60を、図示の状態から光電変換素子列方向に沿って1つおきに間引くことができる。このようにしてドレイン領域60の数を半減させた場合でも、上記と同様に、各垂直電荷転送素子20内の電荷を所定のドレイン領域60へ掃き出すことができる。
【0134】
上述した固体撮像素子130も、第1の実施例による固体撮像素子100と同様の効果を奏する。
【0135】
次に、第5の実施例による固体撮像素子について説明する。
【0136】
図10は、第5の実施例による固体撮像素子140での光電変換素子10、第1電荷転送素子(垂直電荷転送素子)20、第2電荷転送素子(水平電荷転送素子)40、電荷検出回路50、およびドレイン領域60の平面配置を概略的に示す。同図においては図示を省略しているが、各垂直電荷転送素子20、水平電荷転送素子40、および各ドレイン領域60は光遮蔽膜によって平面視上覆われ、個々の光電変換素子10の上方にはマイクロレンズが1個ずつ配置されている。
【0137】
図11は、図10に示したXI−XI線に沿った固体撮像素子140の断面構造を概略的に示す。同図には、図10において図示を省略した光遮蔽膜、マイクロレンズ等も示されている。
【0138】
図10と図1との対比から明らかなように、本実施例による固体撮像素子140は、1列おきの光電変換素子列中にのみドレイン領域60が配置されているという点で、第1の実施例による固体撮像素子100と異なる。
【0139】
また、図11と図2との対比から明らかように、本実施例による固体撮像素子140は、個々のドレイン領域60の左右(光電変換素子行方向両側)に掃出しゲート65が1つずつ配置されているという点でも、第1の実施例による固体撮像素子100と異なる。
【0140】
これらの相違点を除けば、固体撮像素子140の構成は固体撮像素子100の構成と同様である。図10または図11に示した構成要素と機能上共通する構成要素が全て図1または図2に示されている。図1または図2に示した構成要素と機能上共通する構成要素には図1または図2で用いた参照符号と同じ参照符号を付してその説明を省略する。
【0141】
固体撮像素子140では、垂直駆動信号φ3、φ4をハイレベル、垂直駆動信号φ1、φ2をローレベルにして、光遮蔽膜72に掃出し電圧を印加する。
【0142】
このとき、各垂直電荷転送チャネル23内には、垂直駆動信号φ3、φ4の供給を受けている垂直転送電極下にポテンシャルウェル領域が、垂直駆動信号φ1、φ2の供給を受けている垂直転送電極下にポテンシャルバリア領域が形成される。また、ポテンシャルウェル領域の各々が、掃出しゲート65を間に介して近接している所定のドレイン領域60に電気的に接続される。
【0143】
その結果として、各ポテンシャルウェル領域から所定のドレイン領域60へ電荷が掃き出される。各垂直電荷転送素子20内の電荷が、各々に対応する所定のドレイン領域60へ掃き出される。
【0144】
上述した固体撮像素子130も、第1の実施例による固体撮像素子100と同様の効果を奏する。
【0145】
次に、実施例による撮像装置について説明する。
【0146】
図12(A)は、本実施例による撮像装置(例えばデジタルスチルカメラ)を概略的に示すブロック図である。
【0147】
同図に示す撮像装置200は、第1の実施例による固体撮像素子100をエリア・イメージセンサとして用いた装置であり、固体撮像素子100の他に、撮像光学系210、タイミング信号発生器220、駆動回路230、信号処理部240、モードセレクタ250、制御部260、表示部270、記録部280、およびシャッタボタン290を備えている。
【0148】
固体撮像素子100については既に説明したので、ここではその説明を省略する。
【0149】
撮像光学系210は、固体撮像素子100上に光学像を結像させる。この撮像光学系210は、例えば、複数枚の光学レンズ、光学レンズを光軸方向に移動させるための光学レンズ駆動機構、光学絞り、光学絞りを開閉する光学絞り開閉機構、オプティカルローパスフィルタ、メカニカルシャッタ等を含んで構成される。図12においては、1枚の光学レンズ212とメカニカルシャッタ214とで撮像光学系210を代表して示す。図中の矢印Lは光を示す。
【0150】
タイミング信号発生器220は、駆動回路230、信号処理部240、制御部260等の動作タイミングの統一をとるためのタイミング信号を生成し、これらに供給する。また、固体撮像素子100の駆動に必要な信号を生成し、この信号を固体撮像素子100または駆動回路230に供給する。水平駆動信号φH1〜φH2等は、タイミング信号発生器220から固体撮像素子100へ直接供給される。
【0151】
駆動回路230は、タイミング信号発生器220から供給される信号に基づいて垂直駆動信号φV1〜φV4等の信号を生成し、固体撮像素子100に供給する。この駆動回路230は、例えば垂直ドライバ、DC電源等を含んで構成される。
【0152】
信号処理部240は、固体撮像素子100(電荷検出回路50;図1参照)から画素信号の供給を受け、これに種々の処理を施して、出力画素信号、輝度信号、測距信号等、撮像装置200の動作モードに応じた種々の信号を生成する。信号処理部240で生成された信号は、制御部260、表示部270または記録部280に供給される。
【0153】
モードセレクタ250は、撮像装置200の動作モードを選択するための選択スイッチである。撮像装置200は、例えば、自動露出(AE)モード、自動合焦(AF)モード、デジタルズームモード、静止画モード、動画モード、連写モード等の動作モードを有している。モードセレクタ250は、撮像装置200の使用者によって操作される。
【0154】
制御部260は、モードセレクタ250によって選択された動作モードに応じて、タイミング信号発生器220および信号処理部240の動作を制御する。また、信号処理部240から供給される輝度信号に基づいて撮像光学系210中の光学絞り開閉機構の動作を制御し、測距信号に基づいて光学レンズ駆動機構の動作を制御する。この制御部260は、例えば中央演算処理装置(CPU)によって構成される。
【0155】
表示部270は、信号処理部240から供給される出力画素信号に基づいて、静止画または動画を表示する。この表示部270は、例えば液晶ディスプレイ等の表示装置によって構成される。
【0156】
記録部280は、信号処理部240から供給される出力画素信号を、例えばメモリカード等の記録媒体に記録する。
【0157】
シャッタボタン290は、例えば半押しにすると自動露出や自動測距等の動作の開始スイッチとして機能する。全押しにすると、メカニカルシャッタ214が動作し、一定時間、撮像光学系210から固体撮像素子100への光の入射を遮断する。
【0158】
撮像装置200では、例えば駆動回路230によって、前述した掃出し電圧を生成する。駆動回路230は掃出し電圧発生器232を備えている。
【0159】
図12(B)は、掃出し電圧発生器232を備えた駆動回路230を概略的に示すブロック図である。
【0160】
前述したように、掃出し電圧の値は、読出しパルスの電位と同程度に設定することができる。駆動回路230(垂直ドライバ)で掃出し電圧および読出しパルスの両方を生成するように構成すれば、掃出し電圧を生成するための回路構成を簡略化することが可能である。
【0161】
勿論、例えばタイミング信号発生回路220で掃出し電圧および読出しパルスの両方を生成するように構成することも可能である。また、掃出し電圧と読出しパルスの電位とを互いに異なる値に設定することも可能である。
【0162】
上述した撮像装置200は、固体撮像素子100を備えているので、高画質の静止画を撮像しやすい。また、連続的に高画質の静止画を撮像することが可能な最短の間隔を短くすることが容易である。
【0163】
以上、実施例による固体撮像素子および撮像装置について説明したが、本発明は上述した実施例に限定されるものではない。
【0164】
特に、垂直電荷転送素子、水平電荷転送素子、および電荷検出回路の構成は、目的とする固体撮像素子の用途や性能等に応じて種々変更可能である。
【0165】
例えば、垂直電荷転送素子は、1行の光電変換素子行あたり1本、または3本以上の垂直転送電極を有するものであってもよい。水平電荷転送素子は、1つの垂直電荷転送素子あたり2本以上の水平転送電極を配置することによって構成可能である。
【0166】
垂直電荷転送素子や水平電荷転送素子を何相の駆動信号で駆動するかは、1行の光電変換素子行に対応する垂直転送電極の数、または1つの垂直電荷転送素子に対応する水平転送電極の数、あるいは、垂直電荷転送素子または水平電荷転送素子の駆動方法等に応じて、適宜選定可能である。
【0167】
ドレイン領域の配置形態についても、適宜選定可能である。光電変換素子列方向に隣り合う2つの光電変換素子の間それぞれにドレイン領域を1つずつ配置しもよいし、この配置形態から光電変換素子列方向に沿ってN個(Nは、任意に選択された正の整数を表す。)おきに間引いた配置形態にしてもよい。ただし、1列の光電変換素子列あたりのドレイン領域の数を少なくする程、垂直電荷転送素子内の不要電荷の掃出しに要する時間が長くなる。
【0168】
ドレイン領域と光遮蔽膜との電気的な接続は、ドレイン領域と光遮蔽膜とを互いに接触させる他に、両者の間にコンタクトプラグを設けることによっても図ることができる。
【0169】
半導体基板側からチタン、窒化チタン、およびタングステンをこの順番で堆積させることによって光遮蔽膜を形成すれば、この光遮蔽膜とドレイン領域とを互いに接触させる場合でも、オーミックコンタクトを形成しやすい。
【0170】
色フィルタアレイやマイクロレンズアレイは、省略することも可能である。
【0171】
上面が平坦な層間絶縁膜を形成することにより、第1の平坦化膜を省略することも可能である。このような層間絶縁膜は、例えば、シリコン酸化物(スピンオンガラスを含む。)、ボロホスホシリケートガラス(BPSG)、ホスホシリケートガラス(PSG)、ボロシリケートガラス(BSG)等からなる比較的厚肉の層をリフローすることによって、あるいは、前記の層にエッチバックあるいはケミカルメカニカルドリリング等を施すことによって、形成可能である。
【0172】
その他、種々の変更、改良、組み合わせ等が可能であることは、当業者に自明であろう。
【0173】
【発明の効果】
以上説明したように、本発明によれば、垂直電荷転送素子内の不要電荷を高速で掃き出すことが可能な固体撮像素子および撮像装置が提供される。高画質の静止画を撮像することが可能な撮像装置、および、連続的に高画質の静止画を撮像することが可能な最短の間隔が短い撮像装置を得ることが容易になる。
【図面の簡単な説明】
【図1】第1の実施例による固体撮像素子での光電変換素子、第1電荷転送素子(垂直電荷転送素子)、第2電荷転送素子(水平電荷転送素子)、電荷検出回路、およびドレイン領域の平面配置を示す概略図である。
【図2】図1に示したII−II線に沿った固体撮像素子の断面構造を示す概略図である。
【図3】図2に示したドレイン領域およびその周辺でのポテンシャルプロファイルを概略的に示す電位図である。
【図4】第2の実施例による固体撮像素子での光電変換素子、第1電荷転送素子(垂直電荷転送素子)、およびドレイン領域の平面配置を示す概略図である。
【図5】図4に示した部材の中から半導体基板、開口部、ドレイン領域、および信号線を抽出して示す平面図である。
【図6】図4に示したVI−VIに沿った固体撮像素子の断面構造を示す概略図である。
【図7】第3の実施例による固体撮像素子における、図1に示したII−II線に相当する箇所での断面構造を示す概略図である。
【図8】図7に示したドレイン領域およびその周辺でのポテンシャルプロファイルを概略的に示す電位図である。
【図9】第4の実施例による固体撮像素子での光電変換素子、第1電荷転送素子(垂直電荷転送素子)、第2電荷転送素子(水平電荷転送素子)、電荷検出回路、およびドレイン領域の平面配置を示す概略図である。
【図10】第5の実施例による固体撮像素子での光電変換素子、第1電荷転送素子(垂直電荷転送素子)、第2電荷転送素子(水平電荷転送素子)、電荷検出回路、およびドレイン領域の平面配置を示す概略図である。
【図11】図10に示したXI−XI線に沿った固体撮像素子の断面構造を示す概略図である。
【図12】図12(A)は、実施例による撮像装置を概略的に示すブロック図であり、図12(B)は、掃出し電圧発生器を備えた駆動回路を概略的に示すブロック図である。
【符号の説明】
1…半導体基板、 10…光電変換素子、 20…第1電荷転送素子(垂直電荷転送素子)、 23…垂直電荷転送チャネル、 25a〜25e…第1〜第5垂直転送電極、 30…読出しゲート、 40…第2電荷転送素子(水平電荷転送素子)、 50…電荷検出回路、 60…ドレイン領域、 65…掃出しゲート、 67…電極線、 72…光遮蔽膜、 100、110、120、130、140…固体撮像素子、 230…駆動回路、 232…掃出し電圧発生器。
Claims (9)
- 半導体基板と、
前記半導体基板の一表面に複数行、複数列に亘って行列状に配置された多数個の光電変換素子と、
1列の光電変換素子列に1つずつ対応して配置され、対応する光電変換素子列中の光電変換素子それぞれからの電荷の読み出し、および、前記電荷の転送を行うことができる第1電荷転送素子と、
前記半導体基板の一表面に形成され、各々が、前記第1電荷転送素子に近接して光電変換素子間に、該光電変換素子と電気的に絶縁して配置され、前記近接する第1電荷転送素子に電気的に接続可能で、前記第1電荷転送素子から電荷を移動させることのできる複数個のドレイン領域と、
前記半導体基板の上方に配置されて前記ドレイン領域の各々に電気的に接続され、前記光電変換素子それぞれの上方に開口部を1つずつ有する光遮蔽膜と
を有する固体撮像素子。 - 前記第1電荷転送素子の各々が、前記半導体基板の一表面に形成された電荷転送チャネルと、前記半導体基板の一表面上に電気的絶縁膜を介して配置されて前記電荷転送チャネルの各々を平面視上横切る複数本の転送電極とを有する請求項1に記載の固体撮像素子。
- さらに、前記ドレイン領域の各々に1つずつ対応して配置され、各々が、前記ドレイン領域と該ドレイン領域に近接する第1電荷転送素子の電荷転送チャネルとの間に介在する複数個の掃出しゲートを有する請求項2に記載の固体撮像素子。
- 前記掃出しゲートの各々が、前記光遮蔽膜の一領域をゲート電極として含む請求項3に記載の固体撮像素子。
- 前記掃出しゲートの各々が、前記光遮蔽膜と前記半導体基板との間に配置されたゲート電極を含む請求項3に記載の固体撮像素子。
- 前記ドレイン領域と、該ドレイン領域に近接する第1電荷転送素子の電荷転送チャネルとが、パンチ・スルー現象により電気的に接続可能である請求項2に記載の固体撮像素子。
- 前記多数個の光電変換素子が画素ずらし配置されている請求項1〜請求項6のいずれか1項に記載の固体撮像素子。
- さらに、前記第1電荷転送素子の各々に電気的に接続可能な第2電荷転送素子と、
前記第2電荷転送素子に電気的に接続可能な電荷検出回路と
を有する請求項1〜請求項7のいずれか1項に記載の固体撮像素子。 - (A)(i) 半導体基板と、(ii)前記半導体基板の一表面に複数行、複数列に亘って行列状に配置された多数個の光電変換素子と、(iii)1列の光電変換素子列に1つずつ対応して配置され、対応する光電変換素子列中の光電変換素子それぞれからの電荷の読み出し、および、前記電荷の転送を行うことができる第1電荷転送素子と、(iv)前記半導体基板の一表面に形成され、各々が、前記第1電荷転送素子に近接して光電変換素子間に、該光電変換素子と電気的に絶縁して配置され、前記近接する第1電荷転送素子に電気的に接続可能で、前記第1電荷転送素子から電荷を移動させることのできる複数個のドレイン領域と、(v) 前記半導体基板の上方に配置されて前記ドレイン領域の各々に電気的に接続され、前記光電変換素子それぞれの上方に開口部を1つずつ有する光遮蔽膜とを有する固体撮像素子と、
(B)前記光遮蔽膜に電気的に接続されて、前記ドレイン領域と該ドレイン領域に電気的に接続可能な第1電荷転送素子とを電気的に接続させるための掃出し電圧を前記光遮蔽膜に供給する掃出し電圧生成器と
を備えた撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002018843A JP3795808B2 (ja) | 2002-01-28 | 2002-01-28 | 固体撮像素子およびこれを用いた撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002018843A JP3795808B2 (ja) | 2002-01-28 | 2002-01-28 | 固体撮像素子およびこれを用いた撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003224255A JP2003224255A (ja) | 2003-08-08 |
JP3795808B2 true JP3795808B2 (ja) | 2006-07-12 |
Family
ID=27743047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002018843A Expired - Fee Related JP3795808B2 (ja) | 2002-01-28 | 2002-01-28 | 固体撮像素子およびこれを用いた撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3795808B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1701536A1 (en) | 2005-03-08 | 2006-09-13 | Sony Ericsson Mobile Communications AB | Method and device for creating pictures, using global shutter and multiple exposures |
JP2007184467A (ja) | 2006-01-10 | 2007-07-19 | Fujifilm Corp | 固体撮像素子 |
US8134630B2 (en) * | 2008-05-09 | 2012-03-13 | Truesense Imaging, Inc. | System and method for draining residual charge from charge-coupled device (CCD) shift registers in image sensors having reset drains |
JP2010178030A (ja) * | 2009-01-29 | 2010-08-12 | Fujifilm Corp | 複眼撮像装置及びその駆動方法 |
-
2002
- 2002-01-28 JP JP2002018843A patent/JP3795808B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003224255A (ja) | 2003-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7271836B2 (en) | Solid state image pickup device capable of draining unnecessary charge and driving method thereof | |
JP4338298B2 (ja) | 電荷転送装置およびその駆動方法 | |
JP4777798B2 (ja) | 固体撮像装置とその駆動方法 | |
US8643757B2 (en) | Method of producing solid state imaging device with optimized locations of internal electrical components | |
JP3950655B2 (ja) | 撮像装置 | |
JP3928840B2 (ja) | 固体撮像装置 | |
JP4763424B2 (ja) | 固体撮像素子の駆動方法 | |
JP2003209241A (ja) | 固体撮像素子 | |
JP3795808B2 (ja) | 固体撮像素子およびこれを用いた撮像装置 | |
JP2012004264A (ja) | 固体撮像素子および撮影装置 | |
JP4514912B2 (ja) | 固体撮像装置およびその駆動方法 | |
US7061655B2 (en) | Provision of bright and high quality image from CCD image pick-up device | |
JP4867226B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
JP2010245177A (ja) | 撮像素子、撮像素子の製造方法、撮像素子の駆動方法及び撮像装置 | |
JP4010446B2 (ja) | 電荷転送装置および固体撮像素子 | |
JP4004833B2 (ja) | 固体撮像素子の駆動方法および撮像装置 | |
JP2007201092A (ja) | 固体撮像素子及びその駆動方法 | |
US8878255B2 (en) | Image sensors with multiple output structures | |
US8878256B2 (en) | Image sensors with multiple output structures | |
JP4867309B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
JP2002335450A (ja) | 固体撮像素子の駆動方法および固体撮像素子 | |
JP2006081148A (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
JP2002319667A (ja) | 固体撮像素子およびその製造方法 | |
JP2006157783A (ja) | 固体撮像素子の駆動方法及び固体撮像装置 | |
JP2011066685A (ja) | 固体撮像素子及びその駆動方法並びに撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060413 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |