JP2010245177A - 撮像素子、撮像素子の製造方法、撮像素子の駆動方法及び撮像装置 - Google Patents
撮像素子、撮像素子の製造方法、撮像素子の駆動方法及び撮像装置 Download PDFInfo
- Publication number
- JP2010245177A JP2010245177A JP2009090196A JP2009090196A JP2010245177A JP 2010245177 A JP2010245177 A JP 2010245177A JP 2009090196 A JP2009090196 A JP 2009090196A JP 2009090196 A JP2009090196 A JP 2009090196A JP 2010245177 A JP2010245177 A JP 2010245177A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- shielding film
- insulating film
- conductivity type
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 60
- 230000002093 peripheral effect Effects 0.000 claims abstract description 29
- 238000006243 chemical reaction Methods 0.000 claims description 122
- 239000000758 substrate Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000010410 layer Substances 0.000 description 86
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 230000000875 corresponding effect Effects 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001454 recorded image Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 撮像素子の受光面中央位置におけるウェル層の電位の揺らぎを抑制して、受光面中央位置付近と周辺位置との間の画素特性の差を抑制することが可能な撮像素子、撮像素子の製造方法、撮像素子の駆動方法及び該撮像素子を有する撮像装置を提供する。
【解決手段】 図1(b)に示すように、画素領域14の上には、遮光性と導電性とを有する遮光膜18が成膜される。遮光膜18には、各フォトダイオード16に対応する位置に開口部20が形成されている。画素領域14の中央に位置するフォトダイオード16Cは、遮光膜18によって覆われている。フォトダイオード16Cの表面のP+型拡散層26C及びPウェル層22と、遮光膜18の接続部18Cとは電気的に接続している。Pウェル層22は、遮光膜18に接続されることにより所定の電位に保たれる。なお、接続部18Cは複数設けてもよい。
【選択図】 図1
【解決手段】 図1(b)に示すように、画素領域14の上には、遮光性と導電性とを有する遮光膜18が成膜される。遮光膜18には、各フォトダイオード16に対応する位置に開口部20が形成されている。画素領域14の中央に位置するフォトダイオード16Cは、遮光膜18によって覆われている。フォトダイオード16Cの表面のP+型拡散層26C及びPウェル層22と、遮光膜18の接続部18Cとは電気的に接続している。Pウェル層22は、遮光膜18に接続されることにより所定の電位に保たれる。なお、接続部18Cは複数設けてもよい。
【選択図】 図1
Description
本発明は撮像素子、撮像素子の製造方法、該撮像素子の駆動方法及び該撮像素子を有する撮像装置に係り、特に複数のフォトダイオードを有する撮像素子に関する。
特許文献1には、縦型オーバーフロードレイン構造で、電子シャッタ動作可能な固体撮像装置において、フォトダイオードの表面側にP+型拡散層を形成し、このP+型拡散層と金属遮光膜とをコンタクトホールを介して直接接触させ、金属遮光膜に外部から目的に応じた任意のバイアス電圧を印加することによりフォトダイオードの表面電位を制御することが開示されている。
特許文献2には、固体撮像素子において、遮光膜の開口部の内縁部をフォトセンサの上層受光膜(P+型受光膜)に直接接触させることで電気的に接続することが開示されている。
特許文献3には、CCD型固体撮像素子において、水平転送路(HCCD)に最も近いフォトダイオード形成領域をGND電位接続部とすることが開示されている。特許文献3では、各GND電位接続部の内部に、周囲のP+領域から離間した島状のP+領域(コンタクト部)が設けられており、このコンタクト部はチャネルストップと接続されている。上記遮光膜がGND電位に接続されることで、コンタクト部がGND電位に接続されるとともに、上記接続部を介してチャネルストップがGND電位に接続され、画素部のP型領域がより安定してGND電位に固定される。
特許文献4には、電荷転送路を構成する複数の連続する転送電極を備えるCCD型固体撮像素子の駆動方法において、前記転送電極のうちの読出電極を兼用する転送電極に読出電圧が印加されるとき、同時に、前記転送電極のうちの前記読出電極から離れている転送電極に前記読出電圧に対し逆極性となる電圧を印加することが開示されている。
従来、N型半導体基板の表面に形成されたPウェル層と、このPウェル層に2次元に複数配置されたフォトダイオード(N領域)とを備える撮像素子が開発されている。このような撮像素子では、フォトダイオードが2次元配置された受光面から離れた外側の領域のみでPウェル層と金属遮光膜とを電気的に接続することで、Pウェル層の電位が制御される。
しかしながら、金属遮光膜及びPウェル層は電気抵抗を有し、金属遮光膜と比べてPウェル層の抵抗はとても大きいので、Pウェル層と金属遮光膜との間(Well-Metal間)の電気的な接続を受光面の外側の領域のみで行う場合、Well-Metal間の接続部から離れた領域(受光面の中央位置に近い領域)のPウェル層において電位の揺らぎが生じやすいという問題がある。このため、フォトダイオードの空乏化電圧が局所的に上昇したり、Well-Metal間の接続部に近い領域と受光面の中央位置との間でフォトダイオードの飽和電荷量にばらつきが生じ、画素特性が劣化する。
特許文献1に記載の固体撮像装置は、金属遮光膜をフォトダイオードと接触させ、金属遮光膜にバイアス電位をかける構成になっている。特許文献1に記載の構成では、金属遮光膜とPウェル層の電位を別々に制御すると、ただの抵抗となって電流が流れてしまい、所望の特性は得られない。なお、金属遮光膜とPウェル層とを同電位にしてバイアスをかけ、所望の特性を得ることも考えられるが、必然的に全フォトダイオードにコンタクトを設ける必要がある。
特許文献2に記載の固体撮像素子は、遮光膜の開口部の内縁部のみをフォトセンサの上層受光膜(P+型受光膜)に接触させて遮光膜に+電圧を印加するものであり、Pウェル層の電位を安定させるものではない。また、特許文献2において、撮像素子のバルク成分及びスミア成分を抑制するためには、全画素に対して、遮光膜開口部の内縁部のみをフォトセンサの上層受光膜に接触させる必要がある。
特許文献3に記載のCCD型固体撮像素子は、GND電位接続部を水平転送路に最も近いフォトダイオード形成領域に設けたものであり、受光面の電位の揺らぎを抑制しようと試みたものであるが、受光面の中央位置における電位の揺らぎを抑制することは困難な構成である。
特許文献4に記載のCCD型固体撮像素子の駆動方法は、読み出し電圧が印加されたときの受光面の電位の揺らぎを抑制しようとする試みであるが、読み出し電極及び転送電極の抵抗とSi基板の抵抗との差が大きいので、受光面の中央位置における電位の揺らぎを効果的に抑制することはできない。
本発明はこのような事情に鑑みてなされたもので、撮像素子の受光面中央位置におけるウェル層の電位の揺らぎを抑制して、受光面中央位置付近と周辺位置との間の画素特性の差(例えば、受光面中央位置付近の画素に蓄積された電荷を読み出すときの最低読み出し電圧又はフォトダイオードの空乏化電圧の上昇、フォトダイオードの飽和電荷量のばらつき)を抑制することが可能な撮像素子、撮像素子の製造方法、該撮像素子の駆動方法及び該撮像素子を有する撮像装置を提供することを目的とする。また、本発明は、上記撮像素子の画素特性の差を抑制することにより、撮影画像の画質を上げることを目的とする。
上記課題を解決するために、本発明の第1の態様に係る撮像素子は、第1導電型の半導体基板と、前記半導体基板の表面に形成された第2導電型のウェルと、前記ウェルに形成された島状の第1導電型の光電変換領域と、前記光電変換領域の表面に形成された第2の導電型の拡散層とをそれぞれ備える複数画素の光電変換素子と、前記ウェル及び前記拡散層の表面に形成される絶縁膜と、前記絶縁膜の表面に形成された導電性の遮光膜であって、前記光電変換素子に対応する位置に開口部が形成された遮光膜とを備え、前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜が除去されており、前記遮光膜の一部が、前記絶縁膜が除去された光電変換素子の拡散層の表面全面に形成された接続部を形成する。
上記第1の態様によれば、撮像素子の画素領域に光電変換素子表面の第2導電型拡散層と導電性の遮光膜とが接触する接続部を形成することにより、画素領域のウェルの電位の揺らぎを抑制することができる。これにより、撮像素子の画素領域の中央位置近傍(Pウェル層と導電性の遮光膜(例えば、金属遮光膜)とが電気的に接続されている領域から遠い領域)と周縁部(Pウェル層と導電性の遮光膜(例えば、金属遮光膜)とが電気的に接続されている領域に近い領域)との間で生じる画素特性の差(例えば、画素領域の中央位置近傍の画素に蓄積された電荷を読み出すときの最低読み出し電圧又はフォトダイオードの空乏化電圧の上昇、フォトダイオードの飽和電荷量のばらつき)を抑制することができ、撮影画像の画質を向上させることができる。
本発明の第2の態様に係る撮像素子は、第1導電型の半導体基板と、前記半導体基板の表面に形成された第2導電型のウェルと、前記ウェルに形成された島状の第1導電型の光電変換領域と、前記光電変換領域の表面に形成された第2の導電型の拡散層とをそれぞれ備え、所定の画素配列で複数画素配置された光電変換素子と、前記ウェル及び前記拡散層の表面に形成される絶縁膜と、前記絶縁膜の表面に形成された導電性の遮光膜であって、前記光電変換素子に対応する位置に開口部が形成された遮光膜とを備え、前記画素配列の一部の画素位置にのみ、前記光電変換領域が形成されない画素領域が設けられており、前記光電変換素子が形成されない画素領域の表面の絶縁膜が除去されており、前記遮光膜の一部が、前記絶縁膜が除去された画素領域のウェルの表面全面に形成された接続部を形成する。
上記第2の態様は、遮光膜によって覆われる接続部に光電変換素子を形成しないようにしたものである。上記第2の態様によれば、第1の態様と同様、画素領域のウェルの電位の揺らぎを抑制することができ、撮影画像の画質を向上させることができる。
本発明の第3の態様に係る撮像素子は、上記第1又は第2の態様において、前記接続部が、間引き読み出し時に間引かれる光電変換素子の列にのみ設けられるようにしたものである。
上記第3の態様によれば、上記第1、第2の撮像素子において間引き読み出しを行う場合に画像データの作成に使用する画素数が少なくなることに起因する撮影画像の画質が劣化することを防止することができる。
本発明の第4の態様に係る撮像素子は、第1導電型の半導体基板と、前記半導体基板の表面に形成された第2導電型のウェルと、前記ウェルに形成された島状の第1導電型の光電変換領域と、前記光電変換領域の表面に形成された第2の導電型の拡散層とをそれぞれ備える複数画素の光電変換素子と、前記ウェル及び前記拡散層の表面に形成される絶縁膜と、前記絶縁膜の表面に形成された導電性の遮光膜であって、前記光電変換素子に対応する位置に開口部が形成された遮光膜とを備え、前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜が除去されており、前記遮光膜の一部が、前記絶縁膜が除去された光電変換素子の拡散層の周縁部に接触するように形成された接続部を形成し、前記接続部が形成された光電変換素子に入射する光量と前記接続部が設けられていない光電変換素子に入射する光量が等しくなるように、前記接続部が形成された光電変換素子の前記遮光膜から表面に露出する部分の寸法が設定されるようにしたものである。
上記第4の態様によれば、接続部に開口部を設けることにより、接続部が形成された光電変換素子から得られる画像信号を画像データの作成に使用することができる。これにより、画素領域の周縁部と周縁部から離れた位置との間で生じる画素特性の差を抑制すると同時に、画像データの作成に使用する画素数が少なくなることを回避できる。
本発明の第5の態様に係る撮像素子は、上記第1から第4のいずれか1の態様において、前記接続部を、前記撮像素子の前記画素領域の中央位置に配置するようにしたものである。
上記第5の態様によれば、接続部を画素領域の中央位置に配置することにより、撮像素子の画素領域の周縁部と中央位置との間で生じる画素特性の差を効果的に抑制することができる。
本発明の第6の態様に係る撮像素子は、上記第1から第4のいずれか1の態様において、前記接続部を、前記撮像素子の前記画素領域に格子状に配置するようにしたものである。
上記第6の態様によれば、接続部を画素領域にまんべんなく配置することにより、撮像素子の画素領域の周縁部と周縁部から離れた位置との間で生じる画素特性の差を効果的に抑制することができる。
本発明の第7の態様に係る撮像素子は、上記第1から第4のいずれか1の態様において、前記接続部の単位面積当たりの数を前記撮像素子の前記画素領域の中央位置ほど多くしたものである。
上記第7の態様によれば、接続部を画素領域の中央位置ほど多く配置することにより、撮像素子の画素領域の周縁部と中央位置との間で生じる画素特性の差を効果的に抑制することができる。
本発明の第8の態様に係る撮像装置は、上記第1から3のいずれか1の撮像素子を用いて画像を撮像する撮像装置であって、前記撮像素子に蓄積された画像信号を読み出す信号読み出し手段と、前記接続部の位置における画像信号を、前記信号読み出し手段により読み出した前記画像信号を用いて補間する演算手段とを備える。
上記第8の態様によれば、上記第1から第3の態様において遮光膜によって覆われている光電変換素子に対応する画像信号を補間処理により補うことができる。これにより、画素領域の周縁部と周縁部から離れた位置との間で生じる画素特性の差を抑制すると同時に、画像データの作成に使用する画素数が少なくなることに起因する撮影画像の画質の劣化を回避できる。
本発明の第9の態様に係る撮像装置は、前記光電変換領域に蓄積された電荷を転送する第1導電型の電荷転送チャネルと、前記光電変換領域に蓄積された電荷を前記電荷転送チャネルに読み出すための読み出し駆動パルスを印加するための電極とを更に備える上記第1から7のいずれか1の撮像素子と、前記読み出し駆動電圧を前記電極に印加して、前記光電変換領域に蓄積された電荷を前記電荷転送チャネルに読み出す撮像素子駆動手段であって、前記読み出し駆動電圧を前記電極に印加するときにほぼ同時に、前記読み出し駆動パルスが印加される電極以外の所定の電極に対して前記読み出し駆動パルスと逆極性のパルスを印加する撮像素子駆動手段とを備える。
上記第9の態様によれば、電荷の読み出し時に電極の周囲の電位が読み出し駆動パルスによって変動するのを抑制することができ、ウェルの電位をより安定させることができる。
本発明の第10の態様に係る撮像素子の駆動方法は、上記第1から7のいずれか1の撮像素子を駆動する駆動方法であって、読み出し駆動電圧を電極に印加して、前記撮像素子の前記光電変換領域に蓄積された電荷を電荷転送チャネルに読み出すときにほぼ同時に、前記読み出し駆動パルスが印加される電極以外の所定の電極に対して前記読み出し駆動パルスと逆極性のパルスを印加するようにしたものである。
上記第10の態様によれば、電荷の読み出し時に電極の周囲の電位が読み出し駆動パルスによって変動するのを抑制することができ、ウェルの電位をより安定させることができる。
本発明の第11の態様に係る撮像素子の製造方法は、第1導電型の半導体基板の表面に第2導電型のウェルを形成する工程と、前記ウェルに形成された島状の第1導電型の光電変換領域と、前記光電変換領域の表面に形成された第2の導電型の拡散層とをそれぞれ備える光電変換素子を複数画素形成する工程と、前記ウェル及び前記拡散層の表面に絶縁膜を形成する工程と、前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜を除去する工程と、前記絶縁膜の表面に導電性の遮光膜を形成するとともに、前記絶縁膜が除去された光電変換素子の拡散層の表面全面に前記遮光膜の一部を直接形成した接続部を形成する工程と、前記遮光膜の前記接続部以外の光電変換素子に対応する位置に開口部を形成する工程とを備える。
本発明の第12の態様に係る撮像素子の製造方法は、第1導電型の半導体基板の表面に第2導電型のウェルを形成する工程と、前記ウェルに形成された島状の第1導電型の光電変換領域と、前記光電変換領域の表面に形成された第2の導電型の拡散層とをそれぞれ備える光電変換素子を、前記ウェルに所定の画素配列で複数画素形成し、前記画素配列の一部の画素位置にのみ、前記光電変換素子を形成しない画素領域を設ける工程と、前記光電変換領域及び前記光電変換素子を形成しない画素領域の表面に、第2の導電型の拡散層を形成する工程と、前記ウェル及び前記拡散層の表面に絶縁膜を形成する工程と、前記光電変換素子が形成されない画素領域の表面の絶縁膜を除去する工程と、前記絶縁膜の表面に導電性の遮光膜を形成するとともに、前記絶縁膜が除去された画素領域のウェルの表面全面に前記遮光膜の一部を直接形成した接続部を形成する工程と、前記遮光膜の前記光電変換素子に対応する位置に開口部を形成する工程とを備える。
本発明の第13の態様に係る撮像素子の製造方法は、第1導電型の半導体基板の表面に第2導電型のウェルを形成する工程と、前記ウェルに形成された島状の第1導電型の光電変換領域と、前記光電変換領域の表面に形成された第2の導電型の拡散層とをそれぞれ備える光電変換素子を複数画素形成する工程と、前記ウェル及び前記拡散層の表面に絶縁膜を形成する工程と、前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜を除去する工程と、前記絶縁膜の表面に導電性の遮光膜を形成するとともに、前記絶縁膜が除去された光電変換素子の拡散層の表面全面に前記遮光膜の一部を直接形成した接続部を形成する工程と、前記遮光膜の前記接続部以外の光電変換素子に対応する位置に開口部を形成するとともに、前記遮光膜の一部が、前記接続部か形成された光電変換素子の拡散層の周縁部に接触し、前記接続部が形成された光電変換素子に入射する光量と前記接続部が設けられていない光電変換素子に入射する光量が等しくなるように、前記接続部が形成された光電変換素子に対応する遮光膜に開口部を形成する工程とを備える。
本発明によれば、撮像素子の画素領域に光電変換素子表面の第2導電型拡散層と導電性の遮光膜とが接触する接続部を形成することにより、画素領域のウェルの電位の揺らぎを抑制することができる。これにより、撮像素子の画素領域の中央位置近傍と周縁部との間で生じる画素特性の差(例えば、画素領域の中央位置近傍の画素に蓄積された電荷を読み出すときの最低読み出し電圧又はフォトダイオードの空乏化電圧の上昇、フォトダイオードの飽和電荷量のばらつき)を抑制することができ、撮影画像の画質を向上させることができる。
以下、添付図面に従って本発明に係る撮像素子、撮像素子の製造方法、撮像素子の駆動方法及び撮像装置の好ましい実施の形態について説明する。
[撮像素子の第1の実施形態]
図1は、本発明の第1の実施形態に係る撮像素子を示す平面図である。図1(a)は撮像素子10の遮光膜の下側を示す平面図であり、図1(b)は撮像素子10に遮光膜18を成膜した後の状態を示す平面図である。
図1は、本発明の第1の実施形態に係る撮像素子を示す平面図である。図1(a)は撮像素子10の遮光膜の下側を示す平面図であり、図1(b)は撮像素子10に遮光膜18を成膜した後の状態を示す平面図である。
本実施形態に係る撮像素子10は、電子蓄積転送型のCCD(Charge Coupled Device)固体撮像素子である。図1(a)に示すように、撮像素子10は、N導電型の半導体基板(シリコン基板)の画素領域14の表面側に2次元にアレイ状に配置されたフォトダイオード16とを含んでいる。なお、図1に示す例では、フォトダイオード16が格子状に配置されているが、例えば、偶数行のフォトダイオードに対して奇数行のフォトダイオードが1/2ピッチずつずれたいわゆるハニカム配列であってもよい。
図1(b)に示すように、画素領域14には、遮光性と電気伝導性(導電性)とを有する遮光膜18が成膜される。遮光膜18は、例えば、金属製であり、タングステン(W)又はタングステンを含む積層構造(例えば、W/TiN積層構造、W/TiN/Ti積層構造)からなる。なお、遮光膜18の材料は上記に限定されるものではない。
遮光膜18には、各フォトダイオード16に対応する位置に開口部20が形成されている。これにより、各開口部20からフォトダイオード16が露出し、被写体光が各開口部20を通って各フォトダイオード16に入射可能となる。
画素領域14の中央に位置するフォトダイオード16Cは、遮光膜18によって覆われている。フォトダイオード16Cの表面(図2のP+型拡散層26C)は遮光膜18と接触しており電気的に接続している。以下、フォトダイオード16Cの表面と接触する遮光膜18の一部を接続部18Cという。
図1の横方向(以下、水平方向という。)に隣接するフォトダイオード16の間には、それぞれ垂直転送レジスタVCCDが配置されている。画素領域14の端部(図中下部)には、水平転送レジスタHCCDが配置されている。垂直転送レジスタVCCDは、図1の縦方向(以下、垂直方向という。)に伸びており、各垂直転送レジスタVCCDの端部は水平転送レジスタHCCDと連結している。水平転送レジスタHCCDの出力端は、出力アンプAMPに接続されている。
[撮像素子10の断面構造]
次に、撮像素子10の断面構造について、図2及び図3を参照して説明する。図2は、図1(b)の2−2断面図であり、図3は、図1(b)の3−3断面図である。
次に、撮像素子10の断面構造について、図2及び図3を参照して説明する。図2は、図1(b)の2−2断面図であり、図3は、図1(b)の3−3断面図である。
図2及び図3に示すように、N型半導体基板(N−sub)12の表面(図中上面)には、P導電型のPウェル層(P-Well)22が形成されている。Pウェル層22は、例えば、N型半導体基板(シリコン基板)12の表面にP型の不純物原子(ドーピング原子)を導入(例えば、イオン注入)することにより形成される。
Pウェル層22には、島状のフォトダイオード(光電変換素子)16が複数形成されている。フォトダイオード16は、N型光電変換領域24とP+型拡散層26とを含んでいる。N型光電変換領域24は、例えば、Pウェル層22にN導電型の原子(例えば、リン(P)、ヒ素(As))を選択的に導入(例えば、イオン注入)することにより形成される。P+型拡散層26は、N型光電変換領域24の表面側に形成されたP導電型の原子が導入された層であり、Pウェル層22の表面に露出している。P+型拡散層26は、Pウェル層22よりも不純物原子の濃度が高くなっている。Pウェル層22とP+型拡散層26とは電気的に接続されており、電位が等しくなっている。
Pウェル層22及びP+型拡散層26の表面には絶縁膜28が形成されている。絶縁膜28は、光を透過する絶縁材料からなる。
絶縁膜28の表面には、垂直転送レジスタVCCDに垂直転送パルスを印加するための転送電極30が形成されている。転送電極30は絶縁膜28で覆われており、この絶縁膜28の上には遮光膜18が成膜されている。
また、各フォトダイオード16の表面には、それぞれ所定の色(例えば、R,G,Bの3原色)のカラーフィルタが配置されている。
図2に示すように、撮像素子10の画素領域14の中央に位置するフォトダイオード16Cの表面の絶縁膜28は除去されており、P+型拡散層26Cの表面は遮光膜18に直接接触している。
図2及び図3に示すように、フォトダイオード16の列の間には垂直転送レジスタVCCDが配置されている。垂直転送レジスタVCCDとフォトダイオード16との間にはそれぞれ素子分離領域32が形成される。素子分離領域32はP+型拡散層で形成される。
フォトダイオード16に入射した被写体光は、N型光電変換領域24において光電変換される。N型光電変換領域24の電位は、Pウェル層22及びP+型拡散層26よりも高くなっており、ポテンシャル井戸を形成する。光電変換により得られた電子は、このポテンシャル井戸に蓄積される。また、光電変換により発生した正孔(ホール)は、Pウェル層22及びP+型拡散層26に吸収される。
N型光電変換領域24(ポテンシャル井戸)に蓄積された電子は、トランスファーゲート34(転送電極30の一部を兼用。)を介して垂直転送レジスタVCCDに送られる。垂直転送レジスタVCCDに蓄積された電子は、転送電極30から供給される垂直駆動信号に従って水平転送路レジスタHCCDに順次転送された後、水平転送路レジスタHCCD上を転送され、出力アンプAMPを通って電気信号(画像信号)として読み出される。
本実施形態によれば、撮像素子10の画素領域14の中央位置にP+型拡散層26と遮光膜18とが接触する接続部18Cを設けることにより、画素領域14の中央位置近傍のPウェル層22における電位の揺らぎを抑制することができる。これにより、撮像素子10の画素領域14の中央位置近傍と周縁部との間で生じる画素特性の差(例えば、画素領域14の中央位置近傍の画素に蓄積された電荷を読み出すときの最低読み出し電圧又はフォトダイオード16の空乏化電圧の上昇、フォトダイオード16の飽和電荷量のばらつき)を抑制することができ、撮影画像の画質を向上させることができる。
なお、本実施形態では、撮像素子10の画素領域14の中央に位置するフォトダイオード16Cの1画素のみを遮光膜18に接触させているが、中央位置近傍の複数の画素に遮光膜18を接触させるようにしてもよい。
また、Pウェル層22の遮光膜18と接触する接続部にフォトダイオード16C(N型光電変換領域24C)を設けず、Pウェル層22と遮光膜18とを直接接触させて電気的に接続することも可能である。
[撮像素子の第2の実施形態]
次に、本発明の第2の実施形態について説明する。なお、以下の説明において、上記第1の実施形態と同様の構成については説明を省略する。
次に、本発明の第2の実施形態について説明する。なお、以下の説明において、上記第1の実施形態と同様の構成については説明を省略する。
図4及び図5は、本発明の第2の実施形態に係る撮像素子を示す平面図である。図4に示す撮像素子10Aでは、接続部18Cが水平方向及び垂直方向に正方格子状に配置されている。また、図5に示す撮像素子10Bでは、接続部18Cが斜め方向に正方格子状に配置されている。接続部18Cの断面構造については、上記第1の実施形態(図2)と同様である。なお、接続部18Cは、長方格子状に配置するようにしてもよい。
本実施形態によれば、遮光膜18とPウェル層22とが電気的に接続される接続部18Cを画素領域14にまんべんなく配置することにより、撮像素子(10A,10B)の画素領域14の周縁部と周縁部から離れた位置との間で生じる画素特性の差を抑制することができる。
[撮像素子の第3の実施形態]
次に、本発明の第3の実施形態について説明する。なお、以下の説明において、上記の実施形態と同様の構成については説明を省略する。
次に、本発明の第3の実施形態について説明する。なお、以下の説明において、上記の実施形態と同様の構成については説明を省略する。
図6は、本発明の第3の実施形態に係る撮像素子を示す平面図である。図6(a)は撮像素子10Cの遮光膜の下側を示す平面図であり、図6(b)は撮像素子10Cに遮光膜18を成膜した後の状態を示す平面図である。
本実施形態に係る撮像素子10Cでは、間引き読み出し時に読み出される画素列L10があらかじめ定められている。接続部18Cは、間引き読み出し時に読み出されない画素列L12のみに配置され、間引き読み出し時に読み出される画素列L10には配置されない。
本実施形態によれば、撮像素子10Cの画素領域14の周縁部と周縁部から離れた位置との間で生じる画素特性の差を抑制すると同時に、接続部18Cを有する撮像素子10Cにおいて間引き読み出しを行う場合に画像データの作成に使用する画素数が少なくなることに起因する撮影画像の画質が劣化することを防止することができる。
なお、上記第2及び第3の実施形態では、接続部18Cを画素領域14に均等に配置したが、例えば、遮光膜18とPウェル層22とが電気的に接続されている画素領域14の周縁部ほど接続部18Cの単位面積当たりの数(密度)を少なくし、上記周縁部から離れるほど(画素領域14の中央位置に近くなるほど)接続部18Cの単位面積当たりの数を多くしてもよい。
また、画素領域14内のカラーフィルタの配置に応じて接続部18Cを配置するようにしてもよい。例えば、水平方向及び垂直方向に隣り合う接続部18Cに対応する画素(即ち、遮光膜18によって覆われるフォトダイオード16C)のカラーフィルタが相互に異なる色となるように接続部18Cの配置を調整するようにしてもよい。
[撮像装置の構成]
次に、上記の実施形態に係る撮像素子を備えた撮像装置について説明する。なお、以下の説明において、上記の実施形態と同様の構成については説明を省略する。
次に、上記の実施形態に係る撮像素子を備えた撮像装置について説明する。なお、以下の説明において、上記の実施形態と同様の構成については説明を省略する。
図7は、本発明に係る撮像素子を備えた撮像装置の主要構成を示すブロック図である。
図7に示す撮像装置は、上記第1から第3のいずれかの実施形態に係る撮像素子10を用いて静止画及び動画を撮影する機能と撮影した画像を再生表示する機能とを備えた電子カメラである。
電子カメラ100は、撮像素子10の接続部18Cのフォトダイオード16C(遮光膜18によって覆われているフォトダイオード16C)に対応する画像信号(色信号)を周囲のフォトダイオード16から得られた画像信号を用いた補間演算により生成する機能を有する。各接続部18Cのフォトダイオード16Cにそれぞれ本来配置されるカラーフィルタの色は撮像素子10のカラーフィルタの配列パターンに従ってあらかじめ特定されており、電子カメラ100のメインメモリ130(ROM)に記録されている。CPU102は、フォトダイオード16Cの周辺に位置する、フォトダイオード16Cと同色の所定数のフォトダイオード16から得られた画像信号を用いて補間演算を行うことにより、フォトダイオード16Cに対応する画像信号を生成する。
以下、電子カメラ100の他の構成について説明する。
CPU(Central Processing Unit)102は、電子カメラ100の各部に指令を出力して電子カメラ100の動作を制御する。制御バス124は、CPU102からの指令を電子カメラ100の各部に伝送する伝送路である。また、データバス126は、画像信号等の各種のデータを伝送する伝送路である。
電源部104は、電池と、電池から供給される電力を所定の電圧に変換して電子カメラ100の各部に出力する電源回路とを備えている。
操作部106は、ユーザからの操作入力を受け付ける部材である。CPU102は、ユーザによる操作部106への操作内容を解釈して電子カメラ100の各部を制御する。
メインメモリ130は、CPU102が実行するプログラム及び制御に必要な各種データが格納されるROM(Read Only Memory)と、CPU102が演算を行うときの作業領域又はフレームメモリとして機能するRAM(Random Access Memory)とを含んでいる。メモリ制御部128は、CPU102とメインメモリ130との間のインタフェース処理を行う。
表示部140は、カラー表示可能な液晶モニタで構成されている。表示部140は、画像撮影時に画角確認用の電子ファインダとして機能するとともに、記録済み画像を再生表示する手段として機能する。また、表示部140は、ユーザインターフェースの表示画面としても機能する。表示制御部138は、データバス126を介して表示部140に送られる画像信号を表示用の画像信号に変換する。
図7に示すように、撮像部108は、本発明に係る撮像素子10と、被写体光を撮像素子10に導くレンズ系110と、絞り112と、メカニカルシャッタ114とを備える。
電子カメラ100は、撮像部108から出力されるアナログの画像信号に対して所定のアナログ信号処理(例えば、自動利得調整、相関2重サンプリング処理)を施すアナログ信号処理部116と、アナログ信号処理部116から出力されるアナログ画像信号をデジタルの画像信号に変換するA/D変換器118と、CPU102からの指示によって発光するフラッシュ発光部120と、CPU102からの指示に従って撮像部108、アナログ信号処理部116、A/D変換器118及びフラッシュ発光部120の駆動制御を行う駆動部(タイミングジェネレータを含む)122とを備える。
更に、電子カメラ100は、A/D変換器118から出力されるデジタル画像信号に対して所定のデジタル信号処理(例えば、同時化処理、ホワイトバランス補正、色信号(R,G,B信号)を輝度/色差信号に変換するRGB/YC変換処理)を行うデジタル信号処理部132と、CPU102において圧縮処理された画像信号を所定の形式の画像ファイルとして格納する記録媒体136と、記録媒体136との間のインタフェース処理を行う外部メモリ制御部134とを備える。
本実施形態によれば、遮光膜18によって覆われているフォトダイオード16Cに対応する画像信号を補間処理により補うことができる。これにより、画素領域14の周縁部と周縁部から離れた位置との間で生じる画素特性の差を抑制すると同時に、画像データの作成に使用する画素数が少なくなることに起因する撮影画像の画質の劣化を回避できる。
[撮像素子の製造方法]
次に、上記の実施形態に係る撮像素子の製造方法について、図8及び図9を参照して説明する。
次に、上記の実施形態に係る撮像素子の製造方法について、図8及び図9を参照して説明する。
図8は、接続部18Cが設けられる画素の製造工程を示す図であり、図9は、遮光膜18に開口部20を設ける画素の製造工程を示す図である。
まず、N型エピ層(Nepi層)を成長させて作成されたN型半導体基板(シリコン基板N-Sub)12の表面に、Pウェル層(P-Well)22、フォトダイオード(PD)16(P+型拡散層26/N型光電変換領域24)、垂直転送レジスタVCCD(N型)、読み出しチャンネル(P型)、素子分離領域32(P型)、ゲート絶縁膜(例えば、ONO膜(酸化膜−窒化膜−酸化膜)構造の絶縁層)、転送電極(ゲート電極)30等の素子領域が形成された後、転送電極30の表面に電極層間絶縁膜が形成される。本工程では、図8(a)及び図9(a)に示すように、転送電極をパターニングした後、熱酸化により転送電極の周囲を良質な絶縁膜である熱酸化膜で覆ったのち、この熱酸化膜の表面に、熱CVD−HTO(Chemical Vapor Deposition(化学気相成長) - High Temperature Oxide)又は熱TEOS−CVD(TetraEthOxySilane - CVD)等の絶縁膜が堆積されて、絶縁膜28が形成される。ここで、絶縁膜28は、被写体光を透過する材料により形成される。
次に、絶縁膜28の接続部18Cが形成される位置において、レジストパターニング及びエッチングが行われ、コンタクトホール28Hが形成される(図8(b))。上記コンタクトホール28Hは遮光膜18とコンタクトをとるフォトダイオード16Cにのみ形成される。
次に、絶縁膜28の表面側に、CVD又はPVD(Physical Vapor Deposition:物理的蒸着法)により遮光膜18が堆積される(図8(c)及び図9(b))。ここで、遮光膜18は、例えば、タングステン(W)又はタングステンを含む積層構造(例えば、W/TiN積層構造、W/TiN/Ti積層構造)からなる膜である。なお、遮光膜18の材料は上記に限定されるものではない。図8(c)に示すように、遮光膜18は、絶縁膜28に形成されたコンタクトホール28Hを介してフォトダイオード16CのP+型拡散層26Cと接触しており、P+型拡散層26C及びPウェル層22と電気的に接続する。以下、遮光膜18のP+型拡散層26Cと接触する部位を接続部18Cという。
次に、遮光膜18に対してパターニング/エッチングが行われ、遮光膜18の各フォトダイオード16に対応する位置に開口部20が形成される(図8(d)及び図9(c))。図8(d)に示すように、遮光膜18の接続部18Cについては、エッチング時にレジストパターンで覆われ、エッチングが行われない。
これにより、遮光膜18と接続部18Cの近傍のPウェル層22が同電位になるという構造が形成される。
なお、図示は省略するが、上記遮光膜18の表面に、BPSG(Boro-Phospho Silicate Glass)、熱TEOS、プラズマTEOS、HDP−SiO(High Density Plasma)、SOG(Spin on glass)等の埋め込み性及び平坦性の良い酸化膜(層間絶縁膜)が堆積される。この層間絶縁膜は、単層であっても、複数の材料が積層された積層構造であっても、いくつかの堆積方法の組み合わせにより積層された構造であってもよい。また、層間絶縁膜の材料は、絶縁材料であれば酸化膜でなくてもよい。
次に、上記層間絶縁膜の表面に、PVD法により金属製膜(Metal層)が成膜され(Metal-Depo)、この金属製膜に対してレジストパターニング及びエッチングが行われる。これにより、層間絶縁膜に形成されたコンタクトホールを介して転送電極30に接続し、転送電極30に垂直駆動パルスを伝達するための上部配線が形成される。本工程では、例えば、合金(例えば、アルミニウム(Al)、アルミニウム合金(AlSiCu))がスパッタにより成膜される。なお、この金属製膜は、単層でも積層構造でもよい。金属製膜としては、例えば、TiN/Ti(/TiSi)等のバリアメタル(/シリサイド)構造や、TiN等バリアメタルによるサンドイッチ構造等、一般的なMetal構造であればよく、上記に列挙した構成のみに限定されるものではない。
上記層間絶縁膜の上層には、層内レンズ(下に凸な層内レンズ(BIL)、上に凸な層内レンズ(TIL))が形成され、層内レンズの上層には平坦化層(例えば、アクリル系樹脂膜)が成膜される。更に、平坦化層の上層には、力ラーフィルタ(CF)が形成され、カラーフィルタの上層にはマイクロレンズ(MCL)が形成される。上記のような光学系構造(層内レンズ、平坦化層、力ラーフィルタ、マイクロレンズ)が形成されて撮像素子10が完成する。なお、上記撮像素子10の光学系構造は、イメージセンサの用途及び必要な性能に応じて決められるものであって、上記に列挙した構成のみに限定されるものではない。
なお、接続部18Cの下層にフォトダイオード16Cを設けない構成にすることも可能である。この場合、図10(a)に示す工程において、接続部18Cが配置される画素領域以外の領域にフォトダイオード16のN型光電変換領域24が形成される。なお、以降の工程及び接続部が設けられない画素の製造工程については、上記図8及び図9と同様であるため説明を省略する。
[接続部の別の実施形態]
次に、接続部の別の実施形態について説明する。なお、以下の説明において、上記の実施形態と同様の構成については説明を省略する。
次に、接続部の別の実施形態について説明する。なお、以下の説明において、上記の実施形態と同様の構成については説明を省略する。
図11は、接続部の別の実施形態を示す断面図である。本実施形態は、フォトダイオード16Cの表面の遮光膜18に開口部20Cを設けて、撮影時にフォトダイオード16Cに蓄積される電荷を使用するようにしたものである。
図11に示す例では、遮光膜18のフォトダイオード16Cの直上の部分に開口部20Cが形成されている。フォトダイオード16Cの表面の絶縁膜28が除去されており、遮光膜18の接続部18C´はフォトダイオード16CのP+型拡散層26Cの周縁部に接触している。これにより、遮光膜18とP+型拡散層26C及びPウェル層22とが電気的に接続されて同電位になる。
なお、上記の接続部18C´は、図1、図4から図5の例と同様、撮像素子10の一部の画素のみに設ければよい。
被写体光は、開口部20Cを介してフォトダイオード16Cに入射可能となっており、撮影時に読み出されて画像データの作成に使用される。
上記開口部20Cの寸法W20Cは、他の開口部20の寸法W20と等価になるように設定される。上記開口部20Cの寸法W20Cは、例えば、絶縁膜28の光の透過量に応じて設定される。具体的には、絶縁膜28の光の透過率が100%で、かつ、シリコンと絶縁膜28の界面での光の反射、及び、絶縁膜28と図示しない上記層間絶縁膜との界面での光の反射による光の損失が0%の場合にはW20C=W20に設定され、絶縁膜28と層間絶縁膜の界面での反射、絶縁膜28とシリコンの界面での反射、及び、それらの反射光の多重反射の干渉による光の損失の合計が、層間絶縁膜とシリコンの界面での反射による損失量よりも大きい場合には同じ光量の被写体光を入射させたときに、光電変換により得られる電荷量が等しくなるようにW20CがW20よりも小さい値に設定される。逆に、絶縁膜28と層間絶縁膜の界面での反射、絶縁膜28とシリコンの界面での反射、及び、それらの反射光の多重反射の干渉による光の損失の合計が、層間絶縁膜とシリコンの界面での反射による損失量よりも小さい場合には同じ光量の被写体光を入射させたときに、光電変換により得られる電荷量が等しくなるようにW20CがW20よりも大きい値に設定される。
図12は、図11の実施形態に係る撮像素子の製造工程を示す図である。
図12(a)及び図12(b)の工程は、図8(a)及び図8(b)と同様である。図12(b)の工程の次に、絶縁膜28の表面側に遮光膜18が形成された後(図12(c))、遮光膜18に対してパターニング/エッチングが行われ、遮光膜18の各フォトダイオード16に対応する位置に開口部20が形成される(図12(d))。図12(d)の工程では、フォトダイオード16Cの表面の遮光膜18については、遮光膜18がフォトダイオード16Cの表面のP+型拡散層26Cの周縁部に接触し、かつ、寸法が上記W20Cとなるように開口部20Cが形成される。これにより、接続部18C´が形成される。なお、以降の工程及び接続部が設けられない画素の製造工程については、上記図8及び図9と同様であるため説明を省略する。
本実施形態によれば、接続部18C´が形成されたフォトダイオード16Cから得られる画像信号を画像データの作成に使用することができる。これにより、画素領域14の周縁部と周縁部から離れた位置との間で生じる画素特性の差を抑制すると同時に、画像データの作成に使用する画素数が少なくなることを回避できる。
[撮像素子の駆動方法]
次に、上記の実施形態に係る撮像素子の駆動方法について説明する。なお、以下の説明において、上記の実施形態と同様の構成については説明を省略する。
次に、上記の実施形態に係る撮像素子の駆動方法について説明する。なお、以下の説明において、上記の実施形態と同様の構成については説明を省略する。
本実施形態は、転送電極30に読み出し駆動パルスを印加して、各N型光電変換領域24に蓄積された電荷を垂直転送レジスタVCCDに読み出すときに、読み出し駆動パルスが印加される転送電極以外の転送電極に、読み出し駆動パルスと逆極性のパルスを印加するようにしたものである。
図13は、本発明の一実施形態に係る撮像素子の駆動方法を示すタイミングチャートである。
図13に示す例は、撮像素子10を8相駆動するものである。電子カメラ100の駆動部122は、転送電極V1に読み出し駆動パルス(例えば、+15V)を印加するときにほぼ同時に(時間t4)、転送電極V3に読み出し駆動パルスと逆極性に変調したパルス(例えば、−8V)を印加する。これにより、転送電極V1の周囲のGND電位が読み出し駆動パルスによってプラス側に変動するのを抑制することができ、ウェルの電位を安定させることができる。また、電子カメラ100の駆動部122は、転送電極V3に読み出し駆動パルス(例えば、+15V)を印加するときにほぼ同時に(時間t10)、転送電極V5に読み出し駆動パルスと逆極性に変調したパルス(例えば、−8V)を印加する。これにより、転送電極V3の周囲のGND電位が読み出し駆動パルスによってプラス側に変動するのを抑制することができ、ウェルの電位を安定させることができる。
また、本実施形態では、読み出し駆動パルスが印加される転送電極に隣接する電極ではなく、少なくとも1電極離間した転送電極に逆極性パルスを印加する。これにより、読み出し駆動パルスが印加される転送電極と逆極性パルスが印加される電極との間の距離を大きくすることができるので、両電極間に発生する電界を弱めることができ、電荷転送効率の経時的な劣化を抑制することができる。
なお、逆極性パルスを印加する電極は、複数であってもよい。例えば、読み出し駆動パルスが印加される転送電極に対して垂直方向に1電極離間した2つの転送電極に逆極性パルスを印加するようにしてもよい。
なお、上記の各実施形態では、本発明を電子蓄積転送型のCCDに適用した例について説明したが、ホール蓄積転送型CCDにも本発明を適用することができる。ホール蓄積転送型CCDの場合には、上記N型、P型の表記がすべて逆導電型になる。
10…撮像素子、12…N型半導体基板、14…画素領域、16…フォトダイオード、18…遮光膜、18C…接続部、20…開口部、22…Pウェル層、24…N型光電変換領域、26…P+型拡散層、28…絶縁膜、30…転送電極、32…素子分離領域、34…トランスファーゲート、100…電子カメラ、102…CPU、104…電源部、106…操作部、108…撮像部、110…レンズ系、112…絞り、114…メカニカルシャッタ、116…アナログ信号処理部、118…A/D変換器、120…フラッシュ発光部、122…駆動部、124…制御バス、126…データバス、128…メモリ制御部、130…メインメモリ、132…デジタル信号処理部、134…外部メモリ制御部、136…記録媒体、138…表示制御部、140…表示部
Claims (13)
- 第1導電型の半導体基板と、
前記半導体基板の表面に形成された第2導電型のウェルと、
前記ウェルに形成された島状の第1導電型の光電変換領域と、前記光電変換領域の表面に形成された第2の導電型の拡散層とをそれぞれ備える複数画素の光電変換素子と、
前記ウェル及び前記拡散層の表面に形成される絶縁膜と、
前記絶縁膜の表面に形成された導電性の遮光膜であって、前記光電変換素子に対応する位置に開口部が形成された遮光膜とを備え、
前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜が除去されており、
前記遮光膜の一部が、前記絶縁膜が除去された光電変換素子の拡散層の表面全面に形成された接続部を形成する撮像素子。 - 第1導電型の半導体基板と、
前記半導体基板の表面に形成された第2導電型のウェルと、
前記ウェルに形成された島状の第1導電型の光電変換領域と、前記光電変換領域の表面に形成された第2の導電型の拡散層とをそれぞれ備え、所定の画素配列で複数画素配置された光電変換素子と、
前記ウェル及び前記拡散層の表面に形成される絶縁膜と、
前記絶縁膜の表面に形成された導電性の遮光膜であって、前記光電変換素子に対応する位置に開口部が形成された遮光膜とを備え、
前記画素配列の一部の画素位置にのみ、前記光電変換領域が形成されない画素領域が設けられており、
前記光電変換素子が形成されない画素領域の表面の絶縁膜が除去されており、
前記遮光膜の一部が、前記絶縁膜が除去された画素領域のウェルの表面全面に形成された接続部を形成する撮像素子。 - 前記接続部が、間引き読み出し時に間引かれる光電変換素子の列にのみ設けられる請求項1又は2記載の撮像素子。
- 第1導電型の半導体基板と、
前記半導体基板の表面に形成された第2導電型のウェルと、
前記ウェルに形成された島状の第1導電型の光電変換領域と、前記光電変換領域の表面に形成された第2の導電型の拡散層とをそれぞれ備える複数画素の光電変換素子と、
前記ウェル及び前記拡散層の表面に形成される絶縁膜と、
前記絶縁膜の表面に形成された導電性の遮光膜であって、前記光電変換素子に対応する位置に開口部が形成された遮光膜とを備え、
前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜が除去されており、
前記遮光膜の一部が、前記絶縁膜が除去された光電変換素子の拡散層の周縁部に接触するように形成された接続部を形成し、
前記接続部が形成された光電変換素子に入射する光量と前記接続部が設けられていない光電変換素子に入射する光量が等しくなるように、前記接続部が形成された光電変換素子の前記遮光膜から表面に露出する部分の寸法が設定される撮像素子。 - 前記接続部が、前記撮像素子の前記画素領域の中央位置に配置される請求項1から4のいずれか1項記載の撮像素子。
- 前記接続部が、前記撮像素子の前記画素領域に格子状に配置される請求項1から4のいずれか1項記載の撮像素子。
- 前記接続部の単位面積当たりの数が前記撮像素子の前記画素領域の中央位置ほど多い請求項1から4のいずれか1項記載の撮像素子。
- 請求項1から3のいずれか1項記載の撮像素子を用いて画像を撮像する撮像装置であって、
前記撮像素子に蓄積された画像信号を読み出す信号読み出し手段と、
前記接続部の位置における画像信号を、前記信号読み出し手段により読み出した前記画像信号を用いて補間する演算手段と、
を備える撮像装置。 - 前記光電変換領域に蓄積された電荷を転送する第1導電型の電荷転送チャネルと、前記光電変換領域に蓄積された電荷を前記電荷転送チャネルに読み出すための読み出し駆動パルスを印加するための電極とを更に備える請求項1から7のいずれか1項記載の撮像素子と、
前記読み出し駆動電圧を前記電極に印加して、前記光電変換領域に蓄積された電荷を前記電荷転送チャネルに読み出す撮像素子駆動手段であって、前記読み出し駆動電圧を前記電極に印加するときにほぼ同時に、前記読み出し駆動パルスが印加される電極以外の所定の電極に対して前記読み出し駆動パルスと逆極性のパルスを印加する撮像素子駆動手段と、
を備える撮像装置。 - 請求項1から7のいずれか1項記載の撮像素子を駆動する駆動方法であって、
読み出し駆動電圧を電極に印加して、前記撮像素子の前記光電変換領域に蓄積された電荷を電荷転送チャネルに読み出すときにほぼ同時に、前記読み出し駆動パルスが印加される電極以外の所定の電極に対して前記読み出し駆動パルスと逆極性のパルスを印加する撮像素子の駆動方法。 - 第1導電型の半導体基板の表面に第2導電型のウェルを形成する工程と、
前記ウェルに形成された島状の第1導電型の光電変換領域と、前記光電変換領域の表面に形成された第2の導電型の拡散層とをそれぞれ備える光電変換素子を複数画素形成する工程と、
前記ウェル及び前記拡散層の表面に絶縁膜を形成する工程と、
前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜を除去する工程と、
前記絶縁膜の表面に導電性の遮光膜を形成するとともに、前記絶縁膜が除去された光電変換素子の拡散層の表面全面に前記遮光膜の一部を直接形成した接続部を形成する工程と、
前記遮光膜の前記接続部以外の光電変換素子に対応する位置に開口部を形成する工程と、
を備える撮像素子の製造方法。 - 第1導電型の半導体基板の表面に第2導電型のウェルを形成する工程と、
前記ウェルに形成された島状の第1導電型の光電変換領域と、前記光電変換領域の表面に形成された第2の導電型の拡散層とをそれぞれ備える光電変換素子を、前記ウェルに所定の画素配列で複数画素形成し、前記画素配列の一部の画素位置にのみ、前記光電変換素子を形成しない画素領域を設ける工程と、
前記光電変換領域及び前記光電変換素子を形成しない画素領域の表面に、第2の導電型の拡散層を形成する工程と、
前記ウェル及び前記拡散層の表面に絶縁膜を形成する工程と、
前記光電変換素子が形成されない画素領域の表面の絶縁膜を除去する工程と、
前記絶縁膜の表面に導電性の遮光膜を形成するとともに、前記絶縁膜が除去された画素領域のウェルの表面全面に前記遮光膜の一部を直接形成した接続部を形成する工程と、
前記遮光膜の前記光電変換素子に対応する位置に開口部を形成する工程と、
を備える撮像素子の製造方法。 - 第1導電型の半導体基板の表面に第2導電型のウェルを形成する工程と、
前記ウェルに形成された島状の第1導電型の光電変換領域と、前記光電変換領域の表面に形成された第2の導電型の拡散層とをそれぞれ備える光電変換素子を複数画素形成する工程と、
前記ウェル及び前記拡散層の表面に絶縁膜を形成する工程と、
前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜を除去する工程と、
前記絶縁膜の表面に導電性の遮光膜を形成するとともに、前記絶縁膜が除去された光電変換素子の拡散層の表面全面に前記遮光膜の一部を直接形成した接続部を形成する工程と、
前記遮光膜の前記接続部以外の光電変換素子に対応する位置に開口部を形成するとともに、前記遮光膜の一部が、前記接続部か形成された光電変換素子の拡散層の周縁部に接触し、前記接続部が形成された光電変換素子に入射する光量と前記接続部が設けられていない光電変換素子に入射する光量が等しくなるように、前記接続部が形成された光電変換素子に対応する遮光膜に開口部を形成する工程と、
を備える撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009090196A JP2010245177A (ja) | 2009-04-02 | 2009-04-02 | 撮像素子、撮像素子の製造方法、撮像素子の駆動方法及び撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009090196A JP2010245177A (ja) | 2009-04-02 | 2009-04-02 | 撮像素子、撮像素子の製造方法、撮像素子の駆動方法及び撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010245177A true JP2010245177A (ja) | 2010-10-28 |
Family
ID=43097896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009090196A Pending JP2010245177A (ja) | 2009-04-02 | 2009-04-02 | 撮像素子、撮像素子の製造方法、撮像素子の駆動方法及び撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010245177A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013118573A (ja) * | 2011-12-05 | 2013-06-13 | Nikon Corp | 撮像装置 |
JP2015154188A (ja) * | 2014-02-13 | 2015-08-24 | キヤノン株式会社 | 撮像素子及び撮像素子の駆動方法 |
JP2016029374A (ja) * | 2015-08-31 | 2016-03-03 | セイコーエプソン株式会社 | 分光センサー及び角度制限フィルター |
-
2009
- 2009-04-02 JP JP2009090196A patent/JP2010245177A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013118573A (ja) * | 2011-12-05 | 2013-06-13 | Nikon Corp | 撮像装置 |
JP2015154188A (ja) * | 2014-02-13 | 2015-08-24 | キヤノン株式会社 | 撮像素子及び撮像素子の駆動方法 |
JP2016029374A (ja) * | 2015-08-31 | 2016-03-03 | セイコーエプソン株式会社 | 分光センサー及び角度制限フィルター |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4384198B2 (ja) | 固体撮像装置およびその製造方法、電子情報機器 | |
KR101968197B1 (ko) | 이미지 센서 및 이의 형성 방법 | |
US7935995B2 (en) | Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus | |
KR101159032B1 (ko) | 고체 촬상 소자 | |
TW201630173A (zh) | 固體攝像裝置及固體攝像裝置之製造方法 | |
JP4774311B2 (ja) | 固体撮像素子及びその駆動方法並びに撮像装置 | |
TWI393252B (zh) | 固態成像裝置,照相機,及製造固態成像裝置之方法 | |
JP2007299840A (ja) | Ccd型固体撮像素子及びその製造方法 | |
TW202101743A (zh) | 攝像元件及攝像裝置 | |
KR101543098B1 (ko) | 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 | |
JP5427541B2 (ja) | 固体撮像素子及びその製造方法並びに撮像装置 | |
JP2010199154A (ja) | 固体撮像素子 | |
US9741758B2 (en) | Methods of forming image sensors including deposited negative fixed charge layers on photoelectric conversion regions | |
JP2010245177A (ja) | 撮像素子、撮像素子の製造方法、撮像素子の駆動方法及び撮像装置 | |
JP5037922B2 (ja) | 固体撮像装置 | |
JP2021193718A (ja) | 撮像素子 | |
TWI525801B (zh) | 具有經摻雜之傳輸閘極的影像感測器 | |
JP5539458B2 (ja) | 光電変換装置および光電変換装置を用いた撮像システム | |
JP2006344914A (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
JP2008193050A (ja) | 固体撮像装置および撮像装置 | |
JP3795808B2 (ja) | 固体撮像素子およびこれを用いた撮像装置 | |
JP2008166845A (ja) | 固体撮像素子及び固体撮像素子の駆動方法 | |
JP2009064982A (ja) | 固体撮像素子 | |
JP2011066685A (ja) | 固体撮像素子及びその駆動方法並びに撮像装置 | |
JP2011044542A (ja) | 撮像装置及び固体撮像素子 |