JP3028074B2 - 電荷転送素子とその駆動方法 - Google Patents
電荷転送素子とその駆動方法Info
- Publication number
- JP3028074B2 JP3028074B2 JP9135457A JP13545797A JP3028074B2 JP 3028074 B2 JP3028074 B2 JP 3028074B2 JP 9135457 A JP9135457 A JP 9135457A JP 13545797 A JP13545797 A JP 13545797A JP 3028074 B2 JP3028074 B2 JP 3028074B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- charge transfer
- reset
- potential
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 42
- 238000009792 diffusion process Methods 0.000 claims description 107
- 230000005669 field effect Effects 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 3
- 238000011144 upstream manufacturing Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 23
- 101150082606 VSIG1 gene Proteins 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像素子、遅延素
子等に用いられる電荷転送素子とその駆動方法に関す
る。
子等に用いられる電荷転送素子とその駆動方法に関す
る。
【０００２】
【従来の技術】従来、電荷転送素子における信号電荷の
検出回路として、浮遊拡散増幅回路（ＦＤＡ）が知られ
ている（１９８６年昭晃堂発行の「固体撮像デバイス」
の第７４〜７６頁等に例示）。図２２に、このようなＦ
ＤＡを含む電荷転送素子が示されており、これは電子が
転送される構成である。図２２（ａ）は電荷転送素子の
概略平面図、図２２（ｂ）はそのＨ−Ｈ’概略断面図、
図２２（ｃ）はｎ+浮遊拡散領域２１１のリセット時の
チャネル電位の概略を示している。図２２（ａ）、
（ｂ）に示すように、電荷転送素子は、転送電極２６
１、２６２、２７１、２７２が設けられている電荷転送
部２１８と、電荷転送部２１８の最終段に接続された出
力ゲート電極２０８と、ｎ+浮遊拡散領域２１１と、こ
のｎ+浮遊拡散領域２１１の電位を増幅するアンプ２１
２と、ｎ+浮遊拡散領域２１１をリセットするためのリ
セットゲート電極２０９と、ｎ+拡散領域からなるリセ
ットドレイン２１０と、ｐ+チャネルストップ２０３と
を有している。
検出回路として、浮遊拡散増幅回路（ＦＤＡ）が知られ
ている（１９８６年昭晃堂発行の「固体撮像デバイス」
の第７４〜７６頁等に例示）。図２２に、このようなＦ
ＤＡを含む電荷転送素子が示されており、これは電子が
転送される構成である。図２２（ａ）は電荷転送素子の
概略平面図、図２２（ｂ）はそのＨ−Ｈ’概略断面図、
図２２（ｃ）はｎ+浮遊拡散領域２１１のリセット時の
チャネル電位の概略を示している。図２２（ａ）、
（ｂ）に示すように、電荷転送素子は、転送電極２６
１、２６２、２７１、２７２が設けられている電荷転送
部２１８と、電荷転送部２１８の最終段に接続された出
力ゲート電極２０８と、ｎ+浮遊拡散領域２１１と、こ
のｎ+浮遊拡散領域２１１の電位を増幅するアンプ２１
２と、ｎ+浮遊拡散領域２１１をリセットするためのリ
セットゲート電極２０９と、ｎ+拡散領域からなるリセ
ットドレイン２１０と、ｐ+チャネルストップ２０３と
を有している。
【０００３】転送電極２６１、２６２、２７１、２７２
は、ｐ型シリコン基板２０１中のｎ型ウェル２０２上に
酸化膜２０５等の絶縁膜を介して形成され、ｎ型ウェル
２０２中に電荷転送チャネルが形成されている。そし
て、１つおきの転送電極の下方に、ｎ型不純物濃度が低
いｎ-領域２０４が形成されており、チャネル電位差が
生じるようにしてある。隣り合う２つのゲート電極を一
対として、パルス電圧φＨ1、φＨ2が交互に印加され、
２相駆動で信号電荷が転送される。電荷転送チャネル最
終段まで転送されてきた信号電荷は、出力ゲート電極２
０８下のポテンシャルバリアを越えてｎ+浮遊拡散領域
２１１に転送され、ｎ+浮遊拡散領域２１１の電位が変
動する。この電位はアンプ２１２によって増幅されて出
力される。こうして信号電荷が出力された後、ｎ+浮遊
拡散領域２１１の電位のリセット動作が行われる。この
リセット動作は、リセットゲート電極２０９に高電位を
印加し、リセットゲート電極２０９の下のチャネル電位
をリセットドレイン２１０の電圧よりも高くして、ｎ+
浮遊拡散領域２１１の電位がリセットドレイン２１０の
電圧に一致させられる。この時のチャネル電位が図２２
（ｃ）に示されている。
は、ｐ型シリコン基板２０１中のｎ型ウェル２０２上に
酸化膜２０５等の絶縁膜を介して形成され、ｎ型ウェル
２０２中に電荷転送チャネルが形成されている。そし
て、１つおきの転送電極の下方に、ｎ型不純物濃度が低
いｎ-領域２０４が形成されており、チャネル電位差が
生じるようにしてある。隣り合う２つのゲート電極を一
対として、パルス電圧φＨ1、φＨ2が交互に印加され、
２相駆動で信号電荷が転送される。電荷転送チャネル最
終段まで転送されてきた信号電荷は、出力ゲート電極２
０８下のポテンシャルバリアを越えてｎ+浮遊拡散領域
２１１に転送され、ｎ+浮遊拡散領域２１１の電位が変
動する。この電位はアンプ２１２によって増幅されて出
力される。こうして信号電荷が出力された後、ｎ+浮遊
拡散領域２１１の電位のリセット動作が行われる。この
リセット動作は、リセットゲート電極２０９に高電位を
印加し、リセットゲート電極２０９の下のチャネル電位
をリセットドレイン２１０の電圧よりも高くして、ｎ+
浮遊拡散領域２１１の電位がリセットドレイン２１０の
電圧に一致させられる。この時のチャネル電位が図２２
（ｃ）に示されている。
【０００４】
【発明が解決しようとする課題】前記従来のｎ+浮遊拡
散領域２１１のリセット方法では、ｎ+浮遊拡散領域２
１１の電位をリセットドレイン２１０の電圧に一致させ
るために、リセットゲート電極２０９の下方のチャネル
の電位をリセットドレイン２１０の電圧より高くする必
要がある。仮に、リセットゲート電極２０９の下方のチ
ャネル電位がリセットドレイン２１０の電圧よりも低い
場合には、ｎ+浮遊拡散領域２１１のリセット動作が不
良となり、ノイズが増加する。このように、リセット動
作を正常に行うためには、リセットゲート電極２０９の
下方のチャネルの電位と、リセットドレイン２１０の電
圧との関係が重要である。このうち、リセットドレイン
２１０の電圧は、外部回路によって所定の電圧に印加さ
れるのであまり誤差はない。しかし、リセットゲート電
極２０９の下方のチャネルの電位は、不純物プロファイ
ルやリセットゲートの寸法に依存するため、製造工程に
おける誤差などによりばらつきが生じ易い。
散領域２１１のリセット方法では、ｎ+浮遊拡散領域２
１１の電位をリセットドレイン２１０の電圧に一致させ
るために、リセットゲート電極２０９の下方のチャネル
の電位をリセットドレイン２１０の電圧より高くする必
要がある。仮に、リセットゲート電極２０９の下方のチ
ャネル電位がリセットドレイン２１０の電圧よりも低い
場合には、ｎ+浮遊拡散領域２１１のリセット動作が不
良となり、ノイズが増加する。このように、リセット動
作を正常に行うためには、リセットゲート電極２０９の
下方のチャネルの電位と、リセットドレイン２１０の電
圧との関係が重要である。このうち、リセットドレイン
２１０の電圧は、外部回路によって所定の電圧に印加さ
れるのであまり誤差はない。しかし、リセットゲート電
極２０９の下方のチャネルの電位は、不純物プロファイ
ルやリセットゲートの寸法に依存するため、製造工程に
おける誤差などによりばらつきが生じ易い。
【０００５】リセットゲート電極２０９の下方のチャネ
ルの電位が多少ばらついても、常にリセットドレイン２
１０の電圧よりも高く、確実にｎ+浮遊拡散領域２１１
のリセット動作を行い得るように、リセットゲート電極
２０９にマージンを持って高い電圧を印加することがで
きる。しかし、駆動電圧振幅を低下させた場合、それほ
ど大きなマージンをとることができず、リセット動作が
不確実になる場合があり、結果的に電荷転送素子の歩留
りが低下するおそれがある。そこで本発明の目的は、リ
セットゲート電極下方のチャネルの電位とリセットドレ
インの電圧との大小関係にかかわらず、確実にｎ+浮遊
拡散領域のリセット動作が行える電荷転送素子およびそ
の駆動方法を提供することにある。
ルの電位が多少ばらついても、常にリセットドレイン２
１０の電圧よりも高く、確実にｎ+浮遊拡散領域２１１
のリセット動作を行い得るように、リセットゲート電極
２０９にマージンを持って高い電圧を印加することがで
きる。しかし、駆動電圧振幅を低下させた場合、それほ
ど大きなマージンをとることができず、リセット動作が
不確実になる場合があり、結果的に電荷転送素子の歩留
りが低下するおそれがある。そこで本発明の目的は、リ
セットゲート電極下方のチャネルの電位とリセットドレ
インの電圧との大小関係にかかわらず、確実にｎ+浮遊
拡散領域のリセット動作が行える電荷転送素子およびそ
の駆動方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明の電荷転送素子
は、信号電荷を転送するための電荷転送チャネルと、こ
の電荷転送チャネルから転送される電荷を蓄積するため
の浮遊拡散領域と、この浮遊拡散領域を一定の電位にリ
セットするための電界効果トランジスタと、前記電荷転
送チャネルまたは前記浮遊拡散領域に接続されバイアス
電荷を入力するバイアス電荷入力部とを有する電荷転送
素子において、前記浮遊拡散領域は、そこに蓄積された
電荷量を検出する回路に接続される電気的接続手段を有
し、前記電界効果トランジスタは、前記浮遊拡散領域と
隣接するリセットゲート電極と、リセットドレインとを
含み、転送される電荷が電子の場合に、浮遊拡散領域の
リセット時におけるリセットゲート電極の下方のチャネ
ル電位がリセットドレインの電圧よりも低く、転送され
る電荷が正孔の場合に、浮遊拡散領域のリセット時にお
けるリセットゲート電極の下方のチャネル電位がリセッ
トドレインの電圧よりも高いものであることを特徴とす
る。
は、信号電荷を転送するための電荷転送チャネルと、こ
の電荷転送チャネルから転送される電荷を蓄積するため
の浮遊拡散領域と、この浮遊拡散領域を一定の電位にリ
セットするための電界効果トランジスタと、前記電荷転
送チャネルまたは前記浮遊拡散領域に接続されバイアス
電荷を入力するバイアス電荷入力部とを有する電荷転送
素子において、前記浮遊拡散領域は、そこに蓄積された
電荷量を検出する回路に接続される電気的接続手段を有
し、前記電界効果トランジスタは、前記浮遊拡散領域と
隣接するリセットゲート電極と、リセットドレインとを
含み、転送される電荷が電子の場合に、浮遊拡散領域の
リセット時におけるリセットゲート電極の下方のチャネ
ル電位がリセットドレインの電圧よりも低く、転送され
る電荷が正孔の場合に、浮遊拡散領域のリセット時にお
けるリセットゲート電極の下方のチャネル電位がリセッ
トドレインの電圧よりも高いものであることを特徴とす
る。
【０００７】また、前記リセットゲート電極と前記電荷
の転送方向に隣接して並ベられるもう１つのリセットゲ
ート電極を有する構成とすると、リセット動作がより安
定する。その場合、前記２つのリセットゲート電極のう
ち、いずれか一方の前記リセットゲート電極には一定の
電位が印加され、他方の前記リセットゲート電極は所定
のタイミングで高電位と低電位とが切り替えられる構成
とすることが好ましい。または、前記２つのリセットゲ
ート電極のうち、いずれか一方の前記リセットゲート電
極の下方の前記電荷転送チャネルの電位が電荷転送方向
に沿って傾斜している構成としてもよい。そのために、
一方の前記リセットゲート電極の下方の前記電荷転送チ
ャネルが、電荷転送方向に沿って次第に幅が広くなるよ
うに、または電荷転送方向に沿って次第に幅が狭くなる
ように形成されている構成とすることができる。
の転送方向に隣接して並ベられるもう１つのリセットゲ
ート電極を有する構成とすると、リセット動作がより安
定する。その場合、前記２つのリセットゲート電極のう
ち、いずれか一方の前記リセットゲート電極には一定の
電位が印加され、他方の前記リセットゲート電極は所定
のタイミングで高電位と低電位とが切り替えられる構成
とすることが好ましい。または、前記２つのリセットゲ
ート電極のうち、いずれか一方の前記リセットゲート電
極の下方の前記電荷転送チャネルの電位が電荷転送方向
に沿って傾斜している構成としてもよい。そのために、
一方の前記リセットゲート電極の下方の前記電荷転送チ
ャネルが、電荷転送方向に沿って次第に幅が広くなるよ
うに、または電荷転送方向に沿って次第に幅が狭くなる
ように形成されている構成とすることができる。
【０００８】そしてこのような電荷転送素子の駆動方法
として、前記信号電荷が、前記バイアス電荷入力部より
も上流側で前記電荷転送チャネルに入力されるようにす
ることができる。そして、前記電荷転送チャネルまたは
前記浮遊拡散領域において、前記信号電荷に前記バイア
ス電荷入力部から入力された前記バイアス電荷を加算す
る。または、前記浮遊拡散領域に、前記信号電荷と前記
バイアス電荷とを交互に転送することもできる。さら
に、前記浮遊拡散領域の容量が１ｆＦ以上であり、該浮
遊拡散領域の電位を４０ｍＶ以上変動させるバイアス電
荷を入力することが好ましい。
として、前記信号電荷が、前記バイアス電荷入力部より
も上流側で前記電荷転送チャネルに入力されるようにす
ることができる。そして、前記電荷転送チャネルまたは
前記浮遊拡散領域において、前記信号電荷に前記バイア
ス電荷入力部から入力された前記バイアス電荷を加算す
る。または、前記浮遊拡散領域に、前記信号電荷と前記
バイアス電荷とを交互に転送することもできる。さら
に、前記浮遊拡散領域の容量が１ｆＦ以上であり、該浮
遊拡散領域の電位を４０ｍＶ以上変動させるバイアス電
荷を入力することが好ましい。
【０００９】
【発明の実施の形態】本発明の実施形態について図面を
参照して以下に説明する。なお、後述する実施形態は、
すべて電子を転送する構成である。図１（ａ）は、本発
明の電荷転送素子の第１の実施形態の概略を示す平面図
であり、図１（ｂ）はそのＡ−Ａ’概略断面図である。
図２２に示す従来例と同様に、電荷転送素子は、転送電
極６１、６２、７１、７２が設けられている電荷転送部
１８と、出力ゲート電極８と、ｎ+浮遊拡散領域１１
と、アンプ１２と、リセットゲート電極９と、リセット
ドレイン１０と、ｐ+チャネルストップ３とを有してい
る。転送電極６１、６２、７１、７２は、ｐ型シリコン
基板１中のｎ型ウェル２上に酸化膜５等の絶縁膜を介し
て形成され、ｎ型ウェル２中に電荷転送チャネルが形成
される。
参照して以下に説明する。なお、後述する実施形態は、
すべて電子を転送する構成である。図１（ａ）は、本発
明の電荷転送素子の第１の実施形態の概略を示す平面図
であり、図１（ｂ）はそのＡ−Ａ’概略断面図である。
図２２に示す従来例と同様に、電荷転送素子は、転送電
極６１、６２、７１、７２が設けられている電荷転送部
１８と、出力ゲート電極８と、ｎ+浮遊拡散領域１１
と、アンプ１２と、リセットゲート電極９と、リセット
ドレイン１０と、ｐ+チャネルストップ３とを有してい
る。転送電極６１、６２、７１、７２は、ｐ型シリコン
基板１中のｎ型ウェル２上に酸化膜５等の絶縁膜を介し
て形成され、ｎ型ウェル２中に電荷転送チャネルが形成
される。
【００１０】そして、１つおきの転送電極の下方にｎ-
領域４が形成され、チャネル電位差が生じるようにして
ある。隣り合う２つのゲート電極を一対として、パルス
電圧φＨ1、φＨ2が交互に印加されている。そして、電
荷転送チャネルの出力側と反対側（図１右側）の端部
に、所定のバイアス電荷を入力するバイアス電荷入力部
１９が設けられている。バイアス電荷入力部１９は、入
力ｎ+拡散領域１４、第１の入力ゲート電極１６、入力
ｎ+浮遊拡散領域１５、第２の入力ゲート電極１７から
なる。なお、信号電荷入力部は図示していないが、バイ
アス電荷入力部１９よりも出力側（図１左側）におい
て、信号電荷は電荷転送チャネル１８に入力される。ま
た、後述するリセット動作を行う電界効果トランジスタ
２０が設けられている。
領域４が形成され、チャネル電位差が生じるようにして
ある。隣り合う２つのゲート電極を一対として、パルス
電圧φＨ1、φＨ2が交互に印加されている。そして、電
荷転送チャネルの出力側と反対側（図１右側）の端部
に、所定のバイアス電荷を入力するバイアス電荷入力部
１９が設けられている。バイアス電荷入力部１９は、入
力ｎ+拡散領域１４、第１の入力ゲート電極１６、入力
ｎ+浮遊拡散領域１５、第２の入力ゲート電極１７から
なる。なお、信号電荷入力部は図示していないが、バイ
アス電荷入力部１９よりも出力側（図１左側）におい
て、信号電荷は電荷転送チャネル１８に入力される。ま
た、後述するリセット動作を行う電界効果トランジスタ
２０が設けられている。
【００１１】図２は本発明の第１実施形態の電荷転送素
子の駆動方法を示す図である。転送ゲート電極６１、６
２および７１、７２に印加されるパルス電圧がそれぞれ
φＨ1およびφＨ2、第２の入力ゲート電極１７に印加さ
れるパルス電圧がφＩＧ2、入力ｎ+拡散領域１４に印加
されるパルス電圧がφＩＤ、リセットゲート電極９に印
加されるパルス電圧がφＲである。図２には示されてい
ない第１の入力ゲート電極１６、出力ゲート電極８およ
びリセットドレイン１０にはあらかじめ設定された所定
電圧が印加される。入力ｎ+浮遊拡散領域１５はフロー
ト状態である。また、ｎ+浮遊拡散領域１１で検出され
る電位変動がＯＵＴとして示している。バイアス電荷入
力方法としては様々な方法が知られている。たとえば、
前記「固体撮像デバイス」(昭晃堂発行)第７０〜７３頁
などに例示されている。本実施形態におけるバイアス電
荷入力方法について、図３を参照して説明する。図３に
は、図２における時刻Ｔ1、Ｔ2、Ｔ4での図１Ａ−Ａ’
線に沿ったバイアス電荷入力部１９付近のチャネル電位
を示した図である。図３の上部には、電荷転送素子の各
部の符号が付与されている。時刻Ｔ1のときには、第２
の入力ゲート電極１７の下方のチャネル電位φｃｈ（Ｉ
Ｇ2）が、第１の入力ゲート電極１６のチャネル電位φ
ｃｈ（ＩＧ1）よりも低くされるとともに、パルス電圧
φＩＤを印加することによって入力ｎ+拡散領域１４の
電位がφｃｈ（ＩＧ1）とφｃｈ（ＩＧ2）の中間にな
る。そして、入力ｎ+浮遊拡散領域１５が充電される。
時刻Ｔ2のときには、φＩＤが高電位とされ、入力ｎ+浮
遊拡散領域１５の電位がφｃｈ（ＩＧ1）に近い値とさ
れる。時刻Ｔ4のときには、φＩＧ2、φＨ1が高電位と
され、φＨ1が印加された転送電極６１の下方に、この
時のφｃｈ（ＩＧ1）とφｃｈ（ＩＧ2）との差に基づく
バイアス電荷が入力される。そして、転送電極６１、６
２、７１、７２に印加されるパルス電圧φＨ1とφＨ2に
よって、バイアス電荷が順次出力方向に転送される。信
号電荷は、バイアス電荷入力部１９より出力側（図３左
側）において、バイアス電荷と加算され、ｎ+浮遊拡散
領域１１へ向って転送される。なお、実際には、各電極
上を電荷が移動するのではなく、電極の下方位置のチャ
ネル内を電荷が移動する。
子の駆動方法を示す図である。転送ゲート電極６１、６
２および７１、７２に印加されるパルス電圧がそれぞれ
φＨ1およびφＨ2、第２の入力ゲート電極１７に印加さ
れるパルス電圧がφＩＧ2、入力ｎ+拡散領域１４に印加
されるパルス電圧がφＩＤ、リセットゲート電極９に印
加されるパルス電圧がφＲである。図２には示されてい
ない第１の入力ゲート電極１６、出力ゲート電極８およ
びリセットドレイン１０にはあらかじめ設定された所定
電圧が印加される。入力ｎ+浮遊拡散領域１５はフロー
ト状態である。また、ｎ+浮遊拡散領域１１で検出され
る電位変動がＯＵＴとして示している。バイアス電荷入
力方法としては様々な方法が知られている。たとえば、
前記「固体撮像デバイス」(昭晃堂発行)第７０〜７３頁
などに例示されている。本実施形態におけるバイアス電
荷入力方法について、図３を参照して説明する。図３に
は、図２における時刻Ｔ1、Ｔ2、Ｔ4での図１Ａ−Ａ’
線に沿ったバイアス電荷入力部１９付近のチャネル電位
を示した図である。図３の上部には、電荷転送素子の各
部の符号が付与されている。時刻Ｔ1のときには、第２
の入力ゲート電極１７の下方のチャネル電位φｃｈ（Ｉ
Ｇ2）が、第１の入力ゲート電極１６のチャネル電位φ
ｃｈ（ＩＧ1）よりも低くされるとともに、パルス電圧
φＩＤを印加することによって入力ｎ+拡散領域１４の
電位がφｃｈ（ＩＧ1）とφｃｈ（ＩＧ2）の中間にな
る。そして、入力ｎ+浮遊拡散領域１５が充電される。
時刻Ｔ2のときには、φＩＤが高電位とされ、入力ｎ+浮
遊拡散領域１５の電位がφｃｈ（ＩＧ1）に近い値とさ
れる。時刻Ｔ4のときには、φＩＧ2、φＨ1が高電位と
され、φＨ1が印加された転送電極６１の下方に、この
時のφｃｈ（ＩＧ1）とφｃｈ（ＩＧ2）との差に基づく
バイアス電荷が入力される。そして、転送電極６１、６
２、７１、７２に印加されるパルス電圧φＨ1とφＨ2に
よって、バイアス電荷が順次出力方向に転送される。信
号電荷は、バイアス電荷入力部１９より出力側（図３左
側）において、バイアス電荷と加算され、ｎ+浮遊拡散
領域１１へ向って転送される。なお、実際には、各電極
上を電荷が移動するのではなく、電極の下方位置のチャ
ネル内を電荷が移動する。
【００１２】次に、ｎ+浮遊拡散領域１１をリセットす
る方法を図４を参照して説明する。図４は、図２に示す
時刻Ｔ2、Ｔ3における、図１のＡ−Ａ’線に沿ったｎ+
浮遊拡散領域１１付近のチャネル電位を示す図である。
図４の上部に電荷転送素子の各部の符号が付与されてい
る。時刻Ｔ2のときには、φＨ1が低電位とされ、φＨ1
が印加される転送電極６１の下方に蓄積されていたバイ
アス電荷と信号電荷は、出力ゲートを通ってｎ+浮遊拡
散領域１１に転送される。それによって、ｎ+浮遊拡散
領域１１の電位が変動し、この変動した電位が検出され
アンプ１２で増幅されて出力される。時刻Ｔ3でφＲが
高電位とされリセットゲートをオン状態として、信号電
荷とバイアス電荷をリセットドレイン１０に掃き出す。
この時、リセットゲート電極９の下方のチャネルの電位
は、リセットドレイン１０の電位よりも低く設定され
る。こうすると、ｎ+浮遊拡散領域１１の電位はリセッ
トドレイン１０の電圧に一致するのではなく、転送され
てきた電荷量とリセット時間（φＲに高電位が印加され
ている時間）によって決定される電位にリセットされ
る。
る方法を図４を参照して説明する。図４は、図２に示す
時刻Ｔ2、Ｔ3における、図１のＡ−Ａ’線に沿ったｎ+
浮遊拡散領域１１付近のチャネル電位を示す図である。
図４の上部に電荷転送素子の各部の符号が付与されてい
る。時刻Ｔ2のときには、φＨ1が低電位とされ、φＨ1
が印加される転送電極６１の下方に蓄積されていたバイ
アス電荷と信号電荷は、出力ゲートを通ってｎ+浮遊拡
散領域１１に転送される。それによって、ｎ+浮遊拡散
領域１１の電位が変動し、この変動した電位が検出され
アンプ１２で増幅されて出力される。時刻Ｔ3でφＲが
高電位とされリセットゲートをオン状態として、信号電
荷とバイアス電荷をリセットドレイン１０に掃き出す。
この時、リセットゲート電極９の下方のチャネルの電位
は、リセットドレイン１０の電位よりも低く設定され
る。こうすると、ｎ+浮遊拡散領域１１の電位はリセッ
トドレイン１０の電圧に一致するのではなく、転送され
てきた電荷量とリセット時間（φＲに高電位が印加され
ている時間）によって決定される電位にリセットされ
る。
【００１３】リセット動作の原理について以下に説明す
る。リセット動作時には、ｎ+浮遊拡散領域１１をソー
ス、リセットゲート電極９をゲート、リセットドレイン
１０をドレインとするＭＯＳ型電界効果トランジスタ２
０としての動作が行なわれる。但し、ソースはフロート
状態である。時刻Ｔ3にリセットゲートがオンした直後
は、トランジスタのドレイン電流−ドレイン電圧特性の
飽和領域特性または線形領域特性により、転送されてき
た電荷がリセットドレイン１０に掃き出されるととも
に、ソース電位が高くなる。その後、ソース電位がスレ
ッシュホールド電圧以下になると、サブスレッシユホー
ルド特性により微小なドレイン電流が流れる。ドレイン
電流が微小であるために、ソース電位の変化の速度が小
さく、ソース電位が飽和するまでに時間が必要となる。
リセット時間（リセットゲートがオンしている時間）が
短いと、ソース電位は飽和値までは到達しない。したが
って、ソースは、転送されてきた電荷量とリセット時間
との関数で決まる電圧にリセットされる。リセット時間
を常に一定にすると、ソースのリセット電位は転送され
てきた電荷量によって決まる。転送された信号電荷量に
依存してリセット電位が変動すると、電荷転送素子のリ
セット動作としては不適である。そこで本実施形態で
は、ある値以上のバイアス電荷を加えることにより、常
に一定の電位にリセットされるようにしている。次にこ
の原理について説明する。
る。リセット動作時には、ｎ+浮遊拡散領域１１をソー
ス、リセットゲート電極９をゲート、リセットドレイン
１０をドレインとするＭＯＳ型電界効果トランジスタ２
０としての動作が行なわれる。但し、ソースはフロート
状態である。時刻Ｔ3にリセットゲートがオンした直後
は、トランジスタのドレイン電流−ドレイン電圧特性の
飽和領域特性または線形領域特性により、転送されてき
た電荷がリセットドレイン１０に掃き出されるととも
に、ソース電位が高くなる。その後、ソース電位がスレ
ッシュホールド電圧以下になると、サブスレッシユホー
ルド特性により微小なドレイン電流が流れる。ドレイン
電流が微小であるために、ソース電位の変化の速度が小
さく、ソース電位が飽和するまでに時間が必要となる。
リセット時間（リセットゲートがオンしている時間）が
短いと、ソース電位は飽和値までは到達しない。したが
って、ソースは、転送されてきた電荷量とリセット時間
との関数で決まる電圧にリセットされる。リセット時間
を常に一定にすると、ソースのリセット電位は転送され
てきた電荷量によって決まる。転送された信号電荷量に
依存してリセット電位が変動すると、電荷転送素子のリ
セット動作としては不適である。そこで本実施形態で
は、ある値以上のバイアス電荷を加えることにより、常
に一定の電位にリセットされるようにしている。次にこ
の原理について説明する。
【００１４】サブスレッシュホールド領域に達するまで
はドレイン電流が大きく、ソース電位の変化の速度がサ
ブスレッシュホールド領域よりも大きい。従って、ソー
スのリセット電位はサブスレッシュホールド領域で決定
される。この時のドレイン電流Ｉdはソース電位をＶsと
すると、次式で表わされる。 Ｉd＝Ｉo exp(−ｑＶｓ／ｋＴ) ＝Ｉo exp(−βＶs) ・・・（１） ただし、ｑは素電荷、ｋはボルツマン定数、Ｔは温度、
Ｉoはゲートのチャネル寸法や電位および電子の移動度
で決定される係数である。またβ=ｑ／ｋＴである。ｎ+
浮遊拡散領域の時間ｔにおける電位Ｖfdは、ｔ＝０での
電位をＶo、ｎ+浮遊拡散領域１１の容量をＣfdとする
と、次式で表わされる。
はドレイン電流が大きく、ソース電位の変化の速度がサ
ブスレッシュホールド領域よりも大きい。従って、ソー
スのリセット電位はサブスレッシュホールド領域で決定
される。この時のドレイン電流Ｉdはソース電位をＶsと
すると、次式で表わされる。 Ｉd＝Ｉo exp(−ｑＶｓ／ｋＴ) ＝Ｉo exp(−βＶs) ・・・（１） ただし、ｑは素電荷、ｋはボルツマン定数、Ｔは温度、
Ｉoはゲートのチャネル寸法や電位および電子の移動度
で決定される係数である。またβ=ｑ／ｋＴである。ｎ+
浮遊拡散領域の時間ｔにおける電位Ｖfdは、ｔ＝０での
電位をＶo、ｎ+浮遊拡散領域１１の容量をＣfdとする
と、次式で表わされる。
【００１５】 Ｖfd（ｔ、Ｖo）＝（１／β）・ln｛Ｉoβｔ／Ｃfd＋exp(βＶo)｝ ＝（１／β）・ln｛ｔ／τ＋exp(βＶo)｝ ・・・（２） ただし、τ＝Ｃfd／βＩoである。ｎ+浮遊拡散領域１１
に一定の信号電荷Ｖsig1とバイアス電荷Ｖbiasが順次転
送され、リセット時間Ｔonでリセットされると、定常状
態に達したときのｎ+浮遊拡散領域のリセット電位は次
式で表わされるＶrとなる。 Ｖfd（Ｔon、Ｖr−Ｖsig1−Ｖbias）＝Ｖr ・・・（３） この式を解くと、次式となる。 exp(βＶr)＝（Ｔon／τ）・１／［１−exp｛−β（Ｖsig1＋Ｖbias）｝］ ・・・（４） ｎ+浮遊拡散領域１１のリセット電位がＶrになった後、
信号電荷がＶsig2に変化した場合のリセット電位の変化
△Ｖrは次式で表わされる。
に一定の信号電荷Ｖsig1とバイアス電荷Ｖbiasが順次転
送され、リセット時間Ｔonでリセットされると、定常状
態に達したときのｎ+浮遊拡散領域のリセット電位は次
式で表わされるＶrとなる。 Ｖfd（Ｔon、Ｖr−Ｖsig1−Ｖbias）＝Ｖr ・・・（３） この式を解くと、次式となる。 exp(βＶr)＝（Ｔon／τ）・１／［１−exp｛−β（Ｖsig1＋Ｖbias）｝］ ・・・（４） ｎ+浮遊拡散領域１１のリセット電位がＶrになった後、
信号電荷がＶsig2に変化した場合のリセット電位の変化
△Ｖrは次式で表わされる。
【００１６】 △Ｖr＝Ｖfd（Ｔon、Ｖr−Ｖsig2−Ｖbias）−Ｖr ＝(１/β)・ln[１-exp{-β(Ｖsig1+Ｖbias)}+exp{-β(Ｖsig2+Ｖbias)}] ・・・（５） Ｖsig1＝０Ｖの時の△ＶrのＶsig2による変化が、Ｖbia
sをパラメータとして図５に示してある。Ｖsig2の増加
に伴って｜△Ｖr｜は増加し、約１５０ｍＶ程度で飽和
することが分かる。続いて、Ｖsig1＝０Ｖ、Ｖsig2＝５
００ｍＶの条件下で飽和状態にある△Ｖrが、Ｖbiasの
関数として図６に示されている。次に、Ｖsig1＝５００
ｍＶの時の△ＶrのＶsig2による変化が、Ｖbiasをパラ
メータとして図７に示してある。Ｖsig2の増加に伴って
△Ｖrは指数関数的に減少することが分かる。Ｖsig1＝
５００ｍＶ、Ｖsig2＝０Ｖの条件下における△Ｖrが、
Ｖbiasの関数として図８に示されている。図６および図
８に示した△Ｖrの絶対値は全体的に図６の｜△Ｖr｜の
方が大きいが、Ｖbias＝１００ｍＶ以上では両者はほぼ
一致する。図６と図８に示した△Ｖrの絶対値がＶbias
によるリセット電位のばらつきであり、図６と図８を比
較して｜△Ｖr｜の大きい方がリセット電位のばらつき
の最大値である。図５〜８のいずれからも、Ｖbiasが大
きいほど△Ｖrの絶対値（リセット電位のばらつき）が
小さいことがわかる。
sをパラメータとして図５に示してある。Ｖsig2の増加
に伴って｜△Ｖr｜は増加し、約１５０ｍＶ程度で飽和
することが分かる。続いて、Ｖsig1＝０Ｖ、Ｖsig2＝５
００ｍＶの条件下で飽和状態にある△Ｖrが、Ｖbiasの
関数として図６に示されている。次に、Ｖsig1＝５００
ｍＶの時の△ＶrのＶsig2による変化が、Ｖbiasをパラ
メータとして図７に示してある。Ｖsig2の増加に伴って
△Ｖrは指数関数的に減少することが分かる。Ｖsig1＝
５００ｍＶ、Ｖsig2＝０Ｖの条件下における△Ｖrが、
Ｖbiasの関数として図８に示されている。図６および図
８に示した△Ｖrの絶対値は全体的に図６の｜△Ｖr｜の
方が大きいが、Ｖbias＝１００ｍＶ以上では両者はほぼ
一致する。図６と図８に示した△Ｖrの絶対値がＶbias
によるリセット電位のばらつきであり、図６と図８を比
較して｜△Ｖr｜の大きい方がリセット電位のばらつき
の最大値である。図５〜８のいずれからも、Ｖbiasが大
きいほど△Ｖrの絶対値（リセット電位のばらつき）が
小さいことがわかる。
【００１７】リセット電圧のばらつきはノイズに加算さ
れる。従来例でのリセット方法では（ｋＴＣfd）1/2の
リセットノイズがあり、これはＣfdが５ｆＦの時に、
９．１×ｌ０-4 Vr.m.s.である。図６より、バイアス電
荷が約４０ｍＶの時、リセット電位のばらつきは、ｋＴ
Ｃfdノイズでのリセット電位のばらつきの最大値と最小
値との差（ピーク・トゥ・ピーク値）と同程度の値とな
る。さらに、バイアス電荷が１００ｍＶ以上であれば、
本発明の駆動方法により新たに加算されるリセット電位
のばらつきは、ｋＴＣノイズによるばらつきの１／１０
程度に過ぎないので、それによるノイズ増加量は無視で
きる。このように、ある程度大きなバイアス電荷が加え
られると、リセット電位のばらつきを無視できる程度の
小ささに抑えられると言える。新たに加算されるノイズ
を無視できる程度の小ささに抑えるために必要なバイア
ス電荷量は、Ｃfdや相関二重サンプリング法によるリセ
ットノイズの除去率、アンプ等のその他のノイズの大き
さに左右されるので一概には言えないが、Ｃfd＝１ｆＦ
以下となれば、バイアス電荷が４０ｍＶ以上あればリセ
ット電位のばらつきによるノイズの加算量は２０％以下
となる。したがって、バイアス電荷としては４０ｍＶ以
上あることが望まれる。
れる。従来例でのリセット方法では（ｋＴＣfd）1/2の
リセットノイズがあり、これはＣfdが５ｆＦの時に、
９．１×ｌ０-4 Vr.m.s.である。図６より、バイアス電
荷が約４０ｍＶの時、リセット電位のばらつきは、ｋＴ
Ｃfdノイズでのリセット電位のばらつきの最大値と最小
値との差（ピーク・トゥ・ピーク値）と同程度の値とな
る。さらに、バイアス電荷が１００ｍＶ以上であれば、
本発明の駆動方法により新たに加算されるリセット電位
のばらつきは、ｋＴＣノイズによるばらつきの１／１０
程度に過ぎないので、それによるノイズ増加量は無視で
きる。このように、ある程度大きなバイアス電荷が加え
られると、リセット電位のばらつきを無視できる程度の
小ささに抑えられると言える。新たに加算されるノイズ
を無視できる程度の小ささに抑えるために必要なバイア
ス電荷量は、Ｃfdや相関二重サンプリング法によるリセ
ットノイズの除去率、アンプ等のその他のノイズの大き
さに左右されるので一概には言えないが、Ｃfd＝１ｆＦ
以下となれば、バイアス電荷が４０ｍＶ以上あればリセ
ット電位のばらつきによるノイズの加算量は２０％以下
となる。したがって、バイアス電荷としては４０ｍＶ以
上あることが望まれる。
【００１８】図９は、本発明の第２の実施形態において
バイアス電荷と信号電荷を交互に転送するための駆動方
法を示す図である。本実施形態では、図１に示すのと同
様な電荷転送素子が用いられている。図２と同様に、転
送ゲート電極６１、６２および７１、７２に印加される
パルス電圧がそれぞれφＨ1およびφＨ2、第２の入力ゲ
ート電極１７に印加されるパルス電圧がφＩＧ2、入力
ｎ+拡散領域１４に印加されるパルス電圧がφＩＤ、リ
セットゲート電極９に印加されるパルス電圧がφＲであ
る。第１の入力ゲート電極１６、出力ゲート電極８およ
びリセットドレイン１０にはあらかじめ設定された所定
の電圧が印加される。入力ｎ+浮遊拡散領域１５はフロ
ート状態である。また、ｎ+浮遊拡散領域１１で検出さ
れる電位変動がＯＵＴとして示している。
バイアス電荷と信号電荷を交互に転送するための駆動方
法を示す図である。本実施形態では、図１に示すのと同
様な電荷転送素子が用いられている。図２と同様に、転
送ゲート電極６１、６２および７１、７２に印加される
パルス電圧がそれぞれφＨ1およびφＨ2、第２の入力ゲ
ート電極１７に印加されるパルス電圧がφＩＧ2、入力
ｎ+拡散領域１４に印加されるパルス電圧がφＩＤ、リ
セットゲート電極９に印加されるパルス電圧がφＲであ
る。第１の入力ゲート電極１６、出力ゲート電極８およ
びリセットドレイン１０にはあらかじめ設定された所定
の電圧が印加される。入力ｎ+浮遊拡散領域１５はフロ
ート状態である。また、ｎ+浮遊拡散領域１１で検出さ
れる電位変動がＯＵＴとして示している。
【００１９】本実施形態が図２に示す第１の実施形態の
駆動方法と異なる点は、φＨ1およびφＨ2の周波数が２
倍になっている点である。時刻Ｔ1で第２の入力ゲート
電極１７下を通ってバイアス電荷が、パルス電圧φＨ1
が印加されている転送電極６１に入力され、時刻Ｔ2ま
でには転送電極７１、７２をはさんで隣の転送電極６１
まで転送される。時刻Ｔ2では、φＩＧ2に高電位のパル
スが印加されないので、バイアス電荷が入力されない。
つまり、電荷転送素子には、連続する４つの転送電極６
１、６２、７１、７２を１組として、バイアス電荷は１
組おきに入力される。そこで、第２の入力ゲート電極１
７と出力ゲート電極８との間で、バイアス電荷が入力さ
れていない転送電極下に信号電荷を入力することによ
り、バイアス電荷と信号電荷が交互に転送されるように
設定できる。時刻Ｔ3で、ｎ+浮遊拡散領域１１に信号電
荷が転送されて、信号電荷に対応した電位変動が出力波
形に現われる。この電位変動が検出された後、時刻Ｔ4
でバイアス電荷が転送され信号電荷に加算される。そし
て、時刻Ｔ5で、リセットゲート電極９に電圧が印加さ
れリセット動作か行われる。第１の実施形態と同様に、
信号電荷とバイアス電荷とが加算された状態でリセット
動作が行われるので、前記したように、バイアス電荷が
ある程度大きければリセット電位の変動を抑えることが
出来る。本実施形態によると、電荷転送素子で信号電荷
とバイアス電荷を別々に転送できるので、電荷転送素子
のチャネル幅を第１の実施形態よりも小さくできる。
駆動方法と異なる点は、φＨ1およびφＨ2の周波数が２
倍になっている点である。時刻Ｔ1で第２の入力ゲート
電極１７下を通ってバイアス電荷が、パルス電圧φＨ1
が印加されている転送電極６１に入力され、時刻Ｔ2ま
でには転送電極７１、７２をはさんで隣の転送電極６１
まで転送される。時刻Ｔ2では、φＩＧ2に高電位のパル
スが印加されないので、バイアス電荷が入力されない。
つまり、電荷転送素子には、連続する４つの転送電極６
１、６２、７１、７２を１組として、バイアス電荷は１
組おきに入力される。そこで、第２の入力ゲート電極１
７と出力ゲート電極８との間で、バイアス電荷が入力さ
れていない転送電極下に信号電荷を入力することによ
り、バイアス電荷と信号電荷が交互に転送されるように
設定できる。時刻Ｔ3で、ｎ+浮遊拡散領域１１に信号電
荷が転送されて、信号電荷に対応した電位変動が出力波
形に現われる。この電位変動が検出された後、時刻Ｔ4
でバイアス電荷が転送され信号電荷に加算される。そし
て、時刻Ｔ5で、リセットゲート電極９に電圧が印加さ
れリセット動作か行われる。第１の実施形態と同様に、
信号電荷とバイアス電荷とが加算された状態でリセット
動作が行われるので、前記したように、バイアス電荷が
ある程度大きければリセット電位の変動を抑えることが
出来る。本実施形態によると、電荷転送素子で信号電荷
とバイアス電荷を別々に転送できるので、電荷転送素子
のチャネル幅を第１の実施形態よりも小さくできる。
【００２０】図１０は本発明の第３の実施形態の電荷転
送素子の概略を示す平面図である。図１に示す第１の実
施形態の電荷転送素子と同一構成の部分には同一の符号
を付与している。本実施形態においては、バイアス電荷
入力部１２２が電荷転送部１２１の端部ではなく、出力
ゲート付近に設けられ、電荷転送チャネルに接続されて
いる。信号電荷入力部は図示していないが、信号電荷は
バイアス電荷入力部１２２よりも電荷入力側（図１０右
側）で電荷転送チャネルに入力される。転送チャネルが
形成されるｎ型ウェル２が、φＨ2が印加される転送電
極１７３の位置で図１０上方向に分岐している。そして
この分岐部分に、バイアス電荷入力部として順に第３の
入力ゲート電極１１８、第２の入力ゲート電極１１７、
入力浮遊拡散領域１１５、第１の入力ゲート電極１１
６、入力ｎ+拡散領域１１４が順に形成されている。断
面構造は、バイアス電荷入力部１２２の位置が異なるだ
けで、図１（ｂ）と実質的に同様である。なお、図１０
では、バイアス電荷が入力される転送電極１７３の寸法
が、他の転送電極１６１、１７１と同一寸法にされてい
るが、バイアス電荷を加える分だけ他の転送電極よりも
大きく形成してもよい。
送素子の概略を示す平面図である。図１に示す第１の実
施形態の電荷転送素子と同一構成の部分には同一の符号
を付与している。本実施形態においては、バイアス電荷
入力部１２２が電荷転送部１２１の端部ではなく、出力
ゲート付近に設けられ、電荷転送チャネルに接続されて
いる。信号電荷入力部は図示していないが、信号電荷は
バイアス電荷入力部１２２よりも電荷入力側（図１０右
側）で電荷転送チャネルに入力される。転送チャネルが
形成されるｎ型ウェル２が、φＨ2が印加される転送電
極１７３の位置で図１０上方向に分岐している。そして
この分岐部分に、バイアス電荷入力部として順に第３の
入力ゲート電極１１８、第２の入力ゲート電極１１７、
入力浮遊拡散領域１１５、第１の入力ゲート電極１１
６、入力ｎ+拡散領域１１４が順に形成されている。断
面構造は、バイアス電荷入力部１２２の位置が異なるだ
けで、図１（ｂ）と実質的に同様である。なお、図１０
では、バイアス電荷が入力される転送電極１７３の寸法
が、他の転送電極１６１、１７１と同一寸法にされてい
るが、バイアス電荷を加える分だけ他の転送電極よりも
大きく形成してもよい。
【００２１】本実施形態の電荷転送素子の駆動方法につ
いて、図１１、１２を参照して説明する。転送電極１６
１、１６２および１７１、１７２、１７３に印加される
パルス電圧がφＨ1、φＨ2、リセットゲート電極９に印
加されるパルス電圧がφＲ、第２の入力ゲート電極１１
７および第３の入力ゲート電極１１８に印加されるパル
ス電圧がそれぞれφＩＧ2およびφＩＧ3、入力ｎ+拡散
領域１１４に印加されるパルス電圧がφＩＤと示されて
いる。図示していない第１の入力ゲート電極１１６、出
力ゲート電極８およびリセットドレイン１０には予め設
定された所定の電圧が印加される。入力ｎ+浮遊拡散領
域１１５はフロート状態である。また、ｎ+浮遊拡散領
域１１で検出される電位変動がＯＵＴとして示されてい
る。入力ｎ+拡散領域から第３の入力ゲート電極１１８
にバイアス電荷を入力する方法は、第１の実施形態（図
２、３参照）の方法においてパルス電圧φＨ1が印加さ
れる転送電極を、第３の入力ゲート電極１１８に置き換
えれば同様であるので説明を省略する。図１２はｎ+浮
遊拡散領域１１をリセットする方法を説明するための図
であり、図１１に示す時刻Ｔ2、Ｔ3、Ｔ4における図１
０Ｂ−Ｂ’線に沿ったチャネル電位を示した図である。
図１２の上部に電荷転送素子の各部の符号が示されてい
る。時刻Ｔ1に、パルス電圧φＩＧ3、φＩＧ2が高電位
にされ、第２入力ゲート電極１１７の下方を通って第３
入力ゲート電極１１８の下方にバイアス電荷が入力され
る。時刻Ｔ2に、パルス電圧φＨ1が印加される転送電極
１６１の下方にある信号電荷が、パルス電圧φＨ2が印
加される転送電極１７３の下方に転送されるとともに、
バイアス電荷が第３の入力ゲート電極１１８から転送電
極１７３に転送される。そして、信号電荷とバイアス電
荷とが、転送電極１７３の位置で加算される。加算され
た信号電荷およびバイアス電荷が、時刻Ｔ3でｎ+浮遊拡
散領域１１に転送され、ここからアンプ１２を介して信
号が出力され検出される。時刻Ｔ4でφＲが高電位とさ
れて、ｎ+浮遊拡散領域１１がリセットされる。出力信
号として、バイアス電荷分だけ加算された信号が得られ
るが、この加算分を信号処理で減算することは容易であ
る。また、ビデオ出力等の場合には、出力にオフセット
をかけることは一般に行われており、バイアス電荷分が
信号電荷に乗っていても何ら問題はない。
いて、図１１、１２を参照して説明する。転送電極１６
１、１６２および１７１、１７２、１７３に印加される
パルス電圧がφＨ1、φＨ2、リセットゲート電極９に印
加されるパルス電圧がφＲ、第２の入力ゲート電極１１
７および第３の入力ゲート電極１１８に印加されるパル
ス電圧がそれぞれφＩＧ2およびφＩＧ3、入力ｎ+拡散
領域１１４に印加されるパルス電圧がφＩＤと示されて
いる。図示していない第１の入力ゲート電極１１６、出
力ゲート電極８およびリセットドレイン１０には予め設
定された所定の電圧が印加される。入力ｎ+浮遊拡散領
域１１５はフロート状態である。また、ｎ+浮遊拡散領
域１１で検出される電位変動がＯＵＴとして示されてい
る。入力ｎ+拡散領域から第３の入力ゲート電極１１８
にバイアス電荷を入力する方法は、第１の実施形態（図
２、３参照）の方法においてパルス電圧φＨ1が印加さ
れる転送電極を、第３の入力ゲート電極１１８に置き換
えれば同様であるので説明を省略する。図１２はｎ+浮
遊拡散領域１１をリセットする方法を説明するための図
であり、図１１に示す時刻Ｔ2、Ｔ3、Ｔ4における図１
０Ｂ−Ｂ’線に沿ったチャネル電位を示した図である。
図１２の上部に電荷転送素子の各部の符号が示されてい
る。時刻Ｔ1に、パルス電圧φＩＧ3、φＩＧ2が高電位
にされ、第２入力ゲート電極１１７の下方を通って第３
入力ゲート電極１１８の下方にバイアス電荷が入力され
る。時刻Ｔ2に、パルス電圧φＨ1が印加される転送電極
１６１の下方にある信号電荷が、パルス電圧φＨ2が印
加される転送電極１７３の下方に転送されるとともに、
バイアス電荷が第３の入力ゲート電極１１８から転送電
極１７３に転送される。そして、信号電荷とバイアス電
荷とが、転送電極１７３の位置で加算される。加算され
た信号電荷およびバイアス電荷が、時刻Ｔ3でｎ+浮遊拡
散領域１１に転送され、ここからアンプ１２を介して信
号が出力され検出される。時刻Ｔ4でφＲが高電位とさ
れて、ｎ+浮遊拡散領域１１がリセットされる。出力信
号として、バイアス電荷分だけ加算された信号が得られ
るが、この加算分を信号処理で減算することは容易であ
る。また、ビデオ出力等の場合には、出力にオフセット
をかけることは一般に行われており、バイアス電荷分が
信号電荷に乗っていても何ら問題はない。
【００２２】第１の実施形態では電荷転送素子の最大転
送電荷量を最大の信号電荷量とバイアス電荷量の和以上
に大きくする必要があるため、電荷転送チャネルや転送
電極が大きくなる。また第２の実施形態では、電荷転送
素子の駆動周波数を倍にする必要があり、どちらも消費
電力が大きくなる。これに対し、本実施形態の場合、第
１、２の実施形態と比べて、消費電力が増加しないとい
う利点がある。図１３は本発明の第４の実施形態の電荷
転送素子の概略を示す平面図である。前記実施形態と同
一の構成については同一の符号で示している。本実施形
態では、バイアス電荷入力部１２４が、電荷転送部１２
３の電荷転送チャネルではなく浮遊拡散領域１１に接続
されている。バイアス電荷入力部１２４の構成は前記し
た実施形態とほとんど同一であるが、本実施形態では、
浮遊拡散領域１１は、第４の入力ゲート電極１１９を介
して第３の入力ゲート電極１１８と接続されている。な
お、信号電荷入力部は図示されていないが、信号電荷は
出力ゲート電極よりも図１３右側で電荷転送チャネル１
２３に入力される。
送電荷量を最大の信号電荷量とバイアス電荷量の和以上
に大きくする必要があるため、電荷転送チャネルや転送
電極が大きくなる。また第２の実施形態では、電荷転送
素子の駆動周波数を倍にする必要があり、どちらも消費
電力が大きくなる。これに対し、本実施形態の場合、第
１、２の実施形態と比べて、消費電力が増加しないとい
う利点がある。図１３は本発明の第４の実施形態の電荷
転送素子の概略を示す平面図である。前記実施形態と同
一の構成については同一の符号で示している。本実施形
態では、バイアス電荷入力部１２４が、電荷転送部１２
３の電荷転送チャネルではなく浮遊拡散領域１１に接続
されている。バイアス電荷入力部１２４の構成は前記し
た実施形態とほとんど同一であるが、本実施形態では、
浮遊拡散領域１１は、第４の入力ゲート電極１１９を介
して第３の入力ゲート電極１１８と接続されている。な
お、信号電荷入力部は図示されていないが、信号電荷は
出力ゲート電極よりも図１３右側で電荷転送チャネル１
２３に入力される。
【００２３】図１３に示すように、本実施形態の電荷転
送素子にバイアス電荷を注入する方法としては、出力ゲ
ート電極８と同様に第４の入力ゲート電極１１９に所定
の電圧を印加するとともに、図１１に示すパルス電圧φ
ＩＧ2、φＩＧ3、φＩＤを半周期ずつずらして印加す
る。駆動波形を示す図面は省略するが、図１１のφＩＧ
2、φＩＧ3、φＩＤを半周期ずらした駆動波形である。
時刻Ｔ3でφＩＧ3が低電位となり、バイアス電荷が、第
３の入力ゲート電極１１８下から第４の入力ゲート電極
１１９下を通って浮遊拡散領域１１に入力され、電荷転
送チャネルからｎ+浮遊拡散領域１１に転送されてきた
信号電荷に加算される。または、図１３に示す本実施形
態において、パルス電圧φＩＧ3の低電位になる時間を
遅らせて、低電位になっている期間を短くすることで、
信号電荷を検出した後にバイアス電荷をｎ+浮遊拡散領
域１１に入力する駆動方法とすることもできる。
送素子にバイアス電荷を注入する方法としては、出力ゲ
ート電極８と同様に第４の入力ゲート電極１１９に所定
の電圧を印加するとともに、図１１に示すパルス電圧φ
ＩＧ2、φＩＧ3、φＩＤを半周期ずつずらして印加す
る。駆動波形を示す図面は省略するが、図１１のφＩＧ
2、φＩＧ3、φＩＤを半周期ずらした駆動波形である。
時刻Ｔ3でφＩＧ3が低電位となり、バイアス電荷が、第
３の入力ゲート電極１１８下から第４の入力ゲート電極
１１９下を通って浮遊拡散領域１１に入力され、電荷転
送チャネルからｎ+浮遊拡散領域１１に転送されてきた
信号電荷に加算される。または、図１３に示す本実施形
態において、パルス電圧φＩＧ3の低電位になる時間を
遅らせて、低電位になっている期間を短くすることで、
信号電荷を検出した後にバイアス電荷をｎ+浮遊拡散領
域１１に入力する駆動方法とすることもできる。
【００２４】図１４は、本発明の第５の実施形態の電荷
転送素子の概略を示す平面図である。前記実施形態と同
じ構成については同じ符号で示している。本実施形態の
電荷転送部１２６の転送電極は、パルス電圧φＨ1およ
びφＨ2がそれぞれ印加される転送電極１６１、１６２
および１７１、１７２と、φＨ1’およびφＨ2’がそれ
ぞれ印加される転送電極１８１、１８２および１９１、
１９２とに分かれている。また、電荷転送チャネルが形
成されるｎ型ウェル２が、パルス電圧φＨ2’が印加さ
れる転送電極１９１の位置で、図１４上方に分岐してい
る。断面構造は、バイアス電荷入力部１２２の位置が異
なるだけで、その他の構成は図１（ｂ）と同様であるの
で省略する。信号電荷入力部は図示していないが、信号
電荷はバイアス電荷入力部よりも図１４右側で電荷転送
チャネルに入力される。
転送素子の概略を示す平面図である。前記実施形態と同
じ構成については同じ符号で示している。本実施形態の
電荷転送部１２６の転送電極は、パルス電圧φＨ1およ
びφＨ2がそれぞれ印加される転送電極１６１、１６２
および１７１、１７２と、φＨ1’およびφＨ2’がそれ
ぞれ印加される転送電極１８１、１８２および１９１、
１９２とに分かれている。また、電荷転送チャネルが形
成されるｎ型ウェル２が、パルス電圧φＨ2’が印加さ
れる転送電極１９１の位置で、図１４上方に分岐してい
る。断面構造は、バイアス電荷入力部１２２の位置が異
なるだけで、その他の構成は図１（ｂ）と同様であるの
で省略する。信号電荷入力部は図示していないが、信号
電荷はバイアス電荷入力部よりも図１４右側で電荷転送
チャネルに入力される。
【００２５】図１５は本実施形態の駆動方法を説明する
図である。転送電極１６１、１６２および１７１、１７
２にそれぞれ印加されるパルス電圧がφＨ1およびφＨ
2、転送電極１８１、１８２および１９１、１９２にそ
れぞれ印加されるパルス電圧がφＨ1’およびφＨ2’、
リセットゲート電極９に印加されるパルス電圧がφＲ、
第２の入力ゲート電極１１７および第３の入力ゲート電
極１１８にそれぞれ印加されるパルス電圧がφＩＧ2お
よびφＩＧ3、入力ｎ+拡散領域１１４に印加されるパル
スがφＩＤである。図示していない第１の入力ゲート電
極１１６、出力ゲート電極８およびリセットドレイン１
０には予め設定された所定の電圧が印加される。入力ｎ
+浮遊拡散領域１１５はフロート状態である。また、ｎ+
浮遊拡散領域１１で検出される電位変動がＯＵＴとして
示されている。そして、本実施形態では、図１５から分
かるように、パルス電圧φＨ1’およびφＨ2’の周波数
が、パルス電圧φＨ1およびφＨ2の周波数の２倍であ
る。
図である。転送電極１６１、１６２および１７１、１７
２にそれぞれ印加されるパルス電圧がφＨ1およびφＨ
2、転送電極１８１、１８２および１９１、１９２にそ
れぞれ印加されるパルス電圧がφＨ1’およびφＨ2’、
リセットゲート電極９に印加されるパルス電圧がφＲ、
第２の入力ゲート電極１１７および第３の入力ゲート電
極１１８にそれぞれ印加されるパルス電圧がφＩＧ2お
よびφＩＧ3、入力ｎ+拡散領域１１４に印加されるパル
スがφＩＤである。図示していない第１の入力ゲート電
極１１６、出力ゲート電極８およびリセットドレイン１
０には予め設定された所定の電圧が印加される。入力ｎ
+浮遊拡散領域１１５はフロート状態である。また、ｎ+
浮遊拡散領域１１で検出される電位変動がＯＵＴとして
示されている。そして、本実施形態では、図１５から分
かるように、パルス電圧φＨ1’およびφＨ2’の周波数
が、パルス電圧φＨ1およびφＨ2の周波数の２倍であ
る。
【００２６】バイアス電荷を入力ｎ+拡散領域から第３
の入力ゲートに入力する方法は、第１の実施形態（図
２、３参照）においてパルス電圧φＨ1が印加される転
送電極６１を、第３の入力ゲート電極１１８に置き換え
れば同様であるので説明を省略する。図１６は、本実施
形態においてｎ+浮遊拡散領域１１をリセットする方法
を説明する図であり、図１５に示す時刻Ｔ1、Ｔ2、Ｔ
3、Ｔ4、Ｔ5における図１４Ｃ−Ｃ’線に沿ったチャネ
ル電位が示されている。図１６上部には、図１４に示す
電荷転送素子の各部の符号が示されている。時刻Ｔ1
で、パルス電圧φＩＧ3とφＩＧ2が高電位となってお
り、第２の入力ゲート電極１１７下を通って第３の入力
ゲート電極１１８下にバイアス電荷が入力される。この
時パルス電圧φＨ2とφＨ1’とは共に高電位となってい
るので、信号電荷はφＨ2が印加される転送電極１７１
の下に留まっている。但し、前サイクルで転送された信
号電荷は、出力ゲート電極８と隣接しφＨ1’が印加さ
れる転送電極１８１下にある。時刻Ｔ2で、バイアス電
荷が第３の入力ゲート電極１１８下から転送電極１９１
下に転送されるとともに、前サイクルの信号電荷がｎ+
浮遊拡散領域１１に転送され、信号電荷によるｎ+浮遊
拡散領域１１の電位変動が検出される。時刻Ｔ3で、出
力ゲート電極８に隣接しφＨ1’が印加される転送電極
１８１下に、バイアス電荷が転送されるとともに、φＨ
2が印加される転送電極１７１下から、これと隣接しφ
Ｈ1’が印加される転送電極１８１下に、信号電荷が転
送される。時刻Ｔ4で、バイアス電荷がｎ+浮遊拡散領域
１１に転送されて信号電荷に加算される。時刻Ｔ5で、
パルス電圧φＲとしてリセットゲート電極９に高電位が
印加されて、ｎ+浮遊拡散領域１１がリセットされる。
の入力ゲートに入力する方法は、第１の実施形態（図
２、３参照）においてパルス電圧φＨ1が印加される転
送電極６１を、第３の入力ゲート電極１１８に置き換え
れば同様であるので説明を省略する。図１６は、本実施
形態においてｎ+浮遊拡散領域１１をリセットする方法
を説明する図であり、図１５に示す時刻Ｔ1、Ｔ2、Ｔ
3、Ｔ4、Ｔ5における図１４Ｃ−Ｃ’線に沿ったチャネ
ル電位が示されている。図１６上部には、図１４に示す
電荷転送素子の各部の符号が示されている。時刻Ｔ1
で、パルス電圧φＩＧ3とφＩＧ2が高電位となってお
り、第２の入力ゲート電極１１７下を通って第３の入力
ゲート電極１１８下にバイアス電荷が入力される。この
時パルス電圧φＨ2とφＨ1’とは共に高電位となってい
るので、信号電荷はφＨ2が印加される転送電極１７１
の下に留まっている。但し、前サイクルで転送された信
号電荷は、出力ゲート電極８と隣接しφＨ1’が印加さ
れる転送電極１８１下にある。時刻Ｔ2で、バイアス電
荷が第３の入力ゲート電極１１８下から転送電極１９１
下に転送されるとともに、前サイクルの信号電荷がｎ+
浮遊拡散領域１１に転送され、信号電荷によるｎ+浮遊
拡散領域１１の電位変動が検出される。時刻Ｔ3で、出
力ゲート電極８に隣接しφＨ1’が印加される転送電極
１８１下に、バイアス電荷が転送されるとともに、φＨ
2が印加される転送電極１７１下から、これと隣接しφ
Ｈ1’が印加される転送電極１８１下に、信号電荷が転
送される。時刻Ｔ4で、バイアス電荷がｎ+浮遊拡散領域
１１に転送されて信号電荷に加算される。時刻Ｔ5で、
パルス電圧φＲとしてリセットゲート電極９に高電位が
印加されて、ｎ+浮遊拡散領域１１がリセットされる。
【００２７】図１７（ａ）は本発明の第６の実施形態の
概略を示す平面図でリセット用電界効果トランジスタ付
近を示し、図１７（ｂ）はそのＤ−Ｄ’断面図である。
前記の実施形態の電荷転送素子と同一の構成には、同一
の符号が付与されている。信号電荷入力部は図示されて
いないが、バイアス電荷入力部１２２よりも図１７右側
で電荷転送チャネルに入力される。本実施形態では、ｎ
+浮遊拡散領域１１をリセットするためのリセットゲー
ト電極が２つに分かれている。ｎ+浮遊拡散領域１１に
隣接する方が第１のリセットゲート電極９１、リセット
ドレイン１０に隣接する方が第２のリセットゲート電極
９２である。前記各実施例ではリセットゲート電極に印
加される電圧φＲが矩形波であったが（図１８（ａ）参
照）、本実施形態では、図１７に示すようにリセットゲ
ート電極が２つある電界効果トランジスタ１２５が設け
られ、図１８（ｂ）に示すように、矩形波でなく高電位
である時間が短く波形中に平坦な領域がない電圧印加が
行われる場合にも、所望の電位に設定することが出来
る。
概略を示す平面図でリセット用電界効果トランジスタ付
近を示し、図１７（ｂ）はそのＤ−Ｄ’断面図である。
前記の実施形態の電荷転送素子と同一の構成には、同一
の符号が付与されている。信号電荷入力部は図示されて
いないが、バイアス電荷入力部１２２よりも図１７右側
で電荷転送チャネルに入力される。本実施形態では、ｎ
+浮遊拡散領域１１をリセットするためのリセットゲー
ト電極が２つに分かれている。ｎ+浮遊拡散領域１１に
隣接する方が第１のリセットゲート電極９１、リセット
ドレイン１０に隣接する方が第２のリセットゲート電極
９２である。前記各実施例ではリセットゲート電極に印
加される電圧φＲが矩形波であったが（図１８（ａ）参
照）、本実施形態では、図１７に示すようにリセットゲ
ート電極が２つある電界効果トランジスタ１２５が設け
られ、図１８（ｂ）に示すように、矩形波でなく高電位
である時間が短く波形中に平坦な領域がない電圧印加が
行われる場合にも、所望の電位に設定することが出来
る。
【００２８】この場合、２つあるリセットゲート電極９
１、９２のうち、一方に前記各実施例と同様なタイミン
グで電圧φＲが印加され、もう一方に一定の電圧が印加
される。こうすることで、リセット動作が、パルス電圧
φＲの高電圧でのチャネル電位を基準とするのではな
く、一定の電圧が印加される方のリセットゲート電極の
下のチャネル電位を基準として行うことができ、後者の
チャネル電位と近い値となるようにｎ+浮遊拡散領域１
１のリセットを行うことができる。それによって、リセ
ット電位を安定させ得る。この方法について図１９を参
照して説明する。図１９は、本実施形態の電荷転送素子
（図１７参照）のｎ+浮遊拡散領域１１をリセットする
方法を説明する図である。図１９の上部に各部の符号が
示されている。
１、９２のうち、一方に前記各実施例と同様なタイミン
グで電圧φＲが印加され、もう一方に一定の電圧が印加
される。こうすることで、リセット動作が、パルス電圧
φＲの高電圧でのチャネル電位を基準とするのではな
く、一定の電圧が印加される方のリセットゲート電極の
下のチャネル電位を基準として行うことができ、後者の
チャネル電位と近い値となるようにｎ+浮遊拡散領域１
１のリセットを行うことができる。それによって、リセ
ット電位を安定させ得る。この方法について図１９を参
照して説明する。図１９は、本実施形態の電荷転送素子
（図１７参照）のｎ+浮遊拡散領域１１をリセットする
方法を説明する図である。図１９の上部に各部の符号が
示されている。
【００２９】図１９（ａ）は第２のリセットゲート電極
９２に電圧φＲを印加し、第１のリセットゲート電極１
に定電圧を印加する場合の、図１７のＥ−Ｅ’線に沿っ
たチャネル電位が示されている。実線はφＲに高電位が
印加された場合のチャネル電位を示し、破線はφＲに低
電位が印加された場合の第２のリセットゲート電極９２
下のチャネル電位が示されている。φＲのタイミングは
図２等で示したものと同じであるので省略する。図１８
に示すように、φＲは高電位時と低電位時との２つの状
態をとり、前記各実施例と同様に、高電位時にリセット
ゲートがオンとなりｎ+浮遊拡散領域１１のリセット動
作が行われ、低電位時にはリセットゲートがオフとなり
リセット動作が行われないようにする必要がある。そこ
で、φＲとして高電位印加される時に、第２のリセット
ゲート電極９２下のチャネル電位が第１のリセットゲー
ト電極９１下のチャネル電位よりも高くなるように設定
される。図１９（ａ）では、第２のリセットゲート電極
９２下のチャネル電位が、リセットドレイン電圧よりも
低くなっているが、リセットドレイン電圧が第１と第２
のリセットゲート電極下のチャネル電位の間にあっても
よい。
９２に電圧φＲを印加し、第１のリセットゲート電極１
に定電圧を印加する場合の、図１７のＥ−Ｅ’線に沿っ
たチャネル電位が示されている。実線はφＲに高電位が
印加された場合のチャネル電位を示し、破線はφＲに低
電位が印加された場合の第２のリセットゲート電極９２
下のチャネル電位が示されている。φＲのタイミングは
図２等で示したものと同じであるので省略する。図１８
に示すように、φＲは高電位時と低電位時との２つの状
態をとり、前記各実施例と同様に、高電位時にリセット
ゲートがオンとなりｎ+浮遊拡散領域１１のリセット動
作が行われ、低電位時にはリセットゲートがオフとなり
リセット動作が行われないようにする必要がある。そこ
で、φＲとして高電位印加される時に、第２のリセット
ゲート電極９２下のチャネル電位が第１のリセットゲー
ト電極９１下のチャネル電位よりも高くなるように設定
される。図１９（ａ）では、第２のリセットゲート電極
９２下のチャネル電位が、リセットドレイン電圧よりも
低くなっているが、リセットドレイン電圧が第１と第２
のリセットゲート電極下のチャネル電位の間にあっても
よい。
【００３０】次に、この電圧設定方法について説明す
る。図１７に示す電荷転送素子では、２つのリセットゲ
ートのチャネル寸法、ゲート絶縁膜構造、不純物プロフ
ァイルが同一なので、製造工程等のばらつきによらず、
ゲート電圧が同じであれば両チャネル電位は同じとな
る。つまり、プロセスのばらつきによるリセットマージ
ンを考える必要はない。従って、第２のリセットゲート
電極に印加する電圧φＲの高電位を、第１のリセットゲ
ート電極の電圧よりも高めに設定すればよい。なお、図
１９に破線で示されるように、低電位時には、第２のリ
セットゲート電極９２下のチャネル電位がｎ+浮遊拡散
領域１１のリセット電位よりも低くなる。ｎ+浮遊拡散
領域１１のリセット時間は、第２のリセットゲート電極
９２下のチャネル電位が第１のリセットゲート電極９１
下のチャネル電位よりも高くなっている時間である。
る。図１７に示す電荷転送素子では、２つのリセットゲ
ートのチャネル寸法、ゲート絶縁膜構造、不純物プロフ
ァイルが同一なので、製造工程等のばらつきによらず、
ゲート電圧が同じであれば両チャネル電位は同じとな
る。つまり、プロセスのばらつきによるリセットマージ
ンを考える必要はない。従って、第２のリセットゲート
電極に印加する電圧φＲの高電位を、第１のリセットゲ
ート電極の電圧よりも高めに設定すればよい。なお、図
１９に破線で示されるように、低電位時には、第２のリ
セットゲート電極９２下のチャネル電位がｎ+浮遊拡散
領域１１のリセット電位よりも低くなる。ｎ+浮遊拡散
領域１１のリセット時間は、第２のリセットゲート電極
９２下のチャネル電位が第１のリセットゲート電極９１
下のチャネル電位よりも高くなっている時間である。
【００３１】このように、電界効果トランジスタ１２５
のリセットゲート電極を２つ形成し、一方に常に一定の
電圧を印加することによって、他方に矩形波でない電圧
φＲが印加されても、リセットゲートとして作用し得
る。また、他の電圧設定方法として、第１または第２の
リセットゲート電極下のチャネル寸法またはゲート絶縁
膜構造または不純物プロファイルを変化させ、同じゲー
ト電圧で、第１のリセットゲート電極９１の下のチャネ
ル電位よりも第２のリセットゲート電極９２の下のチャ
ネル電位の方が高くなるように設計して、第２のリセッ
トゲート電極９２に印加する電圧φＲの高電位を、第１
のリセットゲート電極の電圧と同じに設定する方法もあ
る。図１９（ｂ）に示すように、第１と第２のリセット
ゲート電極に印加するパルスや定電圧を前記の例と入れ
替え、第１のリセットゲート電極９１にパルス電圧φＲ
を印加し、第２のリセットゲート電極９２に定電圧を印
加する構成としても、詳述しないが、前記に説明した例
と実質的に同一の作用が得られる。
のリセットゲート電極を２つ形成し、一方に常に一定の
電圧を印加することによって、他方に矩形波でない電圧
φＲが印加されても、リセットゲートとして作用し得
る。また、他の電圧設定方法として、第１または第２の
リセットゲート電極下のチャネル寸法またはゲート絶縁
膜構造または不純物プロファイルを変化させ、同じゲー
ト電圧で、第１のリセットゲート電極９１の下のチャネ
ル電位よりも第２のリセットゲート電極９２の下のチャ
ネル電位の方が高くなるように設計して、第２のリセッ
トゲート電極９２に印加する電圧φＲの高電位を、第１
のリセットゲート電極の電圧と同じに設定する方法もあ
る。図１９（ｂ）に示すように、第１と第２のリセット
ゲート電極に印加するパルスや定電圧を前記の例と入れ
替え、第１のリセットゲート電極９１にパルス電圧φＲ
を印加し、第２のリセットゲート電極９２に定電圧を印
加する構成としても、詳述しないが、前記に説明した例
と実質的に同一の作用が得られる。
【００３２】図２０（ａ）は、本発明の第７の実施形態
の電荷転送素子の概略を示す平面図、図２０（ｂ）はそ
のＦ−Ｆ’線概略断面図である。信号電荷入力部は図示
していないが、信号電荷はバイアス電荷入力部１２２よ
りも図２０右側から電荷転送チャネルに入力される。本
実施形態では、第２のリセットゲート電極９４下のチャ
ネル幅が、リセットドレイン１０に向かって広くなって
いる。チャネルの不純物プロファイルが同じである場
合、狭チャネル効果によりチャネル幅が小さい方がチャ
ネル電位が低くなる。第２のリセットゲート電極９４に
パルス電圧φＲが印加され、第１のリセットゲート電極
９３に定電圧が印加される場合の、図２０Ｇ−Ｇ’線に
沿ったチャネル電位が、図２１に示されている。実線は
φＲとして高電位が印加された場合のチャネル電位であ
り、破線はφＲとして低電位が印加された場合の第２の
リセットゲート電極９４の下のチャネル電位である。
の電荷転送素子の概略を示す平面図、図２０（ｂ）はそ
のＦ−Ｆ’線概略断面図である。信号電荷入力部は図示
していないが、信号電荷はバイアス電荷入力部１２２よ
りも図２０右側から電荷転送チャネルに入力される。本
実施形態では、第２のリセットゲート電極９４下のチャ
ネル幅が、リセットドレイン１０に向かって広くなって
いる。チャネルの不純物プロファイルが同じである場
合、狭チャネル効果によりチャネル幅が小さい方がチャ
ネル電位が低くなる。第２のリセットゲート電極９４に
パルス電圧φＲが印加され、第１のリセットゲート電極
９３に定電圧が印加される場合の、図２０Ｇ−Ｇ’線に
沿ったチャネル電位が、図２１に示されている。実線は
φＲとして高電位が印加された場合のチャネル電位であ
り、破線はφＲとして低電位が印加された場合の第２の
リセットゲート電極９４の下のチャネル電位である。
【００３３】第２のリセットゲート電極９４の下の、電
荷転送方向のチャネル電位がリセットドレインに向かっ
て高くなっているので、パルス電圧φＲが高電位から低
電位に変化する間に第２のリセットゲート電極９４の下
に存在する電荷は、全てリセットドレイン１０に掃き出
される。従って、電荷の振り分けノイズを抑制できる。
図２０は第２のリセットゲート電極９４下のチャネル幅
をリセットドレイン１０に向かって広くしたが、逆に狭
くして第１のリセットゲート電極９３方向にチャネル電
位が高くなる様にしてもよい。この場合には、φＲパル
スが高電位から低電位に変化する間に、第２のリセット
ゲート電極９４下に存在する電荷は、全てｎ+浮遊拡散
領域１１に戻る。この場合でも電荷の振り分けノイズを
抑制できる。上記説明で第１と第２のリセットゲートの
チャネルの形状と印加する電圧を入れ替えても同様に電
荷の振り分けノイズを抑制できるのは明らかである。ま
たリセットゲート電極下のチャネル電位を傾斜させる方
法は、上記方法のほかゲート電極下の不純物プロファイ
ルやゲート絶縁膜厚を電荷転送方向に変化させる方法も
ある。
荷転送方向のチャネル電位がリセットドレインに向かっ
て高くなっているので、パルス電圧φＲが高電位から低
電位に変化する間に第２のリセットゲート電極９４の下
に存在する電荷は、全てリセットドレイン１０に掃き出
される。従って、電荷の振り分けノイズを抑制できる。
図２０は第２のリセットゲート電極９４下のチャネル幅
をリセットドレイン１０に向かって広くしたが、逆に狭
くして第１のリセットゲート電極９３方向にチャネル電
位が高くなる様にしてもよい。この場合には、φＲパル
スが高電位から低電位に変化する間に、第２のリセット
ゲート電極９４下に存在する電荷は、全てｎ+浮遊拡散
領域１１に戻る。この場合でも電荷の振り分けノイズを
抑制できる。上記説明で第１と第２のリセットゲートの
チャネルの形状と印加する電圧を入れ替えても同様に電
荷の振り分けノイズを抑制できるのは明らかである。ま
たリセットゲート電極下のチャネル電位を傾斜させる方
法は、上記方法のほかゲート電極下の不純物プロファイ
ルやゲート絶縁膜厚を電荷転送方向に変化させる方法も
ある。
【００３４】また、図２１で第２のリセットゲート電極
９４に高電位を印加した場合に、第１と第２のリセット
ゲートの接点で第２のリセットゲートのチャネル電位を
第１のリセットゲートよりも高くする方法は、図１９で
説明したので省略する。以上の各実施形態では転送され
る電荷が電子の場合について説明したが、電荷が正孔の
場合には、ｎ型とｐ型の不純物を入れ替え、印加する電
圧の向きを逆にすれば、同様の原理で本発明の効果を発
揮し得る。また、バイアス電荷入力方法は上述した方法
以外に限らず、前記した文献に記載されている他の方法
も同様に適用できる。出力部の浮遊拡散領域について
も、全体がｎ+で構成されている例を示したが、ｎ領域
の中に一部ｎ+領域を形成して浮遊拡散領域の容量を低
減した浮遊拡散増幅器にも適用できる。
９４に高電位を印加した場合に、第１と第２のリセット
ゲートの接点で第２のリセットゲートのチャネル電位を
第１のリセットゲートよりも高くする方法は、図１９で
説明したので省略する。以上の各実施形態では転送され
る電荷が電子の場合について説明したが、電荷が正孔の
場合には、ｎ型とｐ型の不純物を入れ替え、印加する電
圧の向きを逆にすれば、同様の原理で本発明の効果を発
揮し得る。また、バイアス電荷入力方法は上述した方法
以外に限らず、前記した文献に記載されている他の方法
も同様に適用できる。出力部の浮遊拡散領域について
も、全体がｎ+で構成されている例を示したが、ｎ領域
の中に一部ｎ+領域を形成して浮遊拡散領域の容量を低
減した浮遊拡散増幅器にも適用できる。
【００３５】本発明の電荷転送素子および電荷転送素子
の駆動方法によれば、リセット時のリセットゲート電極
下のチャネル電位をリセットドレイン電圧よりも高くし
なくても、確実にｎ＋浮遊拡散領域を定電位にリセット
できるので、リセットゲート電極に印加するパルス電圧
にマージンを入れる必要がない。従って、歩留りを悪化
させずに駆動電圧の振幅を低下させることができる。
の駆動方法によれば、リセット時のリセットゲート電極
下のチャネル電位をリセットドレイン電圧よりも高くし
なくても、確実にｎ＋浮遊拡散領域を定電位にリセット
できるので、リセットゲート電極に印加するパルス電圧
にマージンを入れる必要がない。従って、歩留りを悪化
させずに駆動電圧の振幅を低下させることができる。
【００３６】
【発明の効果】以上に説明したように、本発明の電荷転
送素子および電荷転送素子の駆動方法によると、リセッ
ト時のリセットゲート電極下のチャネル電位に誤差が生
じても、安定的に浮遊拡散領域の正常なリセットが行え
る。従って、リセットゲート電極に印加する電圧を必要
以上に大きくする必要がなく、歩留りを悪化させずに駆
動電圧の振幅を低下させることができる。また、構成が
簡単で製造コストを低く抑えられる。
送素子および電荷転送素子の駆動方法によると、リセッ
ト時のリセットゲート電極下のチャネル電位に誤差が生
じても、安定的に浮遊拡散領域の正常なリセットが行え
る。従って、リセットゲート電極に印加する電圧を必要
以上に大きくする必要がなく、歩留りを悪化させずに駆
動電圧の振幅を低下させることができる。また、構成が
簡単で製造コストを低く抑えられる。
【図１】図１（ａ）は、本発明の第１の実施形態の電荷
転送素子の概略を示す平面図、図１（ｂ）はそのＡ−
Ａ’線概略断面図である。
転送素子の概略を示す平面図、図１（ｂ）はそのＡ−
Ａ’線概略断面図である。
【図２】第１の実施形態のパルス電圧印加を示す説明図
である。
である。
【図３】第１の実施形態のバイアス電荷入力部付近のチ
ャネル電位の概略を示す説明図である。
ャネル電位の概略を示す説明図である。
【図４】第１の実施形態の浮遊拡散領域付近のチャネル
電位の概略を示す説明図である。
電位の概略を示す説明図である。
【図５】第１の実施形態において、信号電荷とリセット
電位の変動との関係を示す第１の説明図である。
電位の変動との関係を示す第１の説明図である。
【図６】第１の実施形態において、バイアス電荷とリセ
ット電位の変動との関係を示す第２の説明図である。
ット電位の変動との関係を示す第２の説明図である。
【図７】第１の実施形態において、信号電荷とリセット
電位の変動との関係を示す第３の説明図である。
電位の変動との関係を示す第３の説明図である。
【図８】第１の実施形態において、バイアス電荷とリセ
ット電位の変動との関係を示す第４の説明図である。
ット電位の変動との関係を示す第４の説明図である。
【図９】第２の実施形態のパルス電圧印加を示す説明図
である。
である。
【図１０】第３の実施形態の電荷転送素子の概略を示す
平面図である。
平面図である。
【図１１】第３の実施形態のパルス電圧印加を示す説明
図である。
図である。
【図１２】第３の実施形態の浮遊拡散領域付近のチャネ
ル電位の概略を示す説明図である。
ル電位の概略を示す説明図である。
【図１３】第４の実施形態の電荷転送素子の概略を示す
平面図である。
平面図である。
【図１４】第５の実施形態の電荷転送素子の概略を示す
平面図である。
平面図である。
【図１５】第５の実施形態のパルス電圧印加を示す説明
図である。
図である。
【図１６】第５の実施形態の浮遊拡散領域付近のチャネ
ル電位の概略を示す説明図である。
ル電位の概略を示す説明図である。
【図１７】図１７（ａ）は第６の実施形態の電荷転送素
子の概略を示す平面図、図１７（ｂ）はそのＤ−Ｄ’概
略断面図である。
子の概略を示す平面図、図１７（ｂ）はそのＤ−Ｄ’概
略断面図である。
【図１８】第６の実施形態のパルス電圧印加を示す説明
図である。
図である。
【図１９】第６の実施形態の浮遊拡散領域付近のチャネ
ル電位の概略を示す説明図である。
ル電位の概略を示す説明図である。
【図２０】図２０（ａ）は、第７の実施形態の電荷転送
素子の概略を示す平面図、図２０（ｂ）はそのＦ−Ｆ’
概略断面図である。
素子の概略を示す平面図、図２０（ｂ）はそのＦ−Ｆ’
概略断面図である。
【図２１】第７の実施形態の浮遊拡散領域付近のチャネ
ル電位の概略を示す説明図である。
ル電位の概略を示す説明図である。
【図２２】図２２（ａ）は、従来の電荷転送素子の概略
を示す平面図、図２２（ｂ）はそのＨ−Ｈ’概略断面
図、図２２（ｃ）はその浮遊拡散領域付近のチャネル電
位を示す説明図である。
を示す平面図、図２２（ｂ）はそのＨ−Ｈ’概略断面
図、図２２（ｃ）はその浮遊拡散領域付近のチャネル電
位を示す説明図である。
１、２０１ ｐ型シリコン基板 ２、２０２ ｎ型ウェル（電荷転送チャネル） ３、２０３ ｐ+チャネルストップ ４、２０４ ｎ-領域 ５、２０５ 酸化膜 ８、２０８ 出力ゲート電極 ９、２０９ リセットゲート電極 １０、２１０ リセットドレイン １１、２１１ ｎ+浮遊拡散領域 １２、２１２ アンプ １４、１１４ 入力ｎ+拡散領域 １５、１１５ 入力ｎ+浮遊拡散領域 １６、１１６ 第１の入力ゲート電極 １７、１１７ 第２の入力ゲート電極 １８、１２１、１２３、１２６、２１８ 電荷転送
部 １９、１２２、１２４ バイアス電荷入力部 ２０、１２５ 電界効果トランジスタ ６１、６２、７１、７２、１６１、１６２、１７１、１
７２、１７３、 １８１、１８２、１９１、１９２ 転送電極 ９１、９３ 第１のリセツトゲート電極 ９２、９４ 第２のリセットゲート電極 １１８ 第３の入力ゲート電極 １１９ 第４の入力ゲート電極
部 １９、１２２、１２４ バイアス電荷入力部 ２０、１２５ 電界効果トランジスタ ６１、６２、７１、７２、１６１、１６２、１７１、１
７２、１７３、 １８１、１８２、１９１、１９２ 転送電極 ９１、９３ 第１のリセツトゲート電極 ９２、９４ 第２のリセットゲート電極 １１８ 第３の入力ゲート電極 １１９ 第４の入力ゲート電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/762 H01L 21/339 H01L 27/148 H04N 5/335
Claims (10)
- 【請求項１】信号電荷を転送するための電荷転送チャネ
ルと、この電荷転送チャネルから転送される電荷を蓄積
するための浮遊拡散領域と、この浮遊拡散領域を一定の
電位にリセットするための電界効果トランジスタと、前
記電荷転送チャネルまたは前記浮遊拡散領域に接続され
バイアス電荷を入力するバイアス電荷入力部とを有する
電荷転送素子において、前記浮遊拡散領域は、そこに蓄積された電荷量を検出す
る回路に接続される電気的接続手段を有し、 前記電界効果トランジスタは、前記浮遊拡散領域と隣接
するリセットゲート電極と、リセットドレインとを含
み、転送される電荷が電子の場合に、前記浮遊拡散領域
のリセット時における前記リセットゲート電極の下方の
チャネル電位がリセットドレインの電圧よりも低く、転
送される電荷が正孔の場合に、前記浮遊拡散領域のリセ
ット時における前記リセットゲート電極の下方のチャネ
ル電位がリセットドレインの電圧よりも高いものである
ことを特徴とする電荷転送素子。 - 【請求項２】 前記リセットゲート電極と前記電荷の転
送方向に隣接して並ベられるもう１つのリセットゲート
電極を有する請求項１に記載の電荷転送素子。 - 【請求項３】 前記２つのリセットゲート電極下のチャ
ネルの形状、ゲート電極膜構造および不純物プロファイ
ルが等しい請求項２に記載の電荷転送素子。 - 【請求項４】 前記２つのリセットゲート電極のうち、
いずれか一方の前記リセットゲート電極には一定の電位
が印加され、他方の前記リセットゲート電極は所定のタ
イミングで高電位と低電位とが切り替えられる請求項２
または３に記載の電荷転送素子。 - 【請求項５】 前記２つのリセットゲート電極のうち、
いずれか一方の前記リセットゲート電極の下方の前記電
荷転送チャネルの電位が電荷転送方向に沿って傾斜して
いる請求項２〜４のいずれか１項に記載の電荷転送素
子。 - 【請求項６】 一方の前記リセットゲート電極の下方の
前記電荷転送チャネルが、電荷転送方向に沿って次第に
幅が広くなるように、または電荷転送方向に沿って次第
に幅が狭くなるように形成されている請求項５に記載の
電荷転送素子 - 【請求項７】 前記信号電荷が、前記バイアス電荷入力
部よりも上流側で前記電荷転送チャネルに入力される請
求項１〜６のいずれか１項に記載の電荷転送素子。 - 【請求項８】 前記電荷転送チャネルまたは前記浮遊拡
散領域において、前記信号電荷に前記バイアス電荷入力
部から入力された前記バイアス電荷を加算する請求項１
〜７のいずれか１項に記載の電荷転送素子の駆動方法。 - 【請求項９】 前記浮遊拡散領域に、前記信号電荷と前
記バイアス電荷とを交互に転送する請求項１〜７のいず
れか１項に記載の電荷転送素子の駆動方法。 - 【請求項１０】前記浮遊拡散領域の容量が１ｆＦ以上で
あり、該浮遊拡散領域の電位を４０ｍＶ以上変動させる
バイアス電荷を入力する請求項１〜９のいずれか１項に
記載の電荷転送素子の駆動方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9135457A JP3028074B2 (ja) | 1997-05-26 | 1997-05-26 | 電荷転送素子とその駆動方法 |
| US09/084,460 US6157053A (en) | 1997-05-26 | 1998-05-26 | Charge transfer device and method of driving the same |
| KR1019980019112A KR100272475B1 (ko) | 1997-05-26 | 1998-05-26 | 전하 전송 장치 및 그 구동 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9135457A JP3028074B2 (ja) | 1997-05-26 | 1997-05-26 | 電荷転送素子とその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326889A JPH10326889A (ja) | 1998-12-08 |
| JP3028074B2 true JP3028074B2 (ja) | 2000-04-04 |
Family
ID=15152168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9135457A Expired - Fee Related JP3028074B2 (ja) | 1997-05-26 | 1997-05-26 | 電荷転送素子とその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6157053A (ja) |
| JP (1) | JP3028074B2 (ja) |
| KR (1) | KR100272475B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150685A (ja) * | 1997-11-14 | 1999-06-02 | Sony Corp | 固体撮像装置およびその駆動方法、並びにカメラ |
| US6995795B1 (en) * | 2000-09-12 | 2006-02-07 | Eastman Kodak Company | Method for reducing dark current |
| JP3711072B2 (ja) * | 2001-12-27 | 2005-10-26 | 富士写真フイルム株式会社 | 撮像装置 |
| US7675093B2 (en) | 2006-11-28 | 2010-03-09 | Micron Technology, Inc. | Antiblooming imaging apparatus, system, and methods |
| JP2009130015A (ja) * | 2007-11-21 | 2009-06-11 | Sanyo Electric Co Ltd | 撮像装置 |
| US10313622B2 (en) * | 2016-04-06 | 2019-06-04 | Kla-Tencor Corporation | Dual-column-parallel CCD sensor and inspection systems using a sensor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55145369A (en) * | 1979-04-27 | 1980-11-12 | Nec Corp | Charge regenerater for charge coupled element and driving method of the same |
| FR2474257A1 (fr) * | 1979-12-27 | 1981-07-24 | Thomson Csf | Generateur de tension codee a transfert de charges, codeur et decodeur analogique-numerique comportant un tel generateur |
| JPS60235590A (ja) * | 1984-05-08 | 1985-11-22 | Hitachi Ltd | 固体撮像素子の駆動方法および駆動回路 |
| JPH04345036A (ja) * | 1991-05-22 | 1992-12-01 | Mitsubishi Electric Corp | 電荷結合素子及びその駆動方法 |
| US5453783A (en) * | 1992-09-02 | 1995-09-26 | Martin Marietta Corporation | General absolute value circuit |
| JP2888508B2 (ja) * | 1992-10-30 | 1999-05-10 | シャープ株式会社 | 固体撮像素子 |
| JP2875132B2 (ja) * | 1993-02-25 | 1999-03-24 | シャープ株式会社 | 電荷転送装置 |
| KR960002100B1 (ko) * | 1993-03-27 | 1996-02-10 | 삼성전자주식회사 | 전하결합소자형 이미지센서 |
-
1997
- 1997-05-26 JP JP9135457A patent/JP3028074B2/ja not_active Expired - Fee Related
-
1998
- 1998-05-26 US US09/084,460 patent/US6157053A/en not_active Expired - Fee Related
- 1998-05-26 KR KR1019980019112A patent/KR100272475B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6157053A (en) | 2000-12-05 |
| KR100272475B1 (ko) | 2000-11-15 |
| KR19980087383A (ko) | 1998-12-05 |
| JPH10326889A (ja) | 1998-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897519B1 (en) | Tunneling floating gate APS pixel | |
| JP2016021445A (ja) | 光電変換装置、および、撮像システム | |
| JP2016021611A (ja) | 光電変換装置、および、撮像システム | |
| EP1850387A1 (en) | Solid-state image pickup device | |
| JP3028074B2 (ja) | 電荷転送素子とその駆動方法 | |
| KR910003273B1 (ko) | 전하전송장치 | |
| JPH033391B2 (ja) | ||
| JPH02183678A (ja) | 電荷検出回路の駆動方法 | |
| JPH0787400A (ja) | Ｃｃｄ固体撮像素子 | |
| JPS63289865A (ja) | 電荷転送素子 | |
| JP3626083B2 (ja) | 電荷転送装置 | |
| US11632503B2 (en) | Electronic devices capable of detecting images in low-light environment | |
| JP2000152090A (ja) | 固体撮像装置 | |
| JPH04373136A (ja) | 電荷結合装置 | |
| JP3548244B2 (ja) | 光電変換装置 | |
| JP3055635B2 (ja) | 電荷結合素子 | |
| JP2000214202A (ja) | 電荷検出装置 | |
| JPH05211180A (ja) | 電荷転送装置 | |
| JPH04369187A (ja) | Ｃｃｄ固体撮像素子 | |
| JPH04261281A (ja) | 電荷検出回路の駆動方法 | |
| JPH085454A (ja) | 赤外線検出装置 | |
| JPH0722611A (ja) | 電荷転送装置 | |
| JP3024276B2 (ja) | 電荷転送素子 | |
| JPH03291946A (ja) | 固体撮像素子 | |
| JPH025441A (ja) | 電荷転送素子とその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |