JP3626083B2 - 電荷転送装置 - Google Patents

電荷転送装置 Download PDF

Info

Publication number
JP3626083B2
JP3626083B2 JP2000263823A JP2000263823A JP3626083B2 JP 3626083 B2 JP3626083 B2 JP 3626083B2 JP 2000263823 A JP2000263823 A JP 2000263823A JP 2000263823 A JP2000263823 A JP 2000263823A JP 3626083 B2 JP3626083 B2 JP 3626083B2
Authority
JP
Japan
Prior art keywords
voltage
transfer device
source follower
charge transfer
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000263823A
Other languages
English (en)
Other versions
JP2002077734A (ja
Inventor
史郎 綱井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2000263823A priority Critical patent/JP3626083B2/ja
Priority to US09/942,143 priority patent/US6515318B2/en
Priority to TW090121420A priority patent/TW510053B/zh
Publication of JP2002077734A publication Critical patent/JP2002077734A/ja
Application granted granted Critical
Publication of JP3626083B2 publication Critical patent/JP3626083B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、電荷転送装置に関し、詳しくは、テレビカメラ等の撮像装置に用いて好適な電荷転送装置に関する。
【0002】
【従来の技術】
図7は、特許第2666522号公報に開示された従来の電荷転送装置の構成例を示す回路図である。
この例の電荷転送装置は、電荷結合素子(CCD; Charge Coupled Device)1と、浮動拡散容量(フローティング・ディフュージョン)2と、デプレッション形のNチャネルMOSトランジスタ3〜5と、エンハンスメント形のNチャネルMOSトランジスタ6〜8とから構成されている。
【0003】
フローティング・ディフュージョン2は、PN接合の島状半導体領域を利用して形成され、CCD1の図示せぬ電荷転送領域内を転送され、図示せぬ出力ゲート下のチャネルを通過した信号電荷(電子)がその一端(電荷注入点P)へ注入されることにより、上記信号電荷を電圧に変換するものである。フローティング・ディフュージョン2の容量は、上記信号電荷を電圧に変換する変換効率を高めるために、通常、7fF程度と非常に小さく設定されている。MOSトランジスタ3は、フローティング・ディフュージョン2に蓄積された信号電荷を排出させて、電荷注入点Pにおける電圧Vを一定の電圧にリセットするためのリセット手段であり、そのゲートにリセット・パルスφが印加され、そのドレインにリセット・ドレイン電圧VRDが印加され、そのソースが電荷注入点Pに接続されている。
【0004】
MOSトランジスタ4、6及び7は、第1段のソースフォロワ9を構成しており、MOSトランジスタ6が駆動トランジスタとして機能し、MOSトランジスタ4が負荷トランジスタとして機能し、MOSトランジスタ7はオンした時のみ負荷トランジスタとして機能する。ソースフォロワ9の入力端、すなわち、MOSトランジスタ6のゲートが電荷注入点Pに接続され、MOSトランジスタ6のドレインに電源電圧VDDが印加され、MOSトランジスタ4のゲート及びソース並びにMOSトランジスタ7のソースが接地され、MOSトランジスタ7のゲートにリセット・パルスφが印加される。
【0005】
MOSトランジスタ5及び8は、第2段のソースフォロワ10を構成しており、MOSトランジスタ8が駆動トランジスタとして機能し、MOSトランジスタ5が負荷トランジスタとして機能する。ソースフォロワ10の入力端、すなわち、MOSトランジスタ8のゲートがソースフォロワ9の出力端、すなわち、MOSトランジスタ6のソース、MOSトランジスタ4のドレイン及びMOSトランジスタ7のドレインとの接続点に接続され、MOSトランジスタ8のドレインに電源電圧VDDが印加され、MOSトランジスタ5のゲート及びソースが接地され、ソースフォロワ10の出力端、すなわち、MOSトランジスタ8のソースとMOSトランジスタ5のドレインとの接続点から出力電圧VOUTが出力される。
【0006】
次に、上記構成の電荷転送装置の動作について説明する。CCD1において、電荷転送領域内を転送され、転送電極下に蓄積された信号電荷(電子)は、出力ゲート下のチャネルを通過した後、フローティング・ディフュージョン2の電荷注入点Pへ注入される。この電荷注入点Pへ注入された信号電荷に基づく電荷注入点Pにおける電位変化は、第1段及び第2段のソースフォロワ9及び10においてそれぞれ電流増幅された後、出力電圧VOUTとして出力される。この出力電圧VOUTは、さらに10倍前後に電圧増幅され、サンプル・ホールドされた後、A/Dコンバータによりデジタルデータに変換される。
【0007】
次に、リセット・パルスφが”H”レベルになると、MOSトランジスタ3がオンし、MOSトランジスタ3のソース電圧、すなわち、電荷注入点Pにおける電圧VがMOSトランジスタ3のドレインに印加されているリセット・ドレイン電圧VRDと同一の電圧となる。この時、ソースフォロア9においては、”H”レベルのリセット・パルスφによりMOSトランジスタ7がオンし、MOSトランジスタ4及び7の並列回路が負荷トランジスタとして機能するので、MOSトランジスタ4だけが負荷トランジスタとして機能する場合に比べてMOSトランジスタ4及び7に多くの電流が流れ、ソースフォロア9のオフセット電圧が低下する。
【0008】
次に、リセット・パルスφが”L”レベルになると、MOSトランジスタ3がオフし、電荷注入点Pはフローティング状態となる。この時、ソースフォロア9においては、”L”レベルのリセット・パルスφによりMOSトランジスタ7がオフし、MOSトランジスタ4だけが負荷トランジスタとして機能するので、MOSトランジスタ4及び7の並列回路が負荷トランジスタとして機能する場合に比べてMOSトランジスタ4により少ない電流が流れ、ソースフォロア9のオフセット電圧が上昇する。
【0009】
ところで、図7及び図8に示すように、MOSトランジスタ3のゲート3aと電荷注入点Pとの間にカップリング容量Cが存在しており、ゲート3a下に蓄積された電子がこのカップリング容量Cを介してフローティング・ディフュージョン2に戻ってしまうことがある。また、フローティング・ディフュージョン2は、上記したように、信号電荷を電圧に変換する変換効率を高めるために、その容量が通常7fF程度と非常に小さく設定されているとともに、構造上、インピーダンスが非常に高い。さらに、図7及び図8に示すように、MOSトランジスタ6のゲートとソースとの間にカップリング容量Cが存在している。図8(1)においては、P型ウェル又はP型基板11内にN型ウェル12が形成され、N型ウェル12の上面にゲート酸化膜及びポリシリコン膜(図示略)が順次形成され、パターニングされることにより、CCD1、フローティング・ディフュージョン2、MOSトランジスタ3などが作製されている。また、図8(2)は(1)に示す断面構造図における各構成要素の電位を表す図である。
【0010】
上記した3点を要因として、リセット・パルスφによるMOSトランジスタ3のスイッチング動作に同期して、電荷注入点Pにおける電圧Vが変動し、この電圧変動がリセット・フィールドスルー・ノイズと呼ばれるノイズとなる。このリセット・フィールドスルー・ノイズは、出力電圧VOUTに付加されるが、上記したように、リセット・パルスφが”H”レベルとなったときのみ、MOSトランジスタ7が負荷トランジスタとして機能してソースフォロア9のオフセット電圧が低下するので、出力電圧VOUTに付加されるリセット・フィールドスルー・ノイズは、MOSトランジスタ7によって低減され、電荷注入点Pにおける電圧Vに出現するリセット・フィールドスルー・ノイズに比べて低いものとなる。
【0011】
【発明が解決しようとする課題】
上記した従来の電荷転送装置においては、第2段のソースフォロア10を構成するMOSトランジスタ5にデプレッション形のMOSトランジスタを用いている。このデプレッション形のMOSトランジスタにおいては、制御される電流がMOSトランジスタのゲート酸化膜の界面を流れず、深い箇所を流れるという性質があるため、構造上電流制御が難しく、動作点が一定となるように作製することが困難である。したがって、作製された電荷転送装置ごとに、リセット・フィールドスルー・ノイズを低減する量がばらついてしまうという欠点があった。
【0012】
また、上記した従来の電荷転送装置においては、第1段のソースフォロア9の負荷トランジスタとして機能するMOSトランジスタ4及び7に構造の異なるデプレッション形のMOSトランジスタと、エンハンスメント形のMOSトランジスタとを用いている。したがって、この場合も、MOSトランジスタ4及び7の閾値の変動や、ゲート幅の変動を要因として、作製された電荷転送装置ごとに、リセット・フィールドスルー・ノイズを低減する量がばらついてしまうという欠点があった。
【0013】
さらに、上記した従来の電荷転送装置においては、第1段のソースフォロア9の負荷トランジスタとして機能するMOSトランジスタ7にリセット・パルスφを印加しているため、ソースフォロア9の出力電圧が変動し、その変動がカップリング容量Cを介してフローティング・ディフュージョン2に影響を及ぼす。これにより、出力電圧VOUTにリセット・パルスφの変化点で髭状のパルス性ノイズが発生してしまうという欠点があった。
【0014】
この発明は、上述の事情に鑑みてなされたもので、トランジスタの特性の影響を受けずに、しかも、髭状のパルス性ノイズが発生することなく、リセット・フィールドスルー・ノイズを安定して低減することができる電荷転送装置を提供することを目的としている。
【0015】
【課題を解決するための手段】
上記課題を解決するために、請求項1記載の発明に係る電荷転送装置は、電荷結合素子から転送された信号電荷を電圧に変換するフローティング・ディフュージョンと、リセット・パルスに基づいて上記フローティング・ディフュージョンに蓄積された信号電荷を排出させるリセット手段と、上記電圧を電流増幅する第1のソースフォロアと、上記リセット・パルスに基づいて負荷が変更されて上記第1のソースフォロアの出力電圧を電流増幅する第2のソースフォロアとを備えてなることを特徴としている。
【0016】
また、請求項2記載の発明は、請求項1記載の電荷転送装置に係り、上記第1のソースフォロアの出力電圧を電圧増幅して上記第2のソースフォロアに供給する電圧増幅アンプを備えてなることを特徴としている。
【0017】
また、請求項3記載の発明は、請求項1又は2記載の電荷転送装置に係り、上記リセット・パルスを所定時間遅延して上記第2のソースフォロアに供給する遅延回路を備えてなることを特徴としている。
【0018】
また、請求項4記載の発明は、請求項3記載の電荷転送装置に係り、上記遅延回路は、抵抗及びコンデンサからなることを特徴としている。
【0019】
また、請求項5記載の発明は、請求項3記載の電荷転送装置に係り、上記遅延回路は、複数段直列接続されたインバータからなることを特徴としている。
【0020】
また、請求項6記載の発明は、請求項3乃至5のいずれか1に記載の電荷転送装置に係り、上記遅延回路は、上記第1のソースフォロアにおける遅延時間と、上記リセット手段における遅延時間とに基づいて遅延時間が設定されることを特徴としている。
【0021】
また、請求項7記載の発明は、請求項3乃至5のいずれか1に記載の電荷転送装置に係り、上記遅延回路は、上記第1のソースフォロアにおける遅延時間と、上記リセット手段における遅延時間と、上記電圧増幅アンプにおける遅延時間とに基づいて遅延時間が設定されることを特徴としている。
【0022】
また、請求項8記載の発明は、請求項1乃至7のいずれか1に記載の電荷転送装置に係り、上記第2のソースフォロアは、駆動トランジスタと、第1の負荷トランジスタと、上記リセット・パルス又は遅延されたリセット・パルスが印加された時のみ機能する第2の負荷トランジスタとからなることを特徴としている。
【0023】
また、請求項9記載の発明は、請求項8記載の電荷転送装置に係り、上記第2の負荷トランジスタは、P型不純物をドープしたエンハンスメント形のNチャネルMOSトランジスタであることを特徴としている。
【0024】
また、請求項10記載の発明は、請求項8記載の電荷転送装置に係り、上記第1及び第2の負荷トランジスタは、P型不純物をドープしたエンハンスメント形のNチャネルMOSトランジスタであって、ゲート幅及び閾値電圧が同一であり、上記第1の負荷トランジスタのゲートには電源電圧が印加され、上記第2の負荷トランジスタのゲートには、その振幅が電源電圧とほぼ同一である上記リセット・パルス又は遅延されたリセット・パルスが印加されていることを特徴としている。
【0025】
また、請求項11記載の発明は、請求項8乃至10のいずれか1に記載の電荷転送装置に係り、上記第2の負荷トランジスタのゲート幅は、上記リセット手段の動作に基づいて発生するリセット・フィールドスルー・ノイズを所定量に低減するように設計されていることを特徴としている。
【0026】
【作用】
この発明の構成によれば、トランジスタの特性の影響を受けずに、しかも、髭状のパルス性ノイズが発生することなく、リセット・フィールドスルー・ノイズを安定して低減することができる。
【0027】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
A.第1の実施例
まず、この発明の第1の実施例について説明する。
図1は、この発明の第1の実施例である電荷転送装置の構成を示す回路図である。
この例の電荷転送装置は、CCD21と、リセット・パルス・ドライバ22と、フローティング・ディフュージョン23と、デプレッション形のNチャネルMOSトランジスタ24と、エンハンスメント形のNチャネルMOSトランジスタ25と、P型不純物をドープしたエンハンスメント形のNチャネルMOSトランジスタ26〜29と、電圧増幅アンプ30とから構成されている。
【0028】
リセット・パルス・ドライバ22は、外部から供給されるローアクティブのリセット・パルス/φを反転して、その出力振幅が電源電圧VDDとほぼ同一のハイアクティブのリセット・パルスφとして出力する。フローティング・ディフュージョン23は、PN接合の島状半導体領域を利用して形成され、CCD1の図示せぬ電荷転送領域内を転送され、図示せぬ出力ゲート下のチャネルを通過した信号電荷(電子)がその一端(電荷注入点P)へ注入されることにより、上記信号電荷を電圧に変換するものである。フローティング・ディフュージョン23の容量は、上記信号電荷を電圧に変換する変換効率を高めるために、通常、7fF程度と非常に小さく設定されている。MOSトランジスタ24は、フローティング・ディフュージョン23に蓄積された信号電荷を排出させて、電荷注入点Pにおける電圧Vを一定の電圧にリセットするためのリセット手段であり、そのゲートにリセット・パルスφが印加され、そのドレインに電源電圧VDDが印加され、そのソースが電荷注入点Pに接続されている。
【0029】
MOSトランジスタ25及び26は、第1段のソースフォロワ31を構成しており、MOSトランジスタ25が駆動トランジスタとして機能し、MOSトランジスタ26が負荷トランジスタとして機能する。ソースフォロワ31の入力端、すなわち、MOSトランジスタ25のゲートが電荷注入点Pに接続され、MOSトランジスタ25のドレイン及びMOSトランジスタ26のゲートに電源電圧VDDが印加され、MOSトランジスタ26のソースが接地されている。
【0030】
MOSトランジスタ27〜29は、第2段のソースフォロワ32を構成しており、MOSトランジスタ27が駆動トランジスタとして機能し、MOSトランジスタ29が負荷トランジスタとして機能し、MOSトランジスタ28はオンした時のみ負荷トランジスタとして機能する。ソースフォロワ32の入力端、すなわち、MOSトランジスタ27のゲートがソースフォロワ31の出力端、すなわち、MOSトランジスタ25のソースとMOSトランジスタ26のドレインとの接続点に接続され、MOSトランジスタ27のドレイン及びMOSトランジスタ29のゲートに電源電圧VDDが印加され、MOSトランジスタ28のソース及びMOSトランジスタ29のソースが接地され、MOSトランジスタ28のゲートにリセット・パルスφが印加される。MOSトランジスタ28及び29は、構造(ゲート幅及び閾値電圧)が同一である。電圧増幅アンプ30は、その入力端が、ソースフォロワ32の出力端、すなわち、MOSトランジスタ27のソースと、MOSトランジスタ28のドレインと、MOSトランジスタ29のドレインとの接続点に接続され、ソースフォロア32において電流増幅された信号を電圧増幅した後、出力電圧VOUTとして出力する。
【0031】
次に、上記構成の電荷転送装置の動作について説明する。CCD21において、電荷転送領域内を転送され、転送電極下に蓄積された信号電荷(電子)は、出力ゲート下のチャネルを通過した後、フローティング・ディフュージョン23の電荷注入点Pへ注入される。この電荷注入点Pへ注入された信号電荷に基づく電荷注入点Pにおける電位変化は、第1段及び第2段のソースフォロワ31及び32においてそれぞれ電流増幅された後、電圧増幅アンプ30において10倍前後に電圧増幅され、出力電圧VOUTとして出力される。この出力電圧VOUTは、さらにサンプル・ホールドされた後、A/Dコンバータによりデジタルデータに変換される。
【0032】
次に、外部から供給されているリセット・パルス/φが”L”レベルとなり、リセット・パルス・ドライバ22が”L”レベルのリセット・パルス/φを反転して”H”レベルのリセット・パルスφをMOSトランジスタ24に供給すると、MOSトランジスタ24がオンし、MOSトランジスタ24のソース電圧、すなわち、電荷注入点Pにおける電圧VがMOSトランジスタ24のドレインに印加されている電圧電圧VDDと同一の電圧となり、フローティング・ディフュージョン23の電荷注入点Pへ注入された信号電荷(電子)が電源電圧VDDへ排出される。
【0033】
このとき、ソースフォロア32においては、リセット・パルス・ドライバ22から”H”レベルのリセット・パルスφが供給されているので、MOSトランジスタ28がオンし、MOSトランジスタ28及び29の並列回路が負荷トランジスタとして機能する。したがって、MOSトランジスタ29だけが負荷トランジスタとして機能する場合に比べてMOSトランジスタ28及び29に多くの電流が流れ、ソースフォロア32のオフセット電圧が低下する。
【0034】
次に、外部から供給されているリセット・パルス/φが”H”レベルとなり、リセット・パルス・ドライバ22が”H”レベルのリセット・パルス/φを反転して”L”レベルのリセット・パルスφをMOSトランジスタ24に供給すると、MOSトランジスタ24がオフし、電荷注入点Pはフローティング状態となる。この時、ソースフォロア32においては、リセット・パルス・ドライバ22から”L”レベルのリセット・パルスφが供給されているので、MOSトランジスタ28がオフし、MOSトランジスタ29だけが負荷トランジスタとして機能する。したがって、MOSトランジスタ28及び29の並列回路が負荷トランジスタとして機能する場合に比べてMOSトランジスタ29により少ない電流が流れ、ソースフォロア32のオフセット電圧が上昇する。
【0035】
ところで、図1に示すように、MOSトランジスタ24のゲートと電荷注入点Pとの間にカップリング容量Cが存在しており、ゲート下に蓄積された電子がこのカップリング容量Cを介してフローティング・ディフュージョン23に戻ってしまうことがある。また、フローティング・ディフュージョン23は、上記したように、信号電荷を電圧に変換する変換効率を高めるために、その容量が通常7fF程度と非常に小さく設定されているとともに、構造上、インピーダンスが非常に高い。
【0036】
上記した2点を要因として、リセット・パルスφによるMOSトランジスタ24のスイッチング動作に同期して、電荷注入点Pにおける電圧Vが変動し、この電圧変動がリセット・フィールドスルー・ノイズNRFとなる。このリセット・フィールドスルー・ノイズNRFは、ソースフォロア31の出力電圧、すなわち、ソースフォロア32の入力電圧Vに付加されるが、この例によれば、以下に示す理由により、トランジスタの特性の影響を受けずに、しかも、髭状のパルス性ノイズが発生することなく、リセット・フィールドスルー・ノイズNRFを安定して低減することができる。
【0037】
まず、上記したように、リセット・パルスφが”H”レベルとなったときのみ、MOSトランジスタ28が負荷トランジスタとして機能してソースフォロア32のオフセット電圧が低下するので、出力電圧Vに付加されているリセット・フィールドスルー・ノイズNRFは、電荷注入点Pにおける電圧Vに出現するリセット・フィールドスルー・ノイズNRFに比べて低いものとなる。この場合、MOSトランジスタ28のゲート幅を変更することにより、図2に示すように、リセット・パルスφが”H”レベルとなったときにMOSトランジスタ28に流れる電流量を変更することができるので、MOSトランジスタ28のゲート幅を最適に設計すれば、低減可能なリセット・フィールドスルー・ノイズNRF2の量を任意に調整することができる。図2において、曲線a及びbは、MOSトランジスタ28のゲート幅を変更した場合の、ソースフォロア32の入力電圧V、すなわち、MOSトランジスタ27のゲートに印加される電圧に対する出力電圧V、すなわち、MOSトランジスタ28及び29のドレインから出力される電圧の特性曲線である。
【0038】
次に、この例によれば、第2段のソースフォロア32を構成するMOSトランジスタ29にP型不純物をドープしたエンハンスメント形のNチャネルMOSトランジスタを用いている。このエンハンスメント形のMOSトランジスタにおいては、制御される電流がMOSトランジスタのゲート酸化膜の界面を流れるという性質があるため、構造上電流制御が容易であり、動作点が一定となるように作製することが容易である。したがって、従来のように、作製された電荷転送装置ごとに、リセット・フィールドスルー・ノイズNRFを低減する量がばらついてしまうということはない。
【0039】
さらに、この例によれば、第2段のソースフォロア32の負荷トランジスタとして機能するMOSトランジスタ28及び29は、構造(ゲート幅及び閾値電圧)が同一であるとともに、MOSトランジスタ28のゲートには、リセット・パルス・ドライバ22から出力振幅が電源電圧VDDとほぼ同一のリセット・パルスφが印加され、MOSトランジスタ29のゲートには電源電圧VDDが印加されている。したがって、電荷転送装置が製造上その特性にばらつきが発生した場合であっても、従来のように、作製された電荷転送装置ごとに、リセット・フィールドスルー・ノイズNRFを低減する量がばらついてしまうことはない。以下、その理由を説明する。まず、そのゲートにリセット・パルスφが印加されるMOSトランジスタ24のドレインに電源電圧VDDが印加されており、また、リセット・フィールドスルー・ノイズNRFの振幅は、一般に、リセット・パルスφの振幅に比例している。したがって、MOSトランジスタ28のゲートに印加されるリセット・パルスφの振幅が大きいほど、MOSトランジスタ28に流れる電流の量は多くなるので、低減されるリセット・フィールドスルー・ノイズNRFの低減量もそれだけ多くなる。すなわち、リセット・フィールドスルー・ノイズNRFの量(振幅)とそれを低減する量とは、同一の電源電圧VDDによって相反する方向へ変化することによりリセット・フィールドスルー・ノイズNRFの低減を安定して行うことができる。さらに、並列回路を構成するMOSトランジスタ28及び29のそれぞれのゲートに印加される電圧が同一である場合には、リセット・フィールドスルー・ノイズNRFの低減量を一定にすることが可能となる。
なお、電源電圧VDDが12Vである場合、リセット・パルスφの振幅が電源電圧VDDとほぼ同一であるので、リセット・パルスφが”L”レベル、すなわち、0VであるときにMOSトランジスタ28が完全にオフ状態とするためには、MOSトランジスタ28及び29の閾値電圧は、1.0V以上であることが望ましい。
【0040】
さらに、この例によれば、第2段のソースフォロア32の負荷トランジスタとして機能するMOSトランジスタ28にリセット・パルスφを印加しているため、ソースフォロア32の出力電圧が変動し、その変動がカップリング容量Cを介して第1のソースフォロア31の出力電圧Vにリセット・パルスφの変化点で髭状のパルス性ノイズが発生する。しかし、ソースフォロア31の出力インピーダンスが低いため、髭状のパルス性ノイズの影響は少なく、例えば、電源電圧VDDが12Vである場合、7mV程度である。したがって、増幅率8倍の電圧増幅アンプ30にデータ転送レートが10MHzを越えるような高速なタイプを用いてソースフォロア32の出力電圧Vを電圧増幅しても、出力電圧VOUTに出現する髭状のパルス性ノイズの振幅は50mV程度に低減することができる。
これに対し、従来の技術においては、この例と同一条件の場合、ソースフォロア9において発生する髭状のパルス性ノイズの振幅は200mV程度にもなるため、後段の増幅率8倍の電圧増幅アンプにより電圧増幅すると、出力電圧VOUTに出現する髭状のパルス性ノイズの振幅は、帯域制限されるものの、700mV程度にもなり、電圧増幅アンプの最大出力振幅2Vに対して無視できない値となってしまう。さらに、上記高速なタイプの電圧増幅アンプを用いた場合、髭状のパルス性ノイズの振幅は、1.2V程度と一層大きくなってしまう。
【0041】
B.第2の実施例
次に、この発明の第2の実施例について説明する。
図3は、この発明の第2の実施例である電荷転送装置の構成を示す回路図である。この図において、図1の各部に対応する部分には同一の符号を付け、その説明を省略する。この図に示す電荷転送装置においては、図1に示すリセット・パルス・ドライバ22の出力端とMOSトランジスタ28のゲートとの間に、遅延回路41が新たに設けられている。
【0042】
遅延回路41は、一端がリセット・パルス・ドライバ22の出力端に接続され、他端がMOSトランジスタ28のゲートに接続された抵抗42と、一端が抵抗42の他端に接続され、他端が接地されたコンデンサ43とから構成されている。遅延回路41の遅延時間は、第1段のソースフォロア31における遅延時間と、MOSトランジスタ24における遅延時間とを考慮して、シミュレーションを行うことにより決定する。この遅延時間は、通常、5〜10nsec程度とすることが望ましい。
なお、上記構成の電荷転送装置において、遅延回路41以外の構成要素の動作は、上記した第1の実施例における対応する構成要素の動作と略同様であるので、その説明を省略する。
【0043】
今、第1段のソースフォロア31における遅延時間を遅延時間tとすると、ソースフォロア31の出力電圧Vは、図4(2)に示すように、リセット・パルスφに対して遅延時間tだけ遅れて出力される。ところが、上記した第1の実施例においては、リセット・パルスφは、リセット・フィールドスルー・ノイズNRFを低減するために、そのまま第2段のソースフォロア32を構成するMOSトランジスタ28のゲートに印加される(図4(1)参照)。したがって、第2段のソースフォロア32においては、何ら遅延されていないリセット・パルスφによりMOSトランジスタ28がオンして、図4(2)に示す、電圧Vの本来リセット・フィールドスルー・ノイズNRFが付加されていない部分V1aに対して低減処理を施してしまい、出力電圧Vの波形が乱れてしまうだけでなく、低減されるべきリセット・フィールドスルー・ノイズNRFが低減されずに残ってしまう(図4(3)参照)。
【0044】
これに対し、この例の構成によれば、第1段のソースフォロア31における遅延時間と、MOSトランジスタ24における遅延時間とを考慮して遅延回路41の遅延時間を決定し、リセット・パルスφを遅延回路41により遅延させて第2段のソースフォロア32を構成するMOSトランジスタ28のゲートに印加しているので、出力電圧Vが乱れることなく、また確実にリセット・フィールドスルー・ノイズNRFを低減することができる。
【0045】
C.第3の実施例
次に、この発明の第3の実施例について説明する。
図5は、この発明の第3の実施例である電荷転送装置の構成を示す回路図である。この図において、図3の各部に対応する部分には同一の符号を付け、その説明を省略する。この図に示す電荷転送装置においては、図3に示す遅延回路41に代えて、遅延回路51が新たに設けられている。
【0046】
遅延回路51は、直列接続されたインバータ52及び53から構成され、インバータ52の入力端がリセット・パルス・ドライバ22の出力端に接続され、インバータ53の出力端がMOSトランジスタ28のゲートに接続されている。遅延回路51の遅延時間は、上記した遅延回路41と同様、第1段のソースフォロア31における遅延時間と、MOSトランジスタ24における遅延時間とを考慮して、シミュレーションを行うことにより決定する。この遅延時間は、通常、5〜10nsec程度とすることが望ましい。
なお、上記構成の電荷転送装置において、遅延回路51以外の構成要素の動作は、上記した第1の実施例における対応する構成要素の動作と略同様であるので、その説明を省略する。
このように、この例の構成によれば、上記した第2の実施例と略同様の効果を得ることができる。
【0047】
D.第4の実施例
次に、この発明の第4の実施例について説明する。
図6は、この発明の第4の実施例である電荷転送装置の構成を示す回路図である。この図において、図5の各部に対応する部分には同一の符号を付け、その説明を省略する。この図に示す電荷転送装置においては、図5に示す第1段のソースフォロア31の出力端と第2のソースフォロア32の入力端との間に、電圧増幅アンプ30と略同一の機能を有する電圧増幅アンプ61が新たに設けられている。なお、遅延回路51の遅延時間は、第1段のソースフォロア31における遅延時間と、MOSトランジスタ24における遅延時間とを考慮して、シミュレーションを行うことにより決定しても良いが、それに加えて、電圧増幅アンプ61における遅延時間をも考慮して、シミュレーションを行うことにより決定することが望ましい。
【0048】
また、上記構成の電荷転送装置において、電圧増幅アンプ61が第1段のソースフォロア31の出力電圧Vを電圧増幅した後、第2のソースフォロア32が電圧増幅アンプ61の出力電圧を電流増幅する以外は、上記した第1の実施例における対応する構成要素の動作と略同様であるので、その説明を省略する。
このように、この例の構成によれば、電圧増幅アンプ61が第1段のソースフォロア31の出力電圧を電圧増幅しているので、電圧増幅アンプ61において、第1段のソースフォロア31の出力電圧Vに付加されているリセット・フィールドスルー・ノイズNRFの振幅自体が制限されるため、リセット・フィールドスルー・ノイズNRFの低減量を制御しやすい。
【0049】
以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
例えば、上述の第3及び第4の実施例においては、遅延回路51を2段のインバータ52及び53により構成する例を示したが、これに限定されず、インバータの段数はいくらでも良い。
また、上述の第4の実施例においては、遅延回路は、遅延回路51である例を示したが、これに限定されず、図3に示す遅延回路41でも良く、また配線遅延が遅延回路の遅延時間と略等しい場合には遅延回路を設けなくても良い。
【0050】
【発明の効果】
以上説明したように、この発明の構成によれば、電荷結合素子から転送された信号電荷を電圧に変換するフローティング・ディフュージョンと、リセット・パルスに基づいてフローティング・ディフュージョンに蓄積された信号電荷を排出させるリセット手段と、電圧を電流増幅する第1のソースフォロアと、リセット・パルスに基づいて負荷が変更されて第1のソースフォロアの出力電圧を電流増幅する第2のソースフォロアとを備えているので、トランジスタの特性変動の影響を受けずに、しかも、髭状のパルス性ノイズが発生することなく、リセット・フィールドスルー・ノイズを安定して低減することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施例である電荷転送装置の構成を示す回路図である。
【図2】同装置を構成するソースフォロア32の入力電圧Vに対する出力電圧Vの特性の一例を示す図である。
【図3】この発明の第2の実施例である電荷転送装置の構成を示す回路図である。
【図4】同装置の動作を説明するためのタイミング・チャートである。
【図5】この発明の第3の実施例である電荷転送装置の構成を示す回路図である。
【図6】この発明の第4の実施例である電荷転送装置の構成を示す回路図である。
【図7】従来の電荷転送装置の構成例を示す回路図である。
【図8】リセット・フィールドスルー・ノイズの発生原理を説明するための図であり、(1)はフローティング・ディフュージョン2及びその付近の断面構造及びそれに接続される構成要素の回路を表す図、(2)は(1)に示す断面構造図における各構成要素の電位を表す図である。
【符号の説明】
21 CCD
23 フローティング・ディフュージョン
24 MOSトランジスタ(リセット手段)
25〜29 MOSトランジスタ
30,61 電圧増幅アンプ
41,51 遅延回路

Claims (11)

  1. 電荷結合素子から転送された信号電荷を電圧に変換するフローティング・ディフュージョンと、
    リセット・パルスに基づいて前記フローティング・ディフュージョンに蓄積された信号電荷を排出させるリセット手段と、
    前記電圧を電流増幅する第1のソースフォロアと、
    前記リセット・パルスに基づいて負荷が変更されて前記第1のソースフォロアの出力電圧を電流増幅する第2のソースフォロアと
    を備えてなることを特徴とする電荷転送装置。
  2. 前記第1のソースフォロアの出力電圧を電圧増幅して前記第2のソースフォロアに供給する電圧増幅アンプを備えてなることを特徴とする請求項1記載の電荷転送装置。
  3. 前記リセット・パルスを所定時間遅延して前記第2のソースフォロアに供給する遅延回路を備えてなることを特徴とする請求項1又は2記載の電荷転送装置。
  4. 前記遅延回路は、抵抗及びコンデンサからなることを特徴とする請求項3記載の電荷転送装置。
  5. 前記遅延回路は、複数段直列接続されたインバータからなることを特徴とする請求項3記載の電荷転送装置。
  6. 前記遅延回路は、前記第1のソースフォロアにおける遅延時間と、前記リセット手段における遅延時間とに基づいて遅延時間が設定されることを特徴とする請求項3乃至5のいずれか1に記載の電荷転送装置。
  7. 前記遅延回路は、前記第1のソースフォロアにおける遅延時間と、前記リセット手段における遅延時間と、前記電圧増幅アンプにおける遅延時間とに基づいて遅延時間が設定されることを特徴とする請求項3乃至5のいずれか1に記載の電荷転送装置。
  8. 前記第2のソースフォロアは、駆動トランジスタと、第1の負荷トランジスタと、前記リセット・パルス又は遅延されたリセット・パルスが印加された時のみ機能する第2の負荷トランジスタとからなることを特徴とする請求項1乃至7のいずれか1に記載の電荷転送装置。
  9. 前記第2の負荷トランジスタは、P型不純物をドープしたエンハンスメント形のNチャネルMOSトランジスタであることを特徴とする請求項8記載の電荷転送装置。
  10. 前記第1及び第2の負荷トランジスタは、P型不純物をドープしたエンハンスメント形のNチャネルMOSトランジスタであって、ゲート幅及び閾値電圧が同一であり、前記第1の負荷トランジスタのゲートには電源電圧が印加され、前記第2の負荷トランジスタのゲートには、その振幅が電源電圧とほぼ同一である前記リセット・パルス又は遅延されたリセット・パルスが印加されていることを特徴とする請求項8記載の電荷転送装置。
  11. 前記第2の負荷トランジスタのゲート幅は、前記リセット手段の動作に基づいて発生するリセット・フィールドスルー・ノイズを所定量に低減するように設計されていることを特徴とする請求項8乃至10のいずれか1に記載の電荷転送装置。
JP2000263823A 2000-08-31 2000-08-31 電荷転送装置 Expired - Fee Related JP3626083B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000263823A JP3626083B2 (ja) 2000-08-31 2000-08-31 電荷転送装置
US09/942,143 US6515318B2 (en) 2000-08-31 2001-08-29 Charge transfer device
TW090121420A TW510053B (en) 2000-08-31 2001-08-29 Charge transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000263823A JP3626083B2 (ja) 2000-08-31 2000-08-31 電荷転送装置

Publications (2)

Publication Number Publication Date
JP2002077734A JP2002077734A (ja) 2002-03-15
JP3626083B2 true JP3626083B2 (ja) 2005-03-02

Family

ID=18751318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000263823A Expired - Fee Related JP3626083B2 (ja) 2000-08-31 2000-08-31 電荷転送装置

Country Status (3)

Country Link
US (1) US6515318B2 (ja)
JP (1) JP3626083B2 (ja)
TW (1) TW510053B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3529022B2 (ja) * 1998-01-30 2004-05-24 シャープ株式会社 電荷転送素子
TW200531539A (en) * 2003-07-30 2005-09-16 Matsushita Electric Ind Co Ltd Solid-state imaging device, camera, power supply device and method thereof
US7868605B1 (en) 2007-07-02 2011-01-11 Altera Corporation Mixed mode power regulator circuitry for memory elements
US7705659B1 (en) * 2007-07-02 2010-04-27 Altera Corporation Power regulator circuitry with power-on-reset control
JP5232685B2 (ja) * 2009-02-24 2013-07-10 本田技研工業株式会社 受信装置及び受信方法
CN105981370B (zh) 2014-02-07 2019-07-19 拉姆伯斯公司 馈通补偿图像传感器
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
JP7330124B2 (ja) * 2020-03-19 2023-08-21 株式会社東芝 固体撮像装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19731495C2 (de) * 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
US6130556A (en) * 1998-06-16 2000-10-10 Lsi Logic Corporation Integrated circuit I/O buffer with 5V well and passive gate voltage

Also Published As

Publication number Publication date
US20020024069A1 (en) 2002-02-28
JP2002077734A (ja) 2002-03-15
US6515318B2 (en) 2003-02-04
TW510053B (en) 2002-11-11

Similar Documents

Publication Publication Date Title
US20080024172A1 (en) Actively Compensated Buffering for High Speed Current Mode Logic Data Path
JP3626083B2 (ja) 電荷転送装置
JP2701546B2 (ja) 信号電荷検出回路を有する電荷転送装置
JP3313125B2 (ja) Ccd型固体撮像素子
KR100527606B1 (ko) 승압회로및이회로를사용한고체촬상장치
KR100296451B1 (ko) 개선된이득을가지는소오스팔로워회로및그것을이용한고체촬상장치의출력회로
US4656429A (en) Voltage comparison circuit with ripple component elimination
KR100279294B1 (ko) 개선된 이득을 가지는 소오스 팔로워 회로 및그것을 이용한 고체 촬상 장치의 출력 회로
US6862041B2 (en) Circuit for processing charge detecting signal having FETS with commonly connected gates
JPS63289865A (ja) 電荷転送素子
JP3490045B2 (ja) ローノイズバッファ回路
JPH0787400A (ja) Ccd固体撮像素子
JPS61135149A (ja) Mos型集積回路
JPH06152341A (ja) バッファリング回路
JPH10136266A (ja) 固体撮像装置
JP3028074B2 (ja) 電荷転送素子とその駆動方法
JPS6143799B2 (ja)
JPH07298607A (ja) 半導体昇圧回路
Ay Boosted readout for CMOS APS pixels
JP5034372B2 (ja) レベルシフト回路、駆動装置、撮像装置
JP3897386B2 (ja) イメージセンサ
JP3597176B2 (ja) Ccd型固体撮像素子
JP3586985B2 (ja) 半導体装置の出力回路
JPH08306908A (ja) 電荷検出装置
US20070090273A1 (en) High performance charge detection amplifier for CCD image sensors

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees