JP3626083B2 - 電荷転送装置 - Google Patents
電荷転送装置 Download PDFInfo
- Publication number
- JP3626083B2 JP3626083B2 JP2000263823A JP2000263823A JP3626083B2 JP 3626083 B2 JP3626083 B2 JP 3626083B2 JP 2000263823 A JP2000263823 A JP 2000263823A JP 2000263823 A JP2000263823 A JP 2000263823A JP 3626083 B2 JP3626083 B2 JP 3626083B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transfer device
- source follower
- charge transfer
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、電荷転送装置に関し、詳しくは、テレビカメラ等の撮像装置に用いて好適な電荷転送装置に関する。
【０００２】
【従来の技術】
図７は、特許第２６６６５２２号公報に開示された従来の電荷転送装置の構成例を示す回路図である。
この例の電荷転送装置は、電荷結合素子（ＣＣＤ； Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）１と、浮動拡散容量（フローティング・ディフュージョン）２と、デプレッション形のＮチャネルＭＯＳトランジスタ３〜５と、エンハンスメント形のＮチャネルＭＯＳトランジスタ６〜８とから構成されている。
【０００３】
フローティング・ディフュージョン２は、ＰＮ接合の島状半導体領域を利用して形成され、ＣＣＤ１の図示せぬ電荷転送領域内を転送され、図示せぬ出力ゲート下のチャネルを通過した信号電荷（電子）がその一端（電荷注入点Ｐ）へ注入されることにより、上記信号電荷を電圧に変換するものである。フローティング・ディフュージョン２の容量は、上記信号電荷を電圧に変換する変換効率を高めるために、通常、７ｆＦ程度と非常に小さく設定されている。ＭＯＳトランジスタ３は、フローティング・ディフュージョン２に蓄積された信号電荷を排出させて、電荷注入点Ｐにおける電圧ＶＰを一定の電圧にリセットするためのリセット手段であり、そのゲートにリセット・パルスφＲが印加され、そのドレインにリセット・ドレイン電圧ＶＲＤが印加され、そのソースが電荷注入点Ｐに接続されている。
【０００４】
ＭＯＳトランジスタ４、６及び７は、第１段のソースフォロワ９を構成しており、ＭＯＳトランジスタ６が駆動トランジスタとして機能し、ＭＯＳトランジスタ４が負荷トランジスタとして機能し、ＭＯＳトランジスタ７はオンした時のみ負荷トランジスタとして機能する。ソースフォロワ９の入力端、すなわち、ＭＯＳトランジスタ６のゲートが電荷注入点Ｐに接続され、ＭＯＳトランジスタ６のドレインに電源電圧ＶＤＤが印加され、ＭＯＳトランジスタ４のゲート及びソース並びにＭＯＳトランジスタ７のソースが接地され、ＭＯＳトランジスタ７のゲートにリセット・パルスφＲが印加される。
【０００５】
ＭＯＳトランジスタ５及び８は、第２段のソースフォロワ１０を構成しており、ＭＯＳトランジスタ８が駆動トランジスタとして機能し、ＭＯＳトランジスタ５が負荷トランジスタとして機能する。ソースフォロワ１０の入力端、すなわち、ＭＯＳトランジスタ８のゲートがソースフォロワ９の出力端、すなわち、ＭＯＳトランジスタ６のソース、ＭＯＳトランジスタ４のドレイン及びＭＯＳトランジスタ７のドレインとの接続点に接続され、ＭＯＳトランジスタ８のドレインに電源電圧ＶＤＤが印加され、ＭＯＳトランジスタ５のゲート及びソースが接地され、ソースフォロワ１０の出力端、すなわち、ＭＯＳトランジスタ８のソースとＭＯＳトランジスタ５のドレインとの接続点から出力電圧ＶＯＵＴが出力される。
【０００６】
次に、上記構成の電荷転送装置の動作について説明する。ＣＣＤ１において、電荷転送領域内を転送され、転送電極下に蓄積された信号電荷（電子）は、出力ゲート下のチャネルを通過した後、フローティング・ディフュージョン２の電荷注入点Ｐへ注入される。この電荷注入点Ｐへ注入された信号電荷に基づく電荷注入点Ｐにおける電位変化は、第１段及び第２段のソースフォロワ９及び１０においてそれぞれ電流増幅された後、出力電圧ＶＯＵＴとして出力される。この出力電圧ＶＯＵＴは、さらに１０倍前後に電圧増幅され、サンプル・ホールドされた後、Ａ／Ｄコンバータによりデジタルデータに変換される。
【０００７】
次に、リセット・パルスφＲが”Ｈ”レベルになると、ＭＯＳトランジスタ３がオンし、ＭＯＳトランジスタ３のソース電圧、すなわち、電荷注入点Ｐにおける電圧ＶＰがＭＯＳトランジスタ３のドレインに印加されているリセット・ドレイン電圧ＶＲＤと同一の電圧となる。この時、ソースフォロア９においては、”Ｈ”レベルのリセット・パルスφＲによりＭＯＳトランジスタ７がオンし、ＭＯＳトランジスタ４及び７の並列回路が負荷トランジスタとして機能するので、ＭＯＳトランジスタ４だけが負荷トランジスタとして機能する場合に比べてＭＯＳトランジスタ４及び７に多くの電流が流れ、ソースフォロア９のオフセット電圧が低下する。
【０００８】
次に、リセット・パルスφＲが”Ｌ”レベルになると、ＭＯＳトランジスタ３がオフし、電荷注入点Ｐはフローティング状態となる。この時、ソースフォロア９においては、”Ｌ”レベルのリセット・パルスφＲによりＭＯＳトランジスタ７がオフし、ＭＯＳトランジスタ４だけが負荷トランジスタとして機能するので、ＭＯＳトランジスタ４及び７の並列回路が負荷トランジスタとして機能する場合に比べてＭＯＳトランジスタ４により少ない電流が流れ、ソースフォロア９のオフセット電圧が上昇する。
【０００９】
ところで、図７及び図８に示すように、ＭＯＳトランジスタ３のゲート３ａと電荷注入点Ｐとの間にカップリング容量Ｃ１が存在しており、ゲート３ａ下に蓄積された電子がこのカップリング容量Ｃ１を介してフローティング・ディフュージョン２に戻ってしまうことがある。また、フローティング・ディフュージョン２は、上記したように、信号電荷を電圧に変換する変換効率を高めるために、その容量が通常７ｆＦ程度と非常に小さく設定されているとともに、構造上、インピーダンスが非常に高い。さらに、図７及び図８に示すように、ＭＯＳトランジスタ６のゲートとソースとの間にカップリング容量Ｃ２が存在している。図８（１）においては、Ｐ型ウェル又はＰ型基板１１内にＮ型ウェル１２が形成され、Ｎ型ウェル１２の上面にゲート酸化膜及びポリシリコン膜（図示略）が順次形成され、パターニングされることにより、ＣＣＤ１、フローティング・ディフュージョン２、ＭＯＳトランジスタ３などが作製されている。また、図８（２）は（１）に示す断面構造図における各構成要素の電位を表す図である。
【００１０】
上記した３点を要因として、リセット・パルスφＲによるＭＯＳトランジスタ３のスイッチング動作に同期して、電荷注入点Ｐにおける電圧ＶＰが変動し、この電圧変動がリセット・フィールドスルー・ノイズと呼ばれるノイズとなる。このリセット・フィールドスルー・ノイズは、出力電圧ＶＯＵＴに付加されるが、上記したように、リセット・パルスφＲが”Ｈ”レベルとなったときのみ、ＭＯＳトランジスタ７が負荷トランジスタとして機能してソースフォロア９のオフセット電圧が低下するので、出力電圧ＶＯＵＴに付加されるリセット・フィールドスルー・ノイズは、ＭＯＳトランジスタ７によって低減され、電荷注入点Ｐにおける電圧ＶＰに出現するリセット・フィールドスルー・ノイズに比べて低いものとなる。
【００１１】
【発明が解決しようとする課題】
上記した従来の電荷転送装置においては、第２段のソースフォロア１０を構成するＭＯＳトランジスタ５にデプレッション形のＭＯＳトランジスタを用いている。このデプレッション形のＭＯＳトランジスタにおいては、制御される電流がＭＯＳトランジスタのゲート酸化膜の界面を流れず、深い箇所を流れるという性質があるため、構造上電流制御が難しく、動作点が一定となるように作製することが困難である。したがって、作製された電荷転送装置ごとに、リセット・フィールドスルー・ノイズを低減する量がばらついてしまうという欠点があった。
【００１２】
また、上記した従来の電荷転送装置においては、第１段のソースフォロア９の負荷トランジスタとして機能するＭＯＳトランジスタ４及び７に構造の異なるデプレッション形のＭＯＳトランジスタと、エンハンスメント形のＭＯＳトランジスタとを用いている。したがって、この場合も、ＭＯＳトランジスタ４及び７の閾値の変動や、ゲート幅の変動を要因として、作製された電荷転送装置ごとに、リセット・フィールドスルー・ノイズを低減する量がばらついてしまうという欠点があった。
【００１３】
さらに、上記した従来の電荷転送装置においては、第１段のソースフォロア９の負荷トランジスタとして機能するＭＯＳトランジスタ７にリセット・パルスφＲを印加しているため、ソースフォロア９の出力電圧が変動し、その変動がカップリング容量Ｃ２を介してフローティング・ディフュージョン２に影響を及ぼす。これにより、出力電圧ＶＯＵＴにリセット・パルスφＲの変化点で髭状のパルス性ノイズが発生してしまうという欠点があった。
【００１４】
この発明は、上述の事情に鑑みてなされたもので、トランジスタの特性の影響を受けずに、しかも、髭状のパルス性ノイズが発生することなく、リセット・フィールドスルー・ノイズを安定して低減することができる電荷転送装置を提供することを目的としている。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明に係る電荷転送装置は、電荷結合素子から転送された信号電荷を電圧に変換するフローティング・ディフュージョンと、リセット・パルスに基づいて上記フローティング・ディフュージョンに蓄積された信号電荷を排出させるリセット手段と、上記電圧を電流増幅する第１のソースフォロアと、上記リセット・パルスに基づいて負荷が変更されて上記第１のソースフォロアの出力電圧を電流増幅する第２のソースフォロアとを備えてなることを特徴としている。
【００１６】
また、請求項２記載の発明は、請求項１記載の電荷転送装置に係り、上記第１のソースフォロアの出力電圧を電圧増幅して上記第２のソースフォロアに供給する電圧増幅アンプを備えてなることを特徴としている。
【００１７】
また、請求項３記載の発明は、請求項１又は２記載の電荷転送装置に係り、上記リセット・パルスを所定時間遅延して上記第２のソースフォロアに供給する遅延回路を備えてなることを特徴としている。
【００１８】
また、請求項４記載の発明は、請求項３記載の電荷転送装置に係り、上記遅延回路は、抵抗及びコンデンサからなることを特徴としている。
【００１９】
また、請求項５記載の発明は、請求項３記載の電荷転送装置に係り、上記遅延回路は、複数段直列接続されたインバータからなることを特徴としている。
【００２０】
また、請求項６記載の発明は、請求項３乃至５のいずれか１に記載の電荷転送装置に係り、上記遅延回路は、上記第１のソースフォロアにおける遅延時間と、上記リセット手段における遅延時間とに基づいて遅延時間が設定されることを特徴としている。
【００２１】
また、請求項７記載の発明は、請求項３乃至５のいずれか１に記載の電荷転送装置に係り、上記遅延回路は、上記第１のソースフォロアにおける遅延時間と、上記リセット手段における遅延時間と、上記電圧増幅アンプにおける遅延時間とに基づいて遅延時間が設定されることを特徴としている。
【００２２】
また、請求項８記載の発明は、請求項１乃至７のいずれか１に記載の電荷転送装置に係り、上記第２のソースフォロアは、駆動トランジスタと、第１の負荷トランジスタと、上記リセット・パルス又は遅延されたリセット・パルスが印加された時のみ機能する第２の負荷トランジスタとからなることを特徴としている。
【００２３】
また、請求項９記載の発明は、請求項８記載の電荷転送装置に係り、上記第２の負荷トランジスタは、Ｐ型不純物をドープしたエンハンスメント形のＮチャネルＭＯＳトランジスタであることを特徴としている。
【００２４】
また、請求項１０記載の発明は、請求項８記載の電荷転送装置に係り、上記第１及び第２の負荷トランジスタは、Ｐ型不純物をドープしたエンハンスメント形のＮチャネルＭＯＳトランジスタであって、ゲート幅及び閾値電圧が同一であり、上記第１の負荷トランジスタのゲートには電源電圧が印加され、上記第２の負荷トランジスタのゲートには、その振幅が電源電圧とほぼ同一である上記リセット・パルス又は遅延されたリセット・パルスが印加されていることを特徴としている。
【００２５】
また、請求項１１記載の発明は、請求項８乃至１０のいずれか１に記載の電荷転送装置に係り、上記第２の負荷トランジスタのゲート幅は、上記リセット手段の動作に基づいて発生するリセット・フィールドスルー・ノイズを所定量に低減するように設計されていることを特徴としている。
【００２６】
【作用】
この発明の構成によれば、トランジスタの特性の影響を受けずに、しかも、髭状のパルス性ノイズが発生することなく、リセット・フィールドスルー・ノイズを安定して低減することができる。
【００２７】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
Ａ．第１の実施例
まず、この発明の第１の実施例について説明する。
図１は、この発明の第１の実施例である電荷転送装置の構成を示す回路図である。
この例の電荷転送装置は、ＣＣＤ２１と、リセット・パルス・ドライバ２２と、フローティング・ディフュージョン２３と、デプレッション形のＮチャネルＭＯＳトランジスタ２４と、エンハンスメント形のＮチャネルＭＯＳトランジスタ２５と、Ｐ型不純物をドープしたエンハンスメント形のＮチャネルＭＯＳトランジスタ２６〜２９と、電圧増幅アンプ３０とから構成されている。
【００２８】
リセット・パルス・ドライバ２２は、外部から供給されるローアクティブのリセット・パルス／φＲを反転して、その出力振幅が電源電圧ＶＤＤとほぼ同一のハイアクティブのリセット・パルスφＲとして出力する。フローティング・ディフュージョン２３は、ＰＮ接合の島状半導体領域を利用して形成され、ＣＣＤ１の図示せぬ電荷転送領域内を転送され、図示せぬ出力ゲート下のチャネルを通過した信号電荷（電子）がその一端（電荷注入点Ｐ）へ注入されることにより、上記信号電荷を電圧に変換するものである。フローティング・ディフュージョン２３の容量は、上記信号電荷を電圧に変換する変換効率を高めるために、通常、７ｆＦ程度と非常に小さく設定されている。ＭＯＳトランジスタ２４は、フローティング・ディフュージョン２３に蓄積された信号電荷を排出させて、電荷注入点Ｐにおける電圧ＶＰを一定の電圧にリセットするためのリセット手段であり、そのゲートにリセット・パルスφＲが印加され、そのドレインに電源電圧ＶＤＤが印加され、そのソースが電荷注入点Ｐに接続されている。
【００２９】
ＭＯＳトランジスタ２５及び２６は、第１段のソースフォロワ３１を構成しており、ＭＯＳトランジスタ２５が駆動トランジスタとして機能し、ＭＯＳトランジスタ２６が負荷トランジスタとして機能する。ソースフォロワ３１の入力端、すなわち、ＭＯＳトランジスタ２５のゲートが電荷注入点Ｐに接続され、ＭＯＳトランジスタ２５のドレイン及びＭＯＳトランジスタ２６のゲートに電源電圧ＶＤＤが印加され、ＭＯＳトランジスタ２６のソースが接地されている。
【００３０】
ＭＯＳトランジスタ２７〜２９は、第２段のソースフォロワ３２を構成しており、ＭＯＳトランジスタ２７が駆動トランジスタとして機能し、ＭＯＳトランジスタ２９が負荷トランジスタとして機能し、ＭＯＳトランジスタ２８はオンした時のみ負荷トランジスタとして機能する。ソースフォロワ３２の入力端、すなわち、ＭＯＳトランジスタ２７のゲートがソースフォロワ３１の出力端、すなわち、ＭＯＳトランジスタ２５のソースとＭＯＳトランジスタ２６のドレインとの接続点に接続され、ＭＯＳトランジスタ２７のドレイン及びＭＯＳトランジスタ２９のゲートに電源電圧ＶＤＤが印加され、ＭＯＳトランジスタ２８のソース及びＭＯＳトランジスタ２９のソースが接地され、ＭＯＳトランジスタ２８のゲートにリセット・パルスφＲが印加される。ＭＯＳトランジスタ２８及び２９は、構造（ゲート幅及び閾値電圧）が同一である。電圧増幅アンプ３０は、その入力端が、ソースフォロワ３２の出力端、すなわち、ＭＯＳトランジスタ２７のソースと、ＭＯＳトランジスタ２８のドレインと、ＭＯＳトランジスタ２９のドレインとの接続点に接続され、ソースフォロア３２において電流増幅された信号を電圧増幅した後、出力電圧ＶＯＵＴとして出力する。
【００３１】
次に、上記構成の電荷転送装置の動作について説明する。ＣＣＤ２１において、電荷転送領域内を転送され、転送電極下に蓄積された信号電荷（電子）は、出力ゲート下のチャネルを通過した後、フローティング・ディフュージョン２３の電荷注入点Ｐへ注入される。この電荷注入点Ｐへ注入された信号電荷に基づく電荷注入点Ｐにおける電位変化は、第１段及び第２段のソースフォロワ３１及び３２においてそれぞれ電流増幅された後、電圧増幅アンプ３０において１０倍前後に電圧増幅され、出力電圧ＶＯＵＴとして出力される。この出力電圧ＶＯＵＴは、さらにサンプル・ホールドされた後、Ａ／Ｄコンバータによりデジタルデータに変換される。
【００３２】
次に、外部から供給されているリセット・パルス／φＲが”Ｌ”レベルとなり、リセット・パルス・ドライバ２２が”Ｌ”レベルのリセット・パルス／φＲを反転して”Ｈ”レベルのリセット・パルスφＲをＭＯＳトランジスタ２４に供給すると、ＭＯＳトランジスタ２４がオンし、ＭＯＳトランジスタ２４のソース電圧、すなわち、電荷注入点Ｐにおける電圧ＶＰがＭＯＳトランジスタ２４のドレインに印加されている電圧電圧ＶＤＤと同一の電圧となり、フローティング・ディフュージョン２３の電荷注入点Ｐへ注入された信号電荷（電子）が電源電圧ＶＤＤへ排出される。
【００３３】
このとき、ソースフォロア３２においては、リセット・パルス・ドライバ２２から”Ｈ”レベルのリセット・パルスφＲが供給されているので、ＭＯＳトランジスタ２８がオンし、ＭＯＳトランジスタ２８及び２９の並列回路が負荷トランジスタとして機能する。したがって、ＭＯＳトランジスタ２９だけが負荷トランジスタとして機能する場合に比べてＭＯＳトランジスタ２８及び２９に多くの電流が流れ、ソースフォロア３２のオフセット電圧が低下する。
【００３４】
次に、外部から供給されているリセット・パルス／φＲが”Ｈ”レベルとなり、リセット・パルス・ドライバ２２が”Ｈ”レベルのリセット・パルス／φＲを反転して”Ｌ”レベルのリセット・パルスφＲをＭＯＳトランジスタ２４に供給すると、ＭＯＳトランジスタ２４がオフし、電荷注入点Ｐはフローティング状態となる。この時、ソースフォロア３２においては、リセット・パルス・ドライバ２２から”Ｌ”レベルのリセット・パルスφＲが供給されているので、ＭＯＳトランジスタ２８がオフし、ＭＯＳトランジスタ２９だけが負荷トランジスタとして機能する。したがって、ＭＯＳトランジスタ２８及び２９の並列回路が負荷トランジスタとして機能する場合に比べてＭＯＳトランジスタ２９により少ない電流が流れ、ソースフォロア３２のオフセット電圧が上昇する。
【００３５】
ところで、図１に示すように、ＭＯＳトランジスタ２４のゲートと電荷注入点Ｐとの間にカップリング容量Ｃ１が存在しており、ゲート下に蓄積された電子がこのカップリング容量Ｃ１を介してフローティング・ディフュージョン２３に戻ってしまうことがある。また、フローティング・ディフュージョン２３は、上記したように、信号電荷を電圧に変換する変換効率を高めるために、その容量が通常７ｆＦ程度と非常に小さく設定されているとともに、構造上、インピーダンスが非常に高い。
【００３６】
上記した２点を要因として、リセット・パルスφＲによるＭＯＳトランジスタ２４のスイッチング動作に同期して、電荷注入点Ｐにおける電圧ＶＰが変動し、この電圧変動がリセット・フィールドスルー・ノイズＮＲＦとなる。このリセット・フィールドスルー・ノイズＮＲＦは、ソースフォロア３１の出力電圧、すなわち、ソースフォロア３２の入力電圧Ｖ１に付加されるが、この例によれば、以下に示す理由により、トランジスタの特性の影響を受けずに、しかも、髭状のパルス性ノイズが発生することなく、リセット・フィールドスルー・ノイズＮＲＦを安定して低減することができる。
【００３７】
まず、上記したように、リセット・パルスφＲが”Ｈ”レベルとなったときのみ、ＭＯＳトランジスタ２８が負荷トランジスタとして機能してソースフォロア３２のオフセット電圧が低下するので、出力電圧Ｖ２に付加されているリセット・フィールドスルー・ノイズＮＲＦは、電荷注入点Ｐにおける電圧ＶＰに出現するリセット・フィールドスルー・ノイズＮＲＦに比べて低いものとなる。この場合、ＭＯＳトランジスタ２８のゲート幅を変更することにより、図２に示すように、リセット・パルスφＲが”Ｈ”レベルとなったときにＭＯＳトランジスタ２８に流れる電流量を変更することができるので、ＭＯＳトランジスタ２８のゲート幅を最適に設計すれば、低減可能なリセット・フィールドスルー・ノイズＮＲＦ２の量を任意に調整することができる。図２において、曲線ａ及びｂは、ＭＯＳトランジスタ２８のゲート幅を変更した場合の、ソースフォロア３２の入力電圧Ｖ１、すなわち、ＭＯＳトランジスタ２７のゲートに印加される電圧に対する出力電圧Ｖ２、すなわち、ＭＯＳトランジスタ２８及び２９のドレインから出力される電圧の特性曲線である。
【００３８】
次に、この例によれば、第２段のソースフォロア３２を構成するＭＯＳトランジスタ２９にＰ型不純物をドープしたエンハンスメント形のＮチャネルＭＯＳトランジスタを用いている。このエンハンスメント形のＭＯＳトランジスタにおいては、制御される電流がＭＯＳトランジスタのゲート酸化膜の界面を流れるという性質があるため、構造上電流制御が容易であり、動作点が一定となるように作製することが容易である。したがって、従来のように、作製された電荷転送装置ごとに、リセット・フィールドスルー・ノイズＮＲＦを低減する量がばらついてしまうということはない。
【００３９】
さらに、この例によれば、第２段のソースフォロア３２の負荷トランジスタとして機能するＭＯＳトランジスタ２８及び２９は、構造（ゲート幅及び閾値電圧）が同一であるとともに、ＭＯＳトランジスタ２８のゲートには、リセット・パルス・ドライバ２２から出力振幅が電源電圧ＶＤＤとほぼ同一のリセット・パルスφＲが印加され、ＭＯＳトランジスタ２９のゲートには電源電圧ＶＤＤが印加されている。したがって、電荷転送装置が製造上その特性にばらつきが発生した場合であっても、従来のように、作製された電荷転送装置ごとに、リセット・フィールドスルー・ノイズＮＲＦを低減する量がばらついてしまうことはない。以下、その理由を説明する。まず、そのゲートにリセット・パルスφＲが印加されるＭＯＳトランジスタ２４のドレインに電源電圧ＶＤＤが印加されており、また、リセット・フィールドスルー・ノイズＮＲＦの振幅は、一般に、リセット・パルスφＲの振幅に比例している。したがって、ＭＯＳトランジスタ２８のゲートに印加されるリセット・パルスφＲの振幅が大きいほど、ＭＯＳトランジスタ２８に流れる電流の量は多くなるので、低減されるリセット・フィールドスルー・ノイズＮＲＦの低減量もそれだけ多くなる。すなわち、リセット・フィールドスルー・ノイズＮＲＦの量（振幅）とそれを低減する量とは、同一の電源電圧ＶＤＤによって相反する方向へ変化することによりリセット・フィールドスルー・ノイズＮＲＦの低減を安定して行うことができる。さらに、並列回路を構成するＭＯＳトランジスタ２８及び２９のそれぞれのゲートに印加される電圧が同一である場合には、リセット・フィールドスルー・ノイズＮＲＦの低減量を一定にすることが可能となる。
なお、電源電圧ＶＤＤが１２Ｖである場合、リセット・パルスφＲの振幅が電源電圧ＶＤＤとほぼ同一であるので、リセット・パルスφＲが”Ｌ”レベル、すなわち、０ＶであるときにＭＯＳトランジスタ２８が完全にオフ状態とするためには、ＭＯＳトランジスタ２８及び２９の閾値電圧は、１．０Ｖ以上であることが望ましい。
【００４０】
さらに、この例によれば、第２段のソースフォロア３２の負荷トランジスタとして機能するＭＯＳトランジスタ２８にリセット・パルスφＲを印加しているため、ソースフォロア３２の出力電圧が変動し、その変動がカップリング容量Ｃ３を介して第１のソースフォロア３１の出力電圧Ｖ１にリセット・パルスφＲの変化点で髭状のパルス性ノイズが発生する。しかし、ソースフォロア３１の出力インピーダンスが低いため、髭状のパルス性ノイズの影響は少なく、例えば、電源電圧ＶＤＤが１２Ｖである場合、７ｍＶ程度である。したがって、増幅率８倍の電圧増幅アンプ３０にデータ転送レートが１０ＭＨｚを越えるような高速なタイプを用いてソースフォロア３２の出力電圧Ｖ２を電圧増幅しても、出力電圧ＶＯＵＴに出現する髭状のパルス性ノイズの振幅は５０ｍＶ程度に低減することができる。
これに対し、従来の技術においては、この例と同一条件の場合、ソースフォロア９において発生する髭状のパルス性ノイズの振幅は２００ｍＶ程度にもなるため、後段の増幅率８倍の電圧増幅アンプにより電圧増幅すると、出力電圧ＶＯＵＴに出現する髭状のパルス性ノイズの振幅は、帯域制限されるものの、７００ｍＶ程度にもなり、電圧増幅アンプの最大出力振幅２Ｖに対して無視できない値となってしまう。さらに、上記高速なタイプの電圧増幅アンプを用いた場合、髭状のパルス性ノイズの振幅は、１．２Ｖ程度と一層大きくなってしまう。
【００４１】
Ｂ．第２の実施例
次に、この発明の第２の実施例について説明する。
図３は、この発明の第２の実施例である電荷転送装置の構成を示す回路図である。この図において、図１の各部に対応する部分には同一の符号を付け、その説明を省略する。この図に示す電荷転送装置においては、図１に示すリセット・パルス・ドライバ２２の出力端とＭＯＳトランジスタ２８のゲートとの間に、遅延回路４１が新たに設けられている。
【００４２】
遅延回路４１は、一端がリセット・パルス・ドライバ２２の出力端に接続され、他端がＭＯＳトランジスタ２８のゲートに接続された抵抗４２と、一端が抵抗４２の他端に接続され、他端が接地されたコンデンサ４３とから構成されている。遅延回路４１の遅延時間は、第１段のソースフォロア３１における遅延時間と、ＭＯＳトランジスタ２４における遅延時間とを考慮して、シミュレーションを行うことにより決定する。この遅延時間は、通常、５〜１０ｎｓｅｃ程度とすることが望ましい。
なお、上記構成の電荷転送装置において、遅延回路４１以外の構成要素の動作は、上記した第１の実施例における対応する構成要素の動作と略同様であるので、その説明を省略する。
【００４３】
今、第１段のソースフォロア３１における遅延時間を遅延時間ｔ１とすると、ソースフォロア３１の出力電圧Ｖ１は、図４（２）に示すように、リセット・パルスφＲに対して遅延時間ｔ１だけ遅れて出力される。ところが、上記した第１の実施例においては、リセット・パルスφＲは、リセット・フィールドスルー・ノイズＮＲＦを低減するために、そのまま第２段のソースフォロア３２を構成するＭＯＳトランジスタ２８のゲートに印加される（図４（１）参照）。したがって、第２段のソースフォロア３２においては、何ら遅延されていないリセット・パルスφＲによりＭＯＳトランジスタ２８がオンして、図４（２）に示す、電圧Ｖ１の本来リセット・フィールドスルー・ノイズＮＲＦが付加されていない部分Ｖ１ａに対して低減処理を施してしまい、出力電圧Ｖ２の波形が乱れてしまうだけでなく、低減されるべきリセット・フィールドスルー・ノイズＮＲＦが低減されずに残ってしまう（図４（３）参照）。
【００４４】
これに対し、この例の構成によれば、第１段のソースフォロア３１における遅延時間と、ＭＯＳトランジスタ２４における遅延時間とを考慮して遅延回路４１の遅延時間を決定し、リセット・パルスφＲを遅延回路４１により遅延させて第２段のソースフォロア３２を構成するＭＯＳトランジスタ２８のゲートに印加しているので、出力電圧Ｖ２が乱れることなく、また確実にリセット・フィールドスルー・ノイズＮＲＦを低減することができる。
【００４５】
Ｃ．第３の実施例
次に、この発明の第３の実施例について説明する。
図５は、この発明の第３の実施例である電荷転送装置の構成を示す回路図である。この図において、図３の各部に対応する部分には同一の符号を付け、その説明を省略する。この図に示す電荷転送装置においては、図３に示す遅延回路４１に代えて、遅延回路５１が新たに設けられている。
【００４６】
遅延回路５１は、直列接続されたインバータ５２及び５３から構成され、インバータ５２の入力端がリセット・パルス・ドライバ２２の出力端に接続され、インバータ５３の出力端がＭＯＳトランジスタ２８のゲートに接続されている。遅延回路５１の遅延時間は、上記した遅延回路４１と同様、第１段のソースフォロア３１における遅延時間と、ＭＯＳトランジスタ２４における遅延時間とを考慮して、シミュレーションを行うことにより決定する。この遅延時間は、通常、５〜１０ｎｓｅｃ程度とすることが望ましい。
なお、上記構成の電荷転送装置において、遅延回路５１以外の構成要素の動作は、上記した第１の実施例における対応する構成要素の動作と略同様であるので、その説明を省略する。
このように、この例の構成によれば、上記した第２の実施例と略同様の効果を得ることができる。
【００４７】
Ｄ．第４の実施例
次に、この発明の第４の実施例について説明する。
図６は、この発明の第４の実施例である電荷転送装置の構成を示す回路図である。この図において、図５の各部に対応する部分には同一の符号を付け、その説明を省略する。この図に示す電荷転送装置においては、図５に示す第１段のソースフォロア３１の出力端と第２のソースフォロア３２の入力端との間に、電圧増幅アンプ３０と略同一の機能を有する電圧増幅アンプ６１が新たに設けられている。なお、遅延回路５１の遅延時間は、第１段のソースフォロア３１における遅延時間と、ＭＯＳトランジスタ２４における遅延時間とを考慮して、シミュレーションを行うことにより決定しても良いが、それに加えて、電圧増幅アンプ６１における遅延時間をも考慮して、シミュレーションを行うことにより決定することが望ましい。
【００４８】
また、上記構成の電荷転送装置において、電圧増幅アンプ６１が第１段のソースフォロア３１の出力電圧Ｖ１を電圧増幅した後、第２のソースフォロア３２が電圧増幅アンプ６１の出力電圧を電流増幅する以外は、上記した第１の実施例における対応する構成要素の動作と略同様であるので、その説明を省略する。
このように、この例の構成によれば、電圧増幅アンプ６１が第１段のソースフォロア３１の出力電圧を電圧増幅しているので、電圧増幅アンプ６１において、第１段のソースフォロア３１の出力電圧Ｖ１に付加されているリセット・フィールドスルー・ノイズＮＲＦの振幅自体が制限されるため、リセット・フィールドスルー・ノイズＮＲＦの低減量を制御しやすい。
【００４９】
以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
例えば、上述の第３及び第４の実施例においては、遅延回路５１を２段のインバータ５２及び５３により構成する例を示したが、これに限定されず、インバータの段数はいくらでも良い。
また、上述の第４の実施例においては、遅延回路は、遅延回路５１である例を示したが、これに限定されず、図３に示す遅延回路４１でも良く、また配線遅延が遅延回路の遅延時間と略等しい場合には遅延回路を設けなくても良い。
【００５０】
【発明の効果】
以上説明したように、この発明の構成によれば、電荷結合素子から転送された信号電荷を電圧に変換するフローティング・ディフュージョンと、リセット・パルスに基づいてフローティング・ディフュージョンに蓄積された信号電荷を排出させるリセット手段と、電圧を電流増幅する第１のソースフォロアと、リセット・パルスに基づいて負荷が変更されて第１のソースフォロアの出力電圧を電流増幅する第２のソースフォロアとを備えているので、トランジスタの特性変動の影響を受けずに、しかも、髭状のパルス性ノイズが発生することなく、リセット・フィールドスルー・ノイズを安定して低減することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例である電荷転送装置の構成を示す回路図である。
【図２】同装置を構成するソースフォロア３２の入力電圧Ｖ１に対する出力電圧Ｖ２の特性の一例を示す図である。
【図３】この発明の第２の実施例である電荷転送装置の構成を示す回路図である。
【図４】同装置の動作を説明するためのタイミング・チャートである。
【図５】この発明の第３の実施例である電荷転送装置の構成を示す回路図である。
【図６】この発明の第４の実施例である電荷転送装置の構成を示す回路図である。
【図７】従来の電荷転送装置の構成例を示す回路図である。
【図８】リセット・フィールドスルー・ノイズの発生原理を説明するための図であり、（１）はフローティング・ディフュージョン２及びその付近の断面構造及びそれに接続される構成要素の回路を表す図、（２）は（１）に示す断面構造図における各構成要素の電位を表す図である。
【符号の説明】
２１ ＣＣＤ
２３ フローティング・ディフュージョン
２４ ＭＯＳトランジスタ（リセット手段）
２５〜２９ ＭＯＳトランジスタ
３０，６１ 電圧増幅アンプ
４１，５１ 遅延回路
【発明の属する技術分野】
この発明は、電荷転送装置に関し、詳しくは、テレビカメラ等の撮像装置に用いて好適な電荷転送装置に関する。
【０００２】
【従来の技術】
図７は、特許第２６６６５２２号公報に開示された従来の電荷転送装置の構成例を示す回路図である。
この例の電荷転送装置は、電荷結合素子（ＣＣＤ； Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）１と、浮動拡散容量（フローティング・ディフュージョン）２と、デプレッション形のＮチャネルＭＯＳトランジスタ３〜５と、エンハンスメント形のＮチャネルＭＯＳトランジスタ６〜８とから構成されている。
【０００３】
フローティング・ディフュージョン２は、ＰＮ接合の島状半導体領域を利用して形成され、ＣＣＤ１の図示せぬ電荷転送領域内を転送され、図示せぬ出力ゲート下のチャネルを通過した信号電荷（電子）がその一端（電荷注入点Ｐ）へ注入されることにより、上記信号電荷を電圧に変換するものである。フローティング・ディフュージョン２の容量は、上記信号電荷を電圧に変換する変換効率を高めるために、通常、７ｆＦ程度と非常に小さく設定されている。ＭＯＳトランジスタ３は、フローティング・ディフュージョン２に蓄積された信号電荷を排出させて、電荷注入点Ｐにおける電圧ＶＰを一定の電圧にリセットするためのリセット手段であり、そのゲートにリセット・パルスφＲが印加され、そのドレインにリセット・ドレイン電圧ＶＲＤが印加され、そのソースが電荷注入点Ｐに接続されている。
【０００４】
ＭＯＳトランジスタ４、６及び７は、第１段のソースフォロワ９を構成しており、ＭＯＳトランジスタ６が駆動トランジスタとして機能し、ＭＯＳトランジスタ４が負荷トランジスタとして機能し、ＭＯＳトランジスタ７はオンした時のみ負荷トランジスタとして機能する。ソースフォロワ９の入力端、すなわち、ＭＯＳトランジスタ６のゲートが電荷注入点Ｐに接続され、ＭＯＳトランジスタ６のドレインに電源電圧ＶＤＤが印加され、ＭＯＳトランジスタ４のゲート及びソース並びにＭＯＳトランジスタ７のソースが接地され、ＭＯＳトランジスタ７のゲートにリセット・パルスφＲが印加される。
【０００５】
ＭＯＳトランジスタ５及び８は、第２段のソースフォロワ１０を構成しており、ＭＯＳトランジスタ８が駆動トランジスタとして機能し、ＭＯＳトランジスタ５が負荷トランジスタとして機能する。ソースフォロワ１０の入力端、すなわち、ＭＯＳトランジスタ８のゲートがソースフォロワ９の出力端、すなわち、ＭＯＳトランジスタ６のソース、ＭＯＳトランジスタ４のドレイン及びＭＯＳトランジスタ７のドレインとの接続点に接続され、ＭＯＳトランジスタ８のドレインに電源電圧ＶＤＤが印加され、ＭＯＳトランジスタ５のゲート及びソースが接地され、ソースフォロワ１０の出力端、すなわち、ＭＯＳトランジスタ８のソースとＭＯＳトランジスタ５のドレインとの接続点から出力電圧ＶＯＵＴが出力される。
【０００６】
次に、上記構成の電荷転送装置の動作について説明する。ＣＣＤ１において、電荷転送領域内を転送され、転送電極下に蓄積された信号電荷（電子）は、出力ゲート下のチャネルを通過した後、フローティング・ディフュージョン２の電荷注入点Ｐへ注入される。この電荷注入点Ｐへ注入された信号電荷に基づく電荷注入点Ｐにおける電位変化は、第１段及び第２段のソースフォロワ９及び１０においてそれぞれ電流増幅された後、出力電圧ＶＯＵＴとして出力される。この出力電圧ＶＯＵＴは、さらに１０倍前後に電圧増幅され、サンプル・ホールドされた後、Ａ／Ｄコンバータによりデジタルデータに変換される。
【０００７】
次に、リセット・パルスφＲが”Ｈ”レベルになると、ＭＯＳトランジスタ３がオンし、ＭＯＳトランジスタ３のソース電圧、すなわち、電荷注入点Ｐにおける電圧ＶＰがＭＯＳトランジスタ３のドレインに印加されているリセット・ドレイン電圧ＶＲＤと同一の電圧となる。この時、ソースフォロア９においては、”Ｈ”レベルのリセット・パルスφＲによりＭＯＳトランジスタ７がオンし、ＭＯＳトランジスタ４及び７の並列回路が負荷トランジスタとして機能するので、ＭＯＳトランジスタ４だけが負荷トランジスタとして機能する場合に比べてＭＯＳトランジスタ４及び７に多くの電流が流れ、ソースフォロア９のオフセット電圧が低下する。
【０００８】
次に、リセット・パルスφＲが”Ｌ”レベルになると、ＭＯＳトランジスタ３がオフし、電荷注入点Ｐはフローティング状態となる。この時、ソースフォロア９においては、”Ｌ”レベルのリセット・パルスφＲによりＭＯＳトランジスタ７がオフし、ＭＯＳトランジスタ４だけが負荷トランジスタとして機能するので、ＭＯＳトランジスタ４及び７の並列回路が負荷トランジスタとして機能する場合に比べてＭＯＳトランジスタ４により少ない電流が流れ、ソースフォロア９のオフセット電圧が上昇する。
【０００９】
ところで、図７及び図８に示すように、ＭＯＳトランジスタ３のゲート３ａと電荷注入点Ｐとの間にカップリング容量Ｃ１が存在しており、ゲート３ａ下に蓄積された電子がこのカップリング容量Ｃ１を介してフローティング・ディフュージョン２に戻ってしまうことがある。また、フローティング・ディフュージョン２は、上記したように、信号電荷を電圧に変換する変換効率を高めるために、その容量が通常７ｆＦ程度と非常に小さく設定されているとともに、構造上、インピーダンスが非常に高い。さらに、図７及び図８に示すように、ＭＯＳトランジスタ６のゲートとソースとの間にカップリング容量Ｃ２が存在している。図８（１）においては、Ｐ型ウェル又はＰ型基板１１内にＮ型ウェル１２が形成され、Ｎ型ウェル１２の上面にゲート酸化膜及びポリシリコン膜（図示略）が順次形成され、パターニングされることにより、ＣＣＤ１、フローティング・ディフュージョン２、ＭＯＳトランジスタ３などが作製されている。また、図８（２）は（１）に示す断面構造図における各構成要素の電位を表す図である。
【００１０】
上記した３点を要因として、リセット・パルスφＲによるＭＯＳトランジスタ３のスイッチング動作に同期して、電荷注入点Ｐにおける電圧ＶＰが変動し、この電圧変動がリセット・フィールドスルー・ノイズと呼ばれるノイズとなる。このリセット・フィールドスルー・ノイズは、出力電圧ＶＯＵＴに付加されるが、上記したように、リセット・パルスφＲが”Ｈ”レベルとなったときのみ、ＭＯＳトランジスタ７が負荷トランジスタとして機能してソースフォロア９のオフセット電圧が低下するので、出力電圧ＶＯＵＴに付加されるリセット・フィールドスルー・ノイズは、ＭＯＳトランジスタ７によって低減され、電荷注入点Ｐにおける電圧ＶＰに出現するリセット・フィールドスルー・ノイズに比べて低いものとなる。
【００１１】
【発明が解決しようとする課題】
上記した従来の電荷転送装置においては、第２段のソースフォロア１０を構成するＭＯＳトランジスタ５にデプレッション形のＭＯＳトランジスタを用いている。このデプレッション形のＭＯＳトランジスタにおいては、制御される電流がＭＯＳトランジスタのゲート酸化膜の界面を流れず、深い箇所を流れるという性質があるため、構造上電流制御が難しく、動作点が一定となるように作製することが困難である。したがって、作製された電荷転送装置ごとに、リセット・フィールドスルー・ノイズを低減する量がばらついてしまうという欠点があった。
【００１２】
また、上記した従来の電荷転送装置においては、第１段のソースフォロア９の負荷トランジスタとして機能するＭＯＳトランジスタ４及び７に構造の異なるデプレッション形のＭＯＳトランジスタと、エンハンスメント形のＭＯＳトランジスタとを用いている。したがって、この場合も、ＭＯＳトランジスタ４及び７の閾値の変動や、ゲート幅の変動を要因として、作製された電荷転送装置ごとに、リセット・フィールドスルー・ノイズを低減する量がばらついてしまうという欠点があった。
【００１３】
さらに、上記した従来の電荷転送装置においては、第１段のソースフォロア９の負荷トランジスタとして機能するＭＯＳトランジスタ７にリセット・パルスφＲを印加しているため、ソースフォロア９の出力電圧が変動し、その変動がカップリング容量Ｃ２を介してフローティング・ディフュージョン２に影響を及ぼす。これにより、出力電圧ＶＯＵＴにリセット・パルスφＲの変化点で髭状のパルス性ノイズが発生してしまうという欠点があった。
【００１４】
この発明は、上述の事情に鑑みてなされたもので、トランジスタの特性の影響を受けずに、しかも、髭状のパルス性ノイズが発生することなく、リセット・フィールドスルー・ノイズを安定して低減することができる電荷転送装置を提供することを目的としている。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明に係る電荷転送装置は、電荷結合素子から転送された信号電荷を電圧に変換するフローティング・ディフュージョンと、リセット・パルスに基づいて上記フローティング・ディフュージョンに蓄積された信号電荷を排出させるリセット手段と、上記電圧を電流増幅する第１のソースフォロアと、上記リセット・パルスに基づいて負荷が変更されて上記第１のソースフォロアの出力電圧を電流増幅する第２のソースフォロアとを備えてなることを特徴としている。
【００１６】
また、請求項２記載の発明は、請求項１記載の電荷転送装置に係り、上記第１のソースフォロアの出力電圧を電圧増幅して上記第２のソースフォロアに供給する電圧増幅アンプを備えてなることを特徴としている。
【００１７】
また、請求項３記載の発明は、請求項１又は２記載の電荷転送装置に係り、上記リセット・パルスを所定時間遅延して上記第２のソースフォロアに供給する遅延回路を備えてなることを特徴としている。
【００１８】
また、請求項４記載の発明は、請求項３記載の電荷転送装置に係り、上記遅延回路は、抵抗及びコンデンサからなることを特徴としている。
【００１９】
また、請求項５記載の発明は、請求項３記載の電荷転送装置に係り、上記遅延回路は、複数段直列接続されたインバータからなることを特徴としている。
【００２０】
また、請求項６記載の発明は、請求項３乃至５のいずれか１に記載の電荷転送装置に係り、上記遅延回路は、上記第１のソースフォロアにおける遅延時間と、上記リセット手段における遅延時間とに基づいて遅延時間が設定されることを特徴としている。
【００２１】
また、請求項７記載の発明は、請求項３乃至５のいずれか１に記載の電荷転送装置に係り、上記遅延回路は、上記第１のソースフォロアにおける遅延時間と、上記リセット手段における遅延時間と、上記電圧増幅アンプにおける遅延時間とに基づいて遅延時間が設定されることを特徴としている。
【００２２】
また、請求項８記載の発明は、請求項１乃至７のいずれか１に記載の電荷転送装置に係り、上記第２のソースフォロアは、駆動トランジスタと、第１の負荷トランジスタと、上記リセット・パルス又は遅延されたリセット・パルスが印加された時のみ機能する第２の負荷トランジスタとからなることを特徴としている。
【００２３】
また、請求項９記載の発明は、請求項８記載の電荷転送装置に係り、上記第２の負荷トランジスタは、Ｐ型不純物をドープしたエンハンスメント形のＮチャネルＭＯＳトランジスタであることを特徴としている。
【００２４】
また、請求項１０記載の発明は、請求項８記載の電荷転送装置に係り、上記第１及び第２の負荷トランジスタは、Ｐ型不純物をドープしたエンハンスメント形のＮチャネルＭＯＳトランジスタであって、ゲート幅及び閾値電圧が同一であり、上記第１の負荷トランジスタのゲートには電源電圧が印加され、上記第２の負荷トランジスタのゲートには、その振幅が電源電圧とほぼ同一である上記リセット・パルス又は遅延されたリセット・パルスが印加されていることを特徴としている。
【００２５】
また、請求項１１記載の発明は、請求項８乃至１０のいずれか１に記載の電荷転送装置に係り、上記第２の負荷トランジスタのゲート幅は、上記リセット手段の動作に基づいて発生するリセット・フィールドスルー・ノイズを所定量に低減するように設計されていることを特徴としている。
【００２６】
【作用】
この発明の構成によれば、トランジスタの特性の影響を受けずに、しかも、髭状のパルス性ノイズが発生することなく、リセット・フィールドスルー・ノイズを安定して低減することができる。
【００２７】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は、実施例を用いて具体的に行う。
Ａ．第１の実施例
まず、この発明の第１の実施例について説明する。
図１は、この発明の第１の実施例である電荷転送装置の構成を示す回路図である。
この例の電荷転送装置は、ＣＣＤ２１と、リセット・パルス・ドライバ２２と、フローティング・ディフュージョン２３と、デプレッション形のＮチャネルＭＯＳトランジスタ２４と、エンハンスメント形のＮチャネルＭＯＳトランジスタ２５と、Ｐ型不純物をドープしたエンハンスメント形のＮチャネルＭＯＳトランジスタ２６〜２９と、電圧増幅アンプ３０とから構成されている。
【００２８】
リセット・パルス・ドライバ２２は、外部から供給されるローアクティブのリセット・パルス／φＲを反転して、その出力振幅が電源電圧ＶＤＤとほぼ同一のハイアクティブのリセット・パルスφＲとして出力する。フローティング・ディフュージョン２３は、ＰＮ接合の島状半導体領域を利用して形成され、ＣＣＤ１の図示せぬ電荷転送領域内を転送され、図示せぬ出力ゲート下のチャネルを通過した信号電荷（電子）がその一端（電荷注入点Ｐ）へ注入されることにより、上記信号電荷を電圧に変換するものである。フローティング・ディフュージョン２３の容量は、上記信号電荷を電圧に変換する変換効率を高めるために、通常、７ｆＦ程度と非常に小さく設定されている。ＭＯＳトランジスタ２４は、フローティング・ディフュージョン２３に蓄積された信号電荷を排出させて、電荷注入点Ｐにおける電圧ＶＰを一定の電圧にリセットするためのリセット手段であり、そのゲートにリセット・パルスφＲが印加され、そのドレインに電源電圧ＶＤＤが印加され、そのソースが電荷注入点Ｐに接続されている。
【００２９】
ＭＯＳトランジスタ２５及び２６は、第１段のソースフォロワ３１を構成しており、ＭＯＳトランジスタ２５が駆動トランジスタとして機能し、ＭＯＳトランジスタ２６が負荷トランジスタとして機能する。ソースフォロワ３１の入力端、すなわち、ＭＯＳトランジスタ２５のゲートが電荷注入点Ｐに接続され、ＭＯＳトランジスタ２５のドレイン及びＭＯＳトランジスタ２６のゲートに電源電圧ＶＤＤが印加され、ＭＯＳトランジスタ２６のソースが接地されている。
【００３０】
ＭＯＳトランジスタ２７〜２９は、第２段のソースフォロワ３２を構成しており、ＭＯＳトランジスタ２７が駆動トランジスタとして機能し、ＭＯＳトランジスタ２９が負荷トランジスタとして機能し、ＭＯＳトランジスタ２８はオンした時のみ負荷トランジスタとして機能する。ソースフォロワ３２の入力端、すなわち、ＭＯＳトランジスタ２７のゲートがソースフォロワ３１の出力端、すなわち、ＭＯＳトランジスタ２５のソースとＭＯＳトランジスタ２６のドレインとの接続点に接続され、ＭＯＳトランジスタ２７のドレイン及びＭＯＳトランジスタ２９のゲートに電源電圧ＶＤＤが印加され、ＭＯＳトランジスタ２８のソース及びＭＯＳトランジスタ２９のソースが接地され、ＭＯＳトランジスタ２８のゲートにリセット・パルスφＲが印加される。ＭＯＳトランジスタ２８及び２９は、構造（ゲート幅及び閾値電圧）が同一である。電圧増幅アンプ３０は、その入力端が、ソースフォロワ３２の出力端、すなわち、ＭＯＳトランジスタ２７のソースと、ＭＯＳトランジスタ２８のドレインと、ＭＯＳトランジスタ２９のドレインとの接続点に接続され、ソースフォロア３２において電流増幅された信号を電圧増幅した後、出力電圧ＶＯＵＴとして出力する。
【００３１】
次に、上記構成の電荷転送装置の動作について説明する。ＣＣＤ２１において、電荷転送領域内を転送され、転送電極下に蓄積された信号電荷（電子）は、出力ゲート下のチャネルを通過した後、フローティング・ディフュージョン２３の電荷注入点Ｐへ注入される。この電荷注入点Ｐへ注入された信号電荷に基づく電荷注入点Ｐにおける電位変化は、第１段及び第２段のソースフォロワ３１及び３２においてそれぞれ電流増幅された後、電圧増幅アンプ３０において１０倍前後に電圧増幅され、出力電圧ＶＯＵＴとして出力される。この出力電圧ＶＯＵＴは、さらにサンプル・ホールドされた後、Ａ／Ｄコンバータによりデジタルデータに変換される。
【００３２】
次に、外部から供給されているリセット・パルス／φＲが”Ｌ”レベルとなり、リセット・パルス・ドライバ２２が”Ｌ”レベルのリセット・パルス／φＲを反転して”Ｈ”レベルのリセット・パルスφＲをＭＯＳトランジスタ２４に供給すると、ＭＯＳトランジスタ２４がオンし、ＭＯＳトランジスタ２４のソース電圧、すなわち、電荷注入点Ｐにおける電圧ＶＰがＭＯＳトランジスタ２４のドレインに印加されている電圧電圧ＶＤＤと同一の電圧となり、フローティング・ディフュージョン２３の電荷注入点Ｐへ注入された信号電荷（電子）が電源電圧ＶＤＤへ排出される。
【００３３】
このとき、ソースフォロア３２においては、リセット・パルス・ドライバ２２から”Ｈ”レベルのリセット・パルスφＲが供給されているので、ＭＯＳトランジスタ２８がオンし、ＭＯＳトランジスタ２８及び２９の並列回路が負荷トランジスタとして機能する。したがって、ＭＯＳトランジスタ２９だけが負荷トランジスタとして機能する場合に比べてＭＯＳトランジスタ２８及び２９に多くの電流が流れ、ソースフォロア３２のオフセット電圧が低下する。
【００３４】
次に、外部から供給されているリセット・パルス／φＲが”Ｈ”レベルとなり、リセット・パルス・ドライバ２２が”Ｈ”レベルのリセット・パルス／φＲを反転して”Ｌ”レベルのリセット・パルスφＲをＭＯＳトランジスタ２４に供給すると、ＭＯＳトランジスタ２４がオフし、電荷注入点Ｐはフローティング状態となる。この時、ソースフォロア３２においては、リセット・パルス・ドライバ２２から”Ｌ”レベルのリセット・パルスφＲが供給されているので、ＭＯＳトランジスタ２８がオフし、ＭＯＳトランジスタ２９だけが負荷トランジスタとして機能する。したがって、ＭＯＳトランジスタ２８及び２９の並列回路が負荷トランジスタとして機能する場合に比べてＭＯＳトランジスタ２９により少ない電流が流れ、ソースフォロア３２のオフセット電圧が上昇する。
【００３５】
ところで、図１に示すように、ＭＯＳトランジスタ２４のゲートと電荷注入点Ｐとの間にカップリング容量Ｃ１が存在しており、ゲート下に蓄積された電子がこのカップリング容量Ｃ１を介してフローティング・ディフュージョン２３に戻ってしまうことがある。また、フローティング・ディフュージョン２３は、上記したように、信号電荷を電圧に変換する変換効率を高めるために、その容量が通常７ｆＦ程度と非常に小さく設定されているとともに、構造上、インピーダンスが非常に高い。
【００３６】
上記した２点を要因として、リセット・パルスφＲによるＭＯＳトランジスタ２４のスイッチング動作に同期して、電荷注入点Ｐにおける電圧ＶＰが変動し、この電圧変動がリセット・フィールドスルー・ノイズＮＲＦとなる。このリセット・フィールドスルー・ノイズＮＲＦは、ソースフォロア３１の出力電圧、すなわち、ソースフォロア３２の入力電圧Ｖ１に付加されるが、この例によれば、以下に示す理由により、トランジスタの特性の影響を受けずに、しかも、髭状のパルス性ノイズが発生することなく、リセット・フィールドスルー・ノイズＮＲＦを安定して低減することができる。
【００３７】
まず、上記したように、リセット・パルスφＲが”Ｈ”レベルとなったときのみ、ＭＯＳトランジスタ２８が負荷トランジスタとして機能してソースフォロア３２のオフセット電圧が低下するので、出力電圧Ｖ２に付加されているリセット・フィールドスルー・ノイズＮＲＦは、電荷注入点Ｐにおける電圧ＶＰに出現するリセット・フィールドスルー・ノイズＮＲＦに比べて低いものとなる。この場合、ＭＯＳトランジスタ２８のゲート幅を変更することにより、図２に示すように、リセット・パルスφＲが”Ｈ”レベルとなったときにＭＯＳトランジスタ２８に流れる電流量を変更することができるので、ＭＯＳトランジスタ２８のゲート幅を最適に設計すれば、低減可能なリセット・フィールドスルー・ノイズＮＲＦ２の量を任意に調整することができる。図２において、曲線ａ及びｂは、ＭＯＳトランジスタ２８のゲート幅を変更した場合の、ソースフォロア３２の入力電圧Ｖ１、すなわち、ＭＯＳトランジスタ２７のゲートに印加される電圧に対する出力電圧Ｖ２、すなわち、ＭＯＳトランジスタ２８及び２９のドレインから出力される電圧の特性曲線である。
【００３８】
次に、この例によれば、第２段のソースフォロア３２を構成するＭＯＳトランジスタ２９にＰ型不純物をドープしたエンハンスメント形のＮチャネルＭＯＳトランジスタを用いている。このエンハンスメント形のＭＯＳトランジスタにおいては、制御される電流がＭＯＳトランジスタのゲート酸化膜の界面を流れるという性質があるため、構造上電流制御が容易であり、動作点が一定となるように作製することが容易である。したがって、従来のように、作製された電荷転送装置ごとに、リセット・フィールドスルー・ノイズＮＲＦを低減する量がばらついてしまうということはない。
【００３９】
さらに、この例によれば、第２段のソースフォロア３２の負荷トランジスタとして機能するＭＯＳトランジスタ２８及び２９は、構造（ゲート幅及び閾値電圧）が同一であるとともに、ＭＯＳトランジスタ２８のゲートには、リセット・パルス・ドライバ２２から出力振幅が電源電圧ＶＤＤとほぼ同一のリセット・パルスφＲが印加され、ＭＯＳトランジスタ２９のゲートには電源電圧ＶＤＤが印加されている。したがって、電荷転送装置が製造上その特性にばらつきが発生した場合であっても、従来のように、作製された電荷転送装置ごとに、リセット・フィールドスルー・ノイズＮＲＦを低減する量がばらついてしまうことはない。以下、その理由を説明する。まず、そのゲートにリセット・パルスφＲが印加されるＭＯＳトランジスタ２４のドレインに電源電圧ＶＤＤが印加されており、また、リセット・フィールドスルー・ノイズＮＲＦの振幅は、一般に、リセット・パルスφＲの振幅に比例している。したがって、ＭＯＳトランジスタ２８のゲートに印加されるリセット・パルスφＲの振幅が大きいほど、ＭＯＳトランジスタ２８に流れる電流の量は多くなるので、低減されるリセット・フィールドスルー・ノイズＮＲＦの低減量もそれだけ多くなる。すなわち、リセット・フィールドスルー・ノイズＮＲＦの量（振幅）とそれを低減する量とは、同一の電源電圧ＶＤＤによって相反する方向へ変化することによりリセット・フィールドスルー・ノイズＮＲＦの低減を安定して行うことができる。さらに、並列回路を構成するＭＯＳトランジスタ２８及び２９のそれぞれのゲートに印加される電圧が同一である場合には、リセット・フィールドスルー・ノイズＮＲＦの低減量を一定にすることが可能となる。
なお、電源電圧ＶＤＤが１２Ｖである場合、リセット・パルスφＲの振幅が電源電圧ＶＤＤとほぼ同一であるので、リセット・パルスφＲが”Ｌ”レベル、すなわち、０ＶであるときにＭＯＳトランジスタ２８が完全にオフ状態とするためには、ＭＯＳトランジスタ２８及び２９の閾値電圧は、１．０Ｖ以上であることが望ましい。
【００４０】
さらに、この例によれば、第２段のソースフォロア３２の負荷トランジスタとして機能するＭＯＳトランジスタ２８にリセット・パルスφＲを印加しているため、ソースフォロア３２の出力電圧が変動し、その変動がカップリング容量Ｃ３を介して第１のソースフォロア３１の出力電圧Ｖ１にリセット・パルスφＲの変化点で髭状のパルス性ノイズが発生する。しかし、ソースフォロア３１の出力インピーダンスが低いため、髭状のパルス性ノイズの影響は少なく、例えば、電源電圧ＶＤＤが１２Ｖである場合、７ｍＶ程度である。したがって、増幅率８倍の電圧増幅アンプ３０にデータ転送レートが１０ＭＨｚを越えるような高速なタイプを用いてソースフォロア３２の出力電圧Ｖ２を電圧増幅しても、出力電圧ＶＯＵＴに出現する髭状のパルス性ノイズの振幅は５０ｍＶ程度に低減することができる。
これに対し、従来の技術においては、この例と同一条件の場合、ソースフォロア９において発生する髭状のパルス性ノイズの振幅は２００ｍＶ程度にもなるため、後段の増幅率８倍の電圧増幅アンプにより電圧増幅すると、出力電圧ＶＯＵＴに出現する髭状のパルス性ノイズの振幅は、帯域制限されるものの、７００ｍＶ程度にもなり、電圧増幅アンプの最大出力振幅２Ｖに対して無視できない値となってしまう。さらに、上記高速なタイプの電圧増幅アンプを用いた場合、髭状のパルス性ノイズの振幅は、１．２Ｖ程度と一層大きくなってしまう。
【００４１】
Ｂ．第２の実施例
次に、この発明の第２の実施例について説明する。
図３は、この発明の第２の実施例である電荷転送装置の構成を示す回路図である。この図において、図１の各部に対応する部分には同一の符号を付け、その説明を省略する。この図に示す電荷転送装置においては、図１に示すリセット・パルス・ドライバ２２の出力端とＭＯＳトランジスタ２８のゲートとの間に、遅延回路４１が新たに設けられている。
【００４２】
遅延回路４１は、一端がリセット・パルス・ドライバ２２の出力端に接続され、他端がＭＯＳトランジスタ２８のゲートに接続された抵抗４２と、一端が抵抗４２の他端に接続され、他端が接地されたコンデンサ４３とから構成されている。遅延回路４１の遅延時間は、第１段のソースフォロア３１における遅延時間と、ＭＯＳトランジスタ２４における遅延時間とを考慮して、シミュレーションを行うことにより決定する。この遅延時間は、通常、５〜１０ｎｓｅｃ程度とすることが望ましい。
なお、上記構成の電荷転送装置において、遅延回路４１以外の構成要素の動作は、上記した第１の実施例における対応する構成要素の動作と略同様であるので、その説明を省略する。
【００４３】
今、第１段のソースフォロア３１における遅延時間を遅延時間ｔ１とすると、ソースフォロア３１の出力電圧Ｖ１は、図４（２）に示すように、リセット・パルスφＲに対して遅延時間ｔ１だけ遅れて出力される。ところが、上記した第１の実施例においては、リセット・パルスφＲは、リセット・フィールドスルー・ノイズＮＲＦを低減するために、そのまま第２段のソースフォロア３２を構成するＭＯＳトランジスタ２８のゲートに印加される（図４（１）参照）。したがって、第２段のソースフォロア３２においては、何ら遅延されていないリセット・パルスφＲによりＭＯＳトランジスタ２８がオンして、図４（２）に示す、電圧Ｖ１の本来リセット・フィールドスルー・ノイズＮＲＦが付加されていない部分Ｖ１ａに対して低減処理を施してしまい、出力電圧Ｖ２の波形が乱れてしまうだけでなく、低減されるべきリセット・フィールドスルー・ノイズＮＲＦが低減されずに残ってしまう（図４（３）参照）。
【００４４】
これに対し、この例の構成によれば、第１段のソースフォロア３１における遅延時間と、ＭＯＳトランジスタ２４における遅延時間とを考慮して遅延回路４１の遅延時間を決定し、リセット・パルスφＲを遅延回路４１により遅延させて第２段のソースフォロア３２を構成するＭＯＳトランジスタ２８のゲートに印加しているので、出力電圧Ｖ２が乱れることなく、また確実にリセット・フィールドスルー・ノイズＮＲＦを低減することができる。
【００４５】
Ｃ．第３の実施例
次に、この発明の第３の実施例について説明する。
図５は、この発明の第３の実施例である電荷転送装置の構成を示す回路図である。この図において、図３の各部に対応する部分には同一の符号を付け、その説明を省略する。この図に示す電荷転送装置においては、図３に示す遅延回路４１に代えて、遅延回路５１が新たに設けられている。
【００４６】
遅延回路５１は、直列接続されたインバータ５２及び５３から構成され、インバータ５２の入力端がリセット・パルス・ドライバ２２の出力端に接続され、インバータ５３の出力端がＭＯＳトランジスタ２８のゲートに接続されている。遅延回路５１の遅延時間は、上記した遅延回路４１と同様、第１段のソースフォロア３１における遅延時間と、ＭＯＳトランジスタ２４における遅延時間とを考慮して、シミュレーションを行うことにより決定する。この遅延時間は、通常、５〜１０ｎｓｅｃ程度とすることが望ましい。
なお、上記構成の電荷転送装置において、遅延回路５１以外の構成要素の動作は、上記した第１の実施例における対応する構成要素の動作と略同様であるので、その説明を省略する。
このように、この例の構成によれば、上記した第２の実施例と略同様の効果を得ることができる。
【００４７】
Ｄ．第４の実施例
次に、この発明の第４の実施例について説明する。
図６は、この発明の第４の実施例である電荷転送装置の構成を示す回路図である。この図において、図５の各部に対応する部分には同一の符号を付け、その説明を省略する。この図に示す電荷転送装置においては、図５に示す第１段のソースフォロア３１の出力端と第２のソースフォロア３２の入力端との間に、電圧増幅アンプ３０と略同一の機能を有する電圧増幅アンプ６１が新たに設けられている。なお、遅延回路５１の遅延時間は、第１段のソースフォロア３１における遅延時間と、ＭＯＳトランジスタ２４における遅延時間とを考慮して、シミュレーションを行うことにより決定しても良いが、それに加えて、電圧増幅アンプ６１における遅延時間をも考慮して、シミュレーションを行うことにより決定することが望ましい。
【００４８】
また、上記構成の電荷転送装置において、電圧増幅アンプ６１が第１段のソースフォロア３１の出力電圧Ｖ１を電圧増幅した後、第２のソースフォロア３２が電圧増幅アンプ６１の出力電圧を電流増幅する以外は、上記した第１の実施例における対応する構成要素の動作と略同様であるので、その説明を省略する。
このように、この例の構成によれば、電圧増幅アンプ６１が第１段のソースフォロア３１の出力電圧を電圧増幅しているので、電圧増幅アンプ６１において、第１段のソースフォロア３１の出力電圧Ｖ１に付加されているリセット・フィールドスルー・ノイズＮＲＦの振幅自体が制限されるため、リセット・フィールドスルー・ノイズＮＲＦの低減量を制御しやすい。
【００４９】
以上、この発明の実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。
例えば、上述の第３及び第４の実施例においては、遅延回路５１を２段のインバータ５２及び５３により構成する例を示したが、これに限定されず、インバータの段数はいくらでも良い。
また、上述の第４の実施例においては、遅延回路は、遅延回路５１である例を示したが、これに限定されず、図３に示す遅延回路４１でも良く、また配線遅延が遅延回路の遅延時間と略等しい場合には遅延回路を設けなくても良い。
【００５０】
【発明の効果】
以上説明したように、この発明の構成によれば、電荷結合素子から転送された信号電荷を電圧に変換するフローティング・ディフュージョンと、リセット・パルスに基づいてフローティング・ディフュージョンに蓄積された信号電荷を排出させるリセット手段と、電圧を電流増幅する第１のソースフォロアと、リセット・パルスに基づいて負荷が変更されて第１のソースフォロアの出力電圧を電流増幅する第２のソースフォロアとを備えているので、トランジスタの特性変動の影響を受けずに、しかも、髭状のパルス性ノイズが発生することなく、リセット・フィールドスルー・ノイズを安定して低減することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例である電荷転送装置の構成を示す回路図である。
【図２】同装置を構成するソースフォロア３２の入力電圧Ｖ１に対する出力電圧Ｖ２の特性の一例を示す図である。
【図３】この発明の第２の実施例である電荷転送装置の構成を示す回路図である。
【図４】同装置の動作を説明するためのタイミング・チャートである。
【図５】この発明の第３の実施例である電荷転送装置の構成を示す回路図である。
【図６】この発明の第４の実施例である電荷転送装置の構成を示す回路図である。
【図７】従来の電荷転送装置の構成例を示す回路図である。
【図８】リセット・フィールドスルー・ノイズの発生原理を説明するための図であり、（１）はフローティング・ディフュージョン２及びその付近の断面構造及びそれに接続される構成要素の回路を表す図、（２）は（１）に示す断面構造図における各構成要素の電位を表す図である。
【符号の説明】
２１ ＣＣＤ
２３ フローティング・ディフュージョン
２４ ＭＯＳトランジスタ（リセット手段）
２５〜２９ ＭＯＳトランジスタ
３０，６１ 電圧増幅アンプ
４１，５１ 遅延回路
Claims (11)
- 電荷結合素子から転送された信号電荷を電圧に変換するフローティング・ディフュージョンと、
リセット・パルスに基づいて前記フローティング・ディフュージョンに蓄積された信号電荷を排出させるリセット手段と、
前記電圧を電流増幅する第１のソースフォロアと、
前記リセット・パルスに基づいて負荷が変更されて前記第１のソースフォロアの出力電圧を電流増幅する第２のソースフォロアと
を備えてなることを特徴とする電荷転送装置。 - 前記第１のソースフォロアの出力電圧を電圧増幅して前記第２のソースフォロアに供給する電圧増幅アンプを備えてなることを特徴とする請求項１記載の電荷転送装置。
- 前記リセット・パルスを所定時間遅延して前記第２のソースフォロアに供給する遅延回路を備えてなることを特徴とする請求項１又は２記載の電荷転送装置。
- 前記遅延回路は、抵抗及びコンデンサからなることを特徴とする請求項３記載の電荷転送装置。
- 前記遅延回路は、複数段直列接続されたインバータからなることを特徴とする請求項３記載の電荷転送装置。
- 前記遅延回路は、前記第１のソースフォロアにおける遅延時間と、前記リセット手段における遅延時間とに基づいて遅延時間が設定されることを特徴とする請求項３乃至５のいずれか１に記載の電荷転送装置。
- 前記遅延回路は、前記第１のソースフォロアにおける遅延時間と、前記リセット手段における遅延時間と、前記電圧増幅アンプにおける遅延時間とに基づいて遅延時間が設定されることを特徴とする請求項３乃至５のいずれか１に記載の電荷転送装置。
- 前記第２のソースフォロアは、駆動トランジスタと、第１の負荷トランジスタと、前記リセット・パルス又は遅延されたリセット・パルスが印加された時のみ機能する第２の負荷トランジスタとからなることを特徴とする請求項１乃至７のいずれか１に記載の電荷転送装置。
- 前記第２の負荷トランジスタは、Ｐ型不純物をドープしたエンハンスメント形のＮチャネルＭＯＳトランジスタであることを特徴とする請求項８記載の電荷転送装置。
- 前記第１及び第２の負荷トランジスタは、Ｐ型不純物をドープしたエンハンスメント形のＮチャネルＭＯＳトランジスタであって、ゲート幅及び閾値電圧が同一であり、前記第１の負荷トランジスタのゲートには電源電圧が印加され、前記第２の負荷トランジスタのゲートには、その振幅が電源電圧とほぼ同一である前記リセット・パルス又は遅延されたリセット・パルスが印加されていることを特徴とする請求項８記載の電荷転送装置。
- 前記第２の負荷トランジスタのゲート幅は、前記リセット手段の動作に基づいて発生するリセット・フィールドスルー・ノイズを所定量に低減するように設計されていることを特徴とする請求項８乃至１０のいずれか１に記載の電荷転送装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000263823A JP3626083B2 (ja) | 2000-08-31 | 2000-08-31 | 電荷転送装置 |
| US09/942,143 US6515318B2 (en) | 2000-08-31 | 2001-08-29 | Charge transfer device |
| TW090121420A TW510053B (en) | 2000-08-31 | 2001-08-29 | Charge transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000263823A JP3626083B2 (ja) | 2000-08-31 | 2000-08-31 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002077734A JP2002077734A (ja) | 2002-03-15 |
| JP3626083B2 true JP3626083B2 (ja) | 2005-03-02 |
Family
ID=18751318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000263823A Expired - Fee Related JP3626083B2 (ja) | 2000-08-31 | 2000-08-31 | 電荷転送装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6515318B2 (ja) |
| JP (1) | JP3626083B2 (ja) |
| TW (1) | TW510053B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3529022B2 (ja) * | 1998-01-30 | 2004-05-24 | シャープ株式会社 | 電荷転送素子 |
| TW200531539A (en) * | 2003-07-30 | 2005-09-16 | Matsushita Electric Ind Co Ltd | Solid-state imaging device, camera, power supply device and method thereof |
| US7868605B1 (en) | 2007-07-02 | 2011-01-11 | Altera Corporation | Mixed mode power regulator circuitry for memory elements |
| US7705659B1 (en) * | 2007-07-02 | 2010-04-27 | Altera Corporation | Power regulator circuitry with power-on-reset control |
| JP5232685B2 (ja) * | 2009-02-24 | 2013-07-10 | 本田技研工業株式会社 | 受信装置及び受信方法 |
| CN105981370B (zh) | 2014-02-07 | 2019-07-19 | 拉姆伯斯公司 | 馈通补偿图像传感器 |
| DE102014117780B4 (de) | 2014-12-03 | 2018-06-21 | Infineon Technologies Ag | Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung |
| JP7330124B2 (ja) * | 2020-03-19 | 2023-08-21 | 株式会社東芝 | 固体撮像装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19731495C2 (de) * | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
| US6130556A (en) * | 1998-06-16 | 2000-10-10 | Lsi Logic Corporation | Integrated circuit I/O buffer with 5V well and passive gate voltage |
-
2000
- 2000-08-31 JP JP2000263823A patent/JP3626083B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-29 TW TW090121420A patent/TW510053B/zh not_active IP Right Cessation
- 2001-08-29 US US09/942,143 patent/US6515318B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020024069A1 (en) | 2002-02-28 |
| JP2002077734A (ja) | 2002-03-15 |
| US6515318B2 (en) | 2003-02-04 |
| TW510053B (en) | 2002-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080024172A1 (en) | Actively Compensated Buffering for High Speed Current Mode Logic Data Path | |
| JP3626083B2 (ja) | 電荷転送装置 | |
| JP2701546B2 (ja) | 信号電荷検出回路を有する電荷転送装置 | |
| JP3313125B2 (ja) | Ｃｃｄ型固体撮像素子 | |
| KR100527606B1 (ko) | 승압회로및이회로를사용한고체촬상장치 | |
| KR100296451B1 (ko) | 개선된이득을가지는소오스팔로워회로및그것을이용한고체촬상장치의출력회로 | |
| US4656429A (en) | Voltage comparison circuit with ripple component elimination | |
| KR100279294B1 (ko) | 개선된 이득을 가지는 소오스 팔로워 회로 및그것을 이용한 고체 촬상 장치의 출력 회로 | |
| US6862041B2 (en) | Circuit for processing charge detecting signal having FETS with commonly connected gates | |
| JPS63289865A (ja) | 電荷転送素子 | |
| JP3490045B2 (ja) | ローノイズバッファ回路 | |
| JPH0787400A (ja) | Ｃｃｄ固体撮像素子 | |
| JPS61135149A (ja) | Ｍｏｓ型集積回路 | |
| JPH06152341A (ja) | バッファリング回路 | |
| JPH10136266A (ja) | 固体撮像装置 | |
| JP3028074B2 (ja) | 電荷転送素子とその駆動方法 | |
| JPS6143799B2 (ja) | ||
| JPH07298607A (ja) | 半導体昇圧回路 | |
| Ay | Boosted readout for CMOS APS pixels | |
| JP5034372B2 (ja) | レベルシフト回路、駆動装置、撮像装置 | |
| JP3897386B2 (ja) | イメージセンサ | |
| JP3597176B2 (ja) | Ｃｃｄ型固体撮像素子 | |
| JP3586985B2 (ja) | 半導体装置の出力回路 | |
| JPH08306908A (ja) | 電荷検出装置 | |
| US20070090273A1 (en) | High performance charge detection amplifier for CCD image sensors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |