JPS63289865A - 電荷転送素子 - Google Patents
電荷転送素子Info
- Publication number
- JPS63289865A JPS63289865A JP62124608A JP12460887A JPS63289865A JP S63289865 A JPS63289865 A JP S63289865A JP 62124608 A JP62124608 A JP 62124608A JP 12460887 A JP12460887 A JP 12460887A JP S63289865 A JPS63289865 A JP S63289865A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- floating diffusion
- output circuit
- diffusion region
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 11
- 101150088150 VTH2 gene Proteins 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- AMHIJMKZPBMCKI-PKLGAXGESA-N ctds Chemical compound O[C@@H]1[C@@H](OS(O)(=O)=O)[C@@H]2O[C@H](COS(O)(=O)=O)[C@H]1O[C@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@H](CO)[C@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O[C@@H](O[C@@H]1CO)[C@H](OS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@@H]1O2 AMHIJMKZPBMCKI-PKLGAXGESA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 101100102849 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VTH1 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は固体撮像装置や電荷転送形の遅延線、くし形
フィルタ、トランスバーサルフィルタなどに用いられる
電荷転送素子に係り、特に信号電荷量を電圧値に変換す
る出力回路を改良した電荷転送素子に関する。
フィルタ、トランスバーサルフィルタなどに用いられる
電荷転送素子に係り、特に信号電荷量を電圧値に変換す
る出力回路を改良した電荷転送素子に関する。
（従来の技術）
近年、テレビ、ビデオディスクプレーヤ（ＶＤＰ）、ビ
デオテープレコーダ（ＶＴＲ）などのビデオ機器には、
広帯域特性及び遅延特性に優れているなどの理由により
、電荷転送素子く以下、ＣＴＤと称する）が使用されて
いる。
デオテープレコーダ（ＶＴＲ）などのビデオ機器には、
広帯域特性及び遅延特性に優れているなどの理由により
、電荷転送素子く以下、ＣＴＤと称する）が使用されて
いる。
このＣＴＤにおける出力回路の信号出力方式の１つとし
てフローティング拡散方式がある。第６図はこのフロー
ティング拡散方式を使用した従来のＣＴＤの出力回路付
近の構成を示す図である。
てフローティング拡散方式がある。第６図はこのフロー
ティング拡散方式を使用した従来のＣＴＤの出力回路付
近の構成を示す図である。
図中、６１ないし６４は電荷転送部に設けられた転送電
極であり、これらの電極は２個が１組となり、２相の転
送パルスφ１．φ２に基づいて信号電荷が順次転送され
る。これらの転送電極６１〜６４下を転送されてきた信
号電荷は出力ゲート電極６５を介してフローティング拡
散領域６６に与えられる。このフローティング拡散領域
６６にはエンハンスメント型（以下、Ｅ型と称する）の
ＭＯＳトランジスタ６７と電流源６８とで構成されたソ
ースホロワ形式の出力回路６９が接続されており、この
出力回路６９でフローティング拡散領域６６の信号電荷
量が電圧値■Ｏに変換され、電圧信号として取り出され
る。
極であり、これらの電極は２個が１組となり、２相の転
送パルスφ１．φ２に基づいて信号電荷が順次転送され
る。これらの転送電極６１〜６４下を転送されてきた信
号電荷は出力ゲート電極６５を介してフローティング拡
散領域６６に与えられる。このフローティング拡散領域
６６にはエンハンスメント型（以下、Ｅ型と称する）の
ＭＯＳトランジスタ６７と電流源６８とで構成されたソ
ースホロワ形式の出力回路６９が接続されており、この
出力回路６９でフローティング拡散領域６６の信号電荷
量が電圧値■Ｏに変換され、電圧信号として取り出され
る。
出力回路６９で電圧信号が取り出された後は、フローテ
ィング拡散領域６６に隣接して設けられたリセットゲー
ト電極７０が開かれ、不要電荷がドレイン領域７１に排
出される。
ィング拡散領域６６に隣接して設けられたリセットゲー
ト電極７０が開かれ、不要電荷がドレイン領域７１に排
出される。
ところで、携帯用ＶＴＲなどでは回路系の電源電圧が例
えば５■程度に低電圧化されてきているため、ＣＴＤに
対しても低電圧化の要求が強くなっている。他方、ＣＴ
Ｄの出力回路は線形性の良好な状態で動作することが要
求される。
えば５■程度に低電圧化されてきているため、ＣＴＤに
対しても低電圧化の要求が強くなっている。他方、ＣＴ
Ｄの出力回路は線形性の良好な状態で動作することが要
求される。
いま、ドレイン領域７１に印加されるリセット電圧をＶ
ＧＧ、出力回路６９の電源電圧をＶＤＤ、フローティン
グ拡散領域６６に信号電荷が転送されたときのフローテ
ィング拡散領域に転送された電荷の直流バイアス成分を
ΔＶＦＤ、交流信号成分をΔＶ、駆動用ＭＯＳトランジ
スタ６７の一値電圧をＶＴＨとすると、出力回路６９が
線形性を維持するにはトランジスタ６７が飽和領域で動
作することが必要であり、そのためには、 ＶＧＧ−ΔＶＦＤ−ΔＶ−ＶＴＨ＜ＶＤＤ・・・ １ のような関係が常に満足されなければならない。
ＧＧ、出力回路６９の電源電圧をＶＤＤ、フローティン
グ拡散領域６６に信号電荷が転送されたときのフローテ
ィング拡散領域に転送された電荷の直流バイアス成分を
ΔＶＦＤ、交流信号成分をΔＶ、駆動用ＭＯＳトランジ
スタ６７の一値電圧をＶＴＨとすると、出力回路６９が
線形性を維持するにはトランジスタ６７が飽和領域で動
作することが必要であり、そのためには、 ＶＧＧ−ΔＶＦＤ−ΔＶ−ＶＴＨ＜ＶＤＤ・・・ １ のような関係が常に満足されなければならない。
ここで、低電圧動作が可能なフローティング拡散方式の
ＣＴＤを実現しようとする場合、フローティング拡散領
域６６やドレイン領域７１などからなる出力部で収容可
能な電荷量が減少し、ＣＴＤのダイナミックレンジが減
少する。この対策とじてドレイン領域７１に印加するリ
セット電圧ＶＧＧとして昇圧された高い電圧を使用する
ことが行われている゛。
ＣＴＤを実現しようとする場合、フローティング拡散領
域６６やドレイン領域７１などからなる出力部で収容可
能な電荷量が減少し、ＣＴＤのダイナミックレンジが減
少する。この対策とじてドレイン領域７１に印加するリ
セット電圧ＶＧＧとして昇圧された高い電圧を使用する
ことが行われている゛。
ところが、電圧ＶＧＧとして昇圧電圧を用いると、ＶＤ
Ｄに対してＶＧＧが高くなるために上記１式を満足する
ことが困難になり、トランジスタ６７が非飽和領域で動
作することになる。この結果、従来では出力の線形性が
維持できなくなるという欠点がある。
Ｄに対してＶＧＧが高くなるために上記１式を満足する
ことが困難になり、トランジスタ６７が非飽和領域で動
作することになる。この結果、従来では出力の線形性が
維持できなくなるという欠点がある。
（発明が解決しようとする問題点）
このように従来の電荷転送素子では、出力ダイナミック
レンジを損わずに電Ｍｆｆｉ圧の低電圧化を図ろうとす
ると、出力の線形性が損われるという問題がある。
レンジを損わずに電Ｍｆｆｉ圧の低電圧化を図ろうとす
ると、出力の線形性が損われるという問題がある。
そこでこの発明は、出力のダイナミックレンジ及び線形
性を損わずに電源電圧の低電圧化を図ることができる電
荷転送素子を提供することを目的としている。
性を損わずに電源電圧の低電圧化を図ることができる電
荷転送素子を提供することを目的としている。
［発明の構成］
（問題点を解決するための手段）
この発明の電荷転送素子は、出力回路内の駆動用ＭＯＳ
トランジスタの同値電圧を同一基板上に形成された同一
導電型のＭＯＳトランジスタのうちで最大に設定するよ
うにしている。
トランジスタの同値電圧を同一基板上に形成された同一
導電型のＭＯＳトランジスタのうちで最大に設定するよ
うにしている。
（作用）
この発明の電荷転送素子では、出力回路内の駆動用ＭＯ
Ｓトランジスタの一値電圧が十分に大きくなるように設
定されているため、リセット電圧を十分に高くしてもこ
のトランジスタを飽和領域で動作させことができる。
Ｓトランジスタの一値電圧が十分に大きくなるように設
定されているため、リセット電圧を十分に高くしてもこ
のトランジスタを飽和領域で動作させことができる。
（実施例）
以下、図面を参照してこの発明の詳細な説明する。
第１図はこの発明に係る電荷転送素子（ＣＴＤ）の出力
回路付近の構成を示す図である。１１ないし１４は電荷
転送部の転送電極である。これらの転送電極１１ないし
１４は例えば２１の多結晶シリコン層で構成されており
、最終段の電極１４に隣接して出力ゲート電極１５が設
けられている。また、この出力ゲート電極１５に隣接し
てフローティング拡散領゛域１６が、このフローティン
グ拡散領域１６に隣接してリセットゲート電極１７が設
けられており、さらにリセットゲート電極１７に隣接し
てドレイン領域１８がそれぞれ設けられている。上記転
送電極１１ないし１４はそれぞれ２相の転送パルスφ１
、φ２のいずれか一方が供給されており、出力ゲート電
極１５には出力パルスφＯＧが、リセットゲート電極１
７には高電圧と低電圧との間でレベルが変化するリセッ
トパルスφＲがそれぞれ供給され、ドレイン領域１８に
は昇圧されたリセット電圧ＶＧＧが供給されている。
回路付近の構成を示す図である。１１ないし１４は電荷
転送部の転送電極である。これらの転送電極１１ないし
１４は例えば２１の多結晶シリコン層で構成されており
、最終段の電極１４に隣接して出力ゲート電極１５が設
けられている。また、この出力ゲート電極１５に隣接し
てフローティング拡散領゛域１６が、このフローティン
グ拡散領域１６に隣接してリセットゲート電極１７が設
けられており、さらにリセットゲート電極１７に隣接し
てドレイン領域１８がそれぞれ設けられている。上記転
送電極１１ないし１４はそれぞれ２相の転送パルスφ１
、φ２のいずれか一方が供給されており、出力ゲート電
極１５には出力パルスφＯＧが、リセットゲート電極１
７には高電圧と低電圧との間でレベルが変化するリセッ
トパルスφＲがそれぞれ供給され、ドレイン領域１８に
は昇圧されたリセット電圧ＶＧＧが供給されている。
上記フローティング拡散領域１６には、ここに蓄積され
る信号電荷を検出するための出力回路２０が接続されて
いる。この出力回路２０では、＾電圧側の電源電圧ＶＤ
Ｄと低電圧側の電源電圧ｖＳＳとの間に２個のＭＯＳト
ランジスタ２１．２２のソース。
る信号電荷を検出するための出力回路２０が接続されて
いる。この出力回路２０では、＾電圧側の電源電圧ＶＤ
Ｄと低電圧側の電源電圧ｖＳＳとの間に２個のＭＯＳト
ランジスタ２１．２２のソース。
ドレイン間が直列に挿入されている。上記一方のトラン
ジスタ２１のゲートは上記フローティング拡散領域１６
に接続されており、他方のトランジスタ２２のゲートと
電源電圧■ＳＳとの間には定電圧源２３が接続されてい
る。すなわち、上記トランジスタ２１．２２はトランジ
スタ２１を駆動トランジスタ、トランジスタ２２を定電
流源負荷とし、上記フローティング拡散領域１６の蓄積
電荷量を信号電圧に変換するソースホロワ型の増幅器（
インピーダンス、レベル変換器）２４を構成している。
ジスタ２１のゲートは上記フローティング拡散領域１６
に接続されており、他方のトランジスタ２２のゲートと
電源電圧■ＳＳとの間には定電圧源２３が接続されてい
る。すなわち、上記トランジスタ２１．２２はトランジ
スタ２１を駆動トランジスタ、トランジスタ２２を定電
流源負荷とし、上記フローティング拡散領域１６の蓄積
電荷量を信号電圧に変換するソースホロワ型の増幅器（
インピーダンス、レベル変換器）２４を構成している。
このソースホロワ型の増幅器２４の後段には、ゲートに
サンプルパルスφＳＨが供給されるＭＯＳトランジスタ
２５と容量２６とからなるサンプルホールド回路２７が
接続されており、増幅器２４で変換された信号電圧はサ
ンプルパルスφＳＨに同期してこのサンプルホールド回
路２７の容１１２６に保持される。さらに、このサンプ
ルホールド回路２７の後段には、ＭＯＳトランジスタ２
８を負荷トランジスタ及びＭＯＳトランジスタ２９を駆
動トランジスタとするインバータ３０が接続されており
、上記サンプルホールド回路２７で保持されている電圧
がこのインバータ３０によって反転増幅される。このイ
ンバータ３０の後段には、２個のＭＯＳトランジスタ３
１．３２と定電圧源３３とからなり、上記増幅器２４と
同一構成のソースホロワ型の増幅器３４が接続されてお
り、上記インバータ３０で反転増幅された電圧がこの増
幅器３４によって増幅された後、出力電圧ＶＯＵＴとし
て取り出される。
サンプルパルスφＳＨが供給されるＭＯＳトランジスタ
２５と容量２６とからなるサンプルホールド回路２７が
接続されており、増幅器２４で変換された信号電圧はサ
ンプルパルスφＳＨに同期してこのサンプルホールド回
路２７の容１１２６に保持される。さらに、このサンプ
ルホールド回路２７の後段には、ＭＯＳトランジスタ２
８を負荷トランジスタ及びＭＯＳトランジスタ２９を駆
動トランジスタとするインバータ３０が接続されており
、上記サンプルホールド回路２７で保持されている電圧
がこのインバータ３０によって反転増幅される。このイ
ンバータ３０の後段には、２個のＭＯＳトランジスタ３
１．３２と定電圧源３３とからなり、上記増幅器２４と
同一構成のソースホロワ型の増幅器３４が接続されてお
り、上記インバータ３０で反転増幅された電圧がこの増
幅器３４によって増幅された後、出力電圧ＶＯＵＴとし
て取り出される。
ところで、上記回路は全て同一半導体基板上に構成され
ており、出力回路２０内のＭＯＳトランジスタ２１．２
２．２５．２８．２９．３１．３２は全てＥ型でがつＮ
チャネルのものであり、またトランジスタ２１を除く残
りのトランジスタの一値電圧は全てＶＴＨｌに設定され
ており、トランジスタ２１の一値電圧は上記ＶＴＨ１よ
りも高いＶＴ）−１２に設定されている。ただし、ＭＯ
Ｓトランジスタのチャネル長し、チャネル幅Ｗのちがい
による結果として、一値電圧が変わることは当然起こる
。さらに、このＶＴＨ２の値は、 ＶＧＧ−ΔＶＦＤ−ΔＶ−ＶＴＨ２＜ＶＤＤ・・・ ２ を満足するように設定されている。
ており、出力回路２０内のＭＯＳトランジスタ２１．２
２．２５．２８．２９．３１．３２は全てＥ型でがつＮ
チャネルのものであり、またトランジスタ２１を除く残
りのトランジスタの一値電圧は全てＶＴＨｌに設定され
ており、トランジスタ２１の一値電圧は上記ＶＴＨ１よ
りも高いＶＴ）−１２に設定されている。ただし、ＭＯ
Ｓトランジスタのチャネル長し、チャネル幅Ｗのちがい
による結果として、一値電圧が変わることは当然起こる
。さらに、このＶＴＨ２の値は、 ＶＧＧ−ΔＶＦＤ−ΔＶ−ＶＴＨ２＜ＶＤＤ・・・ ２ を満足するように設定されている。
次に、上記構成でなるＣＴＤの動作を第２図のポテンシ
ャル・プロファイルを示す図を用いて説明する。
ャル・プロファイルを示す図を用いて説明する。
電荷リセット・モードのとき、転送電極１１．１２に印
加される転送パルスφ１及び出力ゲート電極１５に印加
される出力パルスφＯＧは共に低電圧、転送電極１３．
１４に印加される転送パルスφ２及びリセットゲート重
積１７に印加されるリセットパルスφＲは共に高電圧に
なる。このため、第２図（ａ）に示されるように、電荷
転送部を転送されてきた信号電荷ＱＳは転送電極１４下
に蓄積され、これと同時にフローティング拡散領域１６
はリセット電圧ＶＧＧにリセットされる。
加される転送パルスφ１及び出力ゲート電極１５に印加
される出力パルスφＯＧは共に低電圧、転送電極１３．
１４に印加される転送パルスφ２及びリセットゲート重
積１７に印加されるリセットパルスφＲは共に高電圧に
なる。このため、第２図（ａ）に示されるように、電荷
転送部を転送されてきた信号電荷ＱＳは転送電極１４下
に蓄積され、これと同時にフローティング拡散領域１６
はリセット電圧ＶＧＧにリセットされる。
電荷検出モードのときは、転送パルスφ１と出力パルス
φＯＧが共に高電圧、転送パルスφ２とリセットパルス
φＲが共に低電圧になる。このため、第２図（ｂ）に示
されるように、転送電極１４下に蓄積されていた信号電
荷ＱＳは出力ゲート電極１５下を経由してフローティン
グ拡散領域１６に転送される。この信号電荷ＱＳにより
、フローティング拡散領域１６には電位変化が生じ、こ
れが出力回路２０で検出されて電圧信号■○ＵＴとして
取り出される。
φＯＧが共に高電圧、転送パルスφ２とリセットパルス
φＲが共に低電圧になる。このため、第２図（ｂ）に示
されるように、転送電極１４下に蓄積されていた信号電
荷ＱＳは出力ゲート電極１５下を経由してフローティン
グ拡散領域１６に転送される。この信号電荷ＱＳにより
、フローティング拡散領域１６には電位変化が生じ、こ
れが出力回路２０で検出されて電圧信号■○ＵＴとして
取り出される。
ここで、信号電荷ＱＳが蓄積された状態におけるフロー
ティング拡散領域１６の電圧をＶＦＤとすると、出力回
路２０内の初段のソースホロワ型増幅器２４が線形領域
で動作するためにはトランジスタ２１が常に飽和領域で
動作していることが必要であり、このときの条件は、 ＶＦＤ−ＶＴＨ２＜ＶＤＤ ・・・ ３で
ある。一方、信号電荷ＱＳによるフローティング拡散領
域１６の電圧変化をΔＶＦＤ＋ΔＶとすると、 ＶＦＤ−ＶＧＧ−ΔＶＦＤ−ΔＶ ・・・ ４とな
る。従って、上記３式と４式をまとめると次式が得られ
る。
ティング拡散領域１６の電圧をＶＦＤとすると、出力回
路２０内の初段のソースホロワ型増幅器２４が線形領域
で動作するためにはトランジスタ２１が常に飽和領域で
動作していることが必要であり、このときの条件は、 ＶＦＤ−ＶＴＨ２＜ＶＤＤ ・・・ ３で
ある。一方、信号電荷ＱＳによるフローティング拡散領
域１６の電圧変化をΔＶＦＤ＋ΔＶとすると、 ＶＦＤ−ＶＧＧ−ΔＶＦＤ−ΔＶ ・・・ ４とな
る。従って、上記３式と４式をまとめると次式が得られ
る。
ＶＴＨ２＞ＶＧＧ−ΔＶＦＤ−４Ｖ−ＶＤＤ・・・ ５
上記５式で示される一値電圧ＶＴＨ２は前記２式を満足
している。従って、上記実施例のＣＴＤでは、リセット
電圧ＶＧＧを高くしても増幅器２４の線形性を保つこと
ができる。また、電圧ＶＧＧを高（することができるた
め、出力のダイナミックレンジも広くすることができる
。
している。従って、上記実施例のＣＴＤでは、リセット
電圧ＶＧＧを高くしても増幅器２４の線形性を保つこと
ができる。また、電圧ＶＧＧを高（することができるた
め、出力のダイナミックレンジも広くすることができる
。
なお、ドレイン領域１８に印加される昇圧されたリセッ
ト電圧ＶＧＧが同一基板上に構成された昇圧回路で発生
される場合、このＶＧＧの値はプロセス変動に応じて変
化する。従って、このような場合には、このＶＧＧの値
の変化を考慮してトランジスタ２１の一値電圧を決定す
る必要がある。
ト電圧ＶＧＧが同一基板上に構成された昇圧回路で発生
される場合、このＶＧＧの値はプロセス変動に応じて変
化する。従って、このような場合には、このＶＧＧの値
の変化を考慮してトランジスタ２１の一値電圧を決定す
る必要がある。
また、トランジスタ２１の一値電圧ＶＴＨ２を他のＶＴ
ＨＩよりも高く設定するには、このトランジスタ専用の
リソグラフィ一工程を追加すればよい。
ＨＩよりも高く設定するには、このトランジスタ専用の
リソグラフィ一工程を追加すればよい。
第３図は電源電圧ＶＤＤを５Ｖに設定したときの、従来
回路と上記実施例回路の場合のソースホロワ型増幅器の
入出力特性を示した曲線図である。
回路と上記実施例回路の場合のソースホロワ型増幅器の
入出力特性を示した曲線図である。
図中の曲線ａが上記実施例のものであり、曲線すが従来
回路のものである。上記実施例の場合、低電圧動作を可
能にするめにリセット電圧ＶＧＧは昇圧されており、こ
の結果、フローティング拡散領域の電圧ＶＦＤが例えば
１０（）程度になつているとき、曲線すで示される従来
回路の入出力特性ではこの入力バイアスから全くはずれ
ており、−線形な動作は不可能である。これに対して、
曲線ａで示される上記実施例回路の入出力特性では入力
バイアスがこの特性に一致しており、ソースホロワ型増
幅器で十分な線形性を得ることができる。
回路のものである。上記実施例の場合、低電圧動作を可
能にするめにリセット電圧ＶＧＧは昇圧されており、こ
の結果、フローティング拡散領域の電圧ＶＦＤが例えば
１０（）程度になつているとき、曲線すで示される従来
回路の入出力特性ではこの入力バイアスから全くはずれ
ており、−線形な動作は不可能である。これに対して、
曲線ａで示される上記実施例回路の入出力特性では入力
バイアスがこの特性に一致しており、ソースホロワ型増
幅器で十分な線形性を得ることができる。
第４図はこの発明の他の実施例によるＣＴＤの出力回路
付近の構成を示す図である。上記第１図の実施例では、
ドレイン領域１８には電源電圧ＶＤＤよりも高い昇圧さ
れたリセット電圧ＶＧＧを印加する場合について説明し
たが、この実施例のＣＴＤでは電源電圧ＶＤそのものが
印加されるような構成のＣＴＤにこ乃発明を実施したも
のである。すなわち、この実施例のＣＴＤのように、フ
ローティング拡散領域１６とリセットゲート電極１７ど
の間に転送パルスφ２が供給される２個の転送電極３５
．３６が設けられている場合でも、もちろんＣＴＤを構
成するＤ型のＭＯＳトランジスタの同値電圧によっては
ドレイン領域１８に昇圧された電圧を印加する必要があ
１滅も有得る。
付近の構成を示す図である。上記第１図の実施例では、
ドレイン領域１８には電源電圧ＶＤＤよりも高い昇圧さ
れたリセット電圧ＶＧＧを印加する場合について説明し
たが、この実施例のＣＴＤでは電源電圧ＶＤそのものが
印加されるような構成のＣＴＤにこ乃発明を実施したも
のである。すなわち、この実施例のＣＴＤのように、フ
ローティング拡散領域１６とリセットゲート電極１７ど
の間に転送パルスφ２が供給される２個の転送電極３５
．３６が設けられている場合でも、もちろんＣＴＤを構
成するＤ型のＭＯＳトランジスタの同値電圧によっては
ドレイン領域１８に昇圧された電圧を印加する必要があ
１滅も有得る。
このような電極構造を持っＣＴＤでは、７０−ティング
拡散領域１６の電圧ＶＦＤがＶＤＤよりもかなり大きく
なるため、上記実施例と同様に出力回路２０の初段のソ
ースホロワ型増幅器２４の駆動用ＭＯＳトランジスタ２
１の同値電圧ＶＴＨ２を他のＭＯＳトランジスタのＶＴ
Ｈｌよりも高く設定し、このトランジスタ２１が飽和領
域で動作するようにしている。
拡散領域１６の電圧ＶＦＤがＶＤＤよりもかなり大きく
なるため、上記実施例と同様に出力回路２０の初段のソ
ースホロワ型増幅器２４の駆動用ＭＯＳトランジスタ２
１の同値電圧ＶＴＨ２を他のＭＯＳトランジスタのＶＴ
Ｈｌよりも高く設定し、このトランジスタ２１が飽和領
域で動作するようにしている。
第５図はこの発明のさらに他の実施例にょるＣＴＤの出
力回路付近の構成を示す図である。上記各実施例はこの
発明をいずれもＮチャネルの単−ＭＯＳ構成によるＣＴ
Ｄに実施したものであるが、この実施例では０ＭＯＳ構
成のものに実施したものである。この実施例では前記Ｎ
チャネルのＭＯＳトランジスタのみを用いた出力回路２
ｏの代わりに０ＭＯＳ構成の出力回路４ｏが使用される
。
力回路付近の構成を示す図である。上記各実施例はこの
発明をいずれもＮチャネルの単−ＭＯＳ構成によるＣＴ
Ｄに実施したものであるが、この実施例では０ＭＯＳ構
成のものに実施したものである。この実施例では前記Ｎ
チャネルのＭＯＳトランジスタのみを用いた出力回路２
ｏの代わりに０ＭＯＳ構成の出力回路４ｏが使用される
。
この出力回路４０では、高電圧側の電源電圧ＶＤＤと低
電圧側の電源電圧■ｓｓとの間に２個のＮチャネルＭＯ
Ｓトランジスタ４１．４２のソース、ドレイン間が直列
に挿入されている。上記一方のトランジスタ４１のゲー
トは上記フローティング拡散領ｂＸ１６に接続されてお
り、他方のトランジスタ４２のゲートと電源電圧■ＳＳ
との間には定電圧源４３が接続されている。すなわち、
上記トランジスタ４１．４２及び定電圧源４３は７０−
ティング拡散領域１６の蓄積電荷量を信号電圧に変換す
るソースホロワ型の増幅器４４を構成している。このソ
ースホロワ型の増幅器４４の後段には、ゲートに定電圧
源４５が接続され定電流源として作用するＰチャネルＭ
ＯＳトランジスタ４６とゲートに上記増幅器４４の出力
電圧が供給されるＰチャネルＭＯＳトランジスタ４７と
からなるＰチャネル型のソースホロワ型増幅器４８が設
けられている。さらに、この増幅器４８の後段にはソー
ス、ドレイン間が並列接続されたＰチャネルＭＯＳトラ
ンジスタ４９及びＮチャネルＭＯＳトランジスタ５０と
、容量５１とからなるサンプルホールド回路５２が接続
されており、増幅器４８の出力電圧がサンプルパルスφ
ＳＨ及びこの反転パルスに同期してこのサンプルホール
ド回路５２の容ｆｆ１５１に保持される。このサンプル
ホールド回路５２の後段には、ＰチャネルＭＯＳトラン
ジスタ５３を駆動トランジスタ及びＮチャネルＭＯＳト
ランジスタ５４を負荷トランジスタとするＣＭＯＳイン
バータ５５が接続されており、上記サンプルホールド回
路５２で保持されている電圧がこのインバータ５５によ
って反転増幅された電圧が出力電圧ＶＯＵＴとして取り
出される。
電圧側の電源電圧■ｓｓとの間に２個のＮチャネルＭＯ
Ｓトランジスタ４１．４２のソース、ドレイン間が直列
に挿入されている。上記一方のトランジスタ４１のゲー
トは上記フローティング拡散領ｂＸ１６に接続されてお
り、他方のトランジスタ４２のゲートと電源電圧■ＳＳ
との間には定電圧源４３が接続されている。すなわち、
上記トランジスタ４１．４２及び定電圧源４３は７０−
ティング拡散領域１６の蓄積電荷量を信号電圧に変換す
るソースホロワ型の増幅器４４を構成している。このソ
ースホロワ型の増幅器４４の後段には、ゲートに定電圧
源４５が接続され定電流源として作用するＰチャネルＭ
ＯＳトランジスタ４６とゲートに上記増幅器４４の出力
電圧が供給されるＰチャネルＭＯＳトランジスタ４７と
からなるＰチャネル型のソースホロワ型増幅器４８が設
けられている。さらに、この増幅器４８の後段にはソー
ス、ドレイン間が並列接続されたＰチャネルＭＯＳトラ
ンジスタ４９及びＮチャネルＭＯＳトランジスタ５０と
、容量５１とからなるサンプルホールド回路５２が接続
されており、増幅器４８の出力電圧がサンプルパルスφ
ＳＨ及びこの反転パルスに同期してこのサンプルホール
ド回路５２の容ｆｆ１５１に保持される。このサンプル
ホールド回路５２の後段には、ＰチャネルＭＯＳトラン
ジスタ５３を駆動トランジスタ及びＮチャネルＭＯＳト
ランジスタ５４を負荷トランジスタとするＣＭＯＳイン
バータ５５が接続されており、上記サンプルホールド回
路５２で保持されている電圧がこのインバータ５５によ
って反転増幅された電圧が出力電圧ＶＯＵＴとして取り
出される。
この実施例においても、出力回路４ｏの初段のソースホ
ロワ型増幅器４４の駆動用ＭＯＳトランジスタ４１の一
値電圧ＶＴＨ２を他の同一導電型のＭＯＳトランジスタ
のＶＴＨｌよりも高く設定し、このトランジスタ４１が
飽和領域で動作するように構成している。これにより、
電源電圧を低電圧化しても出力ダイナミックレンジを損
わずに、出力の線形性を保持することが可能である。
ロワ型増幅器４４の駆動用ＭＯＳトランジスタ４１の一
値電圧ＶＴＨ２を他の同一導電型のＭＯＳトランジスタ
のＶＴＨｌよりも高く設定し、このトランジスタ４１が
飽和領域で動作するように構成している。これにより、
電源電圧を低電圧化しても出力ダイナミックレンジを損
わずに、出力の線形性を保持することが可能である。
を発明の効果］
以上説明したようにこの発明によれば、出力のダイナミ
ックレンジ及び線形性を損わずに電源電工の゛低電圧化
を図ることができる電荷転送素子を２供することができ
る。
ックレンジ及び線形性を損わずに電源電工の゛低電圧化
を図ることができる電荷転送素子を２供することができ
る。
第１図はこの発明の一実施例に係る電荷転送素子の出力
回路付近の構成を示す図、第２図は上記構成でなるＣＴ
Ｄのポテンシャル・プロファイルを示す図、第３図は従
来回路と上記実施例回路のソースホロワ型増幅器の入出
力特性を比較して示す曲線図、第４図はこの発明の他の
実施例によるＣＴＤの出力回路付近の構成を示す図、第
５図はこの発明のさらに他の実施例によるＣＴＤの出力
回路付近の構成を示す図、第６図は従来のＣＴＤの出力
回路付近の構成を示す図である。 １１〜１４・・・転送電極、１５・・・出力ゲート電極
、１６・・・フローティング拡散領域、１７・・・リセ
ットゲート電極、１８・・・ドレイン領域、２０．４０
・・・出力回路、２１゜４１・・・駆動用のＮチャネル
ＭＯＳトランジスタ、２２゜４２・・・定電流源負荷用
のＮチャネルＭＯＳ）−ランジスタ、２４．４４・・・
ソースホロワ型の増幅器。 出願人代理人 弁理士 鈴江武彦 第 １ 図 第２図 ＶＦＤ（Ｖ） 第３図 第４図 第５図 第６図
回路付近の構成を示す図、第２図は上記構成でなるＣＴ
Ｄのポテンシャル・プロファイルを示す図、第３図は従
来回路と上記実施例回路のソースホロワ型増幅器の入出
力特性を比較して示す曲線図、第４図はこの発明の他の
実施例によるＣＴＤの出力回路付近の構成を示す図、第
５図はこの発明のさらに他の実施例によるＣＴＤの出力
回路付近の構成を示す図、第６図は従来のＣＴＤの出力
回路付近の構成を示す図である。 １１〜１４・・・転送電極、１５・・・出力ゲート電極
、１６・・・フローティング拡散領域、１７・・・リセ
ットゲート電極、１８・・・ドレイン領域、２０．４０
・・・出力回路、２１゜４１・・・駆動用のＮチャネル
ＭＯＳトランジスタ、２２゜４２・・・定電流源負荷用
のＮチャネルＭＯＳ）−ランジスタ、２４．４４・・・
ソースホロワ型の増幅器。 出願人代理人 弁理士 鈴江武彦 第 １ 図 第２図 ＶＦＤ（Ｖ） 第３図 第４図 第５図 第６図
Claims (1)
- 【特許請求の範囲】 （１）半導体基板上に形成され、電荷転送部から信号電
荷が転送されるフローティング拡散領域と、リセット電
圧が印加され不要電荷を排出するドレイン領域と、上記
フローティング拡散領域と上記ドレイン領域との間に設
けられリセットパルスに応じて上記フローティング拡散
領域の蓄積電荷を上記ドレイン領域に排出制御するリセ
ット手段と、上記フローティング拡散領域にゲートが接
続されたエンハンスメント型の駆動用ＭＯＳトランジス
タ及びこのＭＯＳトランジスタのソースに接続された電
流源とからなり上記フローティング拡散領域の蓄積電荷
量を電圧値に変換して出力するソースホロワ型の出力回
路とを具備し、上記出力回路内の駆動用ＭＯＳトランジ
スタの閾値電圧を同一基板上に形成された同一導電型の
ＭＯＳトランジスタのうちで最大に設定したことを特徴
とする電荷転送素子。（２）半導体基板上に形成され、
電荷転送部から信号電荷が転送されるフローティング拡
散領域と、リセット電圧が印加され不要電荷を排出する
ドレイン領域と、上記フローティング拡散領域と上記ド
レイン領域との間に設けられリセットパルスに応じて上
記フローティング拡散領域の蓄積電荷を上記ドレイン領
域に排出制御するリセット手段と、上記フローティング
拡散領域にゲートが接続されたエンハンスメント型の駆
動用ＭＯＳトランジスタ及びこのＭＯＳトランジスタの
ソースに接続されたエンハンスメント型の電流源負荷用
ＭＯＳトランジスタとからなり上記フローティング拡散
領域の蓄積電荷量を電圧値に変換して出力するソースホ
ロワ型の出力回路とを具備し、上記出力回路内の駆動用
ＭＯＳトランジスタの一値電圧を上記電流源負荷用ＭＯ
Ｓトランジスタよりも大きく設定したことを特徴とする
電荷転送素子。 （３）上記出力回路に供給される電源電圧をＶＤＤ、上
記リセット電圧をＶＧＧ、上記フローティング拡散領域
に転送される電荷の直流バイアス成分をΔＶＦＤ、交流
信号成分をΔＶ、出力回路内の駆動用ＭＯＳトランジス
タの閾値電圧をＶＴＨとしたときに、ＶＴＨ＞ＶＧＧ−
ΔＶＦＤ−ΔＶ−ＶＤＤを満足するように上記駆動用ト
ランジスタの閾値電圧が設定されている特許請求の範囲
第１項に記載の電荷転送素子。 （４）前記ドレイン領域には前記出力回路に与えられる
電源電圧よりも絶対値が大きなリセット電圧が供給され
ている特許請求の範囲第１項に記載の電荷転送素子。 （５）上記出力回路に供給される電源電圧をＶＤＤ、上
記リセット電圧をＶＧＧ、上記フローティング拡散領域
に転送される電荷の直流バイアス成分をΔＶＦＤ、交流
信号成分をΔＶ、出力回路内の駆動用ＭＯＳトランジス
タの一値電圧をＶＴＨとしたときに、ＶＴＨ＞ＶＧＧ−
ΔＶＦＤ−ΔＶ−ＶＤＤを満足するように上記駆動用ト
ランジスタの閾値電圧が設定されている特許請求の範囲
第２項に記載の電荷転送素子。 前記ドレイン領域には前記出力回路に与えられる電源電
圧よりも絶対値が大きなリセット電圧が供給されている
特許請求の範囲第２項に記載の電荷転送素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124608A JP2672507B2 (ja) | 1987-05-21 | 1987-05-21 | 電荷転送素子 |
| US07/196,216 US5033068A (en) | 1987-05-21 | 1988-05-19 | Charge transfer device |
| KR1019880005922A KR910007841B1 (ko) | 1987-05-21 | 1988-05-20 | 전하전송소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124608A JP2672507B2 (ja) | 1987-05-21 | 1987-05-21 | 電荷転送素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63289865A true JPS63289865A (ja) | 1988-11-28 |
| JP2672507B2 JP2672507B2 (ja) | 1997-11-05 |
Family
ID=14889642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62124608A Expired - Fee Related JP2672507B2 (ja) | 1987-05-21 | 1987-05-21 | 電荷転送素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5033068A (ja) |
| JP (1) | JP2672507B2 (ja) |
| KR (1) | KR910007841B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2707784B2 (ja) * | 1990-03-10 | 1998-02-04 | 日本電気株式会社 | 電荷転送装置 |
| JP2701546B2 (ja) * | 1991-01-18 | 1998-01-21 | 日本電気株式会社 | 信号電荷検出回路を有する電荷転送装置 |
| US5349303A (en) * | 1993-07-02 | 1994-09-20 | Cirque Corporation | Electrical charge transfer apparatus |
| JP3310164B2 (ja) * | 1996-05-30 | 2002-07-29 | 株式会社東芝 | 固体撮像装置 |
| US6005238A (en) * | 1998-04-28 | 1999-12-21 | Xerox Corporation | Hybrid sensor pixel architecture with linearization circuit |
| US6730863B1 (en) | 1999-06-22 | 2004-05-04 | Cirque Corporation | Touchpad having increased noise rejection, decreased moisture sensitivity, and improved tracking |
| JP3595483B2 (ja) * | 2000-01-27 | 2004-12-02 | Ｎｅｃエレクトロニクス株式会社 | 電荷検出信号処理回路 |
| SE518797C2 (sv) * | 2000-07-19 | 2002-11-19 | Ericsson Telefon Ab L M | Effekt-LDMOS-transistor innefattande ett flertal parallellkopplade transistorsegment med olika tröskelspänningar |
| US7218349B2 (en) * | 2001-08-09 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5542091B2 (ja) * | 2010-05-18 | 2014-07-09 | 富士フイルム株式会社 | 固体撮像素子及び撮像装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55145367A (en) * | 1979-04-27 | 1980-11-12 | Toshiba Corp | Standard charge level generator for charge transfer device |
| JPS59132668A (ja) * | 1983-01-19 | 1984-07-30 | Toshiba Corp | 電荷転送素子の出力装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2602520B2 (de) * | 1976-01-23 | 1978-02-02 | Linearer ausgangsverstaerker fuer ladungsgekoppelte elemente | |
| US4099175A (en) * | 1976-10-29 | 1978-07-04 | International Business Machines Corporation | Charge-coupled device digital-to-analog converter |
| US4140927A (en) * | 1977-04-04 | 1979-02-20 | Teletype Corporation | Non-overlapping clock generator |
| US4250406A (en) * | 1978-12-21 | 1981-02-10 | Motorola, Inc. | Single clock CMOS logic circuit with selected threshold voltages |
| JPS5595820A (en) * | 1979-10-30 | 1980-07-21 | Furuno Electric Co Ltd | Recorder |
| US4725746A (en) * | 1981-10-20 | 1988-02-16 | Kabushiki Kaisha Toshiba | MOSFET buffer circuit with an improved bootstrapping circuit |
| US4459497A (en) * | 1982-01-25 | 1984-07-10 | Motorola, Inc. | Sense amplifier using different threshold MOS devices |
| JPS5911680A (ja) * | 1982-07-12 | 1984-01-21 | Hitachi Ltd | 電荷転送装置 |
| JPS5919297A (ja) * | 1982-07-23 | 1984-01-31 | Toshiba Corp | 電荷結合装置の出力回路 |
| JPS5997229A (ja) * | 1982-11-26 | 1984-06-05 | Sony Corp | 出力バツフア回路 |
| US4625322A (en) * | 1983-11-18 | 1986-11-25 | Hitachi, Ltd. | Charge coupled device provided with automatic bias-voltage setting means |
| JPS60223161A (ja) * | 1984-04-19 | 1985-11-07 | Nec Corp | 電荷転送素子の出力回路 |
| JPS61216475A (ja) * | 1985-03-22 | 1986-09-26 | Mitsubishi Electric Corp | 電荷転送素子 |
| JPS61216473A (ja) * | 1985-03-22 | 1986-09-26 | Mitsubishi Electric Corp | 電荷転送素子 |
| NL8500863A (nl) * | 1985-03-25 | 1986-10-16 | Philips Nv | Ladingsoverdrachtinrichting. |
| JPS62230052A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 電荷転送装置 |
| US4811371A (en) * | 1986-05-16 | 1989-03-07 | Rca Corporation | Floating-diffusion electrometer with adjustable sensitivity |
-
1987
- 1987-05-21 JP JP62124608A patent/JP2672507B2/ja not_active Expired - Fee Related
-
1988
- 1988-05-19 US US07/196,216 patent/US5033068A/en not_active Expired - Lifetime
- 1988-05-20 KR KR1019880005922A patent/KR910007841B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55145367A (en) * | 1979-04-27 | 1980-11-12 | Toshiba Corp | Standard charge level generator for charge transfer device |
| JPS59132668A (ja) * | 1983-01-19 | 1984-07-30 | Toshiba Corp | 電荷転送素子の出力装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910007841B1 (ko) | 1991-10-02 |
| KR880014807A (ko) | 1988-12-24 |
| JP2672507B2 (ja) | 1997-11-05 |
| US5033068A (en) | 1991-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0927883A (ja) | 画像読取信号処理装置 | |
| US20060221220A1 (en) | Output-Compensated Buffers with Source-Follower Input Structure and Image Capture Devices Using Same | |
| JPS63289865A (ja) | 電荷転送素子 | |
| JP3801112B2 (ja) | 画像読取信号処理装置 | |
| EP0239978B1 (en) | Charge transfer device | |
| US6600513B1 (en) | Charge transfer device | |
| EP1652300B1 (en) | Differential circuits | |
| US4984256A (en) | Charge transfer device with booster circuit | |
| JPH026453B2 (ja) | ||
| US6225616B1 (en) | Solid-state image pickup devices having source follower buffer circuits therein with actively controlled gain characteristics | |
| JP3626083B2 (ja) | 電荷転送装置 | |
| GB2061650A (en) | Charge transfer device | |
| JPH0787400A (ja) | Ｃｃｄ固体撮像素子 | |
| JPH10136266A (ja) | 固体撮像装置 | |
| JPS6249991B2 (ja) | ||
| US6049247A (en) | Low-voltage common source switched-capacitor amplifier | |
| US6157053A (en) | Charge transfer device and method of driving the same | |
| JPS6194467A (ja) | 負帰還増幅器を備えた線転送式撮像装置 | |
| JP2000152090A (ja) | 固体撮像装置 | |
| JPH11205693A (ja) | 固体撮像装置 | |
| US20070090273A1 (en) | High performance charge detection amplifier for CCD image sensors | |
| JP3024276B2 (ja) | 電荷転送素子 | |
| JP2898160B2 (ja) | トランスバーサルフィルタ用増幅器 | |
| JP2003134303A (ja) | 画像読取信号処理装置 | |
| JPH05284428A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |