NL8500863A - Ladingsoverdrachtinrichting. - Google Patents

Ladingsoverdrachtinrichting. Download PDF

Info

Publication number
NL8500863A
NL8500863A NL8500863A NL8500863A NL8500863A NL 8500863 A NL8500863 A NL 8500863A NL 8500863 A NL8500863 A NL 8500863A NL 8500863 A NL8500863 A NL 8500863A NL 8500863 A NL8500863 A NL 8500863A
Authority
NL
Netherlands
Prior art keywords
transistor
voltage
charge
supply
reset transistor
Prior art date
Application number
NL8500863A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Priority to NL8500863A priority Critical patent/NL8500863A/nl
Priority to CA000504587A priority patent/CA1249059A/en
Priority to AT86200457T priority patent/ATE53265T1/de
Priority to US06/841,907 priority patent/US4627083A/en
Priority to DE8686200457T priority patent/DE3671676D1/de
Priority to EP86200457A priority patent/EP0199387B1/en
Priority to AU55048/86A priority patent/AU575717B2/en
Priority to JP61065567A priority patent/JPS61224357A/ja
Publication of NL8500863A publication Critical patent/NL8500863A/nl

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04Shift registers

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Photoreceptors In Electrophotography (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Polarising Elements (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)

Description

* —.......,* ΡΗΝ 11.335 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.
Ladingsoverdracht inrichting.
De uitvinding heeft betrekking qp een ladingsoverdracht-inrichting omvattende een halfgeleiderlichaam aan een oppervlak waarvan een ladingstransportkanaal is gedefinieerd voor het opslaan en transporteren van informatie in de vorm van discrete ladingspakketten naar een 5 uitgangstrap, welke uitgangstrap een zone bevat voor het tijdelijk opslaan en uitlezen van de ladingspakketten# en een veldeffekttransistor met geïsoleerde poortelektrode, die een terugsteltransistor vormt voor het afvoeren van een uitgelezen ladingspakket en het gereedmaken van genoemde zone voor het opslaan en het uitlezen van een volgend ladings-10 pakket, welke transistor een met genoemde zone gekoppeld aanvoergebied, een geïsoleerde poortelektrode die met een klokspanningsbron is verbonden voor het intermitterend geleidend en niet-geleidend maken van de transistor, en een afvoergebied, dat verbonden is met middelen voor het aanleggen van een geschikte afvoerspanning omvat. Een dergelijke in-15 richting is onder meer bekend uit "Charge Transfer Devices" van C.H. Sequin en M.F. Tcmpsett, Academic Press, Ine. 1975, Fig. 3.14b, pg. 53 en de bijbehorende beschrijving. De uitvinding zal in de hierna volgende beschrijving worden toegelicht aan de hand van een n-kanaal oppervlakte-inrichting, maar het zal duidelijk zijn dat de uitvinding 20 evenzeer voor p-type kanaal inrichtingen toepasbaar is, evenals voor inrichtingen van het begraven kanaaltype.
Een gebruikelijke ladingsoverdrachtinrichting anvat een p-type silicium substraat dat aan het oppervlak is voorzien van een klok-elektrodensysteem dat door een dunne isolerende laag van het halfge-25 leidermateriaal is gescheiden. Door het aanleggen van geschikte klok-spanningen aan de klokelektroden kunnen, zoals bekend, uit elektronen bestaande ladingspakketten door het ladingstransportkanaal naar de uitleeszone worden gevoerd. Deze zone wordt gevormd dooreen n+-opper-vlaktezone die door diffusie of implantatie in het halfgeleiderlichaam 30 is aangebracht aan het einde van de rij van klokelektroden. Wanneer een ladingspakket in de zone wordt opgeslagen, veroorzaakt dit een spanningsverandering, die door middel van een, in het halfgeleiderlichaam meegeïntegreerde versterker, kan worden gedetecteerd. Op deze wijze kan elk 8500863
, V
PHN 11.335 2 ladingspakket, qp niet-destructieve wijze worden uitgelezen. De terugstel-transistor (in het engels: reset transistor) dient om de "f* n -zone qp een geschikte positieve potentiaal te zetten voordat een nieuw ladingspakket wordt toegevoerd. Deze potentiaal dient voldoende 5 positief te zijn cm het maximale ladingspakket in de n+-zone geheel te kunnen opslaan. Daartoe- is het gebruikelijk cm de afvoer van de terug-steltransistor aan de hoogte beschikbare spanning te leggen, namelijk de voedingsspanning VDD die gewoonlijk +5V bedraagt. Wanneer, zoals gebruikelijk de terugsteltransistor van het verrijkingstype is, dat 10 wil zeggen van een type, waarbij een positieve spanning, groter dan OV qp de poortelektrode nodig is, om de transistor geleidend te maken, is een poortspanning hoger dan 5V vereist cm de genoemde n+-uitleeszone, die de aanvoer van de terugsteltransistor vormt, qp de voedingsspanning van 5V terug te stellen. Een specifieke waarde voor de poortspanning 15 daarbij is 8V. Omdat de voedingsspanning slechts 5V bedraagt zijn voor deze hoge poortspanning afzonderlijke circuits, bijvoorbeeld een ladings-pcmp, nodig.
Indien het mogelijk zou zijn een terugsteltransistor van het verarmingstype te gebruiken, dat wil zeggen een transistor die bij OV 20 op de poortelektrode al geleidend is, zou de terugsteltransistor met een klokspanning gelijk aan de voedingsspanning bedreven kunnen worden. Het is echter gebleken dat deze transistoren, ook wanneer een negatieve spanning aan de poortelektrode wordt aangelegd, vaak niet voldoende isolatie tussen aan- en afvoergebied geven. Een mogelijke verklaring 25 hiervoor is de volgende: om de transistor niet-geleidend te maken, moet op de poortelektrode een negatieve spanning aangelegd worden, die zo groot is dat alle elektronen uit het geïmplanteerde n-type kanaal tussen aan- en afvoer worden verwijderd. Het is echter mogelijk dat, voordat het n-type kanaalgebied geheel verarmd is, accumulatie van gaten aan het 3g oppervlak optreedt. Wanneer de spanning op de poortelektrode verder verlaagd wordt, zal dit geen effekt meer hebben op het niet-verarmde deel van het geïmplanteerde kanaal, waardoor er tussen aan- en afvoer een lekweg blijft bestaan. Omdat bij een zeer kleine lekstroom van 1 η A al 10% ladingsverlies kan optreden, is toepassing van veldeffekt-35 transistoren van het verarmingstype als terugsteltransistor praktisch uitgesloten.
De uitvinding beoogt onder meer, onder gebruikmaking van een veldeffekttransistor van het verrijkingstype, hoge poortspanningen te 8500363 PHN 11.335 3 vermijden. De uitvinding berust daarbij onder meer op het inzicht dat de poortelektrode van de terugsteltransistor geklokt kan worden net een spanning ter grootte van de voedingsspanning door de potentiaal cp de afveer van de terugsteltransistor te verlagen tot een waarde lager dan 5 de voedingsspanning.
Een ladingsoverdrachtinrichting volgens de uitvinding is daardoor gekenmerkt dat genoemde middelen een tweede veldeffekttransistor met geïsoleerde poortelektrode, verder hulptrans is tor genoemd omvatten, waarvan de poortelektrode en de afvoer aan een vaste spanning V^, in 10 het bijzonder de voedingsspanning kunnen worden gelegd, en waarvan de aanvoer is verbonden met het afvoergebied van de terugsteltransistor, en met stroantoevoermiddelen voor het doorvoeren van een stroom door de hulptrans is tor, en dat de poortelektrode van de terugsteltransistor is verbonden met een klakspanningsbron met behulp waarvan in de geleidende 15 toestand van de terugsteltransistor aan de poortelektrode van de terugsteltransistor eveneens de spanning wordt aangelegd.
De spanning van de aanvoer van de hulpveldeffekttransistor levert de, verlaagde, terugstelspanning die aan de afvoer van de terugsteltransistor wordt aangelegd. Aangezien de hulptrans is tor geleidend is 20 bij de stuurspanning gelijk aan de voedingsspanning zal de terugsteltransistor, bij een stuurspanning gelijk aan de voedingsspanning ook geleidend zijn. Bij voorkeur hébben de kanaalgebieden van de terugsteltransistor en de hulptrans is tor onderling althans praktisch gelijke afmetingen, ter verkrijging van althans praktisch gelijke drempel-25 spanningen.
In ladingsoverdrachtinrichtingen van het hier beschreven type is gewoonlijk tussen de uitgangstrap en de klokelektroden een blok-keringspoort aangebracht die tijdens bedrijf (¾) een vaste spanning wordt geplaatst en die dient cm overspraak van de klokspanningen naar de 3g uitleeszone te vermijden. De spanning die aan deze zone wordt aangelegd dient zodanig te zijn, dat onder deze elektrode een potentdaalbarrière wordt geïnduceerd die enerzijds voldoende laag is cm lading vanonder de laatste klokelektrode naar de uitleeszone over te hevelen, anderzijds zo hoog dat een maximaal ladingspakket geheel in de uitleeszone kan 35 worden opgeslagen en niet gedeeltelijk onder de blokkeringspoort. Een voorkeursuitvoering waarin, ook bij de verlaagde spanning op de afvoer (en dus aanvoer) van de terugsteltransistor, een potentiaalbarrière van de geschikte hoogte onder de blokkeringspoort wordt verkregen is 85 0 0 8 63 „ w PHN 11.335 4 daardoor gekenmerkt dat boven het ladingstransportkanaal, gezien in de ladings transportrichting, voor de genoemde zone van de uitgangstrap, een geïsoleerde poortelektrode is aangebracht die verbonden is met de aanvoer van de hulpveldeffekttransistor.
5 De uitvinding zal thans nader worden toegelicht aan de hand van enkele uitvoeringsvoorbeelden en de bijgaande schematische tekening waarin: figuur 1 schematisch een, de uitgangstrap omvattend deel van een ladingsgekoppelde inrichting volgens de uitvinding toont; 10 figuur 2 een potentiaalverdeling geeft die in de inrichting volgens figuur 1 tijdens bedrijf in het kanaal wordt geïnduceerd? figuur 3 schematisch een tweede uitvoeringsvorm van een ladingsgekoppelde inrichting volgens de uitvinding geeft? figuur 4 een diagram geeft van de aan de inrichting volgens 15 figuur 3 aangelegde klokspanningen.
In figuur 1 is schematisch een deel van een ladingsoverdracht-inrichting volgens de uitvinding weergegeven, en wel het deel dat de uitgangstrap en de laatste twee klokelektroden vóór de uitgangstrap cmvat. De inrichting is aangebracht in een p-type siliciumlichaam 1 van 2o de gebruikelijke dikte en samenstelling, waarin een ladingstransport-kanaal 5 is gedefinieerd. Het lichaam 1 is aan het oppervlak 2 voorzien van een elektrodensysteem dat door een, niet aangegeven isolerende laag van bijvoorbeeld siliciumoxyde en/of siliciumnitride van het oppervlak 2 is geïsoleerd. Van het elektrodensysteem zijn de laatste twee klok-25 elektroden 3 en 4 weergegeven, die uit een opslaggedeelte 3a c.q. 4a en uit een overdrachtsgedeelte 3b c.q. 4b bestaan. De overdrachtsge-deelten 3b, 4b, die op een wat diktere oxydelaag dan de opslaggedeelten 3a, 4a zijn aangebracht, dienen cm een potentiaalbarrière in het half-geleiderlichaam te induceren en daarmee, zoals bekend de inrichting als 2Q 2-phase oppervlakte-CCD te bedrijven. De elektrode 3 wordt met een klokspanning 02 gestuurd, de elektrode. 4 met de klokspanning 0^. Uiteraard is de uitvinding hier niet toe beperkt maar kan evenzeer toegepast worden in 3 of 4 of multi-phasige CCD's, BBD's of in CCD's met begraven kanaal. Bovendien zal het duidelijk zijn dat behalve de klokelektroden 35 3 en 4 de inrichting nog een groot aantal verdere klokelektroden kan omvatten die in een rij voor de elektroden 3 en 4 zijn gerangschikt.
Achter de laatste klokelektrode bevindt zich de uitgangstrap met een n -zone 7 waarin de getransporteerde lading (elektronenpakketten) 3500863 PHN 11.335 5 tijdelijk kunnen worden opgeslagen on te worden uitgelezen. Hiertoe is de n -zone via de schematisch aangegeven verbinding 8 verbanden met een uitgangsversterker 9 die in het onderhavige uitvoeringsvoorbeeld bij wijze van voorbeeld door een source-volger wordt gerealiseerd met 5 een ve ldeffekttrans is tor 10. De poort van deze transistor is via de geleider 8 verbonden net de n+-zone 7. De afvoer van transistor 10 is verbonden met voedingsspanning VDD· De aanvoer is, via de weerstand 11 verbonden met aarde. Via de uitgangsklem 12 kan het versterkte uitgangssignaal aan de aanvoer van transistor 10 worden af genaren.
10 Qti de n+-zone 7 telkens op een referentieniveau terug in te stellen, is de uitgangstrap voorzien van een teruginsteltransistor (reset-trans is tor) met een geïsoleerde poorte lektrode 13, een afvoer in de vorm van een n+-zone 14, en een aanvoer, die door de zone 7 wordt gevormd. De poorte lektrode 13 wordt aangestuurd door een klokspanning 15 Tussen de zone 7 en de laatste klokelektrode 4 is een extra poort 16, ook wel uitgangspoort of in het Engels Output Gate (OG) genoemd aangebracht die cp een vaste potentiaal wordt gezet. Het doel van deze uitgangspoort is overspraak van de klokspanningen die aan de klokelektro-den 3,4 worden aangelegd naar de zone 7 te blokkeren. De optouw van de 20 uitgangspoort 16 is identiek aan die van de klokelektroden 3, 4, met een deel 16a cp dunner oxide en een deel 16b aangebracht qp dikker oxide.
Het halfgeleiderlichaam kan verder, bijvoorbeeld aan de achterkant voorzien zijn van een aansluiting 17 voor het aanleggen van een geschikte substraatspanning VgB· 25 In tegenstelling tot wat gebruikelijk is, namelijk de afvoer 14 van de terugsteltransistor te verbinden met de hoogste spanning, dat is voedingsspanning VDD, wordt aan de afvoer een lagere spanning aangelegd. Hierdoor kan de poort 13 gestuurd worden met een spanning gelijk aan de voedingsspanning en kunnen circuits, die anders nodig zijn om 30 een hogere spanning dan de voedingsspanning te genereren worden vermeden. De terugsteIspanning VR (reset spanning) wordt gegenereerd door het circuit 18, dat in hoofdzaak slechts een serieschakeling van 2 veld-effekttrans is toren met geïsoleerde poorte lektrode en cmvat. Transistor T^ bevat een afvoer 20 en een poort 21 die beiden aan de positieve 35 voedingsspanning liggen, en een aanvoer 22 die met de afvoer 14 van de rese t-trans is tor is verbonden via de verbinding 23. De transistor T^ wordt verondersteld dezelfde of althans praktisch dezelfde drempelspanning te hébben als de terugsteltransistor 7, 13, 14. Bij voorkeur zijn daaran 3500363 PHN 11.335 6 de lengte-breedte dimensies van de transistor gelijk aan de lengte-breedte dimensies van de terugsteltransistor cm te voorkcmen dat ten gevolge van zogenaamde kleine-kanaaleffekten de drempe lspanningen verschillen. Wanneer door de transistor een stroom wordt gestuurd 5 van de geschikte grootte, stelt de aanvoer 22 van de transistor zich in op de gewenste terugstelspanning VR, die lager is dan de voedingsspanning V^. Doordat bovendien de drempelspanningen van de transistoren en de reset-transistor gelijk of althans praktisch gelijk zijn, is de waarde van de resetspanning VR altijd zodanig dat, 10 wanneer de reset-transistor gestuurd wordt met een klokspanning gelijk aan de voedingsspanning VDD, de reset-transistor geleidend is, zodat de aanvoer 7 van de reset-transistor nauwkeurig op de spanning VR terugingesteld kan worden.
Voor het instellen van de stroom is verbonden met een 15 tweede transistor waarvan de afvoer 24 is verbonden met de aanvoer 22 van Ί^, de poort 25 met de aanvoer 22 van en de aanvoer 26 met de negatieve voeding of aarde.
Tijdens bedrijf wordt aan het p-type substraat 1 een sub-straatspanning VgB van bijvoorbeeld -2.5V aangelegd. Aan de klokelek-20 troden 3, 4 en aan de poort 13 van de terugsteltransistor worden klok-spanningen 0^, 0^ aangelegd met een hoog niveau van bijvoorbeeld 5V gelijk aan de voedingsspanning VDD en een laag niveau van OV. De potentiaal op het verbindingspunt 27 tussen en T^, en daarmee de potentiaal op de zone 14 en de blokkeringspoort 16 kan op eenvoudige 25 wijze ingesteld worden door de transistoren en een geschikte dimensionering te geven, zoals hieronder nog zal worden toegelicht.
Het strocm-spanningsverband van een MOS-transistor kan bij benadering worden beschreven met de vergelijking 3Q XD = 2 L (VGS “ V (1) waarbij A = yu . C = produkt van de beweeglijkheid van de ladings-dragers en de oxidecapaciteit, W/L de breedte over lengte verhouding van het kanaal, het spanningsverschil tussen poort en aanvoer, en
CjD
VT de drempelspanning van de transistor voorstellen (zie bijvoorbeeld: 35 Szé, "Physics of Semiconductor devices", 2nd ed. Wiley & Sons, New York, 1981, in het bijzonder pg. 442). Specifieke waarden in gebruikelijke MOS-processen zijn van de drempe lspanning een Volt, en voor /% ongeveer 20 . Wanneer de W/L verhouding voor transistor T, = 1 8500863 - ' _0 PHN 11.335 7 Ί wordt gekozen kan vergelijking (1) voor herschreven worden als ] ^ = 20 (VQS - 1)2= 20 (5 - 1 - V2?)2 = 20 (4 - V2?)2 waarbij V2? de spanning van punt 27 is. Wanneer voor transistor T een W/L verhouding 1 ^ van wordt gekozen, geldt, uitgaande van vergelijking (1) voor 5 transistor T2: -¾ = 20 * ïo *V27 ~ ^ waarbij er van is uitgegaan dat en T2 beiden een drempe lspanning van IV hebben. Ctndat door beide trans is toren een even grote s troon 10 loopt volgt ~ (V27 - l)2 = (4 - V^)2. Hieruit volgt voor V27 een waarde van ongeveer 3.IV. De strocm die hierbij door en T2 loopt bedraagt ongeveer 20 yUA. Deze waarde is voldoende groot cm de zone 7 terug in te stellen, en tevens voldoende groot cm capacitieve over-spraak te kunnen afvoeren.
15 Via de verbinding 23 wordt derhalve, in plaats van 5 Volt, een lagere spanning van ongeveer 3 Volt aan de afvoerzone 14 en daarmee aan de uitleeszone 7 aangelegd, waardoor aan de poort 13 een spanning van 5 Volt, gelijk aan de voedingsspanning kan worden aangelegd cm de zone 7 terug in te stellen. Ter illustratie hiervan is in figuur 20 2 een diagram getekend van potentialen die tijdens bedrijf aan het oppervlak 2 van het substraat 1 optreden. De positieve potentiaal is naar beneden uitgezet, zoals in de vakliteratuur gebruikelijk is. In figuur 2 is de situatie geschetst dat aan de klokelektrodë 3 (02) de spanning 5V en aan de klokelektrode 4 (0^) de spanning 0V zijn aange-25 legd. Onder de klokelektrode 3 is een potentiaalkuil gevormd waarin een ladingspakket 29 is opgeslagen. Onder de klokelektrode 4 (0^) is een potentiaalbarrière 30 gevormd. Het ladingspakket 29 kan, zoals bekend een plaats verschoven worden door aan de klokelektrode 4 de spanning 5V en aan de klokelektrode 3 de spanning 0V aan te leggen. Aan de 3g blokkeringspoort 16 is de vaste spanning V^j aangelegd van ongeveer 3V. Hierdoor wordt onder de elektrode 16 de potentiaal 31 geïnduceerd, die zodanig is, dat wanneer van 5 naar 0V gaat, de onder klokelektrode 4 opgeslagen lading naar de uitleeszone 7 stroont over de potentiaal-niveau's 31. Het potentiaalniveau 32 van de uitleeszone 7 is, wanneer 35 geen ladingspakket aanwezig is, gelijk aan de potentiaal van het punt 27. In de potentiaalkuil 32 kan een ladingspakket 33 worden opgeslagen, dat uiteraard niet zo groot mag zijn dat de lading gedeeltelijk onder de elektrode 16 wordt opges lagen waardoor een juiste uitlezing van het 8500063 PHN 11.335 8 pakket onmogelijk wordt. Aan de rechterkant wordt het ladingspakket 33 begrensd door de potentiaalbarrière 34 die ontstaat wanneer aan de poortelektrode 13 van de terugsteltransistor een spanning van OV wordt aangelegd. Na het uitlezen wordt aan de poortelektrode 13 van de 5 terugsteltransistor de spanning van 5V, gelijk aan de voedingsspanning, aangelegd, die overeenkomt met het potentiaalniveau 35. Wanneer aangenomen wordt dat de drempelspanning van de terugsteltransistor 7, 13, 14 gelijk is aan de drempelspanning van de transistor T^, dus ook gelijk is aan IV, zal het duidelijk zijn dat de spanning van 5V, op de poort-10 elektrode 13, welke spanning gelijk is aan de poortspanning op de poortelektrode 21 van T^, voldoende is, cm te garanderen dat de terugsteltransistor gesloten (geleidend) is zodat het ladingspakket 33 afgevoerd wordt. De terugsteltransistor blijft geleiden totdat het spanningsniveau in de zone 7 gelijk is aan de spanning op zone 14, 15 dat is de spanning aan de aanvoer 22 van de -geleidende- transistor T^.
In het hier beschreven uitvoeringsvoorbee ld wordt de spanning van poort 27 (aanvoer 22 van T^) ook aan de blokkeringspoort 16a, 16 aangelegd. Wanneer een ladingspakket van het gebied onder klokelektrode 3 naar het gebied onder klokelektrode 4 wordt overgedragen worden de 20 potentiaalkuil onder klokelektrode 3 en de potentiaalbarrière onder klokelektrode 4 verhoogd respektievelijk verlaagd. Hierbij bestaat een kans, bij grotere overschrijdingen van de voedingsspanningen bij marginale drempelspanningen, dat wat lading van het over te dragen ladingspakket via de barrière 31 voortijdig via de terugsteltransistor 25 verloren gaat. Figuur 3 geeft een eenvoudige methode cm dit probleem op te lossen. In principe bestaat de oplossing hieruit dat het gedeelte 16b van de blokkeringspoort 16 niet meer samen met het gedeelte 16a aan een vaste potentiaal wordt gelegd, maar dat alleen het gedeelte 16a dat naast de zone 7 is gelegen op een vaste potentiaal wordt gelegd 3Q terwijl aan het gedeelte 16b een variè'rende spanning wordt aangelegd. Deze variërende spanning wordt zodanig gekozen dat, wanneer de spanningen aan de klokelektroden veranderd worden, onder het gedeelte 16b een potentiaalbarrière aanwezig is, die het genoemde ladingsverlies voorkomt. In een eenvoudige, in figuur 3 getoonde uitvoeringsvorm wordt 35 aan het elektrodedeel 16b een klokspanning aangelegd die dezelfde spanningsniveau's van 0 en 5V heeft als de klokspanning 0^ en die met 0r in tegenphase is. In figuur 3 is dit symbolisch door de inverter 37 (omkeerschakeling) weergegeven. Figuur 4 geeft een schema van de· 85 0 0 8 6 3 ..................... * PHN 11.335 9 klokspanningen 0^ en 02 en de resetklokspanning 0r en de klokspanning 0r die aan de blokkeringspoort 16b wordt aangelegd als functie van de tijd t. Op tijdstip wanneer van 5 naar 0 Volt en 02 van OV naar 5 Volt gaan, gaat 0 van 5 Volt naar OV waardoor onder het elektrode-5 gedeelte 16b een potentiaaIbarrière wordt gevormd. Wanneer 02 op 5V staat en onder elektrode 4 een potentiaalkuil is gevormd, kan 0^ weer naar 5V teruggaan.
Het zal duidelijk zijn dat de uitvinding niet is beperkt tot de hier gegeven uitvoeringsvoorbee Iden maar dat binnen het kader van 10 de uitvinding voor de vakman nog veel variaties mogelijk zijn. Zo kan bijvoorbeeld in plaats van de transistor in het circuit 18, ook een stroombron worden toegepast.
In de besproken uitvoeringsvormen is de terugstel trans is tor met een enkele poortelektrode uitgevoerd. Met voordeel echter kan de 15 terugsteltransistor ook met twee poortelektroden worden uitgevoerd teneinde klokoverspraak te verminderen.
20 25 30 35 8 5 ö 0 3 8 3

Claims (5)

1. Ladingsoverdrachtinrichting omvattende een half geleide r- lichaam aan een oppervlak waarvan een ladings transpor tkanaal is gedefinieerd voor het opslaan en transporteren van informatie in de vorm van discrete ladingspakketten naar een uitgangstrap, welke uit-5 gangstrap een zone bevat voor het tijdelijk opslaan en uitlezen van de ladingspakketten, en een veldeffekttransistor met geïsoleerde poor te lektrode, die een terugsteltransistor vormt voor het afvoeren van een uitgelezen ladingspakket en het gereedmaken van genoemde zone voor het opslaan en het uitlezen van een volgend ladingspakket, welke tran-10 sistor een met genoemde zone gekoppeld aanvoergebied, een geïsoleerde poortelektrode die met een klokspanningsbron is verbonden voor het intermitterend geleidend en niet-geleidend maken van de transistor, en een afvoergebied, dat verbonden is met middelen voor het aanleggen van een geschikte afvoerspanning omvat, met het kenmerk dat genoemde 15 middelen een tweede veldeffekttransistor met geïsoleerde poortelektrode, verder hulptrans is tor genoemd omvatten, waarvan de poortelektrode en de afvoer aan een vaste spanning V^, in het bijzonder voedingsspanning kunnen worden gelegd, en waarvan de aanvoer is verbonden met het afvoergebied van de terugsteltransistor, en met stroamtoevoermiddelen voor 20 het doorvoeren van een stroom door de hulptrans is tor, en dat de poortelektrode van de terugsteltransistor is verbonden met een klokspanningsbron met behulp waarvan in de geleidende toestand van de terugsteltransistor aan de poortelektrode van de terugsteltransistor eveneens de spanning wordt aangelegd.
2. Ladingsoverdrachtinrichting volgens conclusie 1, met het kenmerk dat de terugsteltransistor en de hulptrans is tor kanaalgebieden van onderling praktisch gelijke afmetingen hebben.
3. Ladingsoverdrachtinrichting volgens conclusie 1 of 2, met het kenmerk dat de genoande strocmtoevoermiddelen een derde veldeffekttran- 30 sistor met geïsoleerde poortelektrode omvatten, waarvan de poortelektrode en de afvoer gemeenschappelijk zijn verbonden met de aanvoer van de hulptransistor en waarbij de aanvoer van de derde transistor op een vaste spanning kan worden gelegd.
4. Ladingsoverdrachtinrichting volgens conclusie 3, met het 35 kenmerk dat de derde veldeffekttransistor praktisch dezelfde drempel-spanning heeft als de hulptransistor.
5. Ladingsoverdrachtinrichting volgens een of meer van de voorgaande conclusies, met het kenmerk dat boven het ladings transport- 8500363 5 PHN 11.335 11 kanaal en, gezien in de ladingstransportrichting voor da genoemde zone van de uitgangstrap een geïsoleerde poortelektrode is aangebracht die verbonden is met de aanvoer van de hulpveldeffekttransistor. 10 15 20 25 30 85 0 0 3 δ 3 35
NL8500863A 1985-03-25 1985-03-25 Ladingsoverdrachtinrichting. NL8500863A (nl)

Priority Applications (8)

Application Number Priority Date Filing Date Title
NL8500863A NL8500863A (nl) 1985-03-25 1985-03-25 Ladingsoverdrachtinrichting.
CA000504587A CA1249059A (en) 1985-03-25 1986-03-20 Charge transfer device
AT86200457T ATE53265T1 (de) 1985-03-25 1986-03-20 Ladungstransferschaltungsanordnung.
US06/841,907 US4627083A (en) 1985-03-25 1986-03-20 Charge transfer device output
DE8686200457T DE3671676D1 (de) 1985-03-25 1986-03-20 Ladungstransferschaltungsanordnung.
EP86200457A EP0199387B1 (en) 1985-03-25 1986-03-20 Charge transfer device
AU55048/86A AU575717B2 (en) 1985-03-25 1986-03-24 Charge transfer device
JP61065567A JPS61224357A (ja) 1985-03-25 1986-03-24 電荷転送装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8500863 1985-03-25
NL8500863A NL8500863A (nl) 1985-03-25 1985-03-25 Ladingsoverdrachtinrichting.

Publications (1)

Publication Number Publication Date
NL8500863A true NL8500863A (nl) 1986-10-16

Family

ID=19845732

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8500863A NL8500863A (nl) 1985-03-25 1985-03-25 Ladingsoverdrachtinrichting.

Country Status (8)

Country Link
US (1) US4627083A (nl)
EP (1) EP0199387B1 (nl)
JP (1) JPS61224357A (nl)
AT (1) ATE53265T1 (nl)
AU (1) AU575717B2 (nl)
CA (1) CA1249059A (nl)
DE (1) DE3671676D1 (nl)
NL (1) NL8500863A (nl)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8600890A (nl) * 1986-04-09 1987-11-02 Philips Nv Halfgeleiderinrichting.
US4984256A (en) * 1987-02-13 1991-01-08 Kabushiki Kaisha Toshiba Charge transfer device with booster circuit
JP2672507B2 (ja) * 1987-05-21 1997-11-05 株式会社東芝 電荷転送素子
DE3852320T2 (de) * 1987-05-21 1995-04-06 Toshiba Kawasaki Kk Ladungsübertragungsanordnung.
FR2645323B1 (fr) * 1989-03-28 1992-11-27 Thomson Composants Militaires Registres de lecture du type a transfert de charges a grande dynamique de sortie
JP2707784B2 (ja) * 1990-03-10 1998-02-04 日本電気株式会社 電荷転送装置
US5748035A (en) * 1994-05-27 1998-05-05 Arithmos, Inc. Channel coupled feedback circuits
JP3259573B2 (ja) * 1995-03-17 2002-02-25 ソニー株式会社 電荷転送装置及びその駆動方法
JP2000049338A (ja) * 1998-07-28 2000-02-18 Mitsubishi Electric Corp 絶縁ゲート型トランジスタの特性評価方法、絶縁ゲート型トランジスタの製造方法、絶縁ゲート型トランジスタの特性評価装置、および特性評価プログラムを記録してあるコンピュータ読み取り可能な記録媒体
JP4641166B2 (ja) * 2004-09-15 2011-03-02 ルネサスエレクトロニクス株式会社 固体撮像装置の電荷転送デバイスおよび固体撮像装置の電荷転送デバイスの駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2501934C2 (de) * 1974-01-25 1982-11-11 Hughes Aircraft Co., Culver City, Calif. Verfahren zum Betrieb eines ladungsgekoppelten Halbleiter-Bauelementes und ladungsgekoppeltes Halbleiter-Bauelement zur Durchführung dieses Verfahrens
US4060737A (en) * 1974-08-22 1977-11-29 Texas Instruments Incorporated Charge coupled device shift registers having an improved regenerative charge detector
JPS5328383A (en) * 1976-08-02 1978-03-16 Toshiba Corp Charge t ransfer device
DE2721039C2 (de) * 1977-05-10 1986-10-23 Siemens AG, 1000 Berlin und 8000 München Digitale Ladungsverschiebeanordnung
US4139784A (en) * 1977-08-02 1979-02-13 Rca Corporation CCD Input circuits
DE2838037A1 (de) * 1978-08-31 1980-04-10 Siemens Ag Monolithisch integrierte ladungsverschiebeanordnung
NL186416C (nl) * 1981-06-05 1990-11-16 Philips Nv Halfgeleiderinrichting omvattende een 4-fasen ladingsgekoppelde inrichting.
FR2549273B1 (fr) * 1983-07-12 1989-02-10 Thomson Csf Procede pour diminuer le bruit de precharge d'une capacite mos

Also Published As

Publication number Publication date
EP0199387B1 (en) 1990-05-30
ATE53265T1 (de) 1990-06-15
AU575717B2 (en) 1988-08-04
DE3671676D1 (de) 1990-07-05
CA1249059A (en) 1989-01-17
AU5504886A (en) 1986-10-02
US4627083A (en) 1986-12-02
JPS61224357A (ja) 1986-10-06
EP0199387A1 (en) 1986-10-29
JPH055380B2 (nl) 1993-01-22

Similar Documents

Publication Publication Date Title
US7541616B2 (en) Semiconductor device
US8749297B2 (en) High-voltage switch using three FETs
EP0905788A2 (en) MOS type image sensing device
NL8500863A (nl) Ladingsoverdrachtinrichting.
WO1992021151A2 (en) HIGH-SPEED PERISTALTIC CCD IMAGER WITH GaAs FET OUTPUT
CA1256996A (en) Charge-coupled device
US7067792B2 (en) Control of a photosensitive cell
NL8302731A (nl) Halfgeleiderinrichting.
US4139782A (en) Regenerator stage for CCD arrangements
EP0161023A1 (en) Charge-coupled semiconductor device with dynamic control
NL8102719A (nl) Halfgeleiderinrichting omvattende een 4-phasen ccd.
NL8600890A (nl) Halfgeleiderinrichting.
JPS60170256A (ja) 固体感光装置
NL8600891A (nl) Halfgeleiderinrichting.
US6423958B1 (en) Solid state imaging device and method of driving the same
KR900001773B1 (ko) 반도체 집적회로
NL8800851A (nl) Halfgeleidergeheugeninrichting.
US4592130A (en) Method of fabricating a CCD read only memory utilizing dual-level junction formation
US4903097A (en) CCD read only memory
US3708787A (en) Read-only memory employing metal-insulator-semiconductor type field effect transistors
EP0016636B1 (en) Ccd read-only memory
JPS6142359B2 (nl)
JPH02273399A (ja) 半導体デバイス

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed