DE2838037A1 - Monolithisch integrierte ladungsverschiebeanordnung - Google Patents
Monolithisch integrierte ladungsverschiebeanordnungInfo
- Publication number
- DE2838037A1 DE2838037A1 DE19782838037 DE2838037A DE2838037A1 DE 2838037 A1 DE2838037 A1 DE 2838037A1 DE 19782838037 DE19782838037 DE 19782838037 DE 2838037 A DE2838037 A DE 2838037A DE 2838037 A1 DE2838037 A1 DE 2838037A1
- Authority
- DE
- Germany
- Prior art keywords
- compensation
- input
- gate
- input signal
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims description 17
- 230000001419 dependent effect Effects 0.000 claims description 13
- 238000012546 transfer Methods 0.000 claims description 11
- 238000006073 displacement reaction Methods 0.000 claims description 8
- 238000011156 evaluation Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 101000740215 Homo sapiens Sodium/myo-inositol cotransporter 2 Proteins 0.000 description 3
- 102100037202 Sodium/myo-inositol cotransporter 2 Human genes 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA 78 ρ f ] Q 0 BRD
Monolithisch integrierte Ladungsverschiebeanordnung
Die Erfindung bezieht sich auf eine monolithisch integrierte Ladungsverschiebeanordnung nach dem Oberbegriff
des Patentanspruchs 1.
Bei Ladungsverschiebeanordnungen dieser Art, die zur
Übertragung oder Bearbeitung, z.B. Filterung, von analogen Signalen verwendet werden, ergeben sich
Störungen der Übertragungs- oder Bearbeitungsfunktion, die unter anderem auf eine unvollständige Übertragung
der einzelnen signalabhängigen Ladungsmengen zwischen den zueinander benachbarten Potentialsenken zurückzuführen
sind. Diesem Fehlereinfluß wird, soweit er auf Umladungsvorgänge in der Grenzfläche der Halbleiterschicht
zur abdeckenden Isolierschicht hervorgerufen wird, in an sich bekannter Weise dadurch begegnet,
daß die einzelnen signalabhängigen Ladungsmengen jeweils durch eine zusätzliche, konstante Grundladung,
die im englischen Sprachgebrauch auch als "fat zero"
St 1 Hag / 23.8.1978
030015/0019
283803? -/-.:. VPA 78P 7 10 O BRD
bezeichnet wird, vergrößert werden. Nachteilig ist
dabei jedoch, daß die Größe der einzelnen Grundladungen von Schwankungen der Versorgungsspannungen
abhängig ist, was dazu führt, daß auch der Gleichspannungs- oder Gleichstromanteil des Ausgangssignals
durch diese Schwankungen beeinflußt wird.
Der Erfindung liegt die Aufgabe zugrunde, die Abhängigkeit
des Ausgangssignais von Schwankungen der Versorgungsspannungen zu verringern. Das wird erfindungsgemäß durch die im kennzeichnenden Teil des
Patentanspruchs 1 angegebenen Maßnahmen erreicht.
Der mit der Erfindung erzielbare Vorteil liegt insbesondere
darin, daß eine sehr weitgehende Kompensation des Einflusses von Schwankungen der Versorgungsspannungen auf den Gleichspannungs- oder Gleichstrom^
anteil des Ausgangssignals erzielt wird. Das ist . darauf zurückzuführen, daß dieselbe Größe, die durch
ihre Schwankung eine Grundladungsänderung verursacht,
in der Kompensationsstufe dazu benutzt wird, die Grundladungsänderung
zu kompensieren. Insbesondere bei Ladungsverschiebeanordnungen, die mehrere Eingangsstufen
aufweisen, wie z.B. Transversalfilter, ist es möglich,
diejenigen Abhängigkeiten des Ausgangssignals von den
Versorgungsspannungen, die auf alle das Eingangssignal
nach demselben Vorzeichen bewertenden Eingangsstufen
zurückgehen, durch eine einzige, diesen Stufen gemeinsam zugeordnete Kompensationsstufe auszuschalten.
:
Die Erfindung wird nachstehend anhand der Zeichnung
näher erläutert. Dabei zeigt;·
Fig. 1 den Querschnitt einer nach der Erfindung ausgebildeten ladungsgekoppelten Anordnung mit einer
das Eingangssignal positiv bewertenden Eingangs-
030015/0019
- / - VPA 78 P 7 t 0 0 BRD
stufe und einer zugeordneten Kompensationsstufe,
Fig. 2 den Verlauf des Oberflächenpotentials bei der Anordnung nach Fig. 1,
Fig. 3 Spannungs-Zeit-Diagramme zu Fig. 1, Fig. 4 den Querschnitt einer Fig. 1 im wesentlichen
entsprechenden ladungsgekoppelten Anordnung mit einer das Eingangssignal negativ bewertenden
Eingangsstufe,
Fig. 5 den Verlauf des Oberflächenpotentials bei der Anordnung nach Fig. 4, und
Fig. 6 eine Draufsicht auf eine ladungsgekoppelte Anordnung nach der Erfindung mit zwei parallelen
Eingängen, die das Eingangssignal mit unterschiedlichen Vorzeichen bewerten. 15
In Fig. 1 ist eine Ladungsverschiebeanordnung (CTD) in Form einer ladungsgekoppelten Anordnung (CCD) dargestellt,
die in bzw. auf einer Halbleiterschicht 1 aus dotiertem Halbleitermaterial eines vorgegebenen
Leitungstyps, z.B. aus η-leitendem Silizium, vorgesehen ist. Die Halbleiterschicht 1 kann dabei aus einer
Epitaxialschicht bestehen, die auf einem Halbleitersubstrat
oder einem Trägerkörper aus elektrisch isolierendem Material aufgewachsen ist, oder als Teil
eines Halbleitersubstrates größerer Dicke aufgefaßt werden, das dann selbst den Trägerkörper bildet. Die
Halbleiterschicht 1 ist mit einer dünnen elektrisch isolierenden Schicht 2 abgedeckt, die z.B. aus SiOp
besteht. Mit 3 ist ein Gebiet entgegengesetzter Leitfähigkeit, also im angegebenen Beispiel ein n-leitendes
Gebiet, bezeichnet, das durch eine Umdotierung der Halbleiterschicht 1 mittels einer Diffusion oder einer
Implantation von Störstellenatomen hergestellt ist.
030015/0019
Auf der isolierenden Schicht 2 sind eine Reihe von
nebeneinander liegenden Elektroden 4 bis 13 angeordnet, die aus elektrisch leitenden Belegungen bestehen, z.B. aus einem Metall, insbesondere Al, oder
aus hochdotiertem, polykristallinen Silizium. Die Elektroden 4 und 5 stellen Jeweils ein erstes Eingangsgate und ein zweites Eingangsgate dar, die über ihre
gezeigten Anschlüsse mit einer konstanten Gleichspannung UI und einem analogen Eingangssignal u beschaltet
sind. Das Gebiet 3 wird über seinen dargestellten Anschluß mit einer Taktspannung 0^ beaufschlagt.
Die Teile 3 bis 5 bilden dabei die Eingangsstufe ES der ladungsgekoppelten Anordnung.
An die Eingangsstufe ES schließen sich die Elektroden
6 bis 13 an, von denen die Elektroden 6 bis 9> 12 und
13 als Verschiebeelektroden bezeichnet werden. Im
dargestellten Fall einer Drei-Phasen-Anordnung sind jeweils drei aufeinanderfolgende Verschiebeelektroden
zu einer Stufe zusammengefaßt und über ihre Anschlüsse
mit jeweils einer von drei gegeneinander phasenverschobenen Verschiebetaktspannungen 0^, 02 und 0, beschaltet.
Die Verschiebeelektroden 9, 12 und 13 gehören
zur letzten Stufe der ladungsgekoppelten Anordnung.
Zwischen den Elektroden 9 und 12 befindet sich eine Kompensationsstufe KST, die ein erstes Kompensationsgate 10 und ein zweites Kompensationsgate 11 nebeneinander aufweist.
Neben der Elektrode 13 ist eine an sich bekannte Ausgangsstufe
AS vorgesehen, die im vorliegenden Beispiel ein Diffusionsgebiet 14 mit einer zu 1 entgegenge-
- setzten Leitfähigkeit aufweist. Das Diffusionsgebiet
14 ist über die Source-Drain-Strecke eines Feldeffekttransistors
15 an einen Anschluß 16 geführt, der mit
030015/0019
VPA 78 P 7 1 0 0 BRD
einer Referenzspannung U^ beschaltet ist. Das
Gate von 15 ist mit einem Anschluß 17 verbunden, der mit einer Taktspannung 0_ beschaltet ist. Zusätzlich
ist das Gebiet 14 mit dem Gate eines Feldeffekttransistors
18 verbunden, dessen Source-Drain-Strecke in einem Stromkreis liegt, der einerseits an einen
die Versorgungsspannung V0^ zuführenden Anschluß 19
und andererseits an ein Massepotential geführt ist. Zwischen dem Drainanschluß des Feldeffekttransistors
18 und dem Schaltungspunkt 19 ist ein Lastelement vorgesehen, das beispielsweise als Feldeffekttransistor
realisiert ist, dessen Gate mit seinem Sourceanschluß verbunden ist. Der Verbindungspunkt zwischen dem Drainanschluß
des Feldeffekttransistors 18 und dem Lastelement 20 stellt gleichzeitig den Ausgang A der
ladungsgekoppelten Anordnung dar, die Schaltungsteile 18 und 20 bilden eine Inverterstufe.
Bei der Anordnung nach Fig. 1 wird, wie bereits ausgeführt, dem ersten Singangsgate 4 eine konstante Gleichspannung
U1 zugeführt, während das zweite Eingangsgate 5 mit dem analogen Eingangssignal u beschaltet ist.
Das erste Kompensationsgate 10 ist dann mit einer von dem Eingangssignal u abhängigen Kompensations-Gleich-Spannung
U2 beschaltet, während das zweite Kompensationsgate mit der konstanten Gleichspannung
U1 beaufschlagt ist.
Die Wirkungsweise der Schaltung nach Fig. 1 wird nachfolgend anhand des in Fig. 2 angedeuteten Verlaufes
des Oberflächenpotentials 0_ der Halbleiterschicht 1 unterhalb der Elektroden 4 bis 13 und im Bereich der
Gebiete 3 und 14 sowie anhand der Spannungs-Zeitdiagramme der Fig. 3 näher erläutert. Unter dem
Einfluß der Taktspannung 0« ergeben sich Potential-
030015/0019
werte P01 bzw. P00 an der Oberfläche des dotierten
Gebietes 3. Unterhalb des Eingangsgate 5 ergeben sich
Werte des Oberflächenpotentiais 0S, die zwischen Pq
(für das minimale Eingangssignal U011In) und P1 (für
das maximale Eingangssignal U010x) liegen. Die konstante
Gleichspannung U1 läßt unterhalb des ersten Eingangsgate 4 eine konstante Potentialschwelle Pg entstehen.
Dabei ist U1 gegenüber dem minimalen Eingangssignal U1n^n
um einen vorgegebenen Betrag verringert, wobei
TO dieser der Potentialdifferenz *^P = PQ - Pß entspricht.
Unterhalb,der einzelnen Verschiebeelektroden 6 bis 9,
12 und 13 ergeben sich beim Anlegen der Verschiebetakt
spannungen φ* , 02 und 0a jeweils Potentialwerte
Pg1, Py1 ... P-I3-1» beim Abschalten dieser Spannungen
die Werte Pg0, P«o ... P1-Z0* Das Gebiet 14 wird unmittelbar
vor dem Auslesen jeder einzelnen Ladungsmenge mittels eines Taktimpulses 0e über den Transistor
Cl- .
15 mit dem bei 16 anliegenden Referenzpotential Uj1
verbunden, wobei sich ein Potentialwert PR einstellt.
Nach dem Ende des Taktimpulses 0_ ist das Gebiet 14
el
von äußeren Potentialen freigeschaltet. ■ ·
Zum Zeitpunkt t0, (Fig. 3) besteht ein Potentialver-»
lauf Pq0, Pg, P, Pg0, Py0 usw. wobei P einen Potential-"
wert bedeutet, der unterhalb des Eingangsgate 5 unter dem Einfluß des jeweils anliegenden Wertes des Eingangssignals u entsteht. Bei diesem Potentialverlauf
wird der unterhalb von 5 gebildete Potentialtopf mit Ladungsträgern aus dem Gebiet. 3 überschwemmt. Zum
Zeitpunkt t1 ist P00 in P01 übergegangen, wobei die
Ladungsträger wieder soweit aus dem genannten Potentialtopf in das Gebiet 3 zurückgeflossen sind, daß dieser
nur bis zu dem durch Pß gegebenen Rand gefüllt bleibt, was in Fig. 2 durch die einfach und doppelt schraffierten
Flächen F1 und FQ angedeutet ist. F1 ist dabei
ein Maß für den signalabhängigen Teil der unterhalb
030015/0019
- f -
vpa 18 P 7 1 0 0
der Eingangselektrode 5 angesammelten Ladungsmenge, Fq ein Maß für einen signalunabhängigen Teil dieser
Ladungsmenge, der auch als Grundladung bezeichnet wird. Zum Zeitpunkt tp ist dann PgQ in Pg1 übergegangen,
wobei die durch F = FQ + F1 gegebene Ladungsmenge
entsprechend dem Pfeil 20a unter die Elektrode 6 verschoben worden ist.
Bei der Anordnung nach Fig. 1 wird beim Auftreten des minimalen Eingangssignal Un^n wegen P = PQ die
minimale Ladungsmenge unter die Elektrode 6 eingelesen, die der durch FQ dargestellten Grundladung
entspricht. Beim Auftreten des maximalen Eingangssignals Ujn gelangt wegen P = P1 die maximale
Ladungsmenge unter die erste Elektrode 6. Dies entspricht einer positiven Bewertung des Eingangssignals
u durch die Eingangsstufe ES. Der Einlesevorgang wiederholt sich dabei mit der Frequenz einer der
Verschiebetaktspannungen 01 bis 0,, die auch als
Taktfrequenz der ladungsgekoppelten Anordnung bezeichnet wird.
Die nacheinander eingelesenen, jeweils aus einer Grundladung und einer signalabhängigen Teilladung bestehenden
Ladungsmengen F werden mit einem gegenseitigen Abstand, der dem dreifachen Elektrodenabstand entspricht,
unter der Reihe der Verschiebeelektroden 6, 7, 8 .... in Richtung auf die Ausgangsstufe AS schrittweise verschoben,
wobei sie innerhalb jeder Periode der Taktfrequenz jeweils den Halbleiterbereich von 3 aufeinanderfolgenden
Verschiebeelektroden durchlaufen.
Eine beim Auftreten des Taktes 0^, d.h. beim Vorliegen
des Potentialwertes Pg1, unterhalb der Elektrode 9
befindliche Ladungsmenge F ist in Figur 2 durch einen
030015/0019
- /- VPA TBP 7 1 00 BRD
schraffierten Bereich gekennzeichnet. Gleichzeitig weist das Oberflächenpotential 0_ unterhalb der
Elektrode 12 einen Wert von P-joo au^ 1^ unterhalb
der Elektrode 13 einen Wert von P-ixq· Zum Zeitpunkt
5t, ist Pq1 in Pq0 übergegangen, wobei die mit F angedeutete Ladung teilweise auf den durch den Potentialwert P12I gebildeten, unterhalb von 12 befindlichen
Potentialtopf übertragen wird. Bei dieser übertragung gelangt jedoch nur der signalabhängige, durch die
Fläche F1 dargestellte Teil der jeweiligen Ladungsmenge
F unter die Elektrode 12. Die Grundladung FQ
bleibt unterhalb des ersten Kompensationsgate 10 zurück und füllt den dort vorhandenen Potentialtopf,
dessen Boden wegen der angelegten Kompensations-Gleichspannung Up, die dem Wert von Un^n entspricht,
durch P_ bestimmt ist und dessen Rand durch den Potentialwert P„ unterhalb des Kompensationsgate 11
gegeben ist. Dieser Potentialtopf weist also eine Randhöhe von ^P auf. Dabei muß dafür Sorge getragen
werden, daß die Fläche des Kompensationsgate 10 der Fläche des zweiten Eingangsgate 5 entspricht.
Nach einer Weiterbildung der Erfindung kann für den Fall, daß eine Kompensations-Gleichspannung
Up = 1SnJn nicirfc ohne weiteres zur Verfügung steht,
auch so vorgegangen werden, daß stattdessen eine Kompensations-Gleiehspannung U,, die dem arithmetischen
Mittelwert aus u und U1nJn entspricht, an das
Gate 11 geschaltet wird, wobei gleichzeitig die Fläche
des Kompensationsgate 11 um den Faktor Up/U, zu verkleinern ist.
Zum Zeitpunkt t^ ist dann das Gebiet 14 über den
Schalttransistor 15 auf das Referenzpotential PR
eingestellt, worauf zum Zeitpunkt t= der Potentialwert
030015/0019
in P120 übergegangen ist, der Potentialwert P130
in P1^1 übergegangen ist und die signalabhängige
Ladung F1 in das Gebiet 14 gelangt ist und dessen
Potential auf einen signalabhängigen Wert Pea abgesenkt
hat. Dadurch ist auch das Potential am Gate des Transistors 18 abgesunken, was infolge der
invertierenden Wirkung der Verstärkerstufe 18, 20 zu einem Anstieg des Spannungssignals am Ausgang A
führt. Die Vergrößerung des Spannungssignals an A wird in an sich bekannter Weise z.B. durch eine nachfolgende
Abtaststufe abgegriffen.
Bei der oben beschriebenen Ausbildung und Betriebsweise
der Schaltung nach Figur 1 gelingt es, die Schwankungen der Grundladung Fq, die auf Schwankungen
der Spannung U1 und des Gleichspannungsanteils des
Eingangssignals u zurückgehen, in der Kompensationsstufe KST vollständig zu kompensieren, da die
schwankungsbedingte Änderung von ^P sowohl die Eingangsstufe ES als auch die Kompensationsstufe KST
in gleicher Weise beeinflußt.
Figur 4 zeigt eine andere nach der Erfindung ausgebildete ladungsgekoppelte Anordnung, die der Anordnung
nach Figur 1 im Aufbau entspricht, jedoch zum Teil in anderer Weise betrieben wird. Dabei sind die bereits
an Hand von Figur 1 beschriebenen Schaltungsteile jeweils mit den gleichen Bezugszeichen versehen. Zum
Unterschied von Figur 1 wird in Figur 4 das Eingangssignal u dem Anschluß des ersten Eingangsgate 4 zugeführt,
während an den Anschluß des zweiten Eingangsgate 5 eine konstante Gleichspannung U^ gelegt ist, die
um einen vorgegebenen Betrag größer ist als der Maximalwert U1110x des Eingangssignals u. Die Eingangsstufe
von Fig. 4 ist mit ES' bezeichnet. Andererseits wird
030015/0019
—/5-
-Ja-- VPA 78 P 7 tOO BRD
dem ersten Kompensationsgate 10 der in Fig. 4 mit
KST1 bezeichneten Kompensationsstufe die konstante
Gleichspannung U/ zugeführt, dem zweiten Kompensationsgate 11 dagegen eine Kompensations-Gleichspannung U=,
die dem Maximalwert ^3x des Eingangssignals u entspricht.
Unterhalb des Eingangsgate 4 ergibt sich hierbei in Abhängigkeit von dem Momentanwert des Eingangssignals
u ein Wert P des Oberflächenpotentials 0O, der zwischen
Pq (für das minimale Eingangssignal UnHn) und P1 (für
das maximale Eingangssignal Un ) liegt. Die konstante
Gleichspannung U^ ergibt eine konstante Potentialschwelle Pg1. Dabei ist U^ im Vergleich zu dem Maxi-
malwert U^3x um einen Betrag größer, der der Potentialdifferenz &P1 = Pg1 - P1 entspricht. In den Potentialtopf
unterhalb des Eingangsgate 5 zuvor eingeströmte Ladungsträger fließen nach dem Übergang vom P^q in" Pq1.,
also in der durch den Zeitpunkt t^ gekennzeichneten .
Ansteuerungsphase, in der der Potentialverlauf PQ1,
P, Pg', Pg0 .... vorliegt, aus diesem Potentialtopf
wieder soweit in das Gebiet 3 zurück, daß dieser nur
bis zu dem durch P gegebenen Rand gefüllt bleibt. Der Füllungsgrad ist in Figur 5 durch die "einfach
bzw. doppelt schraffierten Fliehen F1' und Fq ' angedeutet. Dabei stellt F1 f ein Maß für den signalabhängigen
Teil der unterhalb von 5 vorhandenen Ladungsmenge
dar, Fq1 ein Maß für einen signalunabhängigen
Teil dieser Ladungsmenge, der wieder als Grundladung
bezeichnet wird. Zum Zeitpunkt t2 ist dann der
Potentialwert Pg0 in Pg1 übergegangen, wobei die
durch F' = Fq1 + F1 1 angedeutete Ladungsmenge entsprechend
dem Pfeil 21 unter die Elektrode 6 verschoben worden ist.
030015/0019
- vC - VPA 78 P 7 10 0 BRD
Bei der Anordnung nach Fig. 4 wird beim Auftreten
des minimalen Eingangs signals ujnin wegen P = PQ
die maximale Ladungsmenge unter die Elektrode 6 eingelesen, beim Auftreten des maximalen Eingangssignals
UnJ3x wegen P = P1 die minimale Ladungsmenge,
die der Grundladung Fq1 entspricht, so daß sich eine
negative Bewertung des Eingangssignals u durch die Eingangsstufe ES' ergibt. Der an Hand der Figuren 4
und 5 beschriebene Einlesevorgang wiederholt sich in der Eingangsstufe ES1 mit der Taktfrequenz der
ladungsgekoppelten Anordnung. Die eingelesenen, jeweils aus einer Grundladung und einer signalabhängigen
Teilladung bestehenden Ladungsmengen F1 werden ebenso wie die Ladungsmengen F bei der Anordnung
nach Figur 1 schrittweise in Richtung auf die Ausgangsstufe AS verschoben.
Eine beim Anlegen eines Taktimpulses 0^ unter der
ersten Elektrode 9 der letzten Stufe befindliche Ladungsmenge F' ist in Figur 5 durch ein schraffiertes
Gebiet gekennzeichnet. Zu diesem Zeitpunkt weist das Oberflächenpotential 0e unterhalb der Elektrode 12
einen Wert von P12O aui und unterhalb der Elektrode
einen Wert von P1 ^0. Zum Zeitpunkt t, ist Pg1 in Pq0
und P12Q in P121 überSegangen, wobei die mit F' angedeutete
Ladung teilweise in den durch P121 gebildeten
Potentialtopf einströmt. Bei dieser Übertragung gelangt jedoch nur der signalabhängige, durch die Fläche F1'
dargestellte Teil der jeweiligen Ladungsmenge unter die Elektrode 12. Die Grundladung F0 1 bleibt unterhalb
des ersten Kompensationsgate 10 zurück und füllt den dort befindlichen Potentialtopf, der durch den Potentialwert
P^ und den Potentialwert Pß' unterhalb des Gate
10 gegeben ist. Um sicherzustellen, daß in diesem Potentialtopf nur die Grundladung F0 1 zurückgehalten
wird, muß die Fläche des Kompensationsgate 10 der
030015/0019
Fläche des zweiten Eingangsgate 5 entsprechen.
Gemäß einer Weiterbildung der Anordnung nach Figur 4_■
kann anstelle der Kompensations-Gleichspannung Uc auch
eine Kompensations-Gleichspannung Ug, die dem
arithmetischen Mittelwert von ^9x und Ujn^n entspricht,
dem Kompensationsgate 11 zugeführt werden, wenn gleichzeitig die Fläche des Kompensationsgate 10 um den
Faktor U5/U5 verkleinert wird.
Wird die Anordnung nach Figur 4 in der beschriebenen
Weise ausgebildet und betrieben, so werden die Schwankungen der Grundladung Fq ', die auf Schwankungen der
Spannung U^ und des Gleichspannuhgsanteils des Eingangssignals
u zurückgehen, in der Kompensationsstufe KST1 vollständig kompensiert, da die auf die Größe
der Grundladung Fq1 einflußnehmende Größe ^P' in der
Eingangsstufe ES' und in der Kompensationsstufe KST'
unabhängig von den genannten Schwankungen jeweils ; gleich groß ist.
Die Entfernung der in Fig. 1 bzw. Fig.4 unterhalb
des Kompensationsgate 11 jeweils zurückgehaltenen
Grundladung Fq bzw. Fq' wird anhand der Fig. 6 erläutert.
Fig. 6 zeigt dabei eine Draufsicht auf eine entsprechend Fig. 1 bzw. Fig. 4 aufgebaute, ladungsgekoppelte
Anordnung mit zwei parallelen Eingangsstufen ES 1 und ES2, von denen die erste Ladungsmengen
F, die bei einer positiven Bewertung des Eingangssignals u gemäß Fig. 1 periodisch auftreten/ in die
erste Stufe ST1 der ladungsgekoppelten Anordnung einliest, während die Eingangsstufe ES2 die bei einer
negativen Bewertung des Eingangssignals gemäß Fig. 4
periodisch auftretenden Ladungsmengen F' in die zweite Stufe ST2 einliest. Am Ausgang A der schematisch dargestellten
Ausgangsstufe AS werden dann Summensignale
030015/0019
VPA 78 P 7 1 0 0 BRO
abgegriffen, die sich aus den über beide Eingangsstufen bewerteten Einzelsignalen durch eine Summierung
der signalabhängigen Ladungsanteile ergeben. Die über ES1 miteingelesenen Grundladungen Fq werden in einer
Kompensationsstufe KST1, die entsprechend der Stufe
KST von Fig. 1 arbeitet, unterhalb des Kompensationsgate 22 zurückgehalten, die über die Eingangsstufe
ES2 miteingelesenen Grundladungen Fq' in einer Kompensationsstufe
KST2, die entsprechend der Stufe KST' von Fig. 4 arbeitet, unterhalb des Kompensationsgate
23. Zur Ableitung der zurückgehaltenen Grundladungen sind Transfergateelektroden 24 und 25 vorgesehen, die
beim Anschalten der Taktimpulse von 0, die unterhalb der Elektroden 22 und 23 befindlichen Halbleiterbereiche
jeweils mit entgegengesetzt zu der Halbleiterschicht 1 dotierten Gebieten 26 und 27 leitend verbinden.
Damit werden die unter den Elektroden 22 und lokalisierten Grundladungen FQ bzw. Fq1 in diese Gebiete,
die über einen Anschluß 28 mit dem Potential der Versorgungsspannung VQq verbunden sind, abgeleitet.
Sind mehrere Eingangsstufen ES1 vorhanden, die jeweils eine positive Signalbewertung durchführen, so genügt
eine Kompensationsstufe KST1 zur Kompensation aller durch die ersteren eingelesenen Grundladungen, wenn
die Fläche des Kompensationsgate 22 so groß gewählt wird, daß sie der Summe der Flächen der der Ausgangsstufe
AS jeweils näheren Eingangsgateelektroden aller dieser Eingangsstufen entspricht. Das gleiche gilt
bei mehreren Eingangsstufeη ES2, wenn die Fläche des
Kompensationsgate 23 entsprechend vergrößert wird.
Jede der Kompensationsstufen KST1, KST2 kann allgemein
zwischen zwei beliebigen Verschiebeelektroden der ladungsgekoppelten Anordnung vorgesehen werden,
030015/0019
VPA 78 P 7 1 0 0 BRB
in Fig. 6 beispielsweise auch zwischen den mit 0p und
0, belegten Verschiebeelektroden, wobei in diesem Fall zweckmäßigerweise eine Entfernung der Grundladungen V
mittels der Taktimpulse von 0^ erfolgt.
- ■ ' . - , ■ . " .
Anordnungen gemäß Fig. 6 werden beispielsweise in CTD-Transversalfiltern
eingesetzt, bei denen ein zu filterndes Signal u einer CTD-Anordnung über eine Mehrzahl
von Eingangsstufen, z.B. ES1, ES2 usw., parallel zugeführt
wird, während das gefilterte Signal an einem CTD-Ausgang, z.B. A, seriell abgegriffen wird.
Obwohl die oben beschriebenen und dargestellten AusfUhrungsbeispiele
der Erfindung von einer ladungsgekoppelten Anordnung (CTD) ausgehen, bei der die
Ladungen an der Oberfläche der Halbleiterschicht 1 verschoben werden, kann die Erfindung auch bei ladungsgekoppelten Anordnungen vorgesehen werden, bei denen
ein Ladungstransport im Inneren der Halbleiterschicht
erfolgt und die unter der Bezeichnung BCCD zusammengefaßt
werden. Weiterhin ist die Erfindung bei allen unter den Begriff Ladungsverschiebeanordnung (CTD)
fallenden, an sich bekannten Anordnungen einsetzbar,
wie sie beispielsweise in dem Buch von S£quin und
Tompsett "Charge Transfer Devices", Academic Press, New York, 1975, auf den Seiten 1 bis 18 beschrieben
sind. Diese Ladungsverschiebeanordnungen können dabei
entsprechend ihrem Aufbau im Zwei-, Drei-, Vier-,oder
Mehrphasenbetrieb arbeiten.
6 Patentansprüche
6 Figuren
6 Figuren
0300TS/0019
Claims (6)
- -./-. VPA 78P 7 1 0 0 BROPatentansprücheMonolithisch integrierte Ladungsverschiebeanordnung mit einer Eingangsstufe, die ein in eine dotierte Halbleiterschicht eines vorgegebenen Leitfähigkeitstyps eingefügtes, erstes Gebiet entgegengesetzter Leitfähigkeit enthält sowie ein erstes und ein zweites Eingangsgate aufweist, welche jeweils isoliert über der Halbleiterschicht angeordnet sind, und bei der das eine Eingangsgate mit einem analogen Eingangssignal, das andere Eingangsgate mit einer konstanten Gleichspannung und das Gebiet mit einer Taktspannung beschaltet sind, ferner mit einer Reihe von Verschiebeelektroden und einer Ausgangsstufe, dadurch gekennzeichnet, daß die konstante Gleichspannung sich von einem der Extremwerte des Eingangssignals um einen Betrag unterscheidet, der einer einzugebenden Grundladung entspricht, daß eine innerhalb der Reihe der Verschiebeelektroden liegende Kompensationsstufe vorgesehen ist, die zwei isoliert über der Halbleiterschicht angeordnete Kompensationsgateelektroden aufweist, von denen die eine mit einer von dem analogen Eingangssignal abhängigen Kompensations-Gleichspannung und die andere mit der konstanten Gleichspannung beschaltet ist, und daß seitlich neben der von der Ausgangsstufe weiter entfernten Kompensationsgateelektrode ein Transfergate, isoliert über der Halbleiterschicht angeordnet ist, das den Schichtbereich neben einem mit einem Drainanschluß versehenen zweiten Gebiet entgegenge- .-'"■ setzter Leitfähigkeit überdeckt.
- 2. Ladungsverschiebeanordnung nach Anspruch 1, dadurch g e k e η η ζ e i c h η et , daß die Kompensations-Gleichspannung dem genannten Extremwert030015/0019- 2 - VPA 78 P 7 1 0 0 BRDdes Eingangssignals entspricht und daß die Fläche des von der Ausgangsstufe weiter entfernten Kompensationsgate der Fläche des der Ausgangsstufe näheren Eingangsgate entspricht.
- 3. Ladungsverschiebeanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Kompensations-Gleichspannung dem arithmetischen Mittelwert des Eingangssignals entspricht und daß die Fläche des von der Ausgangsstufe weiter entfernten Kompensationsgate gegenüber der Fläche des der Ausgangsstufe näheren Eingangsgate um einen Faktor verkleinert ist, der dem aus dem genannten Extremwert und dem arithmetischen Mittelwert gebildeten Quotie-nten entspricht, der kleiner als eins ist.
- 4. Ladungsverschiebeanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß mehrere das Eingangssignal mit demselben Vorzeichen bewertende Eingangsstufen vorgesehen sind und daß eine Kompensationsstufe vorhanden ist, deren von der Ausgangsstufe weiter entfernte Kompensationsgateelektrode eine Fläche aufweist, die der Summe der Flächen der der Ausgangsstufe jeweils näheren Eingangsgateelektroden aller Eingangsstufen entspricht, gegebenenfalls unter Berücksichtigung eines Verringerungsfaktors, der einer aus dem arithmetischen Mittelwert des Eingangssignals bestehenden Kompensations-Gleichspannung zugeordnet ist.
- 5. Ladungsverschiebeanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß mehrere das Eingangssignal mit jeweils unterschiedlichem Vorzeichen bewertende Eingangsstufen vorgesehen sind, daß zwei Kompensationsstufen vorhan-030015/0019- 3 - VPA 78 P 7 1 0 0 BRDden sind, daß die von der Ausgangsstufe weiter entfernte Kompensationsgateelektrode der einen Kompensationsstufe eine Fläche aufweist, die der Summe der Flächen der der Ausgangsstufe jeweils näheren Eingangsgateelektroden aller das Eingangssignal nach dem einen Vorzeichen bewertenden Eingangsstufen entspricht und daß die von der Ausgangsstufe weiter entfernte Kompensationsgateelektrode der anderen Kompensationstufe eine Fläche aufweist, die der Summe der Flächen der der Ausgangsstufe jeweils näheren Eingangsgateelektroden aller das Eingangssignal nach dem anderen Vorzeichen bewertenden Eingangsstufen entspricht, wobei die Flächen der Kompensationsgateelektroden gegebenenfalls mit einem Verringerungsfaktor multipliziert werden, der einer aus dem arithmetischen Mittelwert des Eingangssignals bestehenden Kompensations-Gleichspannung zugeordnet ist.
- 6. LadungsverSchiebeanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß sie einen Bestandteil eines CTD-Transversalfilters bildet.030015/0019
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19782838037 DE2838037A1 (de) | 1978-08-31 | 1978-08-31 | Monolithisch integrierte ladungsverschiebeanordnung |
| US06/063,929 US4255673A (en) | 1978-08-31 | 1979-08-06 | Input charge corrected monolithically integrated charge transfer device (CTD) arrangement |
| JP11100979A JPS5536998A (en) | 1978-08-31 | 1979-08-30 | Monolithic integrated charge transfer device |
| FR7921758A FR2435107A1 (fr) | 1978-08-31 | 1979-08-30 | Dispositif integre monolithique a transfert de charge |
| GB7930102A GB2030362B (en) | 1978-08-31 | 1979-08-30 | Semiconductor charge transfer devices |
| CA000334869A CA1145044A (en) | 1978-08-31 | 1979-08-31 | Monolithically integrated charge transfer device (ctd) arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19782838037 DE2838037A1 (de) | 1978-08-31 | 1978-08-31 | Monolithisch integrierte ladungsverschiebeanordnung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2838037A1 true DE2838037A1 (de) | 1980-04-10 |
Family
ID=6048381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782838037 Withdrawn DE2838037A1 (de) | 1978-08-31 | 1978-08-31 | Monolithisch integrierte ladungsverschiebeanordnung |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4255673A (de) |
| JP (1) | JPS5536998A (de) |
| CA (1) | CA1145044A (de) |
| DE (1) | DE2838037A1 (de) |
| FR (1) | FR2435107A1 (de) |
| GB (1) | GB2030362B (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4625322A (en) * | 1983-11-18 | 1986-11-25 | Hitachi, Ltd. | Charge coupled device provided with automatic bias-voltage setting means |
| NL8500863A (nl) * | 1985-03-25 | 1986-10-16 | Philips Nv | Ladingsoverdrachtinrichting. |
| NL8701528A (nl) * | 1987-06-30 | 1989-01-16 | Philips Nv | Halfgeleiderinrichting voozien van een ladingsoverdrachtinrichting. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3937985A (en) * | 1974-06-05 | 1976-02-10 | Bell Telephone Laboratories, Incorporated | Apparatus and method for regenerating charge |
| US3969634A (en) * | 1975-07-31 | 1976-07-13 | Hughes Aircraft Company | Bucket background subtraction circuit for charge-coupled devices |
-
1978
- 1978-08-31 DE DE19782838037 patent/DE2838037A1/de not_active Withdrawn
-
1979
- 1979-08-06 US US06/063,929 patent/US4255673A/en not_active Expired - Lifetime
- 1979-08-30 JP JP11100979A patent/JPS5536998A/ja active Granted
- 1979-08-30 FR FR7921758A patent/FR2435107A1/fr active Granted
- 1979-08-30 GB GB7930102A patent/GB2030362B/en not_active Expired
- 1979-08-31 CA CA000334869A patent/CA1145044A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2030362B (en) | 1983-02-16 |
| FR2435107A1 (fr) | 1980-03-28 |
| JPS6257110B2 (de) | 1987-11-30 |
| FR2435107B1 (de) | 1983-03-04 |
| GB2030362A (en) | 1980-04-02 |
| JPS5536998A (en) | 1980-03-14 |
| CA1145044A (en) | 1983-04-19 |
| US4255673A (en) | 1981-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68912979T2 (de) | CMOS-Spannungsmultiplikator. | |
| DE2144235C3 (de) | Verzögerung sanordnung | |
| DE2531165A1 (de) | Faltungsfilter | |
| DE2364870A1 (de) | Angepasstes filter mit ladungsuebertragungs-bauelementen | |
| DE2354755A1 (de) | Angepasstes analogfilter | |
| CH629630A5 (de) | Transversalfilter mit mindestens einem analogen schieberegister und verfahren zu dessen betrieb. | |
| DE2421583A1 (de) | Verfahren und anordnung zur speicherung, integration und multiplikation von analogsignalen | |
| DE2838037A1 (de) | Monolithisch integrierte ladungsverschiebeanordnung | |
| DE2820837C2 (de) | Ladungsgekoppelte Halbleiteranordung und ladungsgekoppelter Filter mit einer derartigen Halbleiteranordnung | |
| DE1907791A1 (de) | Logikschaltung | |
| DE2933440C2 (de) | Ladungsübertragungs-Transversalfilter | |
| DE2520608C3 (de) | Halbleiteranordnung zum Digitalisieren eines analogen elektrischen Eingangssignals | |
| DE2844248C3 (de) | Ladungsübertragungsanordnung | |
| DE2703317A1 (de) | Ladungsgekoppelte korrelatoranordnung | |
| DE2419064A1 (de) | Analoginverter | |
| DE2822348A1 (de) | Transversalfilter | |
| DE2714946A1 (de) | Transfersales filter mit ladungsuebertragungsschaltungen | |
| EP0004870B1 (de) | Transversalfilter mit Paralleleingängen. | |
| DE3323799C2 (de) | ||
| DE2822746C2 (de) | ||
| DE2445142A1 (de) | Anordnung, insbesondere ein analogdigital-umsetzer und verfahren zu ihrem betrieb | |
| EP0004563B1 (de) | Transversalfilter | |
| AT377635B (de) | Ladungsuebertragungsanordnung | |
| DE3104521A1 (de) | Ctd-transversalfilter | |
| DE2813997C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAR | Request for search filed | ||
| OB | Request for examination as to novelty | ||
| 8139 | Disposal/non-payment of the annual fee |