DE2445142A1 - Anordnung, insbesondere ein analogdigital-umsetzer und verfahren zu ihrem betrieb - Google Patents
Anordnung, insbesondere ein analogdigital-umsetzer und verfahren zu ihrem betriebInfo
- Publication number
- DE2445142A1 DE2445142A1 DE19742445142 DE2445142A DE2445142A1 DE 2445142 A1 DE2445142 A1 DE 2445142A1 DE 19742445142 DE19742445142 DE 19742445142 DE 2445142 A DE2445142 A DE 2445142A DE 2445142 A1 DE2445142 A1 DE 2445142A1
- Authority
- DE
- Germany
- Prior art keywords
- arrangement according
- transistor
- resistance line
- transistors
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
2U5H2
SIEMENS AKTIENGESELLSCHAFT München άεη, 20.9.1974
Berlin und München Wittelsbacherplatz 2
VPA 74/7180
Anordnung, insbesondere ein Analog-Digital-Umsetzer und Verfahren zu ihrem Betrieb
Die vorliegende Erfindung betrifft eine Anordnung, insbesondere
einen Analog-Digital-Umsetzer, mit einer Widerstandsleitung oder -kette die an einem oder mehreren Abgriff punkten je ein
Spannungswertvergleicher über einen ersten Vergleichereingang angeschlossen ist, wobei der erste Vergleichereingang der
Steuerelektrodenanschluß eines Transistors ist.
Ein Analog-Digital-Umsetzer der eingangs genannten Art wird in der Veröffentlichung High-Speed A/D Converter Monolithic
Techniques in IEE CAT. N. 72 C3/IFFCC, Seite 146 bis 147 von D.R. Breuer beschrieben. Dort bestehen die Spannungswertvergleicher
aus aufv/endigen Schaltungen mit Operationsverstärkern. Der Analog-Digital-Umsetzer kann damit nicht ohne weiteres als
integrierte Halbleiterschaltung hergestellt werden. Außerdem ist die Anzahl der im Analog-Digital-Umsetzer verwendbaren
Spannungswertvergleicher beschränkt.
Aufgabe der vorliegenden Erfindung ist es, eine Anordnung der eingangs genannten Art anzugeben, die leicht auf einen. ·
Halbleiterchip integrierbar ist.
Die Aufgabe wird dadurch gelöst, daß jeder Spannungswertvergleicher
nur aus dem Transistor und einem Lastelement besteht,
VPA 9/710/4-136 -2-
6098 U/06 1 0
2U5U2
VFobei an einem der beiden übrigen Transi-storanachiüsse, der
ssugleich den Ausgang des Spannungswertvergleichers bildet,
das Lastelement angeschlossen ist und der andere Transistoranschluß den zweiten Yergleichereingang bildet.
Ausgestaltungen und Weiterbildungen der Erfindung und Verfahren zum Betrieb einer erfindungsgemäßen Anordnung gehen
aus den Unteransprüchen hervor.
Eine erfindungsgemäße Anordnung kann leicht auf einem Halbleiterchip
integriert werden. Sie kann sowohl als Analog-Digital-Umsetzer als auch als Digital-Analog-Umsetzer betrieben werden.
Zwei oder mehrere.insbesondere auf einem Halbleiterchip integrierte
Anordnungen können parallel geschaltet werden. Es können sehr viele Transistoren an die Widerstandsleitung angeschlossen
werden, wodurch bei Verwendung der Anordnung als Analog-Digital-Umsetzer bzw. als Digital-Analog-Umsetzer eine
hohe Auflösung erreicht wird.
Die Erfindung wird anhand von Figuren näher erläutert.
Figur 1 zeigt eine erfindungsgemäße Anordnung.
Figur 2 zeigt ein Spannungsknotendiagramm.
Figur 3 zeigt den Schaltungsaufbau eines Analog-Digital-Umsetzers mit einer erfindungsgemäßen Anordnung.
Figur 4 zeigt ein weiteres Spannungslcnotendiagramm.
Figur 5 zeigt den Schaltungsaufbau eines Analog-Digital-Umsetzers
mit einer erfindungsgemäßen Anordnung für dynamischen Betrieb.
Figur 6 zeigt Spannungsimpulsdiagramme über die Zeit t.
Figur 7 zeigt eine Schaltungsanordnung eines Digital-Analog-Umsetzers
mit einer erfindungsgemäßen Anordnung.
Figur 8 zeigt den Schaltungsaufbau eines Digital-Analog-Umsetzers mit Gewichtssatz.
Figur 9 zeigt in Draufsicht die Realisierung einer erfindungsgemäßen
Anordnung auf einem Halbleitersubstrat.
Figur 10 zeigt ein Spannungsknotendiagramm zu Figur 9.
VPA 9/710/4136 -3-
6098 U/06 10
-3- 2U5H2
Figur 11 zeigt in Draufsicht eine weitere Realisierung einer
erfindungsgemäßen Anordnung auf einem Halbleitersubstrat.
Figur 12 zeigt ein Spannungsknotendiagramm zur Figur 11. Figur 13 zeigt eine Anordnung mit Stromgenerator.
Figur 14 und 15 zeigen Anordnungen mit Spannungsquellen.
Die in Figur. 1 dargestellte Anordnung besteht aus der Widerstandsleitung
1 an die an den jeweiligen Abgriff punkten 11 bis 14 die Transistoren 2 bis 5 über ihre Steuerelektrodenanschlüsse
21 bis 51 angeschlossen sind. An die Transistoranschlüsse 23 bis 53 sind die Lastelemente 6 bis 9 angeschlossen.
Die Widerstandsleitung 1 kann eine durchgehende Leitung oder eine aus diskreten Widerständen zusammengesetzte Widerstandskette sein. Die Transistoren 2 bis 5 sind in der Figur 1 als
Feldeffekttransistoren dargestellt, können jedoch auch bipolare Transistoren sein.
Eine erfindungsgemäße Anordnung kann als Analog-Digital-Umsetzer
betrieben werden, wenn die Lastelemente 6 bis 9 Widerstände sind. Es werden dabei an die Enden 19 und 20 der Widerstandsleitung
1 zwei verschiedene Spannungen U^, Ufi2 angelegt,
so daß entlang der Widerstandsleitung ein Spannungsabfall erzeugt wird. Die Abgriffpunkte 11 bis 14 liegen dann auf unterschiedlichen
Abgriffspannungen U^ bis U^. In dem in Figur 2
dargestellten Spannungsknotendiagramm ist der Spannungsabfall über die gesamte Widerstandsleitung durch die Gerade 200 dargestellt.
Auf der Abszisse sind die Abgriffpunkte 11 bis 14
eingetragen und auf der Geraden 200 die zugehörigen Abgriffspannungen
U-j- bis U^.. Beim Betrieb des Umsetzers v/erden die
Widerstandsanschlüsse 61 bis 91, beispielsweise über eine Verbindungsleitung
101 auf Yersorgungsspannung gelegt und an die Transistoranschlüsse wird beispielsweise über eine Verbindungsleitung
10 und erforderlichenfalls über einen Signalverstärker
16 das Analogsignal U» angelegt. Dies hat zur Folge, daß jeweils
diejenigen der Transistoren 2 bis 5 eingeschaltet werden,
bei denen die Abgriffspannungen an den Abgriff punkten der Widerstandsleitung
größer als die Spannung UAminus der Schwellspannung
UT der Transistoren ist. Wird U^ der Einfachheit halber als 0 Y
. angenommen, so bedeutet dies für einen durch die Gerade 201
YPA 9/710/4136 6098 14/0610 -^-
repräsentierten Momemtanwert U^ äes Analogsigneis, daß der
Transistor 2 leitend geschaltet ist, während alle anderen Transistoren sperren. Das Analogsignal U^ bewirkt somit, daß
die Anzahl der eingeschalteten Transistoren den jeweiligen Amplitudenwert repräsentieren. Der dem jeweiligen Analogwert
entsprechende Digitalwert wird an den Transistoranschlüssen 23 bis 53 parallel entnommen.
Bei der vorstehend beschriebenen Betriebsweise einer erfindungsgemäßen
Anordnung als Analog-Digital-Umsetzer schalten die jeweiligen Transistoren bei verschiedenen Spannung U^. Bei Verwendung
von MOS-Feldeffekt-Transistoren hat das den Nachteil daß sich der Substratsteuereffekt unterschiedlich auf die einzelnen
Transistoren auswirkt, wodurch sich unterschiedliche Schwellspannungen Um für die Transistoren ergeben und dadurch
unerwünschte Nichtlinearitäten erzeugt werden. In der Figur ist der Schaltungsaufbau eines Analog-Digital-Umsetzers mit
einer erfindungsgemäßen Anordnung dargestellt, bei der der Substratsteuereffekt nicht wirksam wird. Die Ansteuerung des
Umsetzers erfolgt über die Widerstandsleitung, wobei das Analogsignal
erforderlichenfalls über einen Signalverstärker 30 auf ein Ende, beispielsweise das Ende 19 dieser Leitung gegeben
wird. Am anderen Ende der Widerstandsleitung ist ein Stromgenerator
300 vorgesehen, der bewirkt, daß ein Spannungsabfall an der Widerstandsleitung erzeugt wird, der unabhängig
von der Analogsignalspannung U^ ist. Die Transistoranschlüsse
22 bis 52 werden, beispielsweise wieder über eine Verbindungsleitung 10, entweder auf Masse oder auf Versorgungspotential
gelegt, während die Widerstandsanschlüsse 61 bis 91, beispielsweise wieder über eine Verbindungsleitung 101, entweder auf
Versorgungspotential oder auf Masse gelegt werden. Das dem jeweiligen Analogsignalwert entsprechende Digitalsignal wird
wieder an den Transistoranschlüssen 23 bis 53 parallel entnommen. Die sich an den Abgriffpunkten 11 bis 14 der Widerstandsleitung
ergebenden Spannungen U^ bis U^ sind in einem Spannungsknotendiagramm
in der Figur 4 dargestellt. Die Gerade 400 in Figur gibt wieder den Spannungsabfall entlang der Widerstandsleitung,
in diesem Fall für einen Momemtanwert U. " an. Die Spannungen U>j bis U^ sind wiederum durch Punkte eingezeichnet. Der Schnittpunkt
der Abszisse mit der Ordinate entspricht der Schwell-
VPA 9/710/4136 6098U/0610 -5-
24A5U2
spannung U^. Es sind jeweils die Transistoren eingeschaltet,
deren Abgriffspannung größer als die Schwellspannung UT ist,
in der Figur 4 also die Transistoren 2 und 3. Die gestrichelt gezeichnete Gerade 401 gibt den Grenzfall an, in dem alle
Transistoren eingeschaltet sind, während die gestrichelt gezeichnete Gerade 402 den Grenzfall angibt, in dem alle Transistoren
gesperrt sind. Das Analogsignal U^ bewirkt somit, daß
die Anzahl der eingeschalteten Tranisitoren wieder den jeweiligen Amplitudenwert des Analogsignals repräsentieren, der wiederum
an den Anschlüssen 23 bis 53 der Transistoren abgenommen werden kann.
Ein mit einer erfindungsgemäßen Anordnung aufgebauter Analog-Digital-Umsetzer
kann auch dynamisch betrieben werden. Der dynamische Betrieb hat den Yorteil daß der Leistungsverbrauch
reduziert wird und die Umsetzgesctwindigkeit erhöht werden kann.
In der Figur 5 ist der Schaltungsaufbau eines Analog-Digital-Umsetzers mit einer erfindungsgemäßen Anordnung für dynamischen
Betrieb dargestellt. Der Umsetzer unterscheidet sich von dem in Figur 3 dargestellten Umsetzer im wesentlichen nur dadurch,
daß die Lastelemente 6 bis 9 aus Kondensatoren 60 bis 90 bestehen. Außerdem wird das Analogsignal, erforderlichenfalls
wieder über einen Verstärker 530, über einen Schalttransistor 510 an das eine Ende 19 der Widerstandsleitung angelegt. Ein
Stromgenerator 540 ist über einen Schalttransistor 511 an das
andere Ende der Widerstandsleitung angeschlossen. Weiter sind Schalttransistoren 512 und 513 Torgesehen durch die beide Enden
der Widerstandsleitung auf Versorgungspotential gelegt werden können.. Die Transistoranschlüsse 22 bis 53 werden, beispielsweise
über eine Verbindungsleitung 10 an einen Impulsgenerator 550 angeschlossen während die Kondensatoranschlüsse 601 bis 90t,
beispielsweise über eine Verbindungsleitung 101, auf festes Potential vorzugsweise Masse gelegt werden. Anhand der in Figur
6 dargestellten ImpulsdiagramnB I und II sei die Wirkungsweise
des Umsetzers beschrieben. Die beiden Schalttransistoren 512 und 513 und die Schaltttransistoren 510 und 511 werden im
VPA 9/710/4136 -6-
60 98U/0610
—D-
Gegentakt betrieben, d*h., die Schalttransistoren 512 und
513 sind immer dann geschlossen, wenn die Transistoren 510 und 511 offen sind. Die Transistoren 512 und 513 seien durch
die Steuerimpulse I gesteuert. Zum Zeitpunkt t,, werden die
Transistoren 512 und 513 geöffnet, wodurch die Anschlüsse 19 und 20 der Widerstandsleitung 1 und damit die AbgriffpunkrteH
bis 14 auf Versorgungsspannung V liegen. Die
CC
Anstiegsflanken der vom Impulsgenerator 550 an die Verbindungsleitung 10 gegebenen Impulse II fallen mit der Anstiegsflanke
der Impulse I zusammen, während die Impulse II eine etwas größere Impulsdauer aufweisen. Die Impulse II legen die Verbindungsleitung
10 abwechselnd auf Masse und auf Versorgunsspannung V . Während der Impulsdauer der Impulse I, d.h.,
in der Zeitspanne tp-t^ werden die Kondensatoren 60 bis 90
auf Versorgungspotential V__ aufgeladen. Zum Zeitpunkt tower-
CO C-
den die Transistoren 512 und 513 abgeschaltet und die Transistoren
510 und 511 geöffnet. Das Analogsignal gelangt auf die
Widerstandsleitung und erzeugt einen Spannungsabfall. Zur Zeit t-2 v/ird die Verbindungsleitung 10 auf Hasse gelegt, wodurch
die Kondensatoren entladen werden,, deren entsprechende Transistoren eine Abgriffspannung haben, die größer als die
Schwellspannung UT ist. Das Analogsignal bewirkt somit, daß
die Anzahl der entladenen Kondensatoren den jeweiligen Amplitudenwert
des Analogsignals repräsentieren. Das Digitalsignal wird wieder an den Transistoranschlüssen23 bis 53 abgenommen.
Eine erfindungsgemäße Anordnung kann auch als Digital-Analog-Umsetzer
betrieben werden. In der Figur 7 ist dazu eine Schaltungsanordnung mit einem Sägezahngenerator dargestellt. Ein
wesentlicher Unterschied zu den bisher beschriebenen Anordnungen besteht darin, daß die Lastelemente 6 bis 9 durch Dioden 81 bis
84 realisiert sind. Die Diodenanschlüsse 811 bis 841 werden nicht miteinander verbunden, sondern bilden die Digitaleingänge
des Digital-Analog-Wandlers. Der Zweck der Dioden ist es, ein gegenseitiges Gleichstromkoppeln der digitalen Eingänge zu vermeiden.
In der Figur 7 sind die Dioden 81 bis 84 in Durchlaßrichtung an die Transistoren 2 bis 5 angeschlossen. An ein
Ende der WiderStandsleitung, beispielsweise an das Ende 19 ist ein Sägesahngenerator 80 und an deren anderes Ende 20 ein
Stromgenerator 85 angeschlossen. Die Transistoranschlüsse 22
, „ „ 6098U/0610
VPA 9/710/4136 -7-
VPA 9/710/4136 -7-
2U5U2
"I —
bis 52 v/erden über eine Verbindungsleitung 10 imd über
einen Widerstand 86 auf Yersorgungsspannung V_„ gelegt
cc
und über einen Impulserzeuger 87 mit der Steuerelektrode eines Transistors 88 verbunden. Der Transistor 88 verbindet
den Ausgang des Sägezahngenerators 80 mit einer Elektrode eines Kondensators 89, dessen andere Elektrode
geerdet ist. An der einen Elektrode des Kondensators 89 kann das Analogsignal abgenommen werden. Der Pulserzeuger
87 hat die Aufgabe aus einer Spannungsänderung einen Impuls von kurzer Dauer zu erzeugen. Dieser Impuls schaltet kurzzeitig
den Transistor 88 ein, der dadurch den Kondensator 89 auf die Momemtanspannung des Sägezahngenerators auflädt.
Die Funktion des Umsetzers sei im folgenden näher erläutert: Der Sägezahngenerator 80 erzeugt die Spannung U^, die sich
von z.B. 0 V bis auf U „^ ,^ ,vergrößert, v/odurch die Transistoren
2-5 nacheinander eingeschaltet v/erden. Die binäre "1" - und "0" -Zustände werden durch entsprechende Spannungswerte beispielsweise Versorgungsspannung V„ und O1 Y ent-
CC
sprechend an den Eingängen des Umsetzers repräsentiert. Dies bedeutet, daß der zuerst durch die Sägezahnspannung U^
leitend geschaltete Transistor, der eine Eingangsspannung von 0 V hat, eine Spannungsänderung am Widerstand 86
hervorruft. Diese Spannungsänderung verursacht, mit Hilfe des Pulserzeugers 87 und des Transistors 88, daß die Kapazität
89 auf die entsprechende Sägezahnspannung aufgeladen wird. Dadurch entsteht an dieser Kapazität eine Treppenspannung
die der angelegten digitalen Information entspricht.
Ein Digital-Analog-Umsetzer mit Sägezahngenerator kann auch in Kollektorschaltung betrieben werden. Der Schaltungsaufbau eines solchen Umsetzers unterscheidet sich von der
in Figur 7 dargestellten Anordnung dadurch, daß die Dioden 81 bis 84 in Sperrichtung an die Transistoren angeschlossen
sind. Außerdem arbeiten die Transistoren beim Betrieb in Kollektorschaltung. An den Widerstand 86 wird außerdem
nicht die Yersorgungsspannung V__, sondern beispielsweise
CC
0 V angelegt und der zuerst mit Hilfe der Sägezahnspannung
U^ entdeckte binäre "1"-Zustand verursacht den Umsetzer,
VPA 9/710/4136
6098U/0610
BAD ORIGINAL
BAD ORIGINAL
2U5H2
die entsprechende Sägezahnspannung im Kondensator 89 zu
speichern.
In der Figur 8 ist der Schaltungsaufbau eines Digital-Analog-Umsetzers
mit Gewichtssatz dargestellt. Dieser Umsetzer besteht lediglich aus den Transistoren 2 bis 5, den in Durchlaßrichtung
an die Transistoren angeschlossenen Dioden 81 bis 84, der Widerstandsleitung 1 und dem an die Transistoranschlüsse
22 bis 52 über eine Yerbindungsleitung 10 angeschlossenen
Widerstand 96. An die Enden 19 und 20 der Widerstandsleitung werden zwei Spannungen U^ und Uq2 angelegt. Dadurch sind die
Transistoren wie ein Gewichtssatz zu betrachten, die unterschiedliche Ströme durch den Widerstand 96 erzeugen, da die
Transistoren, die an unterschiedlichen Abgriffpunkten angeschlossen sind, auch unterschiedliche Gatespannungen aufweisen.
Die Steuerung der Transistoren geschieht durch die an den Diodenanschlüssen 811 bis 841 anliegende digitale Information.
Dabei ist jeweils nur der Transistor eingeschaltet, an dessen Eingang der binäre "O"-Zustand herrscht. Am Widerstand 96 entsteht
eine Treppenspannung, die der angelegten digitalen Information entspricht. Diese Treppenspannung repräsentiert das
Analogsignal U. und wird an der Verbindungsleitung 10 abgenommen.
In der Figur 9 ist in Draufsicht die Realisierung einer erfindungsgemäßen
Anordnung auf einem Halbleitersubstrat dargestellt. Im Halbleitersubstrat sind ein oder eine Reihe.
mehrerer Isolierschicht-Feldeffekttransistoren 20 bis 50 mit dotierten Gebieten als Source- und Drainelektroden vorhanden.
Dabei sei unter Isolierschicht-Feldeffekttransistor, im Gegensatz zum Sperrschicht-Feldeffekttransistor, ein Transistor verstanden,
der den Aufbau eines MIS-Feldeffekttransistors bzw. eines MOS-Feldeffekttransistors aufweist, dessen Gateelektrode
jedoch nicht notwendig aus Metall ist. In der Figur 9 sind sämtliche Transistoren 20 bis 50 parallel zueinander angeordnet
und haben eine Weite w und einen Abstand ζ voneinander. Jeweils eine dotierte Elektrode eines jeden Transistors ist
Teil eines zusammenhängenden, für alle Transistoren gemeinsamen dotierten Gebietes 110. Die andere dotierte Elektrode
eines jeden Transistors weist einainach außen führenden Kontaktanschluß
126 bis 129 auf. Die Gatelektroden benachbarter
6098 H/0610
—9—
2445U2
Feldeffekttransistoren in der Raiiia sind, isoliert vom
Halbleitersubstrat, durch elektrisches Widerstandsmaterial miteinander verbunden, so daß eine durchgehende Gateleitung
100 vorhanden ist. Die Gateleitung 100 übernimmt beim Betrieb zwei Funktionen:
a) Das Steuern der entsprechenden Transistoren,
b) das erzeugen der Abgriffspannungen U1 bis U^, wodurch
die Gateleitung die Widerstandsleitung bildet.
In der Figur 9 ist die Gateleitung 100 durchgehend gezeichnet. Dies soll andeuten, daß hier die Gateelektroden der Transistoren
und die Verbindungen zwischen den Gateelektroden ausgleichem Material bestehen.
In der Figur 10 ist das zur Figur 9 gehörende Spannungsknotendiagramm
über die Länge der Gateleitung dargestellt. Die Länge der Gateleitung ist dabei entsprechend der Transistorweite
w und des Transistorabstandes ζ aufgeteilt. Die Gerade
gibt den Spannungsabfall entlang der Gateleitung zwischen den an ihren Enden 119 und 120 anliegenden Spannungswerten
Uq1 und Uq2 sn· Die Abgriffspannungen U1 bis U^ berechnen
sich aus' dem Mittelwert der Gaterandspannungen der entsprechenden
Transistorbereiche. Beispielsweise errechnet sich die Spannung Up aus den zum Transistor 30 gehörenden Gaterandspannungen
Up1 und Upp zu Uo = (Up1 + Up2)/2.
Wie vorstehend beschrieben, werden die Gates mit einer Gatespannung
betrieben die sich als Mittelwert der Gaterandspannungen errechnen läßt. Im Hinblick auf hohe Umsetzgeschwindigkeit
ist es vorteilhaft, die Transistoren mit einer möglichst hohen Gatespannung zu betreiben. In der Figur 11
ist eine Anordnung dargestellt, die dies dadurch erreicht, daß die Gateelektrodenbereiche 122 bis 125 der Feldeffekttransistoren
niedrigeren Widerstand aufweisen als die Verbindungen zwischen diesen Elektroden und zwar derart, daß
kein Spannungsabfall entlang der Gateelektroden der Transistoren entsteht. Handelt es sich um eine Silizium-Gate-Technologie,
so ist es vorteilhaft diesen niedrigen Widerstand durch Metall-Gateelektroden zu realisieren. Der Spannungsabfall
entlang der Gateleitung ist durch die treppenförmige
Kurve 1000 im Spannungsknotendiagramm der Figur 12 dargestellt.
VPA 9/710/4136 δ 0 9 8 U / 0 S 1 0 -10-
--,ο- ' 2445 Η2
Die Gatelänge ist hier wiederum in die Transistorbereiche
und die Zwischenbereiche eingeteilt. Ein Spannungsabfall tritt nur über den Zwischenbereichen auf, während über
den Gateelektroden der Transistoren die Spannung konstant ist« Dieser konstante Spannungswert entspricht jeweils einer der .
Abgriffspannungen IL bis tL· und ist gleich der maximalen
Gaterandspannung des entsprechenden Transistorbereiches. Damit ist die Abgriffspannung höher als die zur Figur 9 gehörende
Abgriffspannung.
Die in Figur 9 und Figur 11 dargestellten Anordnungen können
auch parallel geschaltet werden.
Die mit einer erfindungsgemäßen Anordnung aufgebauten Analog-Digital-Umsetzer
bzw. Digital-Analog-Umsetzer können so aufgebaut werden, daß sie eine lineare oder nicht lineare Quantisierung
erzeugen,d.h.,daß das Analogsignal in gleich große oder
unterschiedliche Quantisierungsstufen aufgeteilt wird. Bei nicht linearer Quantisierung müssen diese Widerstände unterschiedliche
Widerstandsxtferte aufweisen. Bei den in Figur 9
und 11 dargestellten Anordnungen kann lineare oder nicht lineare Quantisierung dadurch erreicht v/erden, daß die Abstände
ζ gleiche oder unterschiedliche Werte aufweisen.
Bei den in Figur 9 und Figur 11 dargestellten Anordnungen können die Lastelemente entweder über die Kontaktanschlüsse
126 bis 129 oder über dotierte Gebiete an die mit den Kontaktanschlüssen versehenen Transistorelektroden angeschlossen
werden. Widerstände als Lastelemente können beispielsweise Schichtwiderstände sein, die die mit den Kontaktanschlüssen
versehenen Transistorelektroden berühren. Kondensatoren können durch MIS-Kondensatoren realiesiert werden.
VPA 9/710/4136
6098H/0610
Bei den bisher beschriebenen Anordnungen und Betriebsverfahren
wird der Spannungsabfall über die Widerstandsleitung entweder durch Anlegen von Spannungen an die Enden
der Widerstandsleitung oder durch einen Stromgenerator, der einen kostanten Strom erzeugt, hervorgerufen. Der erzeugte
Spannungsabfall ist dabei widerstandsabhängig. Widerstandsänderungen werden beispielsweise durch Temperaturschwankungen
hervorgerufen, so daß der Spannungsabfall über die Widerstandsleitung ebenfalls temperaturabhängig ist. In den Figuren 13
und 14 sind Anordnungen beschreiben, bei der der Spannungsabfall entlang der Widerstandsleitung konstant gehalten wird.
In der Figur 13 ist eine Anordnung angegeben, bei der der Spannungsabfall entlang der Widerstandsleitung durch einen
Stromgenerator erzeugt wird. An einem Ende 20 der Widerstandsleitung 1 einer erfindungsgemäßen Anordnung sind in Serie
hintereinander ein Transistor 301 und ein Widerstand 302 angeschlossen. Der Widerstand 302 besteht dabei aus einem
Widerstandsmaterial, dessen Widerstandswert dieselbe Tempera turabhängigke it aufweist wie der Widerstandswert der Widerstandsleitung.
Der Transistor 301 ist vorzugsweise ein Feldeffekttransistor. Die Steuerelektrode des Transistors ist
mit 3011, die beiden übrigen Elektroden sind mit 3012 und 3313 bezeichnet.
Der Spannungsabfall U entlang der Widerstandsleitung zwischen den Enden 19 und 20 errechnet sich zu:
Dabei bedeuten U die Spannung an der Steuerelektrode 3011
des Transistors,U_„ die Spannung am Anschluß 3021 des Wider-
OO
Standes 302, UT die Einsatzsapnnung des Transistors 301,
den Widerstandswert der Widerstandsleitung und R den Widerstandswert des Widerstandes 302. Verändert sich der Widerstand
R^ z.B. mit der Temperatur, so verändert sich im gleichen
Maße der Widerstand R. Dies hat zur Folge, daß das Verhältnis Rw/R und somit U konstant bleibt. Die in Figur 13 dargestellte
Anordnung benötigt einen geringen Aufwand an Bauelementen und ist deshalb besonders gut integrierbar. Die
Anordnung ist weiter unempfindlich gegenüber Widerstands-
VPA 9/710/4136 -12-
6 U 9 8 U / O 6 1 O
-12-■ '2445U2
Schwankungen. Beim Betrieb einer erfiudungsgeE'.äßen Anordnung
als Analog-Digital-Umsetzer bzw. als Digital-Analog-Umsetzer wird dadurch eine hohe Auflösegenauigkeit erreicht. Die in
Figur 13 dargestellte Anordnung kann in allen angegebenen Betriebsweisen betrieben werden. In der Figur 14 ist eine
Anordnung dargestellt, bei der der Spannungsabfall über die WiderStandsleitung durch zwei Spannungsquellen erzeugt wird.
Jedes Ende 19, 20 der Widerstandsleitung 1 einer erfindungsgemäßen Anordnung ist mit dem Ausgang 3033, 3043 je eines
invertierenden Verstärkers 303, 304 verbunden. Die Eingänge 3030, 3040 der Verstärker sind über zwei Widerstände 305,
miteinander verbunden. Der Ausgang eines jeden Verstärkers ist über je einen Widerstand 3032, 3042 mit dem Eingang des
Verstärkers rückverbunden. Der Eingang 3030 des Verstärkers 303 ist über einen weiteren Widerstand 306 mit einem. Anschlußelement
308 verbunden. Die Verstärker prägen den Enden 19 und 20 der Widerstandsleitung zwei Spannung U1 und U2 ein, wodurch
der Widerstandswert R der Widerstandsleitung keinen Einfluß auf den Spannungsabfall U entlang der Widerstandsleitung
hat. Der Spannungsabfall U wird-dadurch erzeugt,
daß am Eingang 3030 des Verstärkers 303 eine Spannung U zu einer zwischen den Widerständen 305 und 307 angelegten
SpannungUjJhinzuaddiert wird.Wird das Verhältnis der Widerstandswerte
der Widerstände 305 und 3032 gleich dem Verhältnis der Widerstandswerte der Widerstände 307 und 3042
gewählt, so errechnen sich die Spannungen U1 und U2 zu:
U1 =- (U1n + Uw) und U2 = - U1n
wodurch ein Spannungsabfall entlang der Widerstandsleitung von U1 - U2 = - U entsteht. Die in der Figur 14 dargestellte
Anordnung kann in allen angegebenen Betriebsweisen betrieben werden. Beim Betrieb als Analog-Digital-Umsetzer, bei dem
das Analogsignal auf ein Ende' der Widerstandsleitung gegeben wird, ist so zu verfahren, daß das Analogsignal zwischen
den Widerständen 305 und 307 angelegt wird.
In der Figur 15 ist eine Anordnung dargestellt, bei der nur eine einzige Spannunggquelle verwendet wird. Die Enden 19,
20 der Widerstandsleitung 1 sind über einen Differenverstärker 3034 miteinander verbunden. Ein Ende 19 der Widerstandsleitung
ist über einen Widerstand 3051 mit dem positiven
VPA 9/710/4136 6U98H/0610
-13-
Differentialeingang 3035 des Differensver&tärlcers verbunden.
Der Ausgang 3038 des Differenzverstärkers ist
über einen Widerstand 3036 mit dem negativen Differentialeingang 3039 rückverbunden. Der negative Differentiale-ingang
ist über einen Widerstand 3037 an Masse angeschlossen.Der positive Differentialeingang ist über einen Widerstand 3061
mit einem Anschlußelement 3081 verbunden. Bezeichnet man die
Widerstandswerte der Widerstände 3051, 3061, 3037 und 3036
mit R1, Rp, R* und R^, so erhält man einen Spannungsabfall
entlang der Widerstandsleitung, der unabhängig vom Widerstand^
wert der Widerstandsleitung und unabhängig von einer an das Ende 19 der Widerstandsleitung angelegten Spannung Ujn ist,
wenn man die Widerstandswerte R1 bis R^ so wählt, daß gilt:
R3 /(R3 + R4) = R1Z(R1 + R2) =1/2.
Sind die Widerstände 3051, 3061, 3036 und 3037 aus gleichem
Material, so verändern sich die Widerstände als Folge der Temperatur oder der Herstellung im gleichen Maße, wodurch
das Verhältnis der Widerstände und somit die Spannung am positiven Differentialeingang 3035 des Verstärkers und die
Verstärkung nicht beeinflußt werden. Die in Figur 14 und Figur 15 dargestellten Anordnungen können auf einem Halbleiterkörper
integriert werden. Die in Figur 15 dargestellte Anordnung kann in allen angegebenen Betriebsweisen betrieben
werden. Beim Betrieb als Analog-Digital-Umsetzer, bei dem das Analogsignal auf ein Ende der Widerstandsleitung gegeben
wird, ist so zu verfahren, daß das Analogsignal auf das Ende der Widerstandsleitung gegeben wird.
21 Patentansprüche
15 Figuren
15 Figuren
VPA 9/710/4136
■ 6098U/061Q
Claims (21)
- -14-P at entan. sprü.che ·Anordnung, Insbesondere ein Analog-Digital-Umsetzer ^^^ mit einer Widerstandsleitung oder -kette an die an einem oder mehreren Abgriffpunkten je ein Spannungswertvergleicher über einen ersten Vergleichereingang angeschlossen ist, wobei der erste Vergleichereingang der Steuerelektrodenanschluß eines Transistors,ist dadurch gekennzeichnet , daß jeder Spannungswertvergleicher nur aus dem Transistor (2 bis 5) und einem Lastelement (6 bis 9) besteht, wobei an einem der beiden übrigen Transistoranschlüsse (22 bis 52. und 23 bis 53), der zugleich den Ausgang des Spannungswertvergleichers bildet, das Lastelement angeschlossen Ist und der andere Transistoranschluß den zweiten Vergleichereingang bildet.
- 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder der Transistoren (2 bis 5) ein Feldeffekttransistor ist.
- 3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß jedes Lastelement ( 6 bis 9 ) aus wenigstens einem Widerstand besteht.
- 4. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß jedes Lastelement (6 bis 9) auswenigstens einem Kondensator besteht.
- 5· Anordnung nach Anspruch 1 oder 2, dadurch g e k e η η - ζ e i ch η e t , daß jedes Lastelement (6 bis 9) aus wenigstens einer Diode besteht.
- 6. Anordnung nach Anspruch 2 oder nach Anspruch 2 und einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß in einem Halbleitersubstrat ein oder eine Reihe mehrere Isolierschicht-Feldeffekttransistoren (20 bis 50) mit dotierten Gebieten als Source- und Drainelektroden vorhanden sind, daß die Gateelektroden benachbarter Feldeffektransistoren in der Reihe, isoliert6098U/0610
VPA 9/710/4136 -15-vom Halbleitersubstrat, durch elektrisches Widerstandsmaterial miteinander-verbunden sind, daß jeweils eine dotierte Elektrode eines jeden Transistors.Teil eines zusammenhängenden, für alle Transistoren gemeinsamen dotierten Gebietes (110) ist und daß die andere dotierte Elektrode eines jeden Transistors einen nach außen führenden Kontaktanschluß (126 bis 129) aufweist. - 7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Gateelektroden der Transistoren und die Verbindungen zwischen den Gateelektroden aus gleichem Material sind.
- 8. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Gateelektroden (122 bis 125) der Feldeffekttransistoren niedrigeren spezifischen Widerstandswert aufweisen als die Verbindungen zwischen den Gateelektroden.
- 9. Anordnung nach Anspruch 8, dadurch gekennz e i c h ~ net, daß die Gateelektroden (122 bis 125) aus Metall sind.
- 10. Anordnung nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet , daß die Abstände (z) zwischen zwei Feldeffekttransistoren (20 bis 50) vorgebbare Werte aufweisen.
- 11. Anordnung nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet , daß die Abstände (z) zwischen zwei Feldeffekttransistoren (20 bis 50) für alle Transistoren gleich groß sind.
- 12. Verfahren zum Betrieb einer Anordnung nach Anspruch 3» dadurch gekennzeichnet , daß die Enden (19,20) der Widerstandsleitung auf je ein festes Potential gelegt werden, daß sämtliche Lastelemente(6 bis 9) gemeinsam auf ein weiteres festes Potential gelegt werden, daß auf sämtliche zweiten Vergleichereingänge (22 bis 52) gemeinsam ein Signal gegeben wird und daß an den Transistoranschlüssen die zugleich die Ausgänge der Spannungswertvergleicher bilden Signale parallel entnommen werden.VPA 9/710/4136 6O98U/O6 1O _16_BAD ORIGINAL- 2445..H2
- 13. Verfahren zum Betrieb einer Anordnung nach Anspruch 3, dadurch gekennzeichnet , daß alle Lastelementausgänge (61 bis 91) und alle zweiten Vergleichereingänge (22 bis 52) auf je ein festes Potential gelegt werden, daß auf ein Ende (19) der Widerstandsleitung ein Signal angelegt wird, daß an das andere Ende (20) ein Stromgenerator (300) angeschlossen wird, der einen konstanten vom jeweiligen Signalwert unabhängigen Strom durch die Widerstandsleitung erzeugt und daß an den Transistoranschlüssen, die zugleich die Ausgänge der Spannungswertvergleicher bilden, Signal parallel entnommen werden,
- 14. Verfahren zum Betrieb einer Anordnung nach Anspruch 4, dadurch gekennzeichnet , daß die Ausgänge (501 bis 509) der Lastelemente (60 bis 90) gemeinsam auf ein festes Potential gelegt und die zweiten Vergleichereingänge (22 bis 52) an einen Impulsgenerator (550) angeschlossen werden, daß an ein Ende (19) der Widerstandsleitung über einen Schalttransistor (510) ein Signal angelegt wird, daß an das andere Ende (20) der Widerstandsleitung über einen v/eiteren Schalttransistor (511) ein Stromgenerator (540) angschlossen wird und daß die beiden Enden (19, 20) der Widerstandsleitung über je einen dritten und vierten Schalttransistor (512, 513) auf eine festes Potential legbar sind, wobei der dritte und vierte Schalttransistor (512, 513) gleichzeitig mit einem vom Impulsgenerator erzeugten Impuls geöffnet und vor Beendigung dieses Impulses wieder geschlossen werden und wobei die Transistoren (512, 513) im Gegentakt zu den Transistoren (510, 511) betrieben werden und daß an den Transistoranschlüssen die zugleich die Ausgänge der Spannungswertvergleicher bilden Signale parallel entnommen werden.
- 15. Verfahren zum Betrieb einer Anordnung nach Anspruch 5, dadurch gekennzeichnet , daß die Enden (19,20)VPA 9/710/4136 -17-6098U/061G2445H2der Widerstandsleitung auf je ein festes Potential gelegt werden, daß sämtliche: zweiten Vergleichereingänge (22 Ms 52) über wenigstens einen Widerstand (86) an ein weiteres festes Potential angschlossen v/erden, daß an die freien Diodenanschlüsse (811 bis 814) digitale Signale parallel angelegt werden, und daß an sämtlichen zweiten Vergleiche reingänge (22 bis 52) gemeinsam ein Signal entnommen wird.
- 16. Verfahren zum Betrieb einer Anordnung nach Anspruch 5» dadurch gekennzeichnet , daß ein Ende (19) der Widerstandsleitung an einen Sägezahngenerator (80), daß andere Ende (20) an einen Stromgenerator (85), der einen stets konstanten Strom durch die Widerstandsleitung erzeugt, angeschlossen werden, daß sämtliche zweiten Vergleichereingänge (22'. bis 52) an einen Eingang (871) eines Pulsgebers (87), welcher bei einer eingangsseitigen Spannungsänderung ausgangsseitig kurzzeitig einen Impuls abgibt, angeschlossen sind, daß das Ende (19) der Widerstandsleitung über einen Schalttransistor (88), der durch die -Ausgangsimpulse des Pulsgebers ein- und ausgeschaltet wird, mit einer Elektrode eines Kondensators (89), dessen andere Elektrode auf festes Potential gelegt ist, verbunden ist, daß an die freien Diodenanschlüsse (811 bis 841) digitale Signale parallel anglegt werden, und &ß am Anschluß (891) der einen KondensatoreLektrode ein Signal entnommen wird.
- 17. Verfahren zum Betrieb einer Anordnung nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet , daß das Signal über einen Signalverstärker (16, 30, 530) auf die Anordnung gegeben wird.60 981 4/06102U5H2
- 18. Anordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzei-chnet , daß an ein Ende (20) der WiderStandsleitung in Serie hintereinander ein Transistor (301) und ein Widerstand (302) angeschlossen sind, wobei der Widerstand aus einem Widerstandsmaterial ist, dessen spezifischer Widerstandswert die selbe Abhängigkeit bezüglich wenigstens einer Einflußgröße aufweist, wie der Widerstandswert der Widerstandsleitung.
- 19. Anordnung nach Anspruch 18, dadurch gekennzeichnet , daß die Widerstände der Widerstandsleitung und der Widerstand aus dem selben Widerstandsmaterial bestehen.
- 20. Anordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet , daß jedes Ende der Widerstsndsleitung mit dem Ausgang (3033? 3043) je eines invertierenden Verstärkers (303, 304) verbunden ist, daß die Eingänge (3030, 3040) der Verstärker über zwei Widerstände (305, 307) miteinander verbunden sind, daß der Ausgang eines jeden Verstärkers über je einen Widerstand (3032, 3042) mit dem Eingang des Verstärkers rückverbunden ist und daß der Eingang eines Verstärkers (303) über einen weiteren Widerstand (306) mit einem Anschlußelement (308) verbunden ist.
- 21. Anordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet , daß die Enden der Widerstandsleitung über einen Differenzverstärker (3034) miteinander verbunden sind, wobei ein Ende (19) der Widerstandsleitung über einen Widerstand (3051) mit dem positiven Different;ialeingang (3035) des Different;-Verstärkers verbunden ist, daß der Ausgang (3038) des Differenzverstärkers über einen Widerstand (3036) mit dem negativen Differentialeingang (3039) rückverbunden ist, daß der* negative Differentialeingang über einen Widerstand (3037) mit Masse verbunden ist und daß der positive Differentialeingang über einen Widerstand (3061) mit einem Anschlußelement (3081) verbunden ist.VPA 9/710/41366Ü98U/0610Leerseite
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2445142A DE2445142C3 (de) | 1974-09-20 | 1974-09-20 | Analog-Digital-Umsetzer und Digital-Analog-Umsetzer sowie Verfahren zu ihrem Betrieb |
GB34554/75A GB1524527A (en) | 1974-09-20 | 1975-08-20 | Circuit arrangments |
US05/612,570 US4091378A (en) | 1974-09-20 | 1975-09-11 | Arrangement, in particular an analog-digital/digital-analog converter and method of operation thereof |
FR7528357A FR2285754A1 (fr) | 1974-09-20 | 1975-09-16 | Dispositif, notamment convertisseur analogique-numerique, et son procede de commande |
IT27371/75A IT1042656B (it) | 1974-09-20 | 1975-09-18 | Dispositivo spieciamente convertitoree analogico digitale contenente una linea a tesistenza od una catena di resistori |
NL7511015A NL7511015A (nl) | 1974-09-20 | 1975-09-18 | Analoog-digitaal-omvormer en werkwijze voor het bedrijven daarvan. |
BE160214A BE833629A (fr) | 1974-09-20 | 1975-09-19 | Dispositif, notamment convertisseur analogique-numerique, et son procede de commande |
JP50113572A JPS5157279A (en) | 1974-09-20 | 1975-09-19 | Handotaisochitokuni anarogudeijitaruhenkanki |
US05/834,786 US4180806A (en) | 1974-09-20 | 1977-09-19 | Arrangement, in particular an analog-digital converter and method of operation thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2445142A DE2445142C3 (de) | 1974-09-20 | 1974-09-20 | Analog-Digital-Umsetzer und Digital-Analog-Umsetzer sowie Verfahren zu ihrem Betrieb |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2445142A1 true DE2445142A1 (de) | 1976-04-01 |
DE2445142B2 DE2445142B2 (de) | 1980-02-28 |
DE2445142C3 DE2445142C3 (de) | 1980-10-16 |
Family
ID=5926384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2445142A Expired DE2445142C3 (de) | 1974-09-20 | 1974-09-20 | Analog-Digital-Umsetzer und Digital-Analog-Umsetzer sowie Verfahren zu ihrem Betrieb |
Country Status (8)
Country | Link |
---|---|
US (1) | US4091378A (de) |
JP (1) | JPS5157279A (de) |
BE (1) | BE833629A (de) |
DE (1) | DE2445142C3 (de) |
FR (1) | FR2285754A1 (de) |
GB (1) | GB1524527A (de) |
IT (1) | IT1042656B (de) |
NL (1) | NL7511015A (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2836948A1 (de) * | 1977-08-26 | 1979-03-08 | Intel Corp | Mos-analog/digital-umsetzer |
NL7805068A (nl) * | 1978-05-11 | 1979-11-13 | Philips Nv | Drempelschakeling. |
JPS6150336U (de) * | 1984-09-06 | 1986-04-04 | ||
GB2187054B (en) * | 1986-02-21 | 1989-04-26 | Stc Plc | Analogue to digital converters |
JP3130528B2 (ja) * | 1990-07-31 | 2001-01-31 | 日本電気株式会社 | ディジタル・アナログ変換器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1462414A1 (de) * | 1966-03-24 | 1969-01-02 | Anker Werke Ag | Schaltungsanordnung zur Erzeugung zeitlich verzoegerter Ausgangsimpulse |
US3610960A (en) * | 1968-05-21 | 1971-10-05 | Rca Corp | Scan generator circuit |
US3609411A (en) * | 1970-07-06 | 1971-09-28 | Hughes Aircraft Co | Mosfet level detector |
US3728719A (en) * | 1972-03-20 | 1973-04-17 | Us Navy | R-2r resistive ladder, digital-to-analog converter |
US3820111A (en) * | 1972-11-13 | 1974-06-25 | Bell Telephone Labor Inc | Analog-to-digital converter |
-
1974
- 1974-09-20 DE DE2445142A patent/DE2445142C3/de not_active Expired
-
1975
- 1975-08-20 GB GB34554/75A patent/GB1524527A/en not_active Expired
- 1975-09-11 US US05/612,570 patent/US4091378A/en not_active Expired - Lifetime
- 1975-09-16 FR FR7528357A patent/FR2285754A1/fr active Granted
- 1975-09-18 IT IT27371/75A patent/IT1042656B/it active
- 1975-09-18 NL NL7511015A patent/NL7511015A/xx not_active Application Discontinuation
- 1975-09-19 BE BE160214A patent/BE833629A/xx not_active IP Right Cessation
- 1975-09-19 JP JP50113572A patent/JPS5157279A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE2445142B2 (de) | 1980-02-28 |
JPS5157279A (en) | 1976-05-19 |
DE2445142C3 (de) | 1980-10-16 |
BE833629A (fr) | 1976-01-16 |
NL7511015A (nl) | 1976-03-23 |
FR2285754A1 (fr) | 1976-04-16 |
GB1524527A (en) | 1978-09-13 |
US4091378A (en) | 1978-05-23 |
IT1042656B (it) | 1980-01-30 |
FR2285754B1 (de) | 1979-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2525075A1 (de) | Spannungsvervielfacherschaltung | |
DE1537263A1 (de) | Transistortreiberschaltung mit kapazitiver Rueckkopplung | |
DE2144235C3 (de) | Verzögerung sanordnung | |
DE3904901A1 (de) | Integrierte gegentakt-ausgangsstufe | |
DE2653688A1 (de) | Betriebsschaltung fuer ladungstraegergekoppelte halbleiterbauelemente | |
DE2359646A1 (de) | Integrierte treiberschaltung mit feldeffekttransistoren | |
DE2510604C2 (de) | Integrierte Digitalschaltung | |
DE1487398B1 (de) | Mehrstufiger Verstaerker mit Feldeffekttransistoren | |
DE2252371A1 (de) | Schwellwert-verknuepfungsglied | |
DE2620187C3 (de) | Monostabile Multivibratorschaltung | |
DE1920077C2 (de) | Schaltungsanordnung zum Übertragen von Ladungen | |
DE1537966A1 (de) | Digital-Analog-Umwandler | |
DE2415098B2 (de) | Amplitudendetektorschaltung | |
DE3227296A1 (de) | Pulsbreitenmodulatorschaltung | |
DE2445142A1 (de) | Anordnung, insbesondere ein analogdigital-umsetzer und verfahren zu ihrem betrieb | |
DE2836948A1 (de) | Mos-analog/digital-umsetzer | |
DE2740833C2 (de) | Schaltungsanordnung zum Betreiben elektromechanischer Schaltwerke | |
EP0024549B1 (de) | TTL-Pegelumsetzer zur Ansteuerung von Feldeffekttransistoren | |
EP0753754A2 (de) | Integrierte Komparatorschaltung | |
DE2523529C2 (de) | Impulssteuerschaltung | |
DE1772668A1 (de) | Schalteranordnung fuer elektronische Musikinstrumente | |
DE2740786C2 (de) | Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element | |
DE1803175A1 (de) | Flip-Flop | |
DE1537556A1 (de) | Letzte Stufe eines Stufenkoders | |
DE3026361A1 (de) | Aus mindestens zwei monolitisch zusammengefassten mis-feldeffekttransistoren bestehender elektrischer widerstand fuer integrierte halbleiterschaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |