JP2672507B2 - 電荷転送素子 - Google Patents
電荷転送素子Info
- Publication number
- JP2672507B2 JP2672507B2 JP62124608A JP12460887A JP2672507B2 JP 2672507 B2 JP2672507 B2 JP 2672507B2 JP 62124608 A JP62124608 A JP 62124608A JP 12460887 A JP12460887 A JP 12460887A JP 2672507 B2 JP2672507 B2 JP 2672507B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- floating diffusion
- diffusion region
- mos transistor
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は固体撮像装置や電荷転送形の遅延線、くし
形フィルタ、トランスバーサルフィルタなどに用いられ
る電荷転送素子に係り、特に信号電荷量を電圧値に変換
する出力回路を改良した電荷転送素子に関する。 （従来の技術） 近年、テレビ、ビデオディスクプレーヤ（VDP）、ビ
デオテープレコーダ（VTR）などのビデオ機器には、広
帯域特性及び遅延特性に優れているなどの理由により、
電荷転送素子（以下、CTDと称する）が使用されてい
る。 このCTDにおける出力回路の信号出力方式の１つとし
てフローティング拡散方式がある。第６図はこのフロー
ティング拡散方式を使用した従来のCTDの出力回路付近
の構成を示す図である。図中、61ないし64は電荷転送部
に設けられた転送電極であり、これらの電極は２個が１
組となり、２相の転送パルスφ1,φ２に基づいて信号電
荷が順次転送される。これらの転送電極61〜64下を転送
されてきた信号電荷は出力ゲート電極65を介してフロー
ティング拡散領域66に与えられる。このフローティング
拡散領域66にはエンハンスメント型（以下、Ｅ型と称す
る）のMOSトランジスタ67と電流源68とで構成されたソ
ースホロワ形式の出力回路69が接続されており、この出
力回路69でフローティング拡散領域66の信号電荷量が電
圧値VOに変換され、電圧信号として取り出される。出力
回路69で電圧信号が取り出された後は、フローティング
拡散領域66に隣接して設けられたリセットゲート電極70
が開かれ、不要電荷がドレイン領域71に排出される。 ところで、携帯用VTRなどでは回路系の電源電圧が例
えば5V程度に低電圧化されてきているため、CTDに対し
ても低電圧化の要求が強くなっている。他方、CTDの出
力回路は線形性の良好な状態で動作することが要求され
る。 いま、ドレイン領域71に印加されるリセット電圧をVG
G、出力回路69の電源電圧をVDD、フローティング拡散領
域６に信号電荷が転送されたときのフローティング拡散
領域に転送された電荷の直流バイアス成分をΔVFD、交
流信号成分をΔＶ、駆動用MOSトランジスタ67の閾値電
圧をVTHとすると、出力回路69が線形性を維持するには
トランジスタ67が飽和領域で動作することが必要であ
り、そのためには、 VGG−ΔVFD−ΔＶ−VTH＜VDD …１ のような関係が常に満足されなければならない。 ここで、低電圧動作が可能なフローティング拡散方式
のCTDを実現しようとする場合、フローティング拡散領
域66やドレイン領域71などからなる出力部で収容可能な
電荷量が減少し、CTDのダイナミックレンジが減少す
る。この対策としてドレイン領域71に印加するリセット
電圧VGGとして昇圧された高い電圧を使用することが行
われている。 ところが、電圧VGGとして昇圧電圧を用いると、VDDに
対してVGGが高くなるために上記１式を満足することが
困難になり、トランジスタ67が非飽和領域で動作するこ
とになる。この結果、従来では出力の線形性が維持でき
なくなるという欠点がある。 （発明が解決しようとする問題点） このように従来の電荷転送素子では、出力ダイナミッ
クレンジを損わずに電源電圧の低電圧化を図ろうとする
と、出力の線形性が損われるという問題がある。 そこでこの発明は、出力のダイナミックレンジ及び線
形性を損わずに電源電圧の低電圧化を図ることができる
電荷転送素子を提供することを目的としている。 ［発明の構成］ （問題点を解決するための手段） この発明の電荷転送素子は、半導体基板上に形成さ
れ、電荷転送部から信号電荷が転送されるフローティン
グ拡散領域と、リセット電圧が印加され不要電荷を排出
するドレイン領域と、上記フローティング拡散領域と上
記ドレイン領域との間に設けられリセットパルスに応じ
て上記フローティング拡散領域の蓄積電荷を上記ドレイ
ン領域に排出制御するリセット手段と、上記フローティ
ング拡散領域にゲートが接続されたエンハンスメント型
の第１のMOSトランジスタとこの第２のMOSトランジスタ
のソースに接続された電流源とからなる増幅器及びエン
ハンスメント型の複数の第２のMOSトランジスタからな
り上記増幅器の出力を処理する処理回路を有し、上記フ
ローティング拡散領域の蓄積電荷量を電圧値に変換して
出力する出力回路とを具備し、上記リセット電圧として
上記出力回路に与えられる電源電圧よりも絶対値が大き
な電圧が印加され、かつ上記出力回路内の第１のMOSト
ランジスタの閾値電圧を上記複数の第２のMOSトランジ
スタの閾値電圧よりも高く設定したことを特徴とする。 また、この発明の電荷転送素子は、半導体基板上に形
成され、電荷転送部から信号電荷が転送されるフローテ
ィング拡散領域と、リセット電圧が印加され不要電荷を
排出するドレイン領域と、上記フローティング拡散領域
と上記ドレイン領域との間に設けられリセットパルスに
応じて上記フローティング拡散領域の蓄積電荷を上記ド
レイン領域に排出制御するリセット手段と、上記フロー
ティング拡散領域にゲートが接続されたエンハンスメン
ト型の第１のMOSトランジスタとこの第１のMOSトランジ
スタのソースに接続されたエンハンスメント型の電流源
用の第２のMOSトランジスタとからなる増幅器及びエン
ハンスメント型の複数の第３のMOSトランジスタからな
り上記増幅器の出力を処理する処理回路を有し、上記フ
ローティング拡散領域の蓄積電荷量を電圧値に変換して
出力する出力回路とを具備し、上記リセット電圧として
上記出力回路に与えられる電源電圧よりも絶対値が大き
な電圧が印加され、かつ上記出力回路内の第１のMOSト
ランジスタの閾値電圧を上記第２のMOSトランジスタ及
び複数の第３のMOSトランジスタの閾値電圧よりも高く
設定したことを特徴とする。 （作用） この発明の電荷転送素子では、リセット電圧として出
力回路に与えられる電源電圧よりも絶対値が大きな電圧
を印加することによりCTDのダイナミックレンジの向上
を図り、出力回路内の第１のMOSトランジスタの閾値電
圧を第２のMOSトランジスタ及び複数の第３のMOSトラン
ジスタの閾値電圧よりも高く設定することにより、リセ
ット電圧が高電圧化されたことにより出力回路内の第１
のMOSトランジスタが非飽和領域で動作しなくなること
を防止している。 さらにこの発明の電荷転送素子では、リセット電圧と
して出力回路に与えられる電源電圧よりも絶対値が大き
な電圧を印加することによりCTDのダイナミックレンジ
の向上を図り、出力回路内の第１のMOSトランジスタの
閾値電圧を複数の第２のMOSトランジスタの閾値電圧よ
りも高く設定することにより、リセット電圧が高電圧化
されたことにより出力回路内の第１のMOSトランジスタ
が非飽和領域で動作しなくなることを防止している。 （実施例） 以下、図面を参照してこの発明の実施例を説明する。 第１図はこの発明に係る電荷転送素子（CTD）の出力
回路付近の構成を示す図である。11ないし14は電荷転送
部の転送電極である。これらの転送電極11ないし14は例
えば２層の多結晶シリコン層で構成されており、最終段
の電極14に隣接して出力ゲート電極15が設けられてい
る。また、この出力ゲート電極15に隣接してフローティ
ング拡散領域16が、このフローティング拡散領域16に隣
接してリセットゲート電極17が設けられており、さらに
リセットゲート電極17に隣接してドレイン領域18がそれ
ぞれ設けられている。上記転送電極11ないし14はそれぞ
れ２相の転送パルスφ１、φ２のいずれか一方が供給さ
れており、出力ゲート電極15には出力パルスφOGが、リ
セットゲート電極17には高電圧と低電圧との間でレベル
が変化するリセットパルスφＲがそれぞれ供給され、ド
レイン領域18には昇圧されたリセット電圧VGGが供給さ
れている。 上記フローティング拡散領域16には、ここに蓄積され
る信号電荷を検出するための出力回路20が接続されてい
る。この出力回路20では、高電圧側の電源電圧VDDと低
電圧側の電源電圧VSSとの間に２個のMOSトランジスタ2
1、22のソース，ドレイン間が直列に挿入されている。
上記一方のトランジスタ21のゲートは上記フローティン
グ拡散領域16に接続されており、他方のトランジスタ22
のゲートと電源電圧VSSとの間には定電圧源23が接続さ
れている。すなわち、上記トランジスタ21、22はトラン
ジスタ21を駆動トランジスタ、トランジスタ22を定電流
源負荷とし、上記フローティング拡散領域16の蓄積電荷
量を信号電圧に変換するソースホロワ型の増幅器（イン
ピーダンス、レベル変換器）24を構成している。このソ
ースホロワ型の増幅器24の後段には、ゲートにサンプル
パルスφSHが供給されるMOSトランジスタ25と容量26と
からなるサンプルホールド回路27が接続されており、増
幅器24で変換された信号電圧はサンプルパルスφSHに同
期してこのサンプルホールド回路27の容量26に保持され
る。さらに、このサンプルホールド回路27の後段には、
MOSトランジスタ28を負荷トランジスタ及びMOSトランジ
スタ29を駆動トランジスタとするインバータ30が接続さ
れており、上記サンプルホールド回路27で保持されてい
る電圧がこのインバータ30によって反転増幅される。こ
のインバータ30の後段には、２個のMOSトランジスタ3
1、32と定電圧源33とからなり、上記増幅器24と同一構
成のソースホロワ型の増幅器34が接続されており、上記
インバータ30で反転増幅された電圧がこの増幅器34によ
って増幅された後、出力電圧VOUTとして取り出される。 ところで、上記回路は全て同一半導体基板上に構成さ
れており、出力回路20内のMOSトランジスタ21、22、2
5、28、29、31、32は全てＥ型でかつＮチャネルのもの
であり、またトランジスタ21を除く残りのトランジスタ
の閾値電圧は全てVTH1に設定されており、トランジスタ
21の閾値電圧は上記VTH1よりも高いVTH2に設定されてい
る。ただし、MOSトランジスタのチャネル長Ｌ、チャネ
ル幅Ｗのちがいによる結果として、閾値電圧が変わるこ
とは当然起こる。さらに、このVTH2の値は、 VGG−ΔVFD−ΔＶ−VTH2＜VDD …２ を満足するように設定されている。 次に、上記構成でなるCTDの動作を第２図のポテンシ
ャル・プロファイルを示す図を用いて説明する。 電荷リセット・モードのとき、転送電極11、12に印加
される転送パルスφ１及び出力ゲート電極15に印加され
る出力パルスφOGは共に低電圧、転送電極13、14に印加
される転送パルスφ２及びリセットゲート電極17に印加
されるリセットパルスφＲは共に高電圧になる。このた
め、第２図（ａ）に示されるように、電荷転送部を転送
されてきた信号電荷QSは転送電極14下に蓄積され、これ
と同時にフローティング拡散領域16はリセット電圧VGG
にリセットされる。 電荷検出モードのときは、転送パルスφ１と出力パル
スφOGが共に高電圧、転送パルスφ２とリセットパルス
φＲが共に低電圧になる。このため、第２図（ｂ）に示
されるように、転送電極14下に蓄積されていた信号電荷
QSは出力ゲート電極15下を経由してフローティング拡散
領域16に転送される。この信号電荷QSにより、フローテ
ィング拡散領域16には電位変化が生じ、これが出力回路
20で検出されて電圧信号VOUTとして取り出される。 ここで、信号電荷QSが蓄積された状態におけるフロー
ティング拡散領域16の電圧をVFDとすると、出力回路20
内の初段のソースホロワ型増幅器24が線形領域で動作す
るためにはトランジスタ21が常に飽和領域で動作してい
ることが必要であり、このときの条件は、 VFD−VTH2＜VDD …３ である。一方、信号電荷QSによるフローティング拡散領
域16の電圧変化をΔVFD＋ΔＶとすると、 VFD＝VGG−ΔVFD−ΔＶ …４ となる。従って、上記３式と４式をまとめると次式が得
られる。 VTH2＞VGG−ΔVFD−ΔＶ−VDD …５ 上記５式で示される閾値電圧VTH2は前記２式を満足し
ている。従って、上記実施例のCTDでは、リセット電圧V
GGを高くしても増幅器24の線形性を保つことができる。
また、電圧VGGを高くすることができるため、出力のダ
イナミックレンジも広くすることができる。 なお、ドレイン領域18に印加される昇圧されたリセッ
ト電圧VGGが同一基板上に構成された昇圧回路で発生さ
れる場合、このVGGの値はプロセス変動に応じて変化す
る。従って、このような場合には、このVGGの値の変化
を考慮してトランジスタ21の閾値電圧を決定する必要が
ある。 一方、上記トランジスタ21以外のトランジスタ22、2
5、28、29、31、32では、例えばトランジスタ22につい
ては、そのゲート電圧をVG22、ソース・ドレイン間電圧
をVDS22としたときに、飽和領域で動作させるために
は、VG22−VTH1＜VDS22の不等式を満足する必要があ
る。なお、この不等式はMOSトランジスタの分野では一
般的なものである。ここで、トランジスタ22のゲートバ
イアス源である定電圧源23は常識的に少なくともVGGよ
りは低い値にされるため、例えば、トランジスタ22のソ
ース・ドレイン間電圧VDS22が、トランジスタ21のソー
ス・ドレイン間電圧と同じ程度であると仮定すれば、VG
22の値がVGGと比べて小さい分だけVTH1は小さくすれば
良い。すなわち、VGGよりも低い電源電圧VDDで動作する
トランジスタ22、25、28、29、31、32のそれぞれを飽和
領域で動作させるためには、それぞれの閾値電圧VTH1を
トランジスタ21の閾値電圧VTH2よりも低く設定する必要
がある。 また、トランジスタ21の閾値電圧VTH2を他のVTH1より
も高く設定するには、このトランジスタ専用のリソグラ
フイー工程を追加すればよい。 第３図は電源電圧VDDを5Vに設定したときの、従来回
路と上記実施例回路の場合のソースホロワ型増幅器の入
出力特性を示した曲線図である。図中の曲線ａが上記実
施例のものであり、曲線ｂが従来回路のものである。上
記実施例の場合、低電圧動作を可能にするためにリセッ
ト電圧VGGは昇圧されており、この結果、フローティン
グ拡散領域の電圧VFDが例えば10（Ｖ）程度になってい
るとき、曲線ｂで示される従来回路の入出力特性ではこ
の入力バイアスから全くはずれており、線形な動作は不
可能である。これに対して、曲線ａで示される上記実施
例回路の入出力特性では入力バイアスがこの特性に一致
しており、ソースホロワ型増幅器で十分な線形性を得る
ことができる。 第４図はこの発明の他の実施例によるCTDの出力回路
付近の構成を示す図である。上記第１図の実施例では、
ドレイン領域18には電源電圧VDDよりも高い昇圧された
リセット電圧VGGを印加する場合について説明したが、
この実施例のCTDでは電源電圧VDそのものが印加される
ような構成のCTDにこの発明を実施したものである。す
なわち、この実施例のCTDのように、フローティング拡
散領域16とリセットゲート電極17との間に転送パルスφ
２が供給される２個の転送電極35、36が設けられている
場合でも、もちろんCTDを構成するＤ型のMOSトランジス
タの閾値電圧によってはドレイン領域18に昇圧された電
圧を印加する必要があることも有得る。 このような電極構造を持つCTDでは、フローティング
拡散領域16の電圧VFDがVDDよりもかなり大きくなるた
め、上記実施例と同様に出力回路20の初段のソースホロ
ワ型増幅器24の駆動用MOSトランジスタ21の閾値電圧VTH
2を他のMOSトランジスタのVTH1よりも高く設定し、この
トランジスタ21が飽和領域で動作するようにしている。 第５図はこの発明のさらに他の実施例によるCTDの出
力回路付近の構成を示す図である。上記各実施例はこの
発明をいずれもＮチャネルの単一MOS構成によるCTDに実
施したものであるが、この実施例ではCMOS構成のものに
実施したものである。この実施例では前記Ｎチャネルの
MOSトランジスタのみを用いた出力回路20の代わりにCMO
S構成の出力回路40が使用される。この出力回路40で
は、高電圧側の電源電圧VDDと低電圧側の電源電圧VSSと
の間に２個のＮチャネルMOSトランジスタ41、42のソー
ス，ドレイン間が直列に挿入されている。上記一方のト
ランジスタ41のゲートは上記フローティング拡散領域16
に接続されており、他方のトランジスタ42のゲートと電
源電圧VSSとの間には定電圧源43が接続されている。す
なわち、上記トランジスタ41、42及び定電圧源43はフロ
ーティング拡散領域16の蓄積電荷量を信号電圧に変換す
るソースホロワ型の増幅器44を構成している。このソー
スホロワ型の増幅器44の後段には、ゲートに定電圧源45
が接続され定電流源として作用するＰチャネルMOSトラ
ンジスタ46とゲートに上記増幅器44の出力電圧が供給さ
れるＰチャネルMOSトランジスタ47とからなるＰチャネ
ル型のソースホロワ型増幅器48が設けられている。さら
に、この増幅器48の後段にはソース、ドレイン間が並列
接続されたＰチャネルMOSトランジスタ49及びＮチャネ
ルMOSトランジスタ50と、容量51とからなるサンプルホ
ールド回路52が接続されており、増幅器48の出力電圧が
サンプルパルスφSH及びこの反転パルスに同期してこの
サンプルホールド回路52の容量51に保持される。このサ
ンプルホールド回路52の後段には、ＰチャネルMOSトラ
ンジスタ53を駆動トランジスタ及びＮチャネルMOSトラ
ンジスタ54を負荷トランジスタとするCMOSインバータ55
が接続されており、上記サンプルホールド回路52で保持
されている電圧がこのインバータ55によって反転増幅さ
れた電圧が出力電圧VOUTとして取り出される。 この実施例においても、出力回路40の初段のソースホ
ロワ型増幅器44の駆動用MOSトランジスタ41の閾値電圧V
TH2を他の同一導電型のMOSトランジスタのVTH1よりも高
く設定し、このトランジスタ41が飽和領域で動作するよ
うに構成している。これにより、電源電圧を低電圧化し
ても出力ダイナミックレンジを損わずに、出力の線形性
を保持することが可能である。 ［発明の効果］ 以上説明したようにこの発明によれば、出力のダイナ
ミックレンジ及び線形性を損わずに電源電圧の低電圧化
を図ることができる電荷転送素子を提供することができ
る。
形フィルタ、トランスバーサルフィルタなどに用いられ
る電荷転送素子に係り、特に信号電荷量を電圧値に変換
する出力回路を改良した電荷転送素子に関する。 （従来の技術） 近年、テレビ、ビデオディスクプレーヤ（VDP）、ビ
デオテープレコーダ（VTR）などのビデオ機器には、広
帯域特性及び遅延特性に優れているなどの理由により、
電荷転送素子（以下、CTDと称する）が使用されてい
る。 このCTDにおける出力回路の信号出力方式の１つとし
てフローティング拡散方式がある。第６図はこのフロー
ティング拡散方式を使用した従来のCTDの出力回路付近
の構成を示す図である。図中、61ないし64は電荷転送部
に設けられた転送電極であり、これらの電極は２個が１
組となり、２相の転送パルスφ1,φ２に基づいて信号電
荷が順次転送される。これらの転送電極61〜64下を転送
されてきた信号電荷は出力ゲート電極65を介してフロー
ティング拡散領域66に与えられる。このフローティング
拡散領域66にはエンハンスメント型（以下、Ｅ型と称す
る）のMOSトランジスタ67と電流源68とで構成されたソ
ースホロワ形式の出力回路69が接続されており、この出
力回路69でフローティング拡散領域66の信号電荷量が電
圧値VOに変換され、電圧信号として取り出される。出力
回路69で電圧信号が取り出された後は、フローティング
拡散領域66に隣接して設けられたリセットゲート電極70
が開かれ、不要電荷がドレイン領域71に排出される。 ところで、携帯用VTRなどでは回路系の電源電圧が例
えば5V程度に低電圧化されてきているため、CTDに対し
ても低電圧化の要求が強くなっている。他方、CTDの出
力回路は線形性の良好な状態で動作することが要求され
る。 いま、ドレイン領域71に印加されるリセット電圧をVG
G、出力回路69の電源電圧をVDD、フローティング拡散領
域６に信号電荷が転送されたときのフローティング拡散
領域に転送された電荷の直流バイアス成分をΔVFD、交
流信号成分をΔＶ、駆動用MOSトランジスタ67の閾値電
圧をVTHとすると、出力回路69が線形性を維持するには
トランジスタ67が飽和領域で動作することが必要であ
り、そのためには、 VGG−ΔVFD−ΔＶ−VTH＜VDD …１ のような関係が常に満足されなければならない。 ここで、低電圧動作が可能なフローティング拡散方式
のCTDを実現しようとする場合、フローティング拡散領
域66やドレイン領域71などからなる出力部で収容可能な
電荷量が減少し、CTDのダイナミックレンジが減少す
る。この対策としてドレイン領域71に印加するリセット
電圧VGGとして昇圧された高い電圧を使用することが行
われている。 ところが、電圧VGGとして昇圧電圧を用いると、VDDに
対してVGGが高くなるために上記１式を満足することが
困難になり、トランジスタ67が非飽和領域で動作するこ
とになる。この結果、従来では出力の線形性が維持でき
なくなるという欠点がある。 （発明が解決しようとする問題点） このように従来の電荷転送素子では、出力ダイナミッ
クレンジを損わずに電源電圧の低電圧化を図ろうとする
と、出力の線形性が損われるという問題がある。 そこでこの発明は、出力のダイナミックレンジ及び線
形性を損わずに電源電圧の低電圧化を図ることができる
電荷転送素子を提供することを目的としている。 ［発明の構成］ （問題点を解決するための手段） この発明の電荷転送素子は、半導体基板上に形成さ
れ、電荷転送部から信号電荷が転送されるフローティン
グ拡散領域と、リセット電圧が印加され不要電荷を排出
するドレイン領域と、上記フローティング拡散領域と上
記ドレイン領域との間に設けられリセットパルスに応じ
て上記フローティング拡散領域の蓄積電荷を上記ドレイ
ン領域に排出制御するリセット手段と、上記フローティ
ング拡散領域にゲートが接続されたエンハンスメント型
の第１のMOSトランジスタとこの第２のMOSトランジスタ
のソースに接続された電流源とからなる増幅器及びエン
ハンスメント型の複数の第２のMOSトランジスタからな
り上記増幅器の出力を処理する処理回路を有し、上記フ
ローティング拡散領域の蓄積電荷量を電圧値に変換して
出力する出力回路とを具備し、上記リセット電圧として
上記出力回路に与えられる電源電圧よりも絶対値が大き
な電圧が印加され、かつ上記出力回路内の第１のMOSト
ランジスタの閾値電圧を上記複数の第２のMOSトランジ
スタの閾値電圧よりも高く設定したことを特徴とする。 また、この発明の電荷転送素子は、半導体基板上に形
成され、電荷転送部から信号電荷が転送されるフローテ
ィング拡散領域と、リセット電圧が印加され不要電荷を
排出するドレイン領域と、上記フローティング拡散領域
と上記ドレイン領域との間に設けられリセットパルスに
応じて上記フローティング拡散領域の蓄積電荷を上記ド
レイン領域に排出制御するリセット手段と、上記フロー
ティング拡散領域にゲートが接続されたエンハンスメン
ト型の第１のMOSトランジスタとこの第１のMOSトランジ
スタのソースに接続されたエンハンスメント型の電流源
用の第２のMOSトランジスタとからなる増幅器及びエン
ハンスメント型の複数の第３のMOSトランジスタからな
り上記増幅器の出力を処理する処理回路を有し、上記フ
ローティング拡散領域の蓄積電荷量を電圧値に変換して
出力する出力回路とを具備し、上記リセット電圧として
上記出力回路に与えられる電源電圧よりも絶対値が大き
な電圧が印加され、かつ上記出力回路内の第１のMOSト
ランジスタの閾値電圧を上記第２のMOSトランジスタ及
び複数の第３のMOSトランジスタの閾値電圧よりも高く
設定したことを特徴とする。 （作用） この発明の電荷転送素子では、リセット電圧として出
力回路に与えられる電源電圧よりも絶対値が大きな電圧
を印加することによりCTDのダイナミックレンジの向上
を図り、出力回路内の第１のMOSトランジスタの閾値電
圧を第２のMOSトランジスタ及び複数の第３のMOSトラン
ジスタの閾値電圧よりも高く設定することにより、リセ
ット電圧が高電圧化されたことにより出力回路内の第１
のMOSトランジスタが非飽和領域で動作しなくなること
を防止している。 さらにこの発明の電荷転送素子では、リセット電圧と
して出力回路に与えられる電源電圧よりも絶対値が大き
な電圧を印加することによりCTDのダイナミックレンジ
の向上を図り、出力回路内の第１のMOSトランジスタの
閾値電圧を複数の第２のMOSトランジスタの閾値電圧よ
りも高く設定することにより、リセット電圧が高電圧化
されたことにより出力回路内の第１のMOSトランジスタ
が非飽和領域で動作しなくなることを防止している。 （実施例） 以下、図面を参照してこの発明の実施例を説明する。 第１図はこの発明に係る電荷転送素子（CTD）の出力
回路付近の構成を示す図である。11ないし14は電荷転送
部の転送電極である。これらの転送電極11ないし14は例
えば２層の多結晶シリコン層で構成されており、最終段
の電極14に隣接して出力ゲート電極15が設けられてい
る。また、この出力ゲート電極15に隣接してフローティ
ング拡散領域16が、このフローティング拡散領域16に隣
接してリセットゲート電極17が設けられており、さらに
リセットゲート電極17に隣接してドレイン領域18がそれ
ぞれ設けられている。上記転送電極11ないし14はそれぞ
れ２相の転送パルスφ１、φ２のいずれか一方が供給さ
れており、出力ゲート電極15には出力パルスφOGが、リ
セットゲート電極17には高電圧と低電圧との間でレベル
が変化するリセットパルスφＲがそれぞれ供給され、ド
レイン領域18には昇圧されたリセット電圧VGGが供給さ
れている。 上記フローティング拡散領域16には、ここに蓄積され
る信号電荷を検出するための出力回路20が接続されてい
る。この出力回路20では、高電圧側の電源電圧VDDと低
電圧側の電源電圧VSSとの間に２個のMOSトランジスタ2
1、22のソース，ドレイン間が直列に挿入されている。
上記一方のトランジスタ21のゲートは上記フローティン
グ拡散領域16に接続されており、他方のトランジスタ22
のゲートと電源電圧VSSとの間には定電圧源23が接続さ
れている。すなわち、上記トランジスタ21、22はトラン
ジスタ21を駆動トランジスタ、トランジスタ22を定電流
源負荷とし、上記フローティング拡散領域16の蓄積電荷
量を信号電圧に変換するソースホロワ型の増幅器（イン
ピーダンス、レベル変換器）24を構成している。このソ
ースホロワ型の増幅器24の後段には、ゲートにサンプル
パルスφSHが供給されるMOSトランジスタ25と容量26と
からなるサンプルホールド回路27が接続されており、増
幅器24で変換された信号電圧はサンプルパルスφSHに同
期してこのサンプルホールド回路27の容量26に保持され
る。さらに、このサンプルホールド回路27の後段には、
MOSトランジスタ28を負荷トランジスタ及びMOSトランジ
スタ29を駆動トランジスタとするインバータ30が接続さ
れており、上記サンプルホールド回路27で保持されてい
る電圧がこのインバータ30によって反転増幅される。こ
のインバータ30の後段には、２個のMOSトランジスタ3
1、32と定電圧源33とからなり、上記増幅器24と同一構
成のソースホロワ型の増幅器34が接続されており、上記
インバータ30で反転増幅された電圧がこの増幅器34によ
って増幅された後、出力電圧VOUTとして取り出される。 ところで、上記回路は全て同一半導体基板上に構成さ
れており、出力回路20内のMOSトランジスタ21、22、2
5、28、29、31、32は全てＥ型でかつＮチャネルのもの
であり、またトランジスタ21を除く残りのトランジスタ
の閾値電圧は全てVTH1に設定されており、トランジスタ
21の閾値電圧は上記VTH1よりも高いVTH2に設定されてい
る。ただし、MOSトランジスタのチャネル長Ｌ、チャネ
ル幅Ｗのちがいによる結果として、閾値電圧が変わるこ
とは当然起こる。さらに、このVTH2の値は、 VGG−ΔVFD−ΔＶ−VTH2＜VDD …２ を満足するように設定されている。 次に、上記構成でなるCTDの動作を第２図のポテンシ
ャル・プロファイルを示す図を用いて説明する。 電荷リセット・モードのとき、転送電極11、12に印加
される転送パルスφ１及び出力ゲート電極15に印加され
る出力パルスφOGは共に低電圧、転送電極13、14に印加
される転送パルスφ２及びリセットゲート電極17に印加
されるリセットパルスφＲは共に高電圧になる。このた
め、第２図（ａ）に示されるように、電荷転送部を転送
されてきた信号電荷QSは転送電極14下に蓄積され、これ
と同時にフローティング拡散領域16はリセット電圧VGG
にリセットされる。 電荷検出モードのときは、転送パルスφ１と出力パル
スφOGが共に高電圧、転送パルスφ２とリセットパルス
φＲが共に低電圧になる。このため、第２図（ｂ）に示
されるように、転送電極14下に蓄積されていた信号電荷
QSは出力ゲート電極15下を経由してフローティング拡散
領域16に転送される。この信号電荷QSにより、フローテ
ィング拡散領域16には電位変化が生じ、これが出力回路
20で検出されて電圧信号VOUTとして取り出される。 ここで、信号電荷QSが蓄積された状態におけるフロー
ティング拡散領域16の電圧をVFDとすると、出力回路20
内の初段のソースホロワ型増幅器24が線形領域で動作す
るためにはトランジスタ21が常に飽和領域で動作してい
ることが必要であり、このときの条件は、 VFD−VTH2＜VDD …３ である。一方、信号電荷QSによるフローティング拡散領
域16の電圧変化をΔVFD＋ΔＶとすると、 VFD＝VGG−ΔVFD−ΔＶ …４ となる。従って、上記３式と４式をまとめると次式が得
られる。 VTH2＞VGG−ΔVFD−ΔＶ−VDD …５ 上記５式で示される閾値電圧VTH2は前記２式を満足し
ている。従って、上記実施例のCTDでは、リセット電圧V
GGを高くしても増幅器24の線形性を保つことができる。
また、電圧VGGを高くすることができるため、出力のダ
イナミックレンジも広くすることができる。 なお、ドレイン領域18に印加される昇圧されたリセッ
ト電圧VGGが同一基板上に構成された昇圧回路で発生さ
れる場合、このVGGの値はプロセス変動に応じて変化す
る。従って、このような場合には、このVGGの値の変化
を考慮してトランジスタ21の閾値電圧を決定する必要が
ある。 一方、上記トランジスタ21以外のトランジスタ22、2
5、28、29、31、32では、例えばトランジスタ22につい
ては、そのゲート電圧をVG22、ソース・ドレイン間電圧
をVDS22としたときに、飽和領域で動作させるために
は、VG22−VTH1＜VDS22の不等式を満足する必要があ
る。なお、この不等式はMOSトランジスタの分野では一
般的なものである。ここで、トランジスタ22のゲートバ
イアス源である定電圧源23は常識的に少なくともVGGよ
りは低い値にされるため、例えば、トランジスタ22のソ
ース・ドレイン間電圧VDS22が、トランジスタ21のソー
ス・ドレイン間電圧と同じ程度であると仮定すれば、VG
22の値がVGGと比べて小さい分だけVTH1は小さくすれば
良い。すなわち、VGGよりも低い電源電圧VDDで動作する
トランジスタ22、25、28、29、31、32のそれぞれを飽和
領域で動作させるためには、それぞれの閾値電圧VTH1を
トランジスタ21の閾値電圧VTH2よりも低く設定する必要
がある。 また、トランジスタ21の閾値電圧VTH2を他のVTH1より
も高く設定するには、このトランジスタ専用のリソグラ
フイー工程を追加すればよい。 第３図は電源電圧VDDを5Vに設定したときの、従来回
路と上記実施例回路の場合のソースホロワ型増幅器の入
出力特性を示した曲線図である。図中の曲線ａが上記実
施例のものであり、曲線ｂが従来回路のものである。上
記実施例の場合、低電圧動作を可能にするためにリセッ
ト電圧VGGは昇圧されており、この結果、フローティン
グ拡散領域の電圧VFDが例えば10（Ｖ）程度になってい
るとき、曲線ｂで示される従来回路の入出力特性ではこ
の入力バイアスから全くはずれており、線形な動作は不
可能である。これに対して、曲線ａで示される上記実施
例回路の入出力特性では入力バイアスがこの特性に一致
しており、ソースホロワ型増幅器で十分な線形性を得る
ことができる。 第４図はこの発明の他の実施例によるCTDの出力回路
付近の構成を示す図である。上記第１図の実施例では、
ドレイン領域18には電源電圧VDDよりも高い昇圧された
リセット電圧VGGを印加する場合について説明したが、
この実施例のCTDでは電源電圧VDそのものが印加される
ような構成のCTDにこの発明を実施したものである。す
なわち、この実施例のCTDのように、フローティング拡
散領域16とリセットゲート電極17との間に転送パルスφ
２が供給される２個の転送電極35、36が設けられている
場合でも、もちろんCTDを構成するＤ型のMOSトランジス
タの閾値電圧によってはドレイン領域18に昇圧された電
圧を印加する必要があることも有得る。 このような電極構造を持つCTDでは、フローティング
拡散領域16の電圧VFDがVDDよりもかなり大きくなるた
め、上記実施例と同様に出力回路20の初段のソースホロ
ワ型増幅器24の駆動用MOSトランジスタ21の閾値電圧VTH
2を他のMOSトランジスタのVTH1よりも高く設定し、この
トランジスタ21が飽和領域で動作するようにしている。 第５図はこの発明のさらに他の実施例によるCTDの出
力回路付近の構成を示す図である。上記各実施例はこの
発明をいずれもＮチャネルの単一MOS構成によるCTDに実
施したものであるが、この実施例ではCMOS構成のものに
実施したものである。この実施例では前記Ｎチャネルの
MOSトランジスタのみを用いた出力回路20の代わりにCMO
S構成の出力回路40が使用される。この出力回路40で
は、高電圧側の電源電圧VDDと低電圧側の電源電圧VSSと
の間に２個のＮチャネルMOSトランジスタ41、42のソー
ス，ドレイン間が直列に挿入されている。上記一方のト
ランジスタ41のゲートは上記フローティング拡散領域16
に接続されており、他方のトランジスタ42のゲートと電
源電圧VSSとの間には定電圧源43が接続されている。す
なわち、上記トランジスタ41、42及び定電圧源43はフロ
ーティング拡散領域16の蓄積電荷量を信号電圧に変換す
るソースホロワ型の増幅器44を構成している。このソー
スホロワ型の増幅器44の後段には、ゲートに定電圧源45
が接続され定電流源として作用するＰチャネルMOSトラ
ンジスタ46とゲートに上記増幅器44の出力電圧が供給さ
れるＰチャネルMOSトランジスタ47とからなるＰチャネ
ル型のソースホロワ型増幅器48が設けられている。さら
に、この増幅器48の後段にはソース、ドレイン間が並列
接続されたＰチャネルMOSトランジスタ49及びＮチャネ
ルMOSトランジスタ50と、容量51とからなるサンプルホ
ールド回路52が接続されており、増幅器48の出力電圧が
サンプルパルスφSH及びこの反転パルスに同期してこの
サンプルホールド回路52の容量51に保持される。このサ
ンプルホールド回路52の後段には、ＰチャネルMOSトラ
ンジスタ53を駆動トランジスタ及びＮチャネルMOSトラ
ンジスタ54を負荷トランジスタとするCMOSインバータ55
が接続されており、上記サンプルホールド回路52で保持
されている電圧がこのインバータ55によって反転増幅さ
れた電圧が出力電圧VOUTとして取り出される。 この実施例においても、出力回路40の初段のソースホ
ロワ型増幅器44の駆動用MOSトランジスタ41の閾値電圧V
TH2を他の同一導電型のMOSトランジスタのVTH1よりも高
く設定し、このトランジスタ41が飽和領域で動作するよ
うに構成している。これにより、電源電圧を低電圧化し
ても出力ダイナミックレンジを損わずに、出力の線形性
を保持することが可能である。 ［発明の効果］ 以上説明したようにこの発明によれば、出力のダイナ
ミックレンジ及び線形性を損わずに電源電圧の低電圧化
を図ることができる電荷転送素子を提供することができ
る。
【図面の簡単な説明】
第１図はこの発明の一実施例に係る電荷転送素子の出力
回路付近の構成を示す図、第２図は上記構成でなるCTD
のポテンシャル・プロファイルを示す図、第３図は従来
回路と上記実施例回路のソースホロワ型増幅器の入出力
特性を比較して示す曲線図、第４図はこの発明の他の実
施例によるCTDの出力回路付近の構成を示す図、第５図
はこの発明のさらに他の実施例によるCTDの出力回路付
近の構成を示す図、第６図は従来のCTDの出力回路付近
の構成を示す図である。 11〜14……転送電極、15……出力ゲート電極、16……フ
ローティング拡散領域、17……リセットゲート電極、18
……ドレイン領域、20,40……出力回路、21,41……駆動
用のＮチャネルMOSトランジスタ、22,42……定電流源負
荷用のＮチャネルMOSトランジスタ、24,44……ソースホ
ロワ型の増幅器。
回路付近の構成を示す図、第２図は上記構成でなるCTD
のポテンシャル・プロファイルを示す図、第３図は従来
回路と上記実施例回路のソースホロワ型増幅器の入出力
特性を比較して示す曲線図、第４図はこの発明の他の実
施例によるCTDの出力回路付近の構成を示す図、第５図
はこの発明のさらに他の実施例によるCTDの出力回路付
近の構成を示す図、第６図は従来のCTDの出力回路付近
の構成を示す図である。 11〜14……転送電極、15……出力ゲート電極、16……フ
ローティング拡散領域、17……リセットゲート電極、18
……ドレイン領域、20,40……出力回路、21,41……駆動
用のＮチャネルMOSトランジスタ、22,42……定電流源負
荷用のＮチャネルMOSトランジスタ、24,44……ソースホ
ロワ型の増幅器。
Claims (1)
- (57)【特許請求の範囲】 １．半導体基板上に形成され、電荷転送部から信号電荷
が転送されるフローティング拡散領域と、 リセット電圧が印加され不要電荷を排出するドレイン領
域と、 上記フローティング拡散領域と上記ドレイン領域との間
に設けられリセットパルスに応じて上記フローティング
拡散領域の蓄積電荷を上記ドレイン領域に排出制御する
リセット手段と、 上記フローティング拡散領域にゲートが接続されたエン
ハンスメント型の第１のMOSトランジスタとこの第１のM
OSトランジスタのソースに接続された電流源とからなる
増幅器及びエンハンスメント型の複数の第２のMOSトラ
ンジスタからなり上記増幅器の出力を処理する処理回路
を有し、上記フローティング拡散領域の蓄積電荷量を電
圧値に変換して出力する出力回路とを具備し、 上記リセット電圧として上記出力回路に与えられる電源
電圧よりも絶対値が大きな電圧が印加され、かつ上記出
力回路内の第１のMOSトランジスタの閾値電圧を上記複
数の第２のMOSトランジスタの閾値電圧よりも大きく設
定したことを特徴とする電荷転送素子。 ２．前記出力回路に供給される電源電圧をVDD、前記リ
セット電圧をVGG、前記フローティング拡散領域に転送
される電荷の直流バイアス成分をΔVFD、交流信号成分
をΔＶ、出力回路内の第１のMOSトランジスタの閾値電
圧をVTHとしたときに、VTH＞VGG−ΔVFD−ΔＶ−VDDを
満足するように第１のMOSトランジスタの閾値電圧が設
定されている特許請求の範囲第１項に記載の電荷転送素
子。 ３．半導体基板上に形成され、電荷転送部から信号電荷
が転送されるフローティング拡散領域と、 リセット電圧が印加され不要電荷を排出するドレイン領
域と、 上記フローティング拡散領域と上記ドレイン領域との間
に設けられリセットパルスに応じて上記フローティング
拡散領域の蓄積電荷を上記ドレイン領域に排出制御する
リセット手段と、 上記フローティング拡散領域にゲートが接続されたエン
ハンスメント型の第１のMOSトランジスタとこの第１のM
OSトランジスタのソースに接続されたエンハンスメント
型の電流源用の第２のMOSトランジスタとからなる増幅
器及びエンハンスメント型の複数の第３のMOSトランジ
スタからなり上記増幅器の出力を処理する処理回路を有
し、上記フローティング拡散領域の蓄積電荷量を電圧値
に変換して出力する出力回路とを具備し、 上記リセット電圧として上記出力回路に与えられる電源
電圧よりも絶対値が大きな電圧が印加され、かつ上記出
力回路内の第１のMOSトランジスタの閾値電圧を上記第
２のMOSトランジスタ及び複数の第３のMOSトランジスタ
の閾値電圧よりも大きく設定したことを特徴とする電荷
転送素子。 ４．前記出力回路に供給される電源電圧をVDD、前記リ
セット電圧をVGG、前記フローティング拡散領域に転送
される電荷の直流バイアス成分をΔVFD、交流信号成分
をΔＶ、出力回路内の第１のMOSトランジスタの閾値電
圧をVTHとしたときに、VTH＞VGG−ΔVFD−ΔＶ−VDDを
満足するように第１のMOSトランジスタの閾値電圧が設
定されている特許請求の範囲第３項に記載の電荷転送素
子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124608A JP2672507B2 (ja) | 1987-05-21 | 1987-05-21 | 電荷転送素子 |
| US07/196,216 US5033068A (en) | 1987-05-21 | 1988-05-19 | Charge transfer device |
| KR1019880005922A KR910007841B1 (ko) | 1987-05-21 | 1988-05-20 | 전하전송소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62124608A JP2672507B2 (ja) | 1987-05-21 | 1987-05-21 | 電荷転送素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63289865A JPS63289865A (ja) | 1988-11-28 |
| JP2672507B2 true JP2672507B2 (ja) | 1997-11-05 |
Family
ID=14889642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62124608A Expired - Fee Related JP2672507B2 (ja) | 1987-05-21 | 1987-05-21 | 電荷転送素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5033068A (ja) |
| JP (1) | JP2672507B2 (ja) |
| KR (1) | KR910007841B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2707784B2 (ja) * | 1990-03-10 | 1998-02-04 | 日本電気株式会社 | 電荷転送装置 |
| JP2701546B2 (ja) * | 1991-01-18 | 1998-01-21 | 日本電気株式会社 | 信号電荷検出回路を有する電荷転送装置 |
| US5349303A (en) * | 1993-07-02 | 1994-09-20 | Cirque Corporation | Electrical charge transfer apparatus |
| JP3310164B2 (ja) * | 1996-05-30 | 2002-07-29 | 株式会社東芝 | 固体撮像装置 |
| US6005238A (en) * | 1998-04-28 | 1999-12-21 | Xerox Corporation | Hybrid sensor pixel architecture with linearization circuit |
| US6730863B1 (en) | 1999-06-22 | 2004-05-04 | Cirque Corporation | Touchpad having increased noise rejection, decreased moisture sensitivity, and improved tracking |
| JP3595483B2 (ja) * | 2000-01-27 | 2004-12-02 | Ｎｅｃエレクトロニクス株式会社 | 電荷検出信号処理回路 |
| SE518797C2 (sv) | 2000-07-19 | 2002-11-19 | Ericsson Telefon Ab L M | Effekt-LDMOS-transistor innefattande ett flertal parallellkopplade transistorsegment med olika tröskelspänningar |
| US7218349B2 (en) * | 2001-08-09 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5542091B2 (ja) * | 2010-05-18 | 2014-07-09 | 富士フイルム株式会社 | 固体撮像素子及び撮像装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2602520B2 (de) * | 1976-01-23 | 1978-02-02 | Linearer ausgangsverstaerker fuer ladungsgekoppelte elemente | |
| US4099175A (en) * | 1976-10-29 | 1978-07-04 | International Business Machines Corporation | Charge-coupled device digital-to-analog converter |
| US4140927A (en) * | 1977-04-04 | 1979-02-20 | Teletype Corporation | Non-overlapping clock generator |
| US4250406A (en) * | 1978-12-21 | 1981-02-10 | Motorola, Inc. | Single clock CMOS logic circuit with selected threshold voltages |
| JPS55145367A (en) * | 1979-04-27 | 1980-11-12 | Toshiba Corp | Standard charge level generator for charge transfer device |
| JPS5595820A (en) * | 1979-10-30 | 1980-07-21 | Furuno Electric Co Ltd | Recorder |
| US4725746A (en) * | 1981-10-20 | 1988-02-16 | Kabushiki Kaisha Toshiba | MOSFET buffer circuit with an improved bootstrapping circuit |
| US4459497A (en) * | 1982-01-25 | 1984-07-10 | Motorola, Inc. | Sense amplifier using different threshold MOS devices |
| JPS5911680A (ja) * | 1982-07-12 | 1984-01-21 | Hitachi Ltd | 電荷転送装置 |
| JPS5919297A (ja) * | 1982-07-23 | 1984-01-31 | Toshiba Corp | 電荷結合装置の出力回路 |
| JPS5997229A (ja) * | 1982-11-26 | 1984-06-05 | Sony Corp | 出力バツフア回路 |
| JPS59132668A (ja) * | 1983-01-19 | 1984-07-30 | Toshiba Corp | 電荷転送素子の出力装置 |
| US4625322A (en) * | 1983-11-18 | 1986-11-25 | Hitachi, Ltd. | Charge coupled device provided with automatic bias-voltage setting means |
| JPS60223161A (ja) * | 1984-04-19 | 1985-11-07 | Nec Corp | 電荷転送素子の出力回路 |
| JPS61216475A (ja) * | 1985-03-22 | 1986-09-26 | Mitsubishi Electric Corp | 電荷転送素子 |
| JPS61216473A (ja) * | 1985-03-22 | 1986-09-26 | Mitsubishi Electric Corp | 電荷転送素子 |
| NL8500863A (nl) * | 1985-03-25 | 1986-10-16 | Philips Nv | Ladingsoverdrachtinrichting. |
| JPS62230052A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 電荷転送装置 |
| US4811371A (en) * | 1986-05-16 | 1989-03-07 | Rca Corporation | Floating-diffusion electrometer with adjustable sensitivity |
-
1987
- 1987-05-21 JP JP62124608A patent/JP2672507B2/ja not_active Expired - Fee Related
-
1988
- 1988-05-19 US US07/196,216 patent/US5033068A/en not_active Expired - Lifetime
- 1988-05-20 KR KR1019880005922A patent/KR910007841B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880014807A (ko) | 1988-12-24 |
| KR910007841B1 (ko) | 1991-10-02 |
| JPS63289865A (ja) | 1988-11-28 |
| US5033068A (en) | 1991-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0347013B2 (ja) | ||
| JP2672507B2 (ja) | 電荷転送素子 | |
| JPS6215960B2 (ja) | ||
| US20060221220A1 (en) | Output-Compensated Buffers with Source-Follower Input Structure and Image Capture Devices Using Same | |
| US6111245A (en) | Low voltage reverse bias arrangement for an active pixel sensor | |
| US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
| KR910003273B1 (ko) | 전하전송장치 | |
| US4984256A (en) | Charge transfer device with booster circuit | |
| US5276723A (en) | Floating diffusion type charge detection circuit for use in charge transfer device | |
| US6225616B1 (en) | Solid-state image pickup devices having source follower buffer circuits therein with actively controlled gain characteristics | |
| JPS6249991B2 (ja) | ||
| JPH0548995B2 (ja) | ||
| JPH10136266A (ja) | 固体撮像装置 | |
| US6157053A (en) | Charge transfer device and method of driving the same | |
| US5252868A (en) | CMOS amplifier circuit and CCD delay line with CMOS amplifier | |
| US20020196352A1 (en) | Compensation of pixel source follower variations in CMOS imager | |
| JPH11205693A (ja) | 固体撮像装置 | |
| JP2000152090A (ja) | 固体撮像装置 | |
| JPS6251506B2 (ja) | ||
| JPH0263299B2 (ja) | ||
| US5051957A (en) | Sense amplifier circuit for large-capacity semiconductor memory | |
| JP2898160B2 (ja) | トランスバーサルフィルタ用増幅器 | |
| JP3101423B2 (ja) | インピーダンス変換回路 | |
| EP0522292B1 (en) | Charge detecting device | |
| JPH08181918A (ja) | 昇圧回路及びこれを用いた固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |