JPS61216473A - 電荷転送素子 - Google Patents
電荷転送素子Info
- Publication number
- JPS61216473A JPS61216473A JP5925185A JP5925185A JPS61216473A JP S61216473 A JPS61216473 A JP S61216473A JP 5925185 A JP5925185 A JP 5925185A JP 5925185 A JP5925185 A JP 5925185A JP S61216473 A JPS61216473 A JP S61216473A
- Authority
- JP
- Japan
- Prior art keywords
- follower
- stage
- vth
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電荷結合素子（Ｃｈａｒｇｅ Ｃｏｕｐｌｅ
ｄＤｅｖｉｅ； 略してｃｃｐ）の出力回路に関する
ものである。
ｄＤｅｖｉｅ； 略してｃｃｐ）の出力回路に関する
ものである。
第８図は従来のＣＣＤの出力回路を示す図である。
図において、（１）は半導体基板、（２）は半導体基板
（１）と導電形の異なる不純物領域、（３）は多結晶シ
リコンなどで形成したＭＯＳトランジスタのゲート電極
でリセット信号φＲが印加されている。（４１はＣＣＤ
の最終のゲート電極で一定のＤＣバイアスＧ＠；印加さ
れている。ＣＣＤ部分は本発明と直接関係がないので図
示していない。（５）〜（８）は出力回路を構成するト
ランジスタで、通常半導体基板（１）の上Ｅ２：集積さ
れる。
（１）と導電形の異なる不純物領域、（３）は多結晶シ
リコンなどで形成したＭＯＳトランジスタのゲート電極
でリセット信号φＲが印加されている。（４１はＣＣＤ
の最終のゲート電極で一定のＤＣバイアスＧ＠；印加さ
れている。ＣＣＤ部分は本発明と直接関係がないので図
示していない。（５）〜（８）は出力回路を構成するト
ランジスタで、通常半導体基板（１）の上Ｅ２：集積さ
れる。
第４図は別の従来例で、この場合は第８図のトランジス
タ！７１ ＋８１が抵抗＋９３ 、０１１におきかわっ
ている。
タ！７１ ＋８１が抵抗＋９３ 、０１１におきかわっ
ている。
この場合抵抗の一方または両方が半導体基板（１）の外
側に付けることもある。
側に付けることもある。
次に動作について説明する。まずＣＣＤから信号電荷が
続み出されてくる前ｌζ、リセット信号φＲが１Ｈルベ
ルとなり、ＣＯＤとつながった不純物領域とこれｆζつ
ながったトランジスタ（５）のゲートのノード（以後Ｎ
ＦＤ）の電位をリセットレベルｖＲとする。リセットが
完了すると、φＲは再び′Ｌルベルとなり、ＮＦＤはフ
ローティングとなる。この時ＮＦＤの電位はφＲの電停
変化がゲート（３）とＮＦＩ）との容量結合でＮＦＤ
ｆζ伝わり、ＶＲより少し低い値ｖｉ＜ −’ＦＴ と
なる。次にゲート（４）の下のポテンシャルバリヤを越
えてＣＣＤから信号電荷がＮＦＤノードに転送されてく
ると、信号電荷Ｑｓｉｇに応じて、ＮＦＤの電位はＱｓ
ｉ ｇ／ＣＦＤ （ＣＦＤはＮＦＩ）の浮遊容量）だ
け下がる。この時の電位変化をトランジスタ１５１〜＋
８１又はトランジスタ＋５＋ ＋６＋と抵抗１９１ ［
１Ｇの回路を通して外部に出力される。この回路は２段
のリースホロワで構成されている。２段で構成されるの
は以下の理由による。出力回路は同一の信号電荷に対し
て出力が大きいほどよいが、前に説明したようにＮＦＤ
の電位変化はＣＦＤが小さいほど大きくなるので、ＣＦ
Ｄはできるだけ小さくする必要があるが、このため１ζ
トランジスタ（５）のサイズはできるだけ小さくする必
要がある。トランジスタ（５）のサイズが小さいと、大
きな負荷容置を駆動することができない。そのため、も
う一段の駆動能力の高いリースホロワが必要となる。駆
動能力を高めるためにトランジスタ（６）と（８）はコ
ンダクタンスの大きなものを用いる必要があり、この部
分で大きな電力が消費されていた。
続み出されてくる前ｌζ、リセット信号φＲが１Ｈルベ
ルとなり、ＣＯＤとつながった不純物領域とこれｆζつ
ながったトランジスタ（５）のゲートのノード（以後Ｎ
ＦＤ）の電位をリセットレベルｖＲとする。リセットが
完了すると、φＲは再び′Ｌルベルとなり、ＮＦＤはフ
ローティングとなる。この時ＮＦＤの電位はφＲの電停
変化がゲート（３）とＮＦＩ）との容量結合でＮＦＤ
ｆζ伝わり、ＶＲより少し低い値ｖｉ＜ −’ＦＴ と
なる。次にゲート（４）の下のポテンシャルバリヤを越
えてＣＣＤから信号電荷がＮＦＤノードに転送されてく
ると、信号電荷Ｑｓｉｇに応じて、ＮＦＤの電位はＱｓ
ｉ ｇ／ＣＦＤ （ＣＦＤはＮＦＩ）の浮遊容量）だ
け下がる。この時の電位変化をトランジスタ１５１〜＋
８１又はトランジスタ＋５＋ ＋６＋と抵抗１９１ ［
１Ｇの回路を通して外部に出力される。この回路は２段
のリースホロワで構成されている。２段で構成されるの
は以下の理由による。出力回路は同一の信号電荷に対し
て出力が大きいほどよいが、前に説明したようにＮＦＤ
の電位変化はＣＦＤが小さいほど大きくなるので、ＣＦ
Ｄはできるだけ小さくする必要があるが、このため１ζ
トランジスタ（５）のサイズはできるだけ小さくする必
要がある。トランジスタ（５）のサイズが小さいと、大
きな負荷容置を駆動することができない。そのため、も
う一段の駆動能力の高いリースホロワが必要となる。駆
動能力を高めるためにトランジスタ（６）と（８）はコ
ンダクタンスの大きなものを用いる必要があり、この部
分で大きな電力が消費されていた。
電力消費を減小させるために、ｉｔ源電圧’ＤＤを下げ
ることが考えられるが、この時、出力の大きさが変化し
ないようにするために、すべてのトランジスタが飽和領
域で動作する必要がある。従来の出力回路ではゲートの
電位がトランジスタ（６）に比べてトランジスタ（５）
の方が高いので、ｖＤＤを下げていった時トランジスタ
１５）が先に三極管領域動作に入り、出力の大きさが小
さくなる。そのため初段のリースホロワの動作によって
ηＤの下限が決ってしまう。
ることが考えられるが、この時、出力の大きさが変化し
ないようにするために、すべてのトランジスタが飽和領
域で動作する必要がある。従来の出力回路ではゲートの
電位がトランジスタ（６）に比べてトランジスタ（５）
の方が高いので、ｖＤＤを下げていった時トランジスタ
１５）が先に三極管領域動作に入り、出力の大きさが小
さくなる。そのため初段のリースホロワの動作によって
ηＤの下限が決ってしまう。
従来のＣＣＤ出力回路ではこれまで述べたように、２段
のり一スホロワが電源を共用しているため、消費電力低
減のための１！！源電圧低減は、消費電力の小さな初段
のリースホロワの動作で制限され、十分な消費電力の低
減することができないという問題点があった。
のり一スホロワが電源を共用しているため、消費電力低
減のための１！！源電圧低減は、消費電力の小さな初段
のリースホロワの動作で制限され、十分な消費電力の低
減することができないという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ＣＯＤの出力回路における消費電力低減を有
効に達成することができる回路を得ることを目的とする
。
たもので、ＣＯＤの出力回路における消費電力低減を有
効に達成することができる回路を得ることを目的とする
。
この発明に係るＣＣＤ出力回路は、初段のリースホロワ
と、二段目のリースホロワのｇＬ源を別にすると共１ζ
、二段目のリースホロワの電圧を初段のり一スホロワの
電圧より低くしたものである。
と、二段目のリースホロワのｇＬ源を別にすると共１ζ
、二段目のリースホロワの電圧を初段のり一スホロワの
電圧より低くしたものである。
この発明におけるＣＣＤ出力回路は、二段のり一スホロ
ワの電源電圧を別々にすることにより、二段目の電源電
圧を初段の動作に無関係に下げることができ、有効に消
費電力低減を達成することが、 できる。
ワの電源電圧を別々にすることにより、二段目の電源電
圧を初段の動作に無関係に下げることができ、有効に消
費電力低減を達成することが、 できる。
以下、この発明の一実施例を第１図を用いて説明する。
餉ｘＩＡにおいてｖＤＤ３．ｖＤＤ２はそれぞれ初段リ
ースホロワと、二段目リースホロワの電源で、ｖＤＤ＋
＞ ’ＤＤｚとｙｚつている。その他の構成は第８図と
同様である。
ースホロワと、二段目リースホロワの電源で、ｖＤＤ＋
＞ ’ＤＤｚとｙｚつている。その他の構成は第８図と
同様である。
第２図は従来例第４図に相当する本発明の実施例である
。
。
第１図において、トランジスタ（５）のリース電圧ヲｖ
ｓｓ トｔルト”ＤＤ＋ ”５ｓ−２”ＦＤ−ｖｓｓ
”ｔｈ”８合はトランジスタ（５）は飽和領域で動作
する。ここでＶＦＤはＮＦＤの電位でｖｔｈはトランジ
スタ＋５）のしきい値電圧である。ＶＦＤの最大はＶＲ
であるから筒刃１≧ｖＲ−”ｔｈの場合は初段のリース
ホロワは飽和領域で正常に動作する。■、５はトランジ
スタ＋６３ノケー ト電圧トＩｔ ；６ ｂ；、ｖｓｓ
＜ ＶＦＤ −Ｖｔｈ” ” ルので二段目のリースホ
ロワの入力電圧は１段目より低くなっている。二段目の
リースホロワが飽和領域で動作するためにはｖＤＤｚ−
Ｄｏｕｔａ ｖｓｓ−Ｄｏｕｔ−ｖｔｈとならなければ
ならない。（ｖｔｈはトランジス’） ｔ５１ ｐ ｉ
６１ ”Ｃ” Ｚ Ｉ； トＬ／ タ。） 従” でＶ
ｉｊＤｔ＞ 、’Ｍ−２・ｖｔｈとなりｖＬＩＤ２は”
ＤＤ ｒより匠くすることができる。一般にｖＳ６＝
”ＦＤ −”ｔｈといった極限付近に”ｓｓを設定する
ことはなく Ｖｓｓ ” ”っの７０９’ｅｒ＝６０％
程度に設定されるので通常は’ＤＤ ＋と’ＤＤ２の差
は２・ｖｔｈ以上とることが可能となり、２段目の電源
電圧を十分低（できる。飽和領域動作では電流は電源電
圧で変化しないので電圧低下により有効に電力低減がで
きる。
ｓｓ トｔルト”ＤＤ＋ ”５ｓ−２”ＦＤ−ｖｓｓ
”ｔｈ”８合はトランジスタ（５）は飽和領域で動作
する。ここでＶＦＤはＮＦＤの電位でｖｔｈはトランジ
スタ＋５）のしきい値電圧である。ＶＦＤの最大はＶＲ
であるから筒刃１≧ｖＲ−”ｔｈの場合は初段のリース
ホロワは飽和領域で正常に動作する。■、５はトランジ
スタ＋６３ノケー ト電圧トＩｔ ；６ ｂ；、ｖｓｓ
＜ ＶＦＤ −Ｖｔｈ” ” ルので二段目のリースホ
ロワの入力電圧は１段目より低くなっている。二段目の
リースホロワが飽和領域で動作するためにはｖＤＤｚ−
Ｄｏｕｔａ ｖｓｓ−Ｄｏｕｔ−ｖｔｈとならなければ
ならない。（ｖｔｈはトランジス’） ｔ５１ ｐ ｉ
６１ ”Ｃ” Ｚ Ｉ； トＬ／ タ。） 従” でＶ
ｉｊＤｔ＞ 、’Ｍ−２・ｖｔｈとなりｖＬＩＤ２は”
ＤＤ ｒより匠くすることができる。一般にｖＳ６＝
”ＦＤ −”ｔｈといった極限付近に”ｓｓを設定する
ことはなく Ｖｓｓ ” ”っの７０９’ｅｒ＝６０％
程度に設定されるので通常は’ＤＤ ＋と’ＤＤ２の差
は２・ｖｔｈ以上とることが可能となり、２段目の電源
電圧を十分低（できる。飽和領域動作では電流は電源電
圧で変化しないので電圧低下により有効に電力低減がで
きる。
なお上記実施例においては、ｎチャネルの素子について
説明したが、Ｐチャネルであっても全く同様な効果が得
られる。Ｐチャネルの場合電圧関係はｎチャネルの場合
と逆になる。
説明したが、Ｐチャネルであっても全く同様な効果が得
られる。Ｐチャネルの場合電圧関係はｎチャネルの場合
と逆になる。
また上記実施例ではリースホロワの負荷はトランジスタ
のみの場合と抵抗のみの場合であったが、トランジスタ
と抵抗の組み合わせとなっていてもよい。
のみの場合と抵抗のみの場合であったが、トランジスタ
と抵抗の組み合わせとなっていてもよい。
以上のように、この発明によれば、２段のり一スホロワ
の電源を別々にし、２段目のリースホロワの電源電圧を
２段目の電源電圧より低くしたので、消費電力の小さい
ＣＣＤ出力回路が得られる効果がある。
の電源を別々にし、２段目のリースホロワの電源電圧を
２段目の電源電圧より低くしたので、消費電力の小さい
ＣＣＤ出力回路が得られる効果がある。
第１図は本発明の一実施例を示すＣＣＤ出力回路の構成
図、第２図は他の実施例を示す構成図、第８図・第４図
は従来のＣＣＤ出力回路を示す構成図である。なお図中
、同一符号は同−又は相当部分を示す。 ＋５１ （６１＋７１ ＋８１・・・リースホロワ・ト
ランジスタ、（９）。 Ｇト・・リースホロワ抵抗％ ｖＤＤＩ・・・初段リー
スホロワｗＬＩＮ １ＶＤＤ！・・・２段目リースホロ
ワ電源。
図、第２図は他の実施例を示す構成図、第８図・第４図
は従来のＣＣＤ出力回路を示す構成図である。なお図中
、同一符号は同−又は相当部分を示す。 ＋５１ （６１＋７１ ＋８１・・・リースホロワ・ト
ランジスタ、（９）。 Ｇト・・リースホロワ抵抗％ ｖＤＤＩ・・・初段リー
スホロワｗＬＩＮ １ＶＤＤ！・・・２段目リースホロ
ワ電源。
Claims (1)
- ２段の直列に接続されたリースホロワ回路を出力回路
に持つ電荷転送素子において、電荷転送素子に直接接続
した第１のリースホロワの電源と第１のリースホロワの
出力に接続する第２のリースホロワの電源を分離すると
共に、第２のリースホロワの電源電圧を第１のリースホ
ロワの電源電圧より低くしたことを特徴とする電荷転送
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5925185A JPS61216473A (ja) | 1985-03-22 | 1985-03-22 | 電荷転送素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5925185A JPS61216473A (ja) | 1985-03-22 | 1985-03-22 | 電荷転送素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61216473A true JPS61216473A (ja) | 1986-09-26 |
Family
ID=13107971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5925185A Pending JPS61216473A (ja) | 1985-03-22 | 1985-03-22 | 電荷転送素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61216473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5033068A (en) * | 1987-05-21 | 1991-07-16 | Kabushiki Kaisha Toshiba | Charge transfer device |
-
1985
- 1985-03-22 JP JP5925185A patent/JPS61216473A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5033068A (en) * | 1987-05-21 | 1991-07-16 | Kabushiki Kaisha Toshiba | Charge transfer device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556058B2 (en) | Power on reset circuit | |
| US4471290A (en) | Substrate bias generating circuit | |
| EP0248381B1 (en) | Power voltage regulator circuit | |
| EP0195525A1 (en) | Low power CMOS reference generator with low impedance driver | |
| JPH0690655B2 (ja) | 中間電位発生回路 | |
| US5585747A (en) | High speed low power sense amplifier | |
| US6977523B2 (en) | Voltage level shifting circuit | |
| US4680488A (en) | MOSFET-type driving circuit with capacitive bootstrapping for driving a large capacitive load at high speed | |
| JPH0332923B2 (ja) | ||
| US6483384B1 (en) | High speed amplifier | |
| US4267465A (en) | Circuit for recharging the output nodes of field effect transistor circuits | |
| JPH03116864A (ja) | Ｃｍｏｓ半導体集積回路装置 | |
| JPS61216473A (ja) | 電荷転送素子 | |
| JP2003233985A (ja) | 電圧生成回路 | |
| KR100253647B1 (ko) | 전력감소회로 | |
| US6150844A (en) | High voltage tolerance output stage | |
| JPH0955468A (ja) | 半導体集積回路 | |
| JPH0225108A (ja) | 半導体集積回路 | |
| JPH06152376A (ja) | 半導体集積回路装置 | |
| JPH0344692B2 (ja) | ||
| JP2566931B2 (ja) | レベル比較器 | |
| JPS61216475A (ja) | 電荷転送素子 | |
| JP3436209B2 (ja) | 半導体集積回路 | |
| JPS5869121A (ja) | 半導体集積回路 | |
| JP2671808B2 (ja) | インタフェース回路 |