JPS5911680A

JPS5911680A - 電荷転送装置

Info

Publication number: JPS5911680A
Application number: JP11975882A
Authority: JP
Inventors: Shuzo Matsumoto; 脩三松本; Kazuo Kondo; 和夫近藤; Isao Akitake; 秋武　勇夫
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-07-12
Filing date: 1982-07-12
Publication date: 1984-01-21
Also published as: JPS6251508B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、電荷転送装置（以下、　ＣＣＤと略称する）
に関する。

Ｃ″ＣＤは、アナログ量の遅延線として、信号処理の分
野で、多くの用途が見出されている。周知のように、Ｃ
ＣＤの遅延原理は、電荷を転送しこの転送時間を利用し
たものである。また、ＣＣＤの出力信号は、一般に、電
荷ではなく、電圧もしくは電流として取り出される。以
゛下、信号電荷を出力信号電圧に変換する従来のＣＣＤ
を、図面を用いて説明する。

第１図は、従来のＣＣＤを説明するためのＣＣｆ）の出
力部の一例を示す一部断面図である。同図において、１
はＰ型の半導体基板、２はＮ型の埋込チャネル、３はＰ
型イオン打込層、４は転送ゲート成極、５は蓄積ゲート
成極、６は出力用Ｎ型拡散層（以下、単に出力拡散層と
いう）であシ、かつリセッ）　ＭＯＳＦＥＴ　（以下、
単にＦＥＴという）のソース電極、７け前記リセソ）　
ＦＥＴのドレイン電極、８は前記リセッ）　ＦＥＴのゲ
ート電極、９け絶縁物を示す。

また、１０は半導体基板１の外部に設けられているリセ
ットに庄原、１１け同じく、半導体基板１の外部に設け
られている出力バッファ用の増幅器、２１．２２は駆動
信号φ工、φ２の入力端子、２５はリセット信号φ１′
の入力端子、を示す。なお前記２〜５．２１および２２
は、電荷転送部を構成している。

この第１図のＣ（、’Ｄは、一般によく用いられるＮチ
ャネル２相駆動方式であシ、また。この動作原理は次の
ようである。すなわち、Ｃ’ＣＤの入力ゲート（図示せ
ず）で注入された信号電荷電子が、ゲート電極４，５下
の電位井戸を経由して出力拡散層６へ転送され、その結
果、この出力拡散層６の容量により、前記信号電荷が、
出力電圧として取シ出されるのである。

また、ＣＯＤは、次々と転送をれてくる信号電荷を、正
常（て出力電圧として取υ出丁ために、その載荷を、出
力拡散層６へ転送した陵、リセッ）　ＦＥＴのゲート電
極８へ、リセット信号φｌ′を印加し、リセッ）を庄原
１０のリセットを圧ＶＲで、出力拡散層６０雇位井戸を
リセットしている。すなわち、このようにすることによ
シ、出力拡散層６の出力電圧は、例えば第２図に示すよ
うな波形となる。なお、ＣＯＤの動作原理の詳し、い説
明は、近代科学社発行「電荷転送デバイス」などに紹介
されているので、ここでは省略する。

また、前記リセット動作を完全にするためには、前記リ
セッ）を圧Ｖｎを、駆動信号φｌ、φ２の駆動電圧よシ
犬きくシ、リセットされた出力拡散層６０電位井戸が、
リセット時に最も深くなるようにする必−要がある。そ
こで、通常は、φ！。

φ２の駆動電圧を９Ｖ　、ＶＲを１６Ｖに設定している
。

なお、第１図では、出力バッファ用の増幅器１１０亀源
も、リセッ２１圧源１０を使用している。

以上の説明から明らかなように、従来のＣＯＤでは、こ
れを動作６せるために、半導体基板外部に、φ１．φ２
の駆動電圧源と、これよりも高い電圧を有するリセット
を庄原との２櫨類を設けなければならなかった。そのた
めに、従来のＣＣＤでは、半導体基板外部の回路構成が
複雑となシその結果、ＣＣＤ全体も大形化し、かつコス
ト的にも高価になるという欠点があった。

本発明の目的は、上記した従来技術の欠点を除去し、単
−電源で動作するＣＣＤを提供するにある。

前記目的を達成するために１本発明では、電荷転送部と
、前記載荷転送部から信号電荷が転送部れる出力拡散層
を有するＦＥＴと、駆動信号用電源を所望値に昇圧する
昇圧回路と、前記昇圧回路の出力電圧を前記出力拡散層
のリセット電源とする手段と、そのしきい値電圧がほぼ
前記リセット電源の電圧および前記駆動信号用電源の差
よりも小さくない値であり、かつ前記出力拡散層および
そのゲート電極が接続されたＦＥＴを有する出カバソフ
ァ用ソースフォロワとを設けることとした。

以下、本発明の一実施例を第３図に示し、これについて
説明する。

同図において、１２け電圧Ｖｓを有する駆動信号φ１．
φ２用壇、源（以下、単に電源という）、１５は駆動信
号φｌ、φ２の発生部（駆動信号発生部）、１４け電源
１２の電圧ＶＢを昇圧し、リセッ）［圧ＶＲを発生する
昇圧回路、１６．１７はＣ’Ｃ，’Ｄの出力バッファ用
ソースフォロワ（以下、単にソースフォロワという）１
５を構成するＮチャネルＦＥＴ　（以下、単にＦＰＪと
いう）のソースおよびドレイン拡散層、１８は前記ＦＥ
Ｔのグー）Ｋ極、１９は前記ＦＥＪのしきい値岨圧制御
用のイオン打込層、２０１’を前記ソースフォロワ１５
を構成する電流源を示す。なお、第１図と同一個所およ
び同等部分には同一符号を付しである。

本実施例では、電源１２のＲ，ｉＥ、ＶＢを、駆動信号
発生部１３へ供給し、振幅がほぼＶＢに等しい駆動信号
φｌ、φ２を発生させている。また１本実施例では、前
記電源１２の電圧ＶＢを、ＪＡ圧回路１４へ供給し、そ
こで、リセットに必要な電圧Ｖｎまで昇圧し、この昇圧
された電圧Ｖｐ、をリセット電源としてドレイン電極（
ドレイン拡散層）７へ供給している。その結果、出力拡
散層６は、前記リセット電源によレリセットされること
となる。

なお、この出力拡散層６は、その出力信号電圧を、ソー
スフォロワ１５＼供給するために、ゲート電極１８と接
続爆れている。ここで、昇圧回路１４を図面を用いて説
明する。

第４図は、昇圧回路１４の一例を示す回路図である。第
４図において、１４１は昇圧用コンデンサ、１４２，１
４５は半導体で形成される第１および第２の切り換えス
イッチ（以下、単にスイッチという）、１４４は平滑用
コンデンサを示す。なお、１２け第３図と同様に、電圧
Ｖｓの電源である。

この回路における昇圧は１次のようにして行なわれる。

まず、第１のスイッチ１４２を電源１２側へ、また第２
のスイッチ１４５をアース側にすると、昇圧用コンデン
サ１４１へは、電圧ＶＢの電荷が蓄積される。次のタイ
ミングで、第１のスイッチ１４２を平滑用コンデンサ１
４４側へ、また第２のスイッチ１４３を電源１２側へ切
換えると、こんどは、前記昇圧用コンデンサ１４１の電
荷と。

覗＠１２の電圧Ｖｓとが平滑用コンデンサ１４４へ蓄積
されることとなる。すなわち、この回路では、上記動作
を繰返えすことによって、平滑用コンデンサ１４４へ、
電源１２の直圧Ｖｓのほぼ２倍の電圧を蓄積し、これを
リセッ）Ｋ圧ＶＲとして取シ出しているのである。なお
、第４図の昇圧回路け、半導体基板１上に形成できるこ
とは勿論である。

また、第４図は、コンデンサ２個、スイッチ２個による
倍電圧昇圧回路であるが、さらにスイッチおよびコンデ
ンサを組み合わせ゛（，３倍圧、４倍圧回路とするもで
き、この、−合にも。

半導体基板１上に形成できることは勿論である。

さらにまた、昇圧ｌｉｔた電圧２Ｒを、〆Ｂの２倍。

６倍の値からずらす（減少させる）必要がある場合には
、平滑コンデンサ１４４の電荷を、抵抗トランジスタ１
工どで漏洩さ亡れば達成−ｊることができる。

ぼた、昇圧回路１４の他の同としては、第５図に示すよ
うな・インダクタンス１４５、半導体スイッチ１４６．
ダイオード１４７および平滑用コンデンサ１４４からな
る回路が考えられる。この回路では、半導体スイッチ１
４６を、繰返しオン−オフ動作させれば、電源１２の電
圧ＶＢの倍這圧を得られることは明白である。７こだし
、この回路では１．インダクタンス１４５が、半導体基
板１への集積化が困難なために、第４図の回路例に比べ
、やや外部の回路が増加する不都合がある。

次に、ソースフォロワの入出力電圧特性を、第６図に示
し、ソースフォロワ１５について説明する。

しきい値゛直圧が、０．６ｒの従来のソースフォロワ（
イオン代込層１９が、設けられていないソースフォロワ
）の入出力電圧特性は、第６図の曲線αに示す通シであ
る。この曲線αから明らかなように、従来のノースフォ
ロワでは、その電源電圧、つまＦ）　ＦＥＴのドレイン
拡散層（ドレイン１極）１６の直圧をｒａ（通常９Ｖ）
とすると、入力直圧が、このＶｓ付近以上では出力が飽
和して、正常な出力電圧が得られなかった。

正常な出力電圧を得るには、ソースフォロワを、いわゆ
る５極管領域で動作させる必要があるので、前記ノース
フォロワのＦＥｌのゲート・ソース間電圧をＶａｇ、ソ
ース・ドレイｙ　間電圧をＶｏｓ、しきい値電圧をＶＴ
Ｒとすると式（１）の条件を満足しなければならない。

ＦＤ、？　≧Ｖａ、？−ＦＴＨ−（１）ここで、アース
電位からの前記ＦＥＴのゲート電圧、ドレイン電圧を、
それぞれＶａ、ＶＤとして式（１）へ代入１−ると、式
（１）は式（２）のようになる。

ＶＤ≧Ｖａ　−ＶｎＩ　　　　・・（２）したかっ−Ｃ
，ソースフォロワの入力な圧として、出力拡散層６０心
圧（この太き恣に、第６図から明らかなようにＶｎ−ｅ
ｏである。）を、ゲート電極１８へ印加して、正常な出
力を得るには、例えばドレイン電圧Ｖｏ、つまシミ源Ｇ
；圧を、リセット電圧付近まで大きくてることが考えら
れる。すなわち、前記電源として、昇圧回路１４で昇圧
された電圧ＩＲを使用することが考えられる。

しかし、ソースフォロワは、一般に、数１０〜数＋００
μＡ　Ｉ）　Ｋ流を必要と−ｒるので、Ｍε己のような
場合では、昇圧回路１４のスイッチ・およびコンデンサ
などが大形化し、半導体基板１上に集積するのが困難と
なる不都合がある。

そこで、本実施例では、電源ｍ圧より大きい入力直圧で
も、正常にソースフォロワ１５を動作させるため、前記
ソースフォロワ１５を構成するＦＥＦのしきい値電圧１
１ｒｎが、前記５極管領域で動作させるための条件式を
満足する値となるように、第５図に示す通シ、前記ＦＥ
Ｔに、イオン打込層１９を設けることとした。なお、前
記Ｖｒｙａの大きさを具体的に述べれば、昇圧回路１４
で昇圧されたリセット用直圧Ｖｎと、電源１２０電圧Ｆ
ｓとの差より小さくない値に設定逼れなければならない
。すなわち、その値ＶＴ■ｌは、通常１／’Ｒ−Ｌ６Ｖ
。

Ｌｓ−ｑｖであるので、Ｊ／’ＴＨ≧７ｖ　　となる。

以上のように、イオン打込層１９を設けたことによシ、
本実施例のソースフォロワ入出力電圧特性圧特性は、第
６図の曲線Ａに示すようになる。

すなわち、電源１２の電圧Ｖａよ）大きな入力電圧でも
、正常に出力電圧を出せることとなる。そのために、ソ
ースフォロワ１５は、昇圧回路１４から電源を取る必要
がなくなり、電源１２から供給を受けることとなる。そ
の結果、昇圧回路１４は、リセッ）ＭＵ源のみとなるの
で、半導体基板１上に集積することが可能となる。

なお、しきい値電圧Ｖｒａを犬きくするイオン打込層１
９は、ホウ素などの・イオンを用いて、Ｐ型シリコン＜
ｓｉ＞層を作ることで形成するが、この場合、前述した
転送井戸を設りるためのＰ型イオン打込層３と同じ工程
で形成するようにすれば、容易に形成することができる
。

なお、以上の説明は、ＣＣＩ）の出力部にＮチャネルＦ
ＥＴを面已して、これから出力を取り出した場合であっ
たが、前記ＮグヤネルＦＥＴの代ゎシに、ＰチャネルＦ
ＥＴを用いても、出力を取シ出せることけ勿論である。

ただし、この場合には。

その出力は増幅されている。

以上の説明から明らかなように１本発明によれば、学−
の電源でＣＣＤを動作させることができるとともに、同
一の半導体基板上に、リセット電圧発生用の昇圧回路お
よびソースフォロワを形成することができ、その結果、
半導体基板外部の回路構成が簡単となシ、ＣＣＤ全体を
小形化できる効果がある。

また、コスト的にも、単一を源にしたことなどによシ、
安価となった。

【図面の簡単な説明】

第１図は従来のＣＣＤを説明するためのＣＣＤの出力部
の一例を示す一部断面図、第２図は第１図の出力拡散層
６の出力電圧の一例を示す波形図、第３図は本発明の詳
細な説明するためのＣＣＬの出力部の一実施例を示す一
部断面図、第４図は第６図の昇圧回路１４の一例を示す
回路図、第５図は昇圧回路１４の他の例を示す回路図、
第６図はソースフォロワの入出力電圧特性の一例を示す
特性図である。６・・・出力拡散層、　　　１２・・・電源、１４・・
・昇圧回路％　　　　１５・・・ソースフォロワ、１６
・・・ドレイン拡散層、　１７・・・ソース拡散層、１
Ｂ・・・ゲートを極、１９・・・イオン打込層。才　１　虐埼山オ　３［１１′　４　凹

Claims

【特許請求の範囲】

（１）電荷転送部と、前記電荷転送部から信号電荷が転
送される出力拡散層を有するＦＥＴと、駆動信号用電源
を所望値に昇圧する昇圧回路と、前記昇圧回路の出力電
圧を前記出力拡散層のリセット電源とする手段と、その
しきい値電圧がほぼ前記リセソ）！源の電圧および前記
駆動信号用電源の電圧の差よりも小石くない値であｐ、
かつ前記出力拡散層およびそのグー）１極が接続された
ＦＥＺ”を有する出力バッファ用ソースフォロワとから
構成されたことを特許とする電荷転送装置。