JPS63300561A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63300561A
JPS63300561A JP13724687A JP13724687A JPS63300561A JP S63300561 A JPS63300561 A JP S63300561A JP 13724687 A JP13724687 A JP 13724687A JP 13724687 A JP13724687 A JP 13724687A JP S63300561 A JPS63300561 A JP S63300561A
Authority
JP
Japan
Prior art keywords
gate electrode
region
type
charge transfer
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13724687A
Other languages
English (en)
Inventor
Hiromasa Yamamoto
山本 裕將
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13724687A priority Critical patent/JPS63300561A/ja
Publication of JPS63300561A publication Critical patent/JPS63300561A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に電荷を電圧に変換する
素子部を含む半導体装置に関する。
〔従来の技術〕
入射光や電気信号等の情報入力を電荷の形で蓄積および
転送して信号として取り出す半導体装置は撮像装置やメ
モリーなど幅広い用途に使われている。第3図は従来の
半導体装置の一例の断面図、第4図(ω、(b)はその
電荷転送を説明するためのポテンシャル図である。
この従来例は埋込みチャンネル型2相駆動電荷転送素子
の出力部であり、まず第3図に示すように、P型半導体
基板10表面に絶縁膜2を介して多結晶シリコンからな
る第1のゲート電極3と、基板および第1のゲート電極
3とこの上の絶縁膜2Aを介して多結晶シリコンからな
る第2のゲート電極4を形成する。第1のゲート電極3
および第2のゲート電極4によって作られる電荷転送部
には、埋込みチャンネル転送のため、電荷転送部直下の
半導体表面にN型電荷転送領域5を形成し、かつ2相ク
ロツクによる駆動で電荷転送を実現するため、電位障壁
用のP型障壁用領域6を、間隔をおいて第1のゲート電
極3の隙間と第2のゲート電極4直下の半導体表面に作
る。
そして第1及び第2のゲート電極3,4をそれぞれ1組
として交互にφ、およびφ、のたがいに逆相のクロック
電圧を印加させることで、半導体表面の電位ポテンシャ
ルを制御し、電荷を出力回路へ転送する。また、この電
荷転送部最終段に隣接してN型電荷転送領域5上に絶縁
膜2を介して多結晶シリコンで作られ、電位V、に固定
された出力用ゲート電極7と転送されてきた電荷を電圧
に変換するためのN型不純物層で形成されたN型浮遊拡
散層8と、これに隣接してN型浮遊拡散層8をソースと
し、電位v1 に固定されたN型不純物層18をドレイ
ンに、かつ多結晶シリコンで作られた電極9をケ゛−ト
とするトランジスタを、ゲート部直下の半導体表面にN
型不純物層15を形成して作る。また、N型浮遊拡散層
8に接続することによって電荷信号を電圧に変換して信
号として外部に取り出すための出力用トランジスタ1゜
を設ける。
このように構成された従来の半導体装置の駆動方法は、
まず電極9に正の電圧を印加してN型浮遊拡散1−8の
電位をドレイン電圧V、に設定し、しかる後、電極9へ
の電圧印加をやめ、N型浮遊拡散1m8とv1電位のド
レイン拡散層との電気的接続を切り離す。
この状態での第3図の電荷転送部のポテンシャルを第4
図(a)に示す。
ここでφ1 クロックの電圧は高く、φ2 クロックの
電圧は低い状態であり、第4図(a)の左より転送され
て来た電荷11は、φ、クロック印加用の第1のゲート
電極3下のN型電荷転送領域6のポテンシャル井戸に蓄
えられている。次にφ1.φ。
クロックの電圧を逆転させφ、クロックの電圧を低くφ
、クロックの電圧を高くする。この状態のポテンシャル
を第4図(b)に示す。これよりわかるようにφ、ジク
ロツク下ポテンシャル井戸に蓄えられていた電荷11は
、出力用ゲート電極7直下の半導体表面を通ってN型浮
遊拡散層8へ流れ込む。
このように転送されてきた電荷量をQとして、N型浮遊
拡散層8の容量をCとすると、電荷が流入する前後のN
型浮遊拡散層8の電位ΔVはΔV= − と表わすことができる。
従って、この電位差ΔVを出カドランシスター。
を介して出力すれば、この従来例の半導体装置内に蓄積
された情報を読取ることができる。
〔発明が解決しようとする問題点〕
上述した従来の半導体装置では、N型浮遊拡散層8の電
位差ΔVが、電源の電位■1  と、出力用ゲート電極
7に印加される電圧■、にょって半導体表面に形成され
る電位■l  との差(vt  vt’ )を越えるよ
うになると電荷が出力用ゲート電極7下を通って、電荷
転送用電極φ、下の半導体基板表面へ逆戻りすることに
なる。
よってN型浮遊拡散層8が許容できる最大の電荷量Qm
axは、 Qmax=C(V+  vt) となり、これ以上の電荷が電荷転送装置で送られてきた
場合、この転送電荷だけでなく、次に送られてくる電荷
も間違った信号か出力されてしまう。
従って、従来の半導体装置では、最大許容電荷量が、電
荷を電圧に変換する出力部で決定されてしまいそれ以上
の電荷が送られてくると、そのビットの出力υ外も信号
情報が壊されるという欠点がある。
本発明の目的は、電荷量の検出範囲が広い半導体装置を
提供することにある。
〔問題点を解決するための手段〕 本発明の半導体装置は、−導11i型半導体基板上に形
成された逆導電型電荷転送領域と、前記電荷転送領域内
に形成された一導電型電位障壁用領域と前記電荷転送領
域上に絶縁膜を介して形成された第1のゲート電極と、
前記電位障壁用領域上に絶縁膜を介して形成されかつ前
記第1のゲート電極と絶縁膜によシ分離された第2のゲ
ート電極と、前記第2のゲート電極に隣接して形成され
絶縁膜により分離された出力用ゲート電極と、前記出力
用ゲート電極下の前記電荷転送領域に隣接して設けられ
た逆導電型浮遊拡散層と、前記浮遊拡散層に接続するゲ
ート電極を有する出力用トランジスタとを有する半導体
装置であって、前記出力用ゲート電極下の電荷転送領域
内には前記電位障壁用領域と同一濃度の一導電型不純物
領域が形成されているものである。
〔実施例〕
次に1本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例の断面図、第2図(a)。
(b)は本発明の実施例の電荷転送を説明するためのポ
テンシャル図である。
第1図において、P型半導体基板1上にはN型電荷転送
領域5が形成されてお夛、このN型電荷転送領域5内に
はP型障壁用領域6が形成されている。このN型電荷転
送領域5上には絶縁膜2を介して多結晶シリコンからな
る第1のゲー)11を極3が、そしてP型障壁用領域6
上には絶縁膜2を介して形成され、かつ第1のゲート電
極3と絶縁膜2人により分離された多結晶シリコンから
なる第2のゲート電極4が形成されている。更に電荷転
送領域端部の第2のゲート電極4に隣接して絶縁膜2人
よシ分離された出力用ゲート電極7が形成されており、
そして特にこの出力用や一ト電極7下のN型電荷転送領
域5には、P型障壁用領域と同一不純物濃度を有するP
型不純物領域11が形成されている。
尚第し図において8はN型浮遊拡散層、9は多結晶シリ
コンからなる電極、10は出力トランジスタ、18はN
型不純物層である。
このように構成された本実施例においては、N型浮遊拡
散層8が許容できる最大の電荷量Qmaxは、第2図(
a) 、 (b)に示したように出力用ゲート電極7に
印加される電圧V、によりて半導体表面に形成される電
位を■;とすると Qmax=C(Vt  V’t) となり、P型不純物領域11の不純物濃度を高くするこ
とにより、V′;が小さくなるためQmaxを従来の半
導体装置に比べて大きくできることがわかる。
このとき最終段クロック電圧の低電位レベルの電圧を従
来クロック電圧の低電位レベルよシ低くしなければいけ
ないため、他のクロック電圧印刀口部と別配線にして、
この電圧を印加するかクロック電圧φ1の低電位レベル
を低くする必要がある。
〔発明の効果〕
以上説明したように本発明は、出力用ゲート’1極下の
電荷転送領域Vこ、電位障壁用領域と同じ不純物層を形
成することにより、電荷tの検出範囲の広い半導体装置
を容易に実現できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の断面図、第2図(a)。 (b)は本発明の実施例の電荷転送を説明するためのポ
テンシャル図、第3図は従来の半導体装置の一例の断面
図、第4図<a) 、 (b)は従来の半導体装置の電
荷転送を説明するためのポテンシャル図でアル。

Claims (1)

    【特許請求の範囲】
  1. 一導電型半導体基板上に形成された逆導電型電荷転送領
    域と、前記電荷転送領域内に形成された一導電型電位障
    壁用領域と、前記電荷転送領域上に絶縁膜を介して形成
    された第1のゲート電極と、前記電位障壁用領域上に絶
    縁膜を介して形成されかつ前記第1のゲート電極と絶縁
    膜により分離された第2のゲート電極と、前記第2のゲ
    ート電極に隣接して形成され絶縁膜により分離された出
    力用ゲート電極と、前記出力用ゲート電極下の前記電荷
    転送領域に隣接して設けられた逆導電型浮遊拡散層と、
    前記浮遊拡散層に接続するゲート電極を有する出力用ト
    ランジスタとを有する半導体装置において、前記出力用
    ゲート電極下の電荷転送領域内には前記電位障壁用領域
    と同一濃度の一導電型不純物領域が形成されていること
    を特徴とする半導体装置。
JP13724687A 1987-05-29 1987-05-29 半導体装置 Pending JPS63300561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13724687A JPS63300561A (ja) 1987-05-29 1987-05-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13724687A JPS63300561A (ja) 1987-05-29 1987-05-29 半導体装置

Publications (1)

Publication Number Publication Date
JPS63300561A true JPS63300561A (ja) 1988-12-07

Family

ID=15194186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13724687A Pending JPS63300561A (ja) 1987-05-29 1987-05-29 半導体装置

Country Status (1)

Country Link
JP (1) JPS63300561A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221852A (en) * 1991-02-01 1993-06-22 Fujitsu Limited Charge coupled device and method of producing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911680A (ja) * 1982-07-12 1984-01-21 Hitachi Ltd 電荷転送装置
JPS59229834A (ja) * 1983-06-13 1984-12-24 Hitachi Ltd 電荷転送装置
JPS63122271A (ja) * 1986-11-12 1988-05-26 Hitachi Ltd 電荷転送素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911680A (ja) * 1982-07-12 1984-01-21 Hitachi Ltd 電荷転送装置
JPS59229834A (ja) * 1983-06-13 1984-12-24 Hitachi Ltd 電荷転送装置
JPS63122271A (ja) * 1986-11-12 1988-05-26 Hitachi Ltd 電荷転送素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221852A (en) * 1991-02-01 1993-06-22 Fujitsu Limited Charge coupled device and method of producing the same

Similar Documents

Publication Publication Date Title
JPS63120465A (ja) 電荷転送装置
US5892251A (en) Apparatus for transferring electric charges
JP3553576B2 (ja) 固体撮像装置、mosトランジスタ及び寄生容量抑制方法
JPS63300561A (ja) 半導体装置
JP3060649B2 (ja) 半導体装置及びその駆動方法
JP2864553B2 (ja) Ccd遅延装置
JP2572181B2 (ja) Ccd映像素子
JPS6352474B2 (ja)
JPH02122529A (ja) 半導体装置
JP3152920B2 (ja) 電荷転送装置およびその製造方法
JP2993112B2 (ja) 電荷転送装置
JPH05315587A (ja) 半導体装置
JPH0555543A (ja) 半導体装置
JP3578611B2 (ja) 固体撮像装置
JPH07183489A (ja) 両方向の電荷結合素子
EP0457271A2 (en) A charge transfer device
JPH01283870A (ja) 電荷転送装置
JPS61232676A (ja) 半導体装置
JPH03291946A (ja) 固体撮像素子
JPH01103872A (ja) 固体撮像装置
JPH04196139A (ja) 電荷転送装置
JPH03116841A (ja) 電荷結合素子
JPS6032359B2 (ja) 電荷転送デバイス
KR940003601B1 (ko) 전하결합 소자형 이미지 센서
JPH079984B2 (ja) 半導体装置