JPS6352474B2 - - Google Patents
Info
- Publication number
- JPS6352474B2 JPS6352474B2 JP53056446A JP5644678A JPS6352474B2 JP S6352474 B2 JPS6352474 B2 JP S6352474B2 JP 53056446 A JP53056446 A JP 53056446A JP 5644678 A JP5644678 A JP 5644678A JP S6352474 B2 JPS6352474 B2 JP S6352474B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- voltage
- field effect
- evaluation circuit
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 14
- 238000011156 evaluation Methods 0.000 claims description 11
- 230000003111 delayed effect Effects 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims description 2
- 239000000969 carrier Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76825—Structures for regeneration, refreshing, leakage compensation or the like
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体層の上に一連の転送電極が
絶縁して設けられこれらの電極に互いに移相した
クロツク電圧が加えられる電荷転送デバイスにお
いて、入力信号に対応する電荷量をその情報内容
に関して評価するための回路、換言すれば電荷の
読出し回路に関する。
絶縁して設けられこれらの電極に互いに移相した
クロツク電圧が加えられる電荷転送デバイスにお
いて、入力信号に対応する電荷量をその情報内容
に関して評価するための回路、換言すれば電荷の
読出し回路に関する。
この種の電荷転送デバイスについては既に詳細
な記述が発表されている（例えばコソノキー
（Kosonocky）著「電荷転送素子の一概観
（Charge−Coupled Devices−An Overview）」
ウエスコン、テクニカル、ペーパーズ
（WESCON Technical Papers）第18巻、1974
年、２／１部、１−20ページ）。このデバイスに
おいては入力信号のその時々の検出値に対応する
電荷量が転送電極に印加されるクロツク電圧の作
用で時間的および空間的に等間隔で次々に出力端
に向かつて転送される。出力端ではこの電荷量が
順次に評価され対応する出力信号の形成に利用さ
れる。アナログ入力信号を取扱う場合には個々の
電荷量の大きさが一連の出力信号瞬時値に対応
し、デイジタル信号の場合には二つの論理状態
“１”と“０”だけが一定の電荷量が存在するか
否かによつて表される。この種のデバイスでは入
力信号が基板に入射する放射線であつてもよい。
この放射線はその強度に対応する量のキヤリア対
を基板内に発生する。このように動作する電荷転
送デバイスの一つは画像センサとも呼ばれてい
る。
な記述が発表されている（例えばコソノキー
（Kosonocky）著「電荷転送素子の一概観
（Charge−Coupled Devices−An Overview）」
ウエスコン、テクニカル、ペーパーズ
（WESCON Technical Papers）第18巻、1974
年、２／１部、１−20ページ）。このデバイスに
おいては入力信号のその時々の検出値に対応する
電荷量が転送電極に印加されるクロツク電圧の作
用で時間的および空間的に等間隔で次々に出力端
に向かつて転送される。出力端ではこの電荷量が
順次に評価され対応する出力信号の形成に利用さ
れる。アナログ入力信号を取扱う場合には個々の
電荷量の大きさが一連の出力信号瞬時値に対応
し、デイジタル信号の場合には二つの論理状態
“１”と“０”だけが一定の電荷量が存在するか
否かによつて表される。この種のデバイスでは入
力信号が基板に入射する放射線であつてもよい。
この放射線はその強度に対応する量のキヤリア対
を基板内に発生する。このように動作する電荷転
送デバイスの一つは画像センサとも呼ばれてい
る。
電荷転送デバイスの半導体層中を転送された電
荷をその出力端においてその電荷に含まれる情報
内容について評価する際この電荷量が極めて小さ
いことが困難な問題となる。前に挙げた文献の７
ページに記載されたEDA（floating diffusion
amplifier）によれば電荷は出力側に設けられた
基板に対して逆導電形の領域に導かれる。この領
域は予めある参照電位に接続された後それから切
り離されて電位的に束縛されない状態（フローテ
イング状態）にある。出力側の拡散領域のpn接
合容量と後に接続された読出しトランジスタのゲ
ート容量とを拡散領域に送り込まれた電荷によつ
て転換充電することにより読出しトランジスタか
ら転換充電によつて生じた極めて小さい電圧上昇
を示す出力信号を捕捉することができる。
荷をその出力端においてその電荷に含まれる情報
内容について評価する際この電荷量が極めて小さ
いことが困難な問題となる。前に挙げた文献の７
ページに記載されたEDA（floating diffusion
amplifier）によれば電荷は出力側に設けられた
基板に対して逆導電形の領域に導かれる。この領
域は予めある参照電位に接続された後それから切
り離されて電位的に束縛されない状態（フローテ
イング状態）にある。出力側の拡散領域のpn接
合容量と後に接続された読出しトランジスタのゲ
ート容量とを拡散領域に送り込まれた電荷によつ
て転換充電することにより読出しトランジスタか
ら転換充電によつて生じた極めて小さい電圧上昇
を示す出力信号を捕捉することができる。
この発明の目的は、転送された電荷の間の大き
さの差の関数として大きな電圧変化を示す出力信
号を与えることにより電荷に含まれる情報内容を
正確に評価することができる評価回路を提供する
ことである。
さの差の関数として大きな電圧変化を示す出力信
号を与えることにより電荷に含まれる情報内容を
正確に評価することができる評価回路を提供する
ことである。
この目的は本発明によれば、半導体層上に絶縁
して一連の転送電極が設けられ、これらの転送電
極に互いに移相したクロツク電圧が加えられる電
荷転送デバイスにおいて、転送電極の一つが一つ
の接続点を介してこの転送電極に対するクロツク
電圧を断続的に導くトランジスタスイツチおよび
電界効果コンデンサのゲート電極と接続され、電
界効果コンデンサの対向電極にはクロツク電圧の
切断時点に対し遅れた立上がりを有する周期的パ
ルス電圧が印加され、電界効果コンデンサのゲー
ト電極と接続された転送電極の接続点が信号出力
として一つの出力段と接続されることにより達成
される。
して一連の転送電極が設けられ、これらの転送電
極に互いに移相したクロツク電圧が加えられる電
荷転送デバイスにおいて、転送電極の一つが一つ
の接続点を介してこの転送電極に対するクロツク
電圧を断続的に導くトランジスタスイツチおよび
電界効果コンデンサのゲート電極と接続され、電
界効果コンデンサの対向電極にはクロツク電圧の
切断時点に対し遅れた立上がりを有する周期的パ
ルス電圧が印加され、電界効果コンデンサのゲー
ト電極と接続された転送電極の接続点が信号出力
として一つの出力段と接続されることにより達成
される。
次に本発明を図面に示す実施例について詳細に
説明する。
説明する。
第１図に３相電荷転送デバイスの出力側の部分
を示す。１はｐ形半導体層例えばｐシリコン基板
であり、その表面は電気絶縁層例えばSiO2層２
で覆われ、その上に一連の転送電極が配置されて
いる。これらの電極には互いに移相したクロツク
電圧が印加される。図の左側にあつて一つの電荷
転送要素に属する三つの電極は位相シンボルφ1，
φ2およびφ3で表されているが、それらに加えら
れるクロツク電圧は第３図に同じシンボルで表さ
れている。図に示されている半導体層１は左の方
に更に拡がり、その上に一連の電荷転送電極が設
けられる。これらの転送電極は三つづつが一組と
なり、各組の同じシンボルで表される対応電極に
は同じクロツク電圧が印加される。
を示す。１はｐ形半導体層例えばｐシリコン基板
であり、その表面は電気絶縁層例えばSiO2層２
で覆われ、その上に一連の転送電極が配置されて
いる。これらの電極には互いに移相したクロツク
電圧が印加される。図の左側にあつて一つの電荷
転送要素に属する三つの電極は位相シンボルφ1，
φ2およびφ3で表されているが、それらに加えら
れるクロツク電圧は第３図に同じシンボルで表さ
れている。図に示されている半導体層１は左の方
に更に拡がり、その上に一連の電荷転送電極が設
けられる。これらの転送電極は三つづつが一組と
なり、各組の同じシンボルで表される対応電極に
は同じクロツク電圧が印加される。
転送電極に続く電極Ｅ１は接続点Ａと導線３を
通して電界効果トランジスタＴ１のソース接触と
結ばれる。電界効果トランジスタＴ１のドレン接
触にはクロツク電圧Ｕ１が加えられ、ゲート電極
には位相シンボルφ4で表されているクロツク電
圧が加えられる。更に転送電極Ｅ１は接続点Ａを
通して一つのMOSコンデンサの絶縁層２によつ
て半導体層１に対して絶縁されたゲート電極４と
結ばれ、その対向電極６はｎ形ドーピング領域７
に接触し接続線５が接続されている。最後に転送
電極Ｅ１は電荷転送デバイス中を転送され接続点
Ａから読み出される信号を処理する出力段ASと
結合されている。例えば接続点Ａは読出しトラン
ジスタＴ２のゲートに接続され、トランジスタＴ
２のドレン接触は電源電圧UDDに接続され、ソー
スは出力端A′に接続されると同時にインピーダ
ンRAまたはキヤパシタンスCAを通して接地され
る。図示の回路構成を変更して出力段ASに別の
公知回路を使用し、また入力段に別の電荷転送構
造を追加することもできる。
通して電界効果トランジスタＴ１のソース接触と
結ばれる。電界効果トランジスタＴ１のドレン接
触にはクロツク電圧Ｕ１が加えられ、ゲート電極
には位相シンボルφ4で表されているクロツク電
圧が加えられる。更に転送電極Ｅ１は接続点Ａを
通して一つのMOSコンデンサの絶縁層２によつ
て半導体層１に対して絶縁されたゲート電極４と
結ばれ、その対向電極６はｎ形ドーピング領域７
に接触し接続線５が接続されている。最後に転送
電極Ｅ１は電荷転送デバイス中を転送され接続点
Ａから読み出される信号を処理する出力段ASと
結合されている。例えば接続点Ａは読出しトラン
ジスタＴ２のゲートに接続され、トランジスタＴ
２のドレン接触は電源電圧UDDに接続され、ソー
スは出力端A′に接続されると同時にインピーダ
ンRAまたはキヤパシタンスCAを通して接地され
る。図示の回路構成を変更して出力段ASに別の
公知回路を使用し、また入力段に別の電荷転送構
造を追加することもできる。
電極Ｅ１の後には電極Ｅ２が設けられ、これに
はクロツク電圧φAが加えられる。このクロツク
電圧の時間経過を第３図に示す。ｎ形ドーピング
領域８には電極９を通して直流電圧Ｕ２が加えら
れる。半導体層１には更に電極Esubが設けられ、
小さい負のバイアス電圧−Usubが加えられる。
はクロツク電圧φAが加えられる。このクロツク
電圧の時間経過を第３図に示す。ｎ形ドーピング
領域８には電極９を通して直流電圧Ｕ２が加えら
れる。半導体層１には更に電極Esubが設けられ、
小さい負のバイアス電圧−Usubが加えられる。
デバイスの動作中クロツク電圧φ1，φ2，φ3，
Ｕ１およびφAのいずれかが正のパルス電圧とな
ると、このクロツク電圧が印加された電極の下に
おいて半導体層の表面に電位井戸と呼ばれる極値
電位が形成される。第１図にはクロツク電圧φ１
に対応する表面電位の分布が破線で示されてい
る。ここではφ１で表されている電極に電圧パル
スが加えられ、その下に電位井戸１０が形成され
る。次のクロツク電圧φ２により電位井戸１０は
右の方に１電極間隔だけ移動する。その他の電位
井戸は１０に対して３電極間隔の整数倍だけ離れ
ている。少数のキヤリアの集まり１２として表さ
れている転送電荷は第１図の実施例では負電荷で
あり、電位井戸に電気的に集められ、この井戸と
共に移動する。その際この電荷は対応する電位井
戸をある程度まで満たすからキヤリアの集まりを
受けとらない井戸よりも電位極値が低くなる。
Ｕ１およびφAのいずれかが正のパルス電圧とな
ると、このクロツク電圧が印加された電極の下に
おいて半導体層の表面に電位井戸と呼ばれる極値
電位が形成される。第１図にはクロツク電圧φ１
に対応する表面電位の分布が破線で示されてい
る。ここではφ１で表されている電極に電圧パル
スが加えられ、その下に電位井戸１０が形成され
る。次のクロツク電圧φ２により電位井戸１０は
右の方に１電極間隔だけ移動する。その他の電位
井戸は１０に対して３電極間隔の整数倍だけ離れ
ている。少数のキヤリアの集まり１２として表さ
れている転送電荷は第１図の実施例では負電荷で
あり、電位井戸に電気的に集められ、この井戸と
共に移動する。その際この電荷は対応する電位井
戸をある程度まで満たすからキヤリアの集まりを
受けとらない井戸よりも電位極値が低くなる。
電極Ｅ１はクロツク電圧φ４に関係して断続的
に電圧Ｕ１に接続される。その際まず電極Ｅ１の
下に電位井戸１１が形成され、部分的に電荷で満
たされる。φ４の各パルスはそれとほぼ一致する
Ｕ１の正電圧パルスの立ち下りの前で終わつてい
るから、電極Ｅ１、接続線３、接続点Ａ、電極４
およびゲート８はパルス振幅Ｕ１３（電圧Ｕ１の
階段状パルスの低い方の電圧値）の影響で電界効
果トランジスタＴ１が阻止状態となつた時点まで
に到達していた電位にとどまる。これらの回路部
分の例えば地電位におかれた半導体層１に対する
電圧は第３図に示した電圧値Ｕ１３に対する。電
極４の下に生ずる空間電荷領域は第１図に１３と
して示されている。１４は半導体層１中の少数キ
ヤリアによつて作られた反転層である。
に電圧Ｕ１に接続される。その際まず電極Ｅ１の
下に電位井戸１１が形成され、部分的に電荷で満
たされる。φ４の各パルスはそれとほぼ一致する
Ｕ１の正電圧パルスの立ち下りの前で終わつてい
るから、電極Ｅ１、接続線３、接続点Ａ、電極４
およびゲート８はパルス振幅Ｕ１３（電圧Ｕ１の
階段状パルスの低い方の電圧値）の影響で電界効
果トランジスタＴ１が阻止状態となつた時点まで
に到達していた電位にとどまる。これらの回路部
分の例えば地電位におかれた半導体層１に対する
電圧は第３図に示した電圧値Ｕ１３に対する。電
極４の下に生ずる空間電荷領域は第１図に１３と
して示されている。１４は半導体層１中の少数キ
ヤリアによつて作られた反転層である。
第２図においてC1はMOSコンデンサ４，７の
容量であり、C2は電極Ｅ１と半導体層１の間の
容量である。第４図に示すようにクロツク電圧φ
１またはφ４の印加中電極Ｅ１の下にキヤリアの
集まりが存在しない場合空間電荷領域１５が形成
され、半導体層１の表面と空間電荷領域１５の下
の境界面の間に比較的小さい容量C20′を持つ。こ
れに対して直列に接続された半導体層表面と電極
Ｅ１の間の容量をC0とすればC2の容量値C20はC0
に比べて著しく小さい容量C20′によつてきまる。
これに反してキヤリアの集まり１２が電極Ｅ１の
下に存在すれば、比較的狭い空間電荷領域１５が
形成され半導体層１の表面と空間電荷領域の下の
境界面の間の容量が大きくなる。しかしこの容量
値もC0よりは小さく、C2は主としてC21′によつ
て決まる容量値C21を持つ。この場合C21はC20
より大きい。
容量であり、C2は電極Ｅ１と半導体層１の間の
容量である。第４図に示すようにクロツク電圧φ
１またはφ４の印加中電極Ｅ１の下にキヤリアの
集まりが存在しない場合空間電荷領域１５が形成
され、半導体層１の表面と空間電荷領域１５の下
の境界面の間に比較的小さい容量C20′を持つ。こ
れに対して直列に接続された半導体層表面と電極
Ｅ１の間の容量をC0とすればC2の容量値C20はC0
に比べて著しく小さい容量C20′によつてきまる。
これに反してキヤリアの集まり１２が電極Ｅ１の
下に存在すれば、比較的狭い空間電荷領域１５が
形成され半導体層１の表面と空間電荷領域の下の
境界面の間の容量が大きくなる。しかしこの容量
値もC0よりは小さく、C2は主としてC21′によつ
て決まる容量値C21を持つ。この場合C21はC20
より大きい。
第５図は半導体層１の表面とクロツク電圧φ１
またはφ４により電極Ｅ１の下に形成された空間
電荷領域の下の境界面との間の容量Ｃとこの電極
の下に存在する電荷量Ｑとの間の関数関係を示
す。容量値C20′において電荷量Ｑは０であり、容
量値C21′において電荷量は第４図に斜線を引いて
示した区域１２に集められた電荷量となる。
またはφ４により電極Ｅ１の下に形成された空間
電荷領域の下の境界面との間の容量Ｃとこの電極
の下に存在する電荷量Ｑとの間の関数関係を示
す。容量値C20′において電荷量Ｑは０であり、容
量値C21′において電荷量は第４図に斜線を引いて
示した区域１２に集められた電荷量となる。
第３図の時刻ｔ１において正の電圧パルスUD
がMOSコンデンサ４，７の接続線５に加えられ、
電極４ならびにトランジスタＴ２のゲート８の電
圧U′が次のΔU′だけ上昇する。
がMOSコンデンサ４，７の接続線５に加えられ、
電極４ならびにトランジスタＴ２のゲート８の電
圧U′が次のΔU′だけ上昇する。
ΔU′＝UD・C1／C2＋C1 (1)
MOSコンデンサ４，７のしきい値電圧UTに関
してはなおU′nax−UDnax≧UTの関係が満たされ
ていなければならない。ここでU′naxはU′の最高
値であり、UDnaxはUDの最高値である。
してはなおU′nax−UDnax≧UTの関係が満たされ
ていなければならない。ここでU′naxはU′の最高
値であり、UDnaxはUDの最高値である。
ΔU′は(1)式によりC2に関係し、C2は第５図の
特性曲線により電極Ｅ１の下に存在する電荷量従
つてこの電荷量が表す入力信号の瞬時値即ち評価
すべき情報に関係するから、電圧上昇値ΔU′も情
報に関係する。第３図には一例として容量値
C20′に対して電圧上昇値はΔU2′となり、C21′に
対してはΔU1′となるとして示してある。これに
より接続点Ａまたは回路出力端A′では出力信号
U′またはU1′が得られ、時間間隔t1−t2の間に検
出することができる。これらは充分大きな振幅と
入力信号の振幅変動に対して充分増幅された電圧
変動を示す。
特性曲線により電極Ｅ１の下に存在する電荷量従
つてこの電荷量が表す入力信号の瞬時値即ち評価
すべき情報に関係するから、電圧上昇値ΔU′も情
報に関係する。第３図には一例として容量値
C20′に対して電圧上昇値はΔU2′となり、C21′に
対してはΔU1′となるとして示してある。これに
より接続点Ａまたは回路出力端A′では出力信号
U′またはU1′が得られ、時間間隔t1−t2の間に検
出することができる。これらは充分大きな振幅と
入力信号の振幅変動に対して充分増幅された電圧
変動を示す。
半導体層の不純物濃度ＮがＮ＝2.5×1015cm-3で
あり、絶縁層２の厚さが0.12μｍ、クロツク電圧
振幅が8V、基板デバイス電圧が−3Vであると
き、上記の実施例の容量C2の値は電極Ｅ１に電
荷が存在しないとき電極面積1μm2当たり0.044fF
であり、８×104個のキヤリアが存在するとき1μ
m2当たり0.062fFとなる。電極面積が100μm2、容
量C1が6.5fF、電圧Ｕ１３が8V、しきい値電圧が
2Vであれば電圧U13＋ΔU1′（第３図）は14.3V、
電圧U13＋ΔU2′は16.9Vとなる。これは2.6Vの電
圧変動に対応する。その際電圧UDの振幅は最低
14.9Vである。
あり、絶縁層２の厚さが0.12μｍ、クロツク電圧
振幅が8V、基板デバイス電圧が−3Vであると
き、上記の実施例の容量C2の値は電極Ｅ１に電
荷が存在しないとき電極面積1μm2当たり0.044fF
であり、８×104個のキヤリアが存在するとき1μ
m2当たり0.062fFとなる。電極面積が100μm2、容
量C1が6.5fF、電圧Ｕ１３が8V、しきい値電圧が
2Vであれば電圧U13＋ΔU1′（第３図）は14.3V、
電圧U13＋ΔU2′は16.9Vとなる。これは2.6Vの電
圧変動に対応する。その際電圧UDの振幅は最低
14.9Vである。
この発明による評価回路の増幅率は式(1)に従い
容量比C1／C2によつて調整することができる。
増幅の上限は、電圧UDの可能な最大値によつて
決められる。
容量比C1／C2によつて調整することができる。
増幅の上限は、電圧UDの可能な最大値によつて
決められる。
キヤリアの集まり１２は上記のように評価され
た後、クロツク電圧φAの正電圧パルスを電極Ｅ
２に加えることにより、時点ｔ２後に、すなわち
クロツク電圧φ２の印加期間中にｎ型ドーピング
領域８に導かれる。
た後、クロツク電圧φAの正電圧パルスを電極Ｅ
２に加えることにより、時点ｔ２後に、すなわち
クロツク電圧φ２の印加期間中にｎ型ドーピング
領域８に導かれる。
この発明の電荷転送デバイスは、MOSコンデ
ンサ４，７および場合によつては読出しトランジ
スタＴ２と共にモノリシツク集積MOS回路とす
れば有利である。しかしまた電荷転送デバイスは
評価回路と別個に形成することもできる。
ンサ４，７および場合によつては読出しトランジ
スタＴ２と共にモノリシツク集積MOS回路とす
れば有利である。しかしまた電荷転送デバイスは
評価回路と別個に形成することもできる。
各回路構成部分の導電形は上記のものと逆にし
てｎ形半導体層を使用し、それにｐ形ドープ区域
７および８を設けることもできる。この場合総て
の印加電圧の極性も逆にする。
てｎ形半導体層を使用し、それにｐ形ドープ区域
７および８を設けることもできる。この場合総て
の印加電圧の極性も逆にする。
更にφ1，φ2またはφ3という記号で示されてい
る電極の何れか一つをE1電極として使用するこ
とができる。この場合クロツク電圧φ４はこの電
極に加えるクロツク電圧と一致させる必要があ
る。この発明による評価回路は、駆動方式の異な
る電荷転送デバイス例えば２相式または４相式の
ものに対しても有効に使用される。
る電極の何れか一つをE1電極として使用するこ
とができる。この場合クロツク電圧φ４はこの電
極に加えるクロツク電圧と一致させる必要があ
る。この発明による評価回路は、駆動方式の異な
る電荷転送デバイス例えば２相式または４相式の
ものに対しても有効に使用される。
本発明によれば、転送される電荷の間の差が小
さい場合にも、電荷転送デバイスを通して送られ
る信号を正確にかつ充分な直線性をもつて増幅し
て大きな電圧変化を示す出力信号を得ることがで
きるものである。
さい場合にも、電荷転送デバイスを通して送られ
る信号を正確にかつ充分な直線性をもつて増幅し
て大きな電圧変化を示す出力信号を得ることがで
きるものである。
第１図は３相式電荷転送デバイスに対するこの
発明の実施例の結線図、第２図は第１図の装置の
一部の等価回路図、第３図は第１図の装置の電圧
時間ダイヤグラム、第４図の第１図の装置の動作
説明図、第５図は第１図の転送電極に現れる容量
対電荷量曲線である。 １……半導体層、２……絶縁層、４……電界効
果コンデンサのゲート電極、６……電界効果コン
デンサの対向電極、Ｅ１，Ｅ２……転送電極、Ａ
……接続点、Ｔ１……トランジスタスイツチ、
AS……出力段、Ｕ１……クロツク電圧、UD……
周期的パルス電圧。
発明の実施例の結線図、第２図は第１図の装置の
一部の等価回路図、第３図は第１図の装置の電圧
時間ダイヤグラム、第４図の第１図の装置の動作
説明図、第５図は第１図の転送電極に現れる容量
対電荷量曲線である。 １……半導体層、２……絶縁層、４……電界効
果コンデンサのゲート電極、６……電界効果コン
デンサの対向電極、Ｅ１，Ｅ２……転送電極、Ａ
……接続点、Ｔ１……トランジスタスイツチ、
AS……出力段、Ｕ１……クロツク電圧、UD……
周期的パルス電圧。
Claims (1)
- 【特許請求の範囲】 １ 半導体層上に絶縁して一連の転送電極が設け
られ、これらの転送電極に互いに移相したクロツ
ク電圧が加えられる電荷転送デバイスにおいて、
転送電極の一つＥ１が一つの接続点Ａを介してこ
の転送電極Ｅ１に対するクロツク電圧Ｕ１を断続
的に導くトランジスタスイツチＴ１および電界効
果コンデンサのゲート電極４と接続され、前記電
界効果コンデンサの対向電極６には前記クロツク
電圧Ｕ１の切断時点に対し遅れた立上りを有する
周期的パルス電圧UDが印加され、前記接続点Ａ
が信号出力として一つの出力段ASと接続されて
いることを特徴とする電荷転送デバイスに対する
評価回路。 ２ 接続点Ａが出力段に含まれる一つの電界効果
トランジスタＴ２のゲート電極８と接続され、こ
の電界効果トランジスタＴ２のソース端子は一つ
のインピーダンスRAまたはキヤパシタンスCAを
介して基準電位と接続されるとともに出力端
A′と接続されていることを特徴とする特許請求
の範囲第１項記載の評価回路。 ３ 電界効果コンデンサのゲート電極４に接続さ
れた転送電極Ｅ１の後にクロツク電圧φAを印加
される少なくとも一つの電極Ｅ２を備え、この電
極Ｅ２の出力側に、基体の半導体層１に対して逆
導電形の領域８が設けられ、この領域８が電荷転
送デバイスのドレン領域を形成することを特徴と
する特許請求の範囲第１項または第２項記載の評
価回路。 ４ 電荷転送デバイスが電界効果コンデンサ４，
７とともにモノリシツク集積MOS回路を形成す
ることを特徴とする特許請求の範囲第１項ないし
第３項のいずれか１項に記載の評価回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2721812A DE2721812C2 (de) | 1977-05-13 | 1977-05-13 | Auswerteschaltung für eine Ladungsverschiebeanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53141589A JPS53141589A (en) | 1978-12-09 |
| JPS6352474B2 true JPS6352474B2 (ja) | 1988-10-19 |
Family
ID=6008936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5644678A Granted JPS53141589A (en) | 1977-05-13 | 1978-05-12 | Circuit for estimating charge transfer device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4272693A (ja) |
| JP (1) | JPS53141589A (ja) |
| DE (1) | DE2721812C2 (ja) |
| FR (1) | FR2390803A1 (ja) |
| GB (1) | GB1561628A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3021172A1 (de) * | 1979-06-04 | 1980-12-11 | Texas Instruments Inc | Ladungsgekoppelter speicher und verfahren zum betreiben eines ladungsgekoppelten speichers |
| US4538287A (en) * | 1979-06-04 | 1985-08-27 | Texas Instruments Incorporated | Floating gate amplifier using conductive coupling for charge coupled devices |
| DE3068106D1 (en) * | 1979-08-29 | 1984-07-12 | Rockwell International Corp | Ccd integrated circuit |
| US4631739A (en) * | 1984-11-28 | 1986-12-23 | Xerox Corporation | High dynamic range charge amplifier |
| NL8502860A (nl) * | 1985-10-21 | 1987-05-18 | Philips Nv | Besturingswerkwijze voor een geintegreerd circuit uitgevoerd met een gemeenschappelijke schakelelektrode voor ten minste twee tegengesteld schakelbare transistoren, en daartoe geschikte inrichting. |
| US5394003A (en) * | 1993-05-20 | 1995-02-28 | Electronic Decisions Inc. | Acoustic charge transport device buffered architecture |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3623132A (en) * | 1970-12-14 | 1971-11-23 | North American Rockwell | Charge sensing circuit |
| FR2154395B1 (ja) * | 1971-05-03 | 1974-06-28 | Ibm | |
| FR2318485A1 (fr) * | 1975-07-14 | 1977-02-11 | Northern Telecom Ltd | Circuit de detection non destructive de charges mobiles dans un dispositif a transfert de charge |
| DE2541686A1 (de) * | 1975-09-18 | 1977-03-24 | Siemens Ag | Regenerierschaltung fuer ladungsgekoppelte elemente |
-
1977
- 1977-05-13 DE DE2721812A patent/DE2721812C2/de not_active Expired
-
1978
- 1978-05-10 FR FR7813848A patent/FR2390803A1/fr active Granted
- 1978-05-12 JP JP5644678A patent/JPS53141589A/ja active Granted
- 1978-05-15 GB GB19498/78A patent/GB1561628A/en not_active Expired
-
1979
- 1979-08-31 US US06/071,539 patent/US4272693A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| FR2390803A1 (fr) | 1978-12-08 |
| JPS53141589A (en) | 1978-12-09 |
| FR2390803B1 (ja) | 1984-11-09 |
| US4272693A (en) | 1981-06-09 |
| DE2721812A1 (de) | 1978-11-23 |
| DE2721812C2 (de) | 1986-09-18 |
| GB1561628A (en) | 1980-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH084136B2 (ja) | 電荷転送装置 | |
| US5191398A (en) | Charge transfer device producing a noise-free output | |
| JP3905139B2 (ja) | 電荷結合素子型イメージセンサ | |
| US4603426A (en) | Floating-diffusion charge sensing for buried-channel CCD using a doubled clocking voltage | |
| US4023048A (en) | Self-scanning photo-sensitive circuits | |
| JPS6352474B2 (ja) | ||
| JPS6233751B2 (ja) | ||
| JP3259573B2 (ja) | 電荷転送装置及びその駆動方法 | |
| JPH0511472B2 (ja) | ||
| JPH07106553A (ja) | 固体撮像素子 | |
| US4374334A (en) | Signal comparator apparatus | |
| US4178519A (en) | Input circuit for charge transfer apparatus | |
| US5715002A (en) | Multiple output CCD type charge transfer read register | |
| US4647955A (en) | Solid-state photosensitive device | |
| JP2950387B2 (ja) | 電荷結合装置 | |
| JPS6138624B2 (ja) | ||
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| JPS5924545B2 (ja) | 半導体装置 | |
| JPS6122490B2 (ja) | ||
| JPS62160750A (ja) | 基板電圧発生回路 | |
| JPS6213827B2 (ja) | ||
| JPH0427697B2 (ja) | ||
| JPS639429B2 (ja) | ||
| JPS6257110B2 (ja) | ||
| JPS5841786B2 (ja) | 電荷結合回路装置 |