JPH0511472B2 - - Google Patents
Info
- Publication number
- JPH0511472B2 JPH0511472B2 JP59282133A JP28213384A JPH0511472B2 JP H0511472 B2 JPH0511472 B2 JP H0511472B2 JP 59282133 A JP59282133 A JP 59282133A JP 28213384 A JP28213384 A JP 28213384A JP H0511472 B2 JPH0511472 B2 JP H0511472B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- charge
- gate
- transfer
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 46
- 238000009825 accumulation Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 19
- 239000007787 solid Substances 0.000 claims description 6
- 238000005513 bias potential Methods 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- MCMSPRNYOJJPIZ-UHFFFAOYSA-N cadmium;mercury;tellurium Chemical compound [Cd]=[Te]=[Hg] MCMSPRNYOJJPIZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14875—Infrared CCD or CID imagers
- H01L27/14881—Infrared CCD or CID imagers of the hybrid type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は固体感光性デバイスに関し、特に赤外
線固体感光性デバイスに関する。
線固体感光性デバイスに関する。
従来の技術
現在使用されている感光性デバイスは主とし
て、Ｎ個の光検出器が転送領域を介してマルチプ
レクサに接続されて構成され、好ましくはＮ個の
並列入力及び直列出力をもつた電荷転送シフトレ
ジスタに接続されて構成されている。詳述すれ
ば、先行技術の感光性デバイスの断面図である第
１図及びこの感光性デバイスの平面図である第２
ａ図に示すように、主としてハイブリツド回路で
構成されていた。すなわち光検出器が第１の基板
上に形成され、これに対して転送領域及びシフト
レジスタが第２の基板２上に形成されていた。そ
して使用されている検出器は、アノードＡがバイ
アス電圧VSDを受け、カソードＫが接続手段によ
り電荷蓄積領域に接続されたホトダイオード１で
ある。電荷蓄積領域は、基板２の導電形と異なつ
た形の拡散層によつて構成された読出しダイオー
ドＤを有している。読出しダイオードＤは接続手
段３によつつてホトダイオード１のカソードＫに
接続されている。制御ゲートGCが、各ダイオー
ドＤを、ゲートGST、絶縁層及び基板によつて構
成された電荷蓄積コンデンサＣから分離してい
る。上記の図では、明確化のために、種々のゲー
トを半導体基板２の表面から分離している絶縁層
は示していない。転送ゲートGTが、各電荷蓄積
コンデンサＣを、並列入力及び直列出力をもつた
電荷転送シフトレジスタＲのステージGCCDから分
離している。
て、Ｎ個の光検出器が転送領域を介してマルチプ
レクサに接続されて構成され、好ましくはＮ個の
並列入力及び直列出力をもつた電荷転送シフトレ
ジスタに接続されて構成されている。詳述すれ
ば、先行技術の感光性デバイスの断面図である第
１図及びこの感光性デバイスの平面図である第２
ａ図に示すように、主としてハイブリツド回路で
構成されていた。すなわち光検出器が第１の基板
上に形成され、これに対して転送領域及びシフト
レジスタが第２の基板２上に形成されていた。そ
して使用されている検出器は、アノードＡがバイ
アス電圧VSDを受け、カソードＫが接続手段によ
り電荷蓄積領域に接続されたホトダイオード１で
ある。電荷蓄積領域は、基板２の導電形と異なつ
た形の拡散層によつて構成された読出しダイオー
ドＤを有している。読出しダイオードＤは接続手
段３によつつてホトダイオード１のカソードＫに
接続されている。制御ゲートGCが、各ダイオー
ドＤを、ゲートGST、絶縁層及び基板によつて構
成された電荷蓄積コンデンサＣから分離してい
る。上記の図では、明確化のために、種々のゲー
トを半導体基板２の表面から分離している絶縁層
は示していない。転送ゲートGTが、各電荷蓄積
コンデンサＣを、並列入力及び直列出力をもつた
電荷転送シフトレジスタＲのステージGCCDから分
離している。
しかしながら、電荷転送シフトレジスタは、電
荷蓄積量が十分ではないという欠点をもつてお
り、そのため、電荷蓄積コンデンサから前記レジ
スタに転送することのできる最大電荷が制限され
る。
荷蓄積量が十分ではないという欠点をもつてお
り、そのため、電荷蓄積コンデンサから前記レジ
スタに転送することのできる最大電荷が制限され
る。
これは赤外線の場合に特にやつかいである。事
実、温度変化が読出されるとき、有効な情報が、
比較的高いけれども信号の観点からは重要ではな
いバツクグラウンド電荷に重畳されている。
実、温度変化が読出されるとき、有効な情報が、
比較的高いけれども信号の観点からは重要ではな
いバツクグラウンド電荷に重畳されている。
そこで、このバツクグラウンド電荷をシフトレ
ジスタに転送する前に前記バツクグラウンド電荷
の少なくとも一部を除去することが提案された。
このベースクリツピングのために、第２ａ図に示
すように各蓄積ゲートGSTの片側には、ゲートGR
と、リセツト電圧VRに接続され基板の導電形と
反対の形の拡散層DRが設けてある。ゲートGRは、
電荷蓄積コンデンサのレベルを調整するために、
いつたん電荷をシフトレジスタに転送すると高い
レベルになる電位によつて、制御される。
ジスタに転送する前に前記バツクグラウンド電荷
の少なくとも一部を除去することが提案された。
このベースクリツピングのために、第２ａ図に示
すように各蓄積ゲートGSTの片側には、ゲートGR
と、リセツト電圧VRに接続され基板の導電形と
反対の形の拡散層DRが設けてある。ゲートGRは、
電荷蓄積コンデンサのレベルを調整するために、
いつたん電荷をシフトレジスタに転送すると高い
レベルになる電位によつて、制御される。
次に、この素子の動作を、基板２の第２図の
種々の要素の表面電位を示す第２ｂ図を参照して
説明する。蓄積中、ホトダイオードから送り出し
た光電子e-は蓄積ゲートGSTの下に蓄えられる。
この電荷蓄積期間の間、ソースが蓄積コンデンサ
によつて構成され、ゲートがゲートGRによつて
構成され、ドレーンが拡散層DRによつて構成さ
れているレベル調整MOSトランジスタＴは不能
化される。すなわちゲートGRは低レベルにある。
蓄積期間の終わりに電荷Ｑが蓄積ゲートGSTに得
られる。この電荷ＱはQ0＋Q1の形で表わされ、
ここでQ0は除去することのできるバツクグラウ
ンド電荷の一部を示す。そのあと、転送ゲート
GTの電位障壁を第２ｂ図に破線で示すレベルV1
まで下げて電荷Q1をシフトレジスタのステージ
GCCDに転送する。次に、ゲートGRの下の電位障
壁を、ゲートGRのバイアス電圧を増大して高レ
ベルにし、レベル調整MOSトランジスタを可能
化し、それにより、電荷Q0をリセツト電圧VRに
向けて変化させる。ゲートGR及びゲートGTの下
の電位障壁を低レベルにし、次の電荷蓄積を始め
る。
種々の要素の表面電位を示す第２ｂ図を参照して
説明する。蓄積中、ホトダイオードから送り出し
た光電子e-は蓄積ゲートGSTの下に蓄えられる。
この電荷蓄積期間の間、ソースが蓄積コンデンサ
によつて構成され、ゲートがゲートGRによつて
構成され、ドレーンが拡散層DRによつて構成さ
れているレベル調整MOSトランジスタＴは不能
化される。すなわちゲートGRは低レベルにある。
蓄積期間の終わりに電荷Ｑが蓄積ゲートGSTに得
られる。この電荷ＱはQ0＋Q1の形で表わされ、
ここでQ0は除去することのできるバツクグラウ
ンド電荷の一部を示す。そのあと、転送ゲート
GTの電位障壁を第２ｂ図に破線で示すレベルV1
まで下げて電荷Q1をシフトレジスタのステージ
GCCDに転送する。次に、ゲートGRの下の電位障
壁を、ゲートGRのバイアス電圧を増大して高レ
ベルにし、レベル調整MOSトランジスタを可能
化し、それにより、電荷Q0をリセツト電圧VRに
向けて変化させる。ゲートGR及びゲートGTの下
の電位障壁を低レベルにし、次の電荷蓄積を始め
る。
発明が解決しようとする問題点
このベースリツピング法には、ホトダイオード
−マルチプレクサ間結合点にゲートGR及び拡散
層DRを必要とし、それらゲートGRと拡散層DRに
バイアス電圧をかけるための追加の接続手段を必
要とするという大きな欠点がある。これは読出し
回路の表面積を増加させる。このベースクリツピ
ング方法のもう１つの欠点は、２つの追加電圧を
有していなければならない制御電子回路と、２つ
の追加の結線から成る接続手段とを必要とするこ
とである。
−マルチプレクサ間結合点にゲートGR及び拡散
層DRを必要とし、それらゲートGRと拡散層DRに
バイアス電圧をかけるための追加の接続手段を必
要とするという大きな欠点がある。これは読出し
回路の表面積を増加させる。このベースクリツピ
ング方法のもう１つの欠点は、２つの追加電圧を
有していなければならない制御電子回路と、２つ
の追加の結線から成る接続手段とを必要とするこ
とである。
したがつて、本発明の目的は、固体感光性デバ
イスの構造を複雑にしないで同一の機能を達成す
ることのできる新規なベースクリツピング方法を
提供するにある。
イスの構造を複雑にしないで同一の機能を達成す
ることのできる新規なベースクリツピング方法を
提供するにある。
問題点を解決するための手段
本発明によるならば、少なくとも１つの光検出
器が形成されている第１の基板部分と、 蓄積ゲート下に形成されており且つ前記光検出
器に接続手段を介して接続された蓄積領域と、該
蓄積領域に隣接して設けられた転送ゲートとを少
なくとも有する転送領域と、 前記転送ゲートを介して前記蓄積領域に結合さ
れた電荷転送型のマルチプレクサと を具備しており、少なくとも前記転送領域と前記
マルチプレクサとが第２の基板部分上に形成され
ている固体感光性デバイスのためのベースクリツ
ピング方法において、 前記第２の基板を前記第１の基板に対して負に
バイアスして、前記光検出器において発生した電
荷を前記蓄積領域に蓄積し、該蓄積領域に電荷
Q0を残して前記マルチプレクサへ前記蓄積領域
に蓄積した前記電荷を転送し、前記転送ゲートの
電位が前記第１の基板のバイアス電圧により小さ
くなるように該転送ゲートをバイアスし、前記蓄
積ゲートの電位が前記第１の基板のバイアス電位
と前記転送ゲートの電位との間の中間電位となる
ように該蓄積ゲートをバイアスして、前記光検出
器へ電荷を注入して前記電荷Q0を除去すること
を特徴とするベースクリツピング方法が提供され
る。
器が形成されている第１の基板部分と、 蓄積ゲート下に形成されており且つ前記光検出
器に接続手段を介して接続された蓄積領域と、該
蓄積領域に隣接して設けられた転送ゲートとを少
なくとも有する転送領域と、 前記転送ゲートを介して前記蓄積領域に結合さ
れた電荷転送型のマルチプレクサと を具備しており、少なくとも前記転送領域と前記
マルチプレクサとが第２の基板部分上に形成され
ている固体感光性デバイスのためのベースクリツ
ピング方法において、 前記第２の基板を前記第１の基板に対して負に
バイアスして、前記光検出器において発生した電
荷を前記蓄積領域に蓄積し、該蓄積領域に電荷
Q0を残して前記マルチプレクサへ前記蓄積領域
に蓄積した前記電荷を転送し、前記転送ゲートの
電位が前記第１の基板のバイアス電圧により小さ
くなるように該転送ゲートをバイアスし、前記蓄
積ゲートの電位が前記第１の基板のバイアス電位
と前記転送ゲートの電位との間の中間電位となる
ように該蓄積ゲートをバイアスして、前記光検出
器へ電荷を注入して前記電荷Q0を除去すること
を特徴とするベースクリツピング方法が提供され
る。
本発明を適用するためには、光検出器をもつた
半導体基板と、蓄積領域及びマルチプレクサをも
つた半導体基板とを別々にバイアスしなければな
らない。
半導体基板と、蓄積領域及びマルチプレクサをも
つた半導体基板とを別々にバイアスしなければな
らない。
したがつて、本発明は光検出器を備えた基板が
蓄積領域を備えた基板から独立しているようなハ
イブリツド回路によつて構成された感光性デバイ
スに好適である。しかしながら、本発明は単一の
半導体基板上に形成された感光性デバイスにも適
用できる。この場合、光検出器を備えた基板の部
分と、蓄積領域及びマルチプレクサを備えた基板
の部分とを、別々に分けるように例えば絶縁領域
で分離する。
蓄積領域を備えた基板から独立しているようなハ
イブリツド回路によつて構成された感光性デバイ
スに好適である。しかしながら、本発明は単一の
半導体基板上に形成された感光性デバイスにも適
用できる。この場合、光検出器を備えた基板の部
分と、蓄積領域及びマルチプレクサを備えた基板
の部分とを、別々に分けるように例えば絶縁領域
で分離する。
本発明の他の特徴及び他の利点は添付の図面を
参照して以下の説明を読むことにより明らかにな
ろう。
参照して以下の説明を読むことにより明らかにな
ろう。
異なる図において、同一の符号は同一の要素を
示しているが、明確化のために異なる要素の寸法
及び比率には注意しなかつた。
示しているが、明確化のために異なる要素の寸法
及び比率には注意しなかつた。
実施例
第３ａ図は本発明のベースクリツピング方法を
実施するために使用する感光性デバイスの断面図
である。この感光性デバイスの構造は、先行技術
の感光性デバイスの構造と同一であるが、電荷除
去MOSトランジスタを備えていない。第３ａ図
の感光性デバイスはハイブリツド回路であり、す
なわち、ホトダイオード１を第１の基板上に組込
み、これに対し転送領域及び電荷転送読出しレジ
スタを第２の基板上に形成した回路である。この
種の回路は特に赤外線領域に使用される。この場
合、ホトダイオード１の形成された第１の基板を
好ましくは、テルル化水銀カドミウム、テルル化
鉛すず、又はアンチモン化インジウムで構成す
る。
実施するために使用する感光性デバイスの断面図
である。この感光性デバイスの構造は、先行技術
の感光性デバイスの構造と同一であるが、電荷除
去MOSトランジスタを備えていない。第３ａ図
の感光性デバイスはハイブリツド回路であり、す
なわち、ホトダイオード１を第１の基板上に組込
み、これに対し転送領域及び電荷転送読出しレジ
スタを第２の基板上に形成した回路である。この
種の回路は特に赤外線領域に使用される。この場
合、ホトダイオード１の形成された第１の基板を
好ましくは、テルル化水銀カドミウム、テルル化
鉛すず、又はアンチモン化インジウムで構成す
る。
同様に、基板２は、共通アノードのホトダイオ
ードの場合、Ｐ形シリコンから作るのが望まし
い。しかしながら、共通カソードのホトダイオー
ドの場合、基板２をＮ形シリコンから作ることが
でき、或いはガリウム砒素のような他の均等な半
導体材料で作ることができる。
ードの場合、Ｐ形シリコンから作るのが望まし
い。しかしながら、共通カソードのホトダイオー
ドの場合、基板２をＮ形シリコンから作ることが
でき、或いはガリウム砒素のような他の均等な半
導体材料で作ることができる。
第３ａ図に示すように、ホトダイオード基板１
を電圧VSDのバイアスする。この電圧VSDは図示
の実施例ではアース電位に等しくしてある。同様
に、転送領域及び電荷転送シフトレジスタの形成
された基板２を電圧VSMにバイアスする。本発明
によれば、この電圧VSMを第１の基板の電圧に対
して負にしている。例えば電圧VSMを−3Vにする
のが良い。他方、転送領域及びシフトレジスタ
は、第１図に示す感光性デバイスの転送領域及び
電荷転送シフトレジスタと同一のものである。し
たがつて、転送領域は、それ自体周知のように、
Ｐ形シリコン基板のＮ型拡散層で構成されたダイ
オードＤと、これらのダイオードＤを、電圧VST
でバイアスされるゲートGSTの下に作られた電荷
蓄積コンデンサＣから分離している制御ゲート
GCと、交互に高いレベルになつたり低レベルに
なる電圧VTによつてバイアスされて蓄積領域を
シフトレジスタＲのステージGCCDから分離してい
る転送ゲートGTとを有している。
を電圧VSDのバイアスする。この電圧VSDは図示
の実施例ではアース電位に等しくしてある。同様
に、転送領域及び電荷転送シフトレジスタの形成
された基板２を電圧VSMにバイアスする。本発明
によれば、この電圧VSMを第１の基板の電圧に対
して負にしている。例えば電圧VSMを−3Vにする
のが良い。他方、転送領域及びシフトレジスタ
は、第１図に示す感光性デバイスの転送領域及び
電荷転送シフトレジスタと同一のものである。し
たがつて、転送領域は、それ自体周知のように、
Ｐ形シリコン基板のＮ型拡散層で構成されたダイ
オードＤと、これらのダイオードＤを、電圧VST
でバイアスされるゲートGSTの下に作られた電荷
蓄積コンデンサＣから分離している制御ゲート
GCと、交互に高いレベルになつたり低レベルに
なる電圧VTによつてバイアスされて蓄積領域を
シフトレジスタＲのステージGCCDから分離してい
る転送ゲートGTとを有している。
次に、本発明のベースクリツピング方法を第３
ｂ図乃至第３ｆ図、第４ａ図、第４ｂ図及び第５
図を参照して説明する。第３ｂ図及び第５図に示
すように、時間t1の間、蓄積ゲートGSTの下に光
電子の蓄積が起こる。この期間にわたり、転送ゲ
ートGTは低レベルであり、すなわち例えば第２
の基板の電位VSMの状態にあり、蓄積ゲートGST
は高レベルにバイアスされる。この動作は第１図
及び第２図を参照して説明したベースクリツピン
グ方法についての動作と同じである。第４ａ図で
分かるように、ホトダイオード１の動作点Ｐが、
ホトダイオード１の電流−電圧特性曲線ａと、ダ
イオードＤ、制御ゲートGC及び蓄積ゲートGSTに
よつて構成された入力MOSトランジスタの電流
−電圧特性曲線ｂとの交点に位置している。通
常、動作点の電圧VPは負であり、しかも−20〜
−30mV程度である。
ｂ図乃至第３ｆ図、第４ａ図、第４ｂ図及び第５
図を参照して説明する。第３ｂ図及び第５図に示
すように、時間t1の間、蓄積ゲートGSTの下に光
電子の蓄積が起こる。この期間にわたり、転送ゲ
ートGTは低レベルであり、すなわち例えば第２
の基板の電位VSMの状態にあり、蓄積ゲートGST
は高レベルにバイアスされる。この動作は第１図
及び第２図を参照して説明したベースクリツピン
グ方法についての動作と同じである。第４ａ図で
分かるように、ホトダイオード１の動作点Ｐが、
ホトダイオード１の電流−電圧特性曲線ａと、ダ
イオードＤ、制御ゲートGC及び蓄積ゲートGSTに
よつて構成された入力MOSトランジスタの電流
−電圧特性曲線ｂとの交点に位置している。通
常、動作点の電圧VPは負であり、しかも−20〜
−30mV程度である。
他方、図示の実施例では、ゲートGTの電位を
第１の基板のバイアス電圧VSDに対して負に選択
したが、これは任意である。しかし、実際上、転
送ゲートGTの電位を電圧VSDよりも小さく又はこ
れに等しくしなければならない。
第１の基板のバイアス電圧VSDに対して負に選択
したが、これは任意である。しかし、実際上、転
送ゲートGTの電位を電圧VSDよりも小さく又はこ
れに等しくしなければならない。
時間t2の間、蓄積領域に蓄積された電荷の一部
Q1はシフトレジスタＲのゲートGCCDに転送され
る。そのため、転送ゲートGTの電位は高レベル
になり、そこで第３Ｃ図に示すようにゲートGT
の電位は蓄積ゲートGSTの電位よりも小さくなる。
したがつて、蓄積ゲートGSTに残る電荷Q0の量
は、単に転送ゲートGTと蓄積ゲートGSTとの間の
相対的なバイアス作用で決まる。これはベースク
リツピング動作に相当する。
Q1はシフトレジスタＲのゲートGCCDに転送され
る。そのため、転送ゲートGTの電位は高レベル
になり、そこで第３Ｃ図に示すようにゲートGT
の電位は蓄積ゲートGSTの電位よりも小さくなる。
したがつて、蓄積ゲートGSTに残る電荷Q0の量
は、単に転送ゲートGTと蓄積ゲートGSTとの間の
相対的なバイアス作用で決まる。これはベースク
リツピング動作に相当する。
次に第３ｄ図に示すように、ゲートGTの電位
障壁を、時間t3の間、電圧VSDよりも大きな高レ
ベルにする。そのとき、シフトレジスタのゲート
GCCDに運ばれた電荷Q1を電荷転送シフトレジス
タにより読出しステージに移動させるが良い。次
に、蓄積ゲートGSTの電位を時間t4の間下げ、そ
こで電荷のないときのゲートGSTの電位が第３ｅ
図に示すように電圧VSDと転送ゲートGTの電位と
の間にあるようにする。かくして、電荷Q0がホ
トダイオード１に移動され、ホトダイオード１の
バイアス点は、第４ｂ図に示すように電流がホト
ダイオードの中で方向を変えるので、移動する。
この動作を可能にするためには、第１の基板のバ
イアス電圧に対して負である電位に蓄積ゲート
GSTをし、その結果として、電荷Q0を対応ホトダ
イオードに戻し、更に、電荷Q0をシフトレジス
タに移動させないようにするために転送ゲート
GTをさらに負の電位にする必要があある。次に、
第３ｆ図に示すように、蓄積ゲートGST及び転送
ゲートのバイアス電圧を、これらのゲートが第３
ｂ図において持つていた値に戻し、次の蓄積サイ
クルを始める。
障壁を、時間t3の間、電圧VSDよりも大きな高レ
ベルにする。そのとき、シフトレジスタのゲート
GCCDに運ばれた電荷Q1を電荷転送シフトレジス
タにより読出しステージに移動させるが良い。次
に、蓄積ゲートGSTの電位を時間t4の間下げ、そ
こで電荷のないときのゲートGSTの電位が第３ｅ
図に示すように電圧VSDと転送ゲートGTの電位と
の間にあるようにする。かくして、電荷Q0がホ
トダイオード１に移動され、ホトダイオード１の
バイアス点は、第４ｂ図に示すように電流がホト
ダイオードの中で方向を変えるので、移動する。
この動作を可能にするためには、第１の基板のバ
イアス電圧に対して負である電位に蓄積ゲート
GSTをし、その結果として、電荷Q0を対応ホトダ
イオードに戻し、更に、電荷Q0をシフトレジス
タに移動させないようにするために転送ゲート
GTをさらに負の電位にする必要があある。次に、
第３ｆ図に示すように、蓄積ゲートGST及び転送
ゲートのバイアス電圧を、これらのゲートが第３
ｂ図において持つていた値に戻し、次の蓄積サイ
クルを始める。
本発明を固体感光性デバイス用、特に赤外線領
域で使用されるハイブリツド回路について説明し
た。しかしながら、始めに述べたように、本発明
は、ホトダイオードの組込まれた基板の部分が、
転送領域及び電荷転送シフトレジスタの組込まれ
た基板の部分から例えば絶縁領域によつて分離さ
れ、これら２つの部分を別々の電圧にバイアスす
ることができるような、単一半導体基板上に形成
された感光性デバイスにも適用できる。さらに、
本発明のベースクリツピング方法は、検出される
べき電磁放射線がどのようなものであつても、有
益な信号が、バツクグランド電荷重畳されるよう
な全ての場合に利用することができる。
域で使用されるハイブリツド回路について説明し
た。しかしながら、始めに述べたように、本発明
は、ホトダイオードの組込まれた基板の部分が、
転送領域及び電荷転送シフトレジスタの組込まれ
た基板の部分から例えば絶縁領域によつて分離さ
れ、これら２つの部分を別々の電圧にバイアスす
ることができるような、単一半導体基板上に形成
された感光性デバイスにも適用できる。さらに、
本発明のベースクリツピング方法は、検出される
べき電磁放射線がどのようなものであつても、有
益な信号が、バツクグランド電荷重畳されるよう
な全ての場合に利用することができる。
第１図は先行技術の固体感光性デバイスの断面
図である。第２ａ図及び第２ｂ図はそれぞれ、従
来のベースクリツピング方法を実施するための電
荷除去手段が各蓄積領域に設けられている先行技
術の感光性デバイスの平面図と、該従来のベース
クリツピング方法を実施中の基板の表面電位を示
した電位図である。第３ａ図は本発明のベースク
リツピング方法を実施するために使用された固体
感光性デバイスの一実施例の略断面図であり、第
３ｂ図乃至第３ｆ図はそれぞれ基板の表面電位の
変化を示す線図である。第４ａ図及び第４ｂ図は
それぞれ電荷蓄積中、電荷Q0の移動中のホトダ
イオードの電圧−電流特性を示すグラフである。
第５図は、転送ゲートGT及び蓄積ゲートGSTにか
けられた電圧を示す線図である。 （主な参照番号）、１……ホトダイオード、２
……第２の基板、Ｄ……読出しダイオード、GC
……制御ゲート、GST……蓄積ゲート、GT……転
送ゲート、GCCD……電荷転送シフトレジスタのス
テージ、DR……拡散層、GR……ゲート、Ｒ……
電荷転送シフトレジスタ。
図である。第２ａ図及び第２ｂ図はそれぞれ、従
来のベースクリツピング方法を実施するための電
荷除去手段が各蓄積領域に設けられている先行技
術の感光性デバイスの平面図と、該従来のベース
クリツピング方法を実施中の基板の表面電位を示
した電位図である。第３ａ図は本発明のベースク
リツピング方法を実施するために使用された固体
感光性デバイスの一実施例の略断面図であり、第
３ｂ図乃至第３ｆ図はそれぞれ基板の表面電位の
変化を示す線図である。第４ａ図及び第４ｂ図は
それぞれ電荷蓄積中、電荷Q0の移動中のホトダ
イオードの電圧−電流特性を示すグラフである。
第５図は、転送ゲートGT及び蓄積ゲートGSTにか
けられた電圧を示す線図である。 （主な参照番号）、１……ホトダイオード、２
……第２の基板、Ｄ……読出しダイオード、GC
……制御ゲート、GST……蓄積ゲート、GT……転
送ゲート、GCCD……電荷転送シフトレジスタのス
テージ、DR……拡散層、GR……ゲート、Ｒ……
電荷転送シフトレジスタ。
Claims (1)
- 【特許請求の範囲】 １ 少なくも１つの光検出器が形成されている第
１の基板部分と、 蓄積ゲート下に形成されており且つ前記光検出
器に接続手段を介して接続された蓄積領域と、該
蓄積領域に隣接して設けられた転送ゲートとを少
なくとも有する転送領域と、 前記転送ゲートを介して前記蓄積領域に結合さ
れた電荷転送型のマルチプレクサと を具備しており、少なくとも前記転送領域と前記
マルチプレクサとが第２の基板部分上に形成され
ている固体感光性デバイスのためのベースクリツ
ピング方法において、 前記第２の基板を前記第１の基板に対して負に
バイアスして、前記光検出器において発生した電
荷を前記蓄積領域に蓄積し、該蓄積領域に電荷
Q0を残して前記マルチプレクサへ前記蓄積領域
に蓄積した前記電荷を転送し、前記転送ゲートの
電位が前記第１の基板のバイアス電圧により小さ
くなるように該転送ゲートをバイアスし、前記蓄
積ゲートの電位が前記第１の基板のバイアス電位
と前記転送ゲートの電位との間の中間電位となる
ように該蓄積ゲートをバイアスして、前記光検知
器へ電荷を注入して前記電荷Q0を除去すること
を特徴とするベースクリツピング方法。 ２ 電荷Q0の除去中、前記転送ゲートの電位を
前記第２の基板のバイアス電圧に等しくすること
を特徴とする特許請求の範囲第１項記載のベース
クリツピング方法。 ３ 前記第１の基板の電圧はアース電位に等しく
することを特徴とする特許請求の範囲第１項記載
のベースクリツピング方法。 ４ 前記第１の基板部分と前記第１の基板部分と
は、絶縁分離手段によつて互いに分離されて同一
の基板上に形成されていることを特徴とする特許
請求の範囲第１項記載のベースクリツピング方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8320846A FR2557372B1 (fr) | 1983-12-27 | 1983-12-27 | Procede d'ebasage d'un dispositif photosensible a l'etat solide |
| FR8320846 | 1983-12-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60158775A JPS60158775A (ja) | 1985-08-20 |
| JPH0511472B2 true JPH0511472B2 (ja) | 1993-02-15 |
Family
ID=9295604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59282133A Granted JPS60158775A (ja) | 1983-12-27 | 1984-12-27 | 固体感光性デバイスのためのベースクリツピング方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4685117A (ja) |
| EP (1) | EP0148086B1 (ja) |
| JP (1) | JPS60158775A (ja) |
| DE (1) | DE3466619D1 (ja) |
| FR (1) | FR2557372B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2625593B1 (fr) * | 1988-01-05 | 1990-05-04 | Thomson Csf | Procede et circuit de lecture a faible bruit pour matrice photosensible a transfert de ligne |
| FR2638309B1 (fr) * | 1988-10-25 | 1996-05-24 | Trefimetaux | Plaquette de pretraitement des courants de sortie de diodes de detection soumises a un rayonnement thermique |
| US5022755A (en) * | 1989-05-09 | 1991-06-11 | Varian Associates, Inc. | Photodiode configurations for simultaneous background correction and specific wavelength detection |
| FR2647228B1 (fr) * | 1989-05-16 | 1991-06-28 | Detecteurs Infrarouges Ste Fse | Procede pour homogeneiser les signaux electriques generes par un systeme de detection et transmis a un systeme d'exploitation |
| US5051797A (en) * | 1989-09-05 | 1991-09-24 | Eastman Kodak Company | Charge-coupled device (CCD) imager and method of operation |
| FR2657207B1 (fr) * | 1990-01-16 | 1992-04-10 | Thomson Csf | Dispositif a transfert de charges a dynamique elargie. |
| JPH06311441A (ja) * | 1993-02-25 | 1994-11-04 | Minolta Camera Co Ltd | 固体撮像装置 |
| JP2747410B2 (ja) * | 1993-05-21 | 1998-05-06 | 富士通株式会社 | 固体撮像素子 |
| FR2731569B1 (fr) * | 1995-03-07 | 1997-04-25 | Thomson Tubes Electroniques | Dispositif de recopie de tension a grande linearite |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001501A (en) * | 1973-05-02 | 1977-01-04 | Rca Corporation | Signal processing circuits for charge-transfer, image-sensing arrays |
| US3969634A (en) * | 1975-07-31 | 1976-07-13 | Hughes Aircraft Company | Bucket background subtraction circuit for charge-coupled devices |
| US4139784A (en) * | 1977-08-02 | 1979-02-13 | Rca Corporation | CCD Input circuits |
| US4375597A (en) * | 1980-09-25 | 1983-03-01 | The United States Of America As Represented By The Secretary Of The Air Force | Method of implementing uniform background charge subtraction in a radiation sensing array |
| FR2504334B1 (fr) * | 1981-04-16 | 1985-10-18 | Thomson Csf | Dispositif d'analyse d'image en lignes successives, utilisant le transfert de charges electriques, composant une memoire de ligne, et camera de television comportant un tel dispositif |
| JPS58139465A (ja) * | 1982-02-15 | 1983-08-18 | Matsushita Electric Ind Co Ltd | 固体撮像素子の駆動方法 |
| EP0115225B1 (fr) * | 1982-12-21 | 1987-05-06 | Thomson-Csf | Procédé d'analyse d'un dispositif photosensible à transfert de ligne et dispositif de mise en oeuvre d'un tel procédé |
-
1983
- 1983-12-27 FR FR8320846A patent/FR2557372B1/fr not_active Expired
-
1984
- 1984-12-21 DE DE8484402702T patent/DE3466619D1/de not_active Expired
- 1984-12-21 EP EP84402702A patent/EP0148086B1/fr not_active Expired
- 1984-12-21 US US06/684,470 patent/US4685117A/en not_active Expired - Fee Related
- 1984-12-27 JP JP59282133A patent/JPS60158775A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2557372A1 (fr) | 1985-06-28 |
| EP0148086A2 (fr) | 1985-07-10 |
| DE3466619D1 (en) | 1987-11-05 |
| FR2557372B1 (fr) | 1986-04-11 |
| EP0148086A3 (en) | 1985-08-14 |
| EP0148086B1 (fr) | 1987-09-30 |
| JPS60158775A (ja) | 1985-08-20 |
| US4685117A (en) | 1987-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3969634A (en) | Bucket background subtraction circuit for charge-coupled devices | |
| US3771149A (en) | Charge coupled optical scanner | |
| US4197469A (en) | Capacitively coupled array of photodetectors | |
| US4598320A (en) | Solid state photosensitive device | |
| JPS59108461A (ja) | 固体撮像装置 | |
| JPH0511472B2 (ja) | ||
| US4084190A (en) | Image sensor | |
| US4616249A (en) | Solid state image pick-up element of static induction transistor type | |
| US5402459A (en) | Frame transfer image sensor with electronic shutter | |
| US3852801A (en) | Charge-coupled semiconductor device provided with biasing charges | |
| US4808834A (en) | Solid-state image sensor | |
| EP0059547B1 (en) | Clock controlled anti-blooming for virtual phase ccd's | |
| US5326996A (en) | Charge skimming and variable integration time in focal plane arrays | |
| JPS5910269A (ja) | アンチブルーミング効果を有する光電装置 | |
| US5491354A (en) | Floating gate charge detection node | |
| US4207477A (en) | Bulk channel CCD with switchable draining of minority charge carriers | |
| JPH0771235B2 (ja) | 電荷検出回路の駆動方法 | |
| WO2009119573A1 (ja) | 固体撮像装置 | |
| US4590390A (en) | Solid state photonic detector with charge transfer reader and image-forming target using such a detector | |
| JPH07106553A (ja) | 固体撮像素子 | |
| JP3191793B2 (ja) | 電荷検出装置 | |
| US4647955A (en) | Solid-state photosensitive device | |
| US4645938A (en) | Process for analyzing a row transfer photosensitive device while accomodating parasitic charges | |
| JPS6058779A (ja) | 固体撮像装置 | |
| JPS6134263B2 (ja) |