JPS6233751B2 - - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ 本発明はCCD構造体に係り、更に具体的に云
えば、その出力回路部分に於て用いられるための
その様な構造体に係る。

［従来技術］ 今日、かなり多数のCCD構造体及びそれとと
もに用いられるための回路が存在している。それ
らの装置の出力ステージには多くの関心が持たれ
ているが、未だに出力電位の変動幅が小さいとい
う問題がある。出力電位の変動幅を増すために、
CCDの出力がしばしば電圧増幅器に接続される
が、その方法は出力信号にランダム雑音を生ぜし
める。従つて、増幅回路によつてではなく素子の
構造を変えることによつて、出力電位の変動幅を
増すことが望ましい。

次に、本発明の背景を説明するために、図面を
参照して、従来技術によるCCD構造体について
詳細に説明する。第１図は、従来技術による“浮
遊拡散領域”を有するCCD構造体の出力ステー
ジ部分を示す概略的縦断面図である。表面にＮ型
イオン注入層１２が形成されているＰ型シリコン
基板１０を有する、Ｎ型埋入チヤネル素子が示さ
れている。層１２は、２つ以上のイオン注入工程
により形成されたプロフイルを有するＮ型層とし
ても形成され得る。N⁺型浮遊拡散領域１４及び
N⁺型ドレイン拡散領域１６が層１２中に拡散さ
れ、その上に図に示されている様に従来の如く配
置された多結晶シリコン材料より成る多数の電極
２２，２４，２６，２７及び２８のための基部と
して二酸化シリコン絶縁層１８が形成されてい
る。出力ソース・フオロワ及び／若しくは増幅回
路３０が端子３１及び３２の間に接続されてい
る。CCDクロツク・パルス列の位相φ２，φ３
及びφ４が端子３４，３５及び３６に加えられ
る。1V程度の直流障壁電位が、障壁電極２４に
接続されている端子３７に加えられる。リセツ
ト・パルスが、リセツト・ゲート電極２６に接続
されている端子３８に加えられる。8.5V程度の
ドレイン電位が、拡散されたドレイン電極１６に
接続されている端子３９に加えられ、−2.2V程度
の基板電位が基板に接続されている端子４０に加
えられる。

勿論、第１図の構造体は、実際に於ては、図面
に垂直に延びており、CCDチヤネルは、当技術
分野に於て知られている如く、その周辺に於てチ
ヤネル・ストツプ構造体１９によりその境界を限
定されている。

第１図に於てチツプの一部の概略的断面により
示されている従来技術による出力回路構造体の動
作方法は、基板に関する静電チヤネル電位を上記
構造体に沿つた間隔に対してプロツトしている第
２図に関連づけて示されている。本発明の説明に
於ては、実際に得られた電位が示されているが、
それらは例として示された値である。CCDレジ
スタの電極端子３５及び３６（並びに図示されて
いない他の端子）上のクロツク信号が任意の周知
のクロツキング技法に従つて０乃至8.5Vの間に
於て変化する際に、信号電荷のパケツト（電子）
が直流バイアスされた障壁電極２４の下の電位障
壁を越えて浮遊拡散領域１４に転送される。信号
電荷により生じた浮遊拡散領域の電位の変動が、
通常は少くとも１つの増幅回路の伴つたソース・
フオロワ回路である、出力増幅器３０に加えら
れ、端子３２に於けるその増幅された信号が
CCDチツプの出力信号となる。そのソース・フ
オロワ回路は電圧増幅器ではなく、ソース・フオ
ロワ回路の後のステージに於ける電圧の増幅は、
信号に著しいランダム雑音を加えるという欠点を
有する。

各電荷パケツトが浮遊拡散領域１４に配置され
た後、その拡散領域は、次のパケツトのために、
信号電荷を浮遊拡散領域１４からドレイン拡散領
域１６（該領域から信号電荷は外部電源へ戻され
る）へ転送されることによつて、リセツトされね
ばならない。これは、正のリセツト・パルスをリ
セツト・ゲート電極２６に加えて、浮遊拡散領域
１４、リセツト・ゲート電極２６及びドレイン拡
散領域１６より成るMOSトランジスタを瞬間的
にターン・オンさせることによつて達成される。
電子はより低い電位の領域からより高い電位の領
域へ流れるので、信号電荷による浮遊拡散領域１
４に於ける電圧の変動はドレイン電位と障壁電位
との差に限定される。この設計の１例に於ては、
その電位差は僅か0.8Vである。この電位差は、
電荷の転送を速めるために、リセツト・ゲート電
極２６の下の電位とドレイン電位との間に限定さ
れた電位差が必要とされることにより、更に減少
される。

第２図は、或る電荷転送動作のためのチヤネル
電位レベルを、第１図のCCDに空間的に関連づ
けて示しているグラフである。電位レベル２００
はCCDステージの“オフ”レベルを表わし、レ
ベル２０２は“オン”レベルを表わしている。電
極２４の下の障壁レベルはレベル２０４により表
わされている。レベル２０６及び２０８は、浮遊
拡散領域１４に於ける最大の信号電位の範囲即ち
変動幅（swing）２１０の限界を示している。リ
セツト“オフ”レベルはレベル２１２により表わ
され、その“オン”レベルはレベル２１４により
表わされている。ドレイン電位は最後のレベル２
１６により示されている。

この従来技術による方法に於ては、浮遊拡散電
極１４に於ける電位の変動幅の上限が10.7Vより
も低いが、出力増幅器３０の許容され得る最大入
力電圧による限界は約12.3Vである。

［発明の概要］ 本発明は、比較的製造が簡単な出力ステージに
於ける新規なCCD構造体を実現するものであ
る。

上記構造体は、信号電荷に比例する出力信号が
取出される浮遊拡散領域と、上記出力拡散領域か
ら離隔されており、ドレイン動作電位が加えられ
たときに上記信号電荷が戻されるドレイン拡散領
域とを有するCCD構造体を含む。全体的CCD構
造体の最後のそれらの２つの拡散領域の間には、
典型的なCCDの場合の様に、複数の電極が配置
されている。

従来の幾つかの装置に於ては、最初の拡散領域
のすぐ前に単一の直流電位バイアス障壁電極が配
置され、そして浮遊（ソース）拡散領域、ゲート
電極及びドレイン拡散領域より成るFETのリセ
ツト・ゲート電極として働く様に、単一のパルス
を加えられる電極がそれらの２つの拡散領域の間
に配置されている。この後者の配置は、次の電荷
が処理される様に、浮遊拡散領域をリセツトす
る。しかしながら、その場合、信号電荷による浮
遊拡散領域の電位の変動が著しく制限されてお
り、その問題は本発明によつて軽減される。

本発明に於ては、浮遊拡散領域の直前にパルス
を加えられる電極が配置され、そして２つの拡散
領域の間に複数の電極が配置される。最低３つの
電極をそれらの拡散領域の間に配置されることが
望ましいが、実際的な設計に於ては４つ、幾つか
の設計に於てはそれ以上が配置され得る。出力浮
遊拡散領域の後の最初のその様な電極はリセツ
ト・パルスをゲート電極として動作され、ドレイ
ン拡散領域の前の最後のその様な電極はドレイ
ン・パルス・ゲート電極として動作され、それら
の間の１つ又はそれ以上の電極には、全体的な
CCD回路構成の他の電極に加えられる位相クロ
ツク・パルスと同期化して位相クロツク・パルス
が加えられる。

前に配置されているパルスが印加される電極
は、浮遊拡散領域の電位の変動の下限を拡大する
様に働く。拡散領域の間に配置されている電極
は、信号電荷が、浮遊拡散領域から、直接ドレイ
ン拡散領域中に転送されずにゲートにより誘起さ
れた電位の井戸に転送される様にして、浮遊拡散
領域の電位の変動の上限を拡大する。更に、ドレ
イン・ゲート電極は、ドレイン拡散領域を、前に
配置されている最後のCCDステージから分離さ
せて、これらの間の電荷の流れにおける望ましく
ない振動状態、即ち“電荷スロツシング
（charge sloshing）”を軽減する。

［実施例］ 第３図は、説明を解り易くするために第１図の
構造体に適用されている本発明によるCCD構造
体の一部を概略的に断面により示しているが、本
発明による構造体は多くの異なるCCDにも同様
に適用され得ることを理解されたい。

第３図に示されている如く、多数の電極４２，
４４，４６及び４８が前述の場合と全く同様に配
置されている。位相φ２，φ３及びφ４のパルス
が前述の場合と同様に端子３４，３５及び３６に
加えられるが、位相φ３及びφ４のパルスは又、
電極４４及び４６に接続されている端子５４及び
５６に各々加えられる。直流電位でなく、セツ
ト・パルスが、障壁電極２４に接続されている端
子３７に加えられ、そして又新しいドレイン・ゲ
ート電極４８に接続されている端子５８にも加え
られる。その障壁電極２４は、第３図に示されて
いる如く、パルスを加えられる電極であるので、
以下の説明に於て“セツト・ゲート電極”と称す
る。端子３８を有するゲート電極２６の場合と同
様に、リセツト・パルスが、リセツト・ゲート電
極４２に接続されている端子５２に加えられる。
ドレイン電位及び基板電位は、前述の場合と同様
である。

当技術分野に於て、浮遊拡散領域とそれに近接
するパルスを加えられるゲート電極（セツト及び
リセツト）との間にいわゆる“静的ゲート”
（quiet gate）電極を配置することが知られてい
る。通常、静的ゲートは、ドレイン拡散領域と同
一の電圧に接続され、パルス源と浮遊拡散領域と
の間の望ましくない容量結合を交替させる様に働
く。静的ゲートの下のCCDチヤネルは、浮遊拡
散領域と同一の電位を有し、浮遊拡散領域の延長
部分の如く振舞う。静的ゲートは第３図には示さ
れていないが、本発明に於ても用いられ得る。

第３図に於ける本発明による構造体は、浮遊拡
散領域の電位の変動幅を、12.3Vの限界と、“オ
フ”であるCCDゲートの下のチヤネル電位との
差迄、即ち8.9Vの電位迄増加させ得る。その増
部された電位の変動幅は、3.4V即ち前述の場合
の４倍以上である。

第４Ａ図乃至第４Ｆ図は、本発明によるCCD
の空間的に関連づけて示されている静電チヤネル
電位のグラフである。セツト・ゲート電極２４は
直流でなく振幅の小さいパルスを受取り、更に２
つのCCD電極４４及び４６がリセツト・ゲート
電極４２の後に加えられて、障壁ゲート電極２４
の前の２つのゲート２２及び２８と同一のクロツ
ク位相に接続されており、ドレイン・ゲート電極
４８がドレイン拡散領域１６の前に加えられてい
る。ドレイン・ゲート電極４８は、小さい直流バ
イアスを加えられてもよく、又は図に示されてい
る如く、セツト・ゲート電極２４と同一のパルス
に接続されてもよい。

リセツト・ゲート電極４２とドレイン・ゲート
電極４８との間に２つのCCD電極４４及び４６
を用いることは、実際的な設計に於て好ましい
が、本発明に於て第２の電極４６は除かれ得る。
同様に、当技術分野に於て知られている如く、適
当な順列の位相パルスが印加される３つ以上のそ
の様な電極も用いられ得る。

第４Ａ図に於て、第１信号電荷パケツトＱ１
が、位相φ４に於て、CCDの最後のゲート電極
２８の下に存在している。勿論、クロツク位相の
番号は任意に用いられている。浮遊拡散領域１４
は、バツクグランドの電荷だけを保持し、12.3V
即ち零の信号レベルにある。第４Ｂ図に於て、セ
ツト・ゲート電極２４が正のパルスを受取つて、
そのチヤネル電位が上昇した後に、位相φ４のク
ロツクがターン・オフされる。信号電荷Ｑ１は、
セツト・ゲート電極２４の電位障壁を越えて転送
されて、該セツト・ゲート電極２４の下の浮遊拡
散領域１４中に転送され、それからセツト・ゲー
ト電極２４がターン・オフされる。許容され得る
最大のＱ１に関して、浮遊拡散領域の電位が信号
電荷Ｑ１によつて減少されて、8.9Vになり、第
４Ｃ図に示されている如く、3.4Vの浮遊拡散領
域の電位変動幅が呈せられる。

浮遊拡散領域１４をリセツトするために、クロ
ツク・サイクルに於て位相φ３及びφ４の両方が
高いレベルにある時点に於て、パルスがリセツ
ト・ゲート電極４２に加えられる。リセツト・ゲ
ート・チヤネル電位が12.3Vに上昇して、信号電
荷Ｑ１を、第４Ｄ図に示されている如く、電極４
４及び４６の下の電位の井戸中に転送させる。こ
の設計例に於て、CCDゲートの下の“オン”電
位は、電荷が何ら存在していないとき、典型的に
は16.6Vである。信号電荷Ｑ１が除かれた後、浮
遊拡散領域１４は12.3Vに戻る。リセツト・ゲー
ト電極４２がターン・オフされ、それからφ３電
極４４がターン・オフされて、第４Ｅ図に示され
ている如く、信号電荷Ｑ１がφ４電極４６の下に
残される。これは、第４Ａ図に示されているサイ
クルと同一の位相であり、次の信号電荷パケツト
Ｑ２が最後のCCDの位相φ４の電極２８の下に
存在している。

最後に、セツト・ゲート電極２４及びドレイ
ン・ゲート電極４８がターン・オンされて、φ４
ゲート電極２８及び４６がターン・オフされ、そ
してセツト・ゲート電極２４及びドレイン・ゲー
ト電極４８がターン・オフされて、第４Ｆ図に示
されている如く、信号電荷Ｑ１がドレイン拡散領
域１６中に、そして信号電荷Ｑ２が浮遊拡散領域
１４中に転送される。

第５図は、本発明による装置の動作の理解を助
ける、重要な波形だけを示しているタイミング図
である。第５図には、相対的な波形の振幅は示さ
れていない。曲線５００は、電極２８及び４６に
加えられた４位相クロツク波形の位相φ４を表わ
している。セツト・ゲート電極２４及びドレイ
ン・ゲート電極４８に加えられたパルス波形は曲
線５１０により表わされている。曲線５２０はリ
セツト・ゲート電極４２に加えられたパルス波形
を表わし、曲線５３０は電極２２及び４４に加え
られた４位相クロツク波形の位相φ３を表わして
いる。最後の曲線５４０は浮遊拡散領域１４に於
ける出力電位波形を表わしており、同一の波形が
出力端子３２に於て生じる。第５図に於ける文字
Ａ乃至Ｆは、各々第４Ａ図乃至第４Ｆ図を表わし
ており、各々の図が適用され得る時点を示してい
る。

従つて、本発明によれば、許容され得る最低の
浮遊拡散領域電位を、クロツク・ダウン・レベル
にあるゲート下の電位（例えば、本発明の一実施
例に於ては8.9V）迄、低下させるために、直流
バイアス障壁電極の代りに、パルスを加えられる
“セツト・ゲート”電極が用いられる。その場
合、信号電荷を、浮遊拡散領域から、直接ドレイ
ン拡散領域内へ転送するのではなく、ゲートによ
り誘起された電位の井戸中に転送させるために、
電極が設けられる。電位の井戸はドレイン拡散領
域よりも高い電位（この例に於ては、10.7Vに対
して16.6V）にあるので、浮遊拡散領域はドレイ
ン電位よりも高い電位にリセツトされ得る。その
より高い電位（この例に於ては、12.3V）は典型
的には、出力増幅器の設計によつて限定される。

本発明による構造体は更に、ドレイン拡散領域
を最後のCCDステージから分離させて、“電荷ス
ロツシング”を除く、ドレイン・ゲート電極を有
する。

【図面の簡単な説明】

第１図は従来技術によるCCD構造体の一部を
示す概略図、第２図は第１図の配置を理解し易く
するために上記構造体に空間的に関連づけて示さ
れている静電チヤネル電位のグラフ、第３図は本
発明によるCCDの出力ステージ部分を示す概略
図、第４Ａ図乃至第４Ｆ図は本発明によるCCD
の理解を助けるために上記構造体に空間的に関連
づけて示されている静電チヤネル電位のグラフ、
第５図は本発明によるCCDを用いた出力回路の
動作に於て生じる波形のグラフである。 １０……Ｐ型シリコン基板、１２……Ｎ型イオ
ン注入層、１４……N⁺型浮遊（ソース）拡散領
域（浮遊拡散電極）、１６……N⁺型ドレイン拡散
領域（ドレイン電極）、１８……二酸化シリコン
絶縁層、１９……チヤネル・ストツプ構造体、２
２，２４，２６，２７，２８，４２，４４，４
６，４８……多結晶シリコン材料の電極（２４…
…直流バイアスされる障壁電極又はパルスを加え
られるセツト・ゲート電極；２６，４２……リセ
ツト・ゲート電極；４８……ドレイン・ゲート電
極）、３０……出力増幅器、３１，３２，３４乃
至４０，５２，５４，５６，５８……端子。

Claims (1)

1. 【特許請求の範囲】 １ (a) 第１導電型の半導体基板と、 (b) 上記基板上に設けられた第２導電型の半導体
   材料の層と、 (c) 上記層中に、浮遊拡散領域を形成するように
   設けられた、高不純物濃度を呈する第２導電型
   の第１の領域と、 (d) 上記層中に、上記第１の領域から離隔してド
   レイン拡散領域を形成するように設けられた、
   高不純物濃度を呈する第２導電型の第２の領域
   と、 (e) 上記第１の領域よりも、電荷の転送方向に関
   して先方の上記層上に、電荷の転送方向に沿つ
   て互いに離隔して配置された少くとも２個の第
   １の電極と、 (f) 上記第１の領域よりも、電荷の転送方向に関
   して後方の上記層上の上記第１の領域と上記第
   ２の領域の間に電荷の転送方向に沿つて互いに
   離隔して配置された少くとも３個の第２の電極
   と、 (g) 上記層と上記第１及び第２の電極を絶縁する
   ために、上記層と上記第１及び第２の電極の間
   に配置された絶縁層と、 (h) 上記第１の領域に電気的に接続された第１の
   端子と、 (i) 上記第２の領域に電気的に接続された第２の
   端子と、 (j) 上記第１の端子に接続された入力端子と、出
   力端子とを有する出力電圧変換回路と、 (k) 上記少くとも２個の第１の電極のうちの最も
   後方の電極を除く電極と、上記少くとも３個の
   第２の電極のうちの最も先方の電極と最も後方
   の電極を除く電極に接続されたクロツク信号源
   と、 (l) 上記少くとも３個の第２の電極のうちの最も
   先方の電極にリセツト・パルスを供給するため
   の第１の回路と、 （ｍ） 上記少くとも２個の第１の電極のうちの
   最も後方の電極と、上記少くとも３個の第２の
   電極のうちの最も後方の電極にセツト・パルス
   を供給するための第２の回路、 とを具備するCCD用出力回路構造体。