JPS6138624B2 - - Google Patents
Info
- Publication number
- JPS6138624B2 JPS6138624B2 JP53141334A JP14133478A JPS6138624B2 JP S6138624 B2 JPS6138624 B2 JP S6138624B2 JP 53141334 A JP53141334 A JP 53141334A JP 14133478 A JP14133478 A JP 14133478A JP S6138624 B2 JPS6138624 B2 JP S6138624B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- charges
- electrode
- charge transfer
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/454—Output structures
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
近年、半導体基板表面又は基板内での熱非平衡
キヤリアを移動させることを特徴とする電荷転送
素子が開発されてきた。このような素子のうち、
電荷結合素子（CCD：charge coupled device）
は比較的高速で動作し、しかも転送効率が良く
種々の応用が期待されている。
キヤリアを移動させることを特徴とする電荷転送
素子が開発されてきた。このような素子のうち、
電荷結合素子（CCD：charge coupled device）
は比較的高速で動作し、しかも転送効率が良く
種々の応用が期待されている。
CCDは第１図に示すように半導体基板１上に
酸化膜等の絶縁層２を介して複数個の転送電極、
四相であれば３ａ，３ｂ，３ｃ，３ｂを配列した
構造を具備しており、これらの電極にそれぞれ位
相の異なる４種類の駆動パルスφ１，φ２，φ
３，φ４を印加し、各電極下に形成されるポテン
シヤル井戸を順次一方向に移動することにより、
上記ポテンシヤル井戸に蓄えられた信号電荷の転
送がなされる、このようにして転送されてきた電
荷の量を検出してCCDの出力信号としている。
酸化膜等の絶縁層２を介して複数個の転送電極、
四相であれば３ａ，３ｂ，３ｃ，３ｂを配列した
構造を具備しており、これらの電極にそれぞれ位
相の異なる４種類の駆動パルスφ１，φ２，φ
３，φ４を印加し、各電極下に形成されるポテン
シヤル井戸を順次一方向に移動することにより、
上記ポテンシヤル井戸に蓄えられた信号電荷の転
送がなされる、このようにして転送されてきた電
荷の量を検出してCCDの出力信号としている。
従来行なわれているCCDの信号電荷を検出す
る方式を第１図，第２図及び第３図に示す。第１
図は電流値として信号電荷を検出する方式であ
る。CCD中を転送されてきた電荷は例えばｐ型
半導体基板１の中に作り込まれたｎ型拡散領域４
に蓄積される。ｎ型拡散領域４を抵抗５を介して
逆バイアス電源６に接続することにより、この部
分のポテンシヤルを転送電極下のポテンシヤルよ
りも常時低い状態としておきｎ型拡散領域４に転
送されてきた電荷を抵抗５に流し込む構成として
いる。このようにすれば電荷の移動による電流値
を抵抗５の両端の電位差として増幅器７を介して
検出することができる。
る方式を第１図，第２図及び第３図に示す。第１
図は電流値として信号電荷を検出する方式であ
る。CCD中を転送されてきた電荷は例えばｐ型
半導体基板１の中に作り込まれたｎ型拡散領域４
に蓄積される。ｎ型拡散領域４を抵抗５を介して
逆バイアス電源６に接続することにより、この部
分のポテンシヤルを転送電極下のポテンシヤルよ
りも常時低い状態としておきｎ型拡散領域４に転
送されてきた電荷を抵抗５に流し込む構成として
いる。このようにすれば電荷の移動による電流値
を抵抗５の両端の電位差として増幅器７を介して
検出することができる。
第２図は電圧値として検出する従来の方式であ
り、第１図の低抗５をスイツチ８で置き換えた構
成となつている。スイツチ８をオフにした状態の
とき、CCDにより転送されてきた電荷がｎ型拡
散領域４に注入されるとｎ型拡散領域４の電位が
変化する。この電位の変を測定して信号電荷量を
検出し、その後、スイツチ８をオンにしてｎ型拡
拡領域４に蓄積された電荷を速やかに放電してい
る。
り、第１図の低抗５をスイツチ８で置き換えた構
成となつている。スイツチ８をオフにした状態の
とき、CCDにより転送されてきた電荷がｎ型拡
散領域４に注入されるとｎ型拡散領域４の電位が
変化する。この電位の変を測定して信号電荷量を
検出し、その後、スイツチ８をオンにしてｎ型拡
拡領域４に蓄積された電荷を速やかに放電してい
る。
第３図の方はCCDの転送電極、例えば３ｂと
半導体基板１の間の絶縁層２の中に電荷検出用電
極９を設けたものである。CCD中を電荷が転送
されてきて電極９の下に達したとき、電極９にイ
メージ電荷が生ずる。このイメージ電荷による電
極９の電位変化を増幅器７を介して検出すること
によつてCCD中を転送されてきた電荷の量を検
出している。
半導体基板１の間の絶縁層２の中に電荷検出用電
極９を設けたものである。CCD中を電荷が転送
されてきて電極９の下に達したとき、電極９にイ
メージ電荷が生ずる。このイメージ電荷による電
極９の電位変化を増幅器７を介して検出すること
によつてCCD中を転送されてきた電荷の量を検
出している。
上記のように従来の電荷検出回路はいずれも電
荷検出の機能のみを有するものである。しかし、
CCDの用途が多様化するにつれて種々機能を有
する出力回路が必要とされる。例えば、CCDの
出力信号には真の信号電荷とともに暗電流等の原
因による不要な電荷が含まれている。この不要な
電荷にはCCDの転送段数にかかわらず一定量の
ものと、転送段数に比例して増加するものとがあ
る。上記の一定量の電荷の例としてはCCDイメ
ージセンサにおいて信号電荷を蓄積する時間内に
生ずる暗電流によるもの、また転送段数に比例し
て増加するものとしては、前の例と同様なCCD
イメージセンサにおいて信号電荷転送中に生ずる
暗電流によるものなどがある。従来、これらの電
荷の影響を取り除くため、不要な電荷のみを発生
するダミーCCDを設け、この出力とCCDの出力
との差動を外部回路によつて取るなどの配慮が払
われているが、このことにより全体の構成が著し
く複雑なものとなつていた。
荷検出の機能のみを有するものである。しかし、
CCDの用途が多様化するにつれて種々機能を有
する出力回路が必要とされる。例えば、CCDの
出力信号には真の信号電荷とともに暗電流等の原
因による不要な電荷が含まれている。この不要な
電荷にはCCDの転送段数にかかわらず一定量の
ものと、転送段数に比例して増加するものとがあ
る。上記の一定量の電荷の例としてはCCDイメ
ージセンサにおいて信号電荷を蓄積する時間内に
生ずる暗電流によるもの、また転送段数に比例し
て増加するものとしては、前の例と同様なCCD
イメージセンサにおいて信号電荷転送中に生ずる
暗電流によるものなどがある。従来、これらの電
荷の影響を取り除くため、不要な電荷のみを発生
するダミーCCDを設け、この出力とCCDの出力
との差動を外部回路によつて取るなどの配慮が払
われているが、このことにより全体の構成が著し
く複雑なものとなつていた。
また、出力信号の信号処理を行う場合、出力信
号波形のデユーテイレシオ（duty ratio）が大き
い程有利である。例えば、高周波の雑音を除くた
め低域フイルタを通した場合の出力信号振幅はデ
ユーテイレシオが大きい程大きくなるので、出力
信号波形のデユーテイレシオを出来るだけ大きく
するのが有利である。しかし、従来の出力回路に
おいては一般的にｎ相駆動では100／ｎ％以下の
デユーテイレシオしかとれない。特にIRCCD
（lnfrared Charge Coupled Device）の場合など
においては、CCDの数ビツトおきに赤外線検知
素子が付いている場合がる。この構成では数ビツ
トおきに信号が出力されるためデユーテイレシオ
が著しく小さくなつた出力波形となつている。
号波形のデユーテイレシオ（duty ratio）が大き
い程有利である。例えば、高周波の雑音を除くた
め低域フイルタを通した場合の出力信号振幅はデ
ユーテイレシオが大きい程大きくなるので、出力
信号波形のデユーテイレシオを出来るだけ大きく
するのが有利である。しかし、従来の出力回路に
おいては一般的にｎ相駆動では100／ｎ％以下の
デユーテイレシオしかとれない。特にIRCCD
（lnfrared Charge Coupled Device）の場合など
においては、CCDの数ビツトおきに赤外線検知
素子が付いている場合がる。この構成では数ビツ
トおきに信号が出力されるためデユーテイレシオ
が著しく小さくなつた出力波形となつている。
本発明は上記の如き点に鑑みてなされたもので
あり、電荷検出装置の前に電荷蓄積手段と不要電
荷除去手段とからなる不要な電荷を除去する部分
を設けることにより、高感度でしかもデユーテイ
レシオの向上および不要電荷除去の機能が付加さ
れた電荷転送半導体装置を提供するものである。
あり、電荷検出装置の前に電荷蓄積手段と不要電
荷除去手段とからなる不要な電荷を除去する部分
を設けることにより、高感度でしかもデユーテイ
レシオの向上および不要電荷除去の機能が付加さ
れた電荷転送半導体装置を提供するものである。
第４図に本発明の電荷転送半導体装置の概念図
を示す。本発明の電荷転送半導体装置は、CCD
等の素子からなる電荷転送素子１０および第１
図，第２図および第３図で示したような従来の電
荷検出手段と同様の構成である電荷検出手段１２
と不要な電荷を除去する部分１３′とからなる出
力電荷検出手段１７とを備えている。また、不要
な電荷を除去する部分１３′は、２つの電荷蓄積
手段１１、これらの間にあつて、前段に位置する
電荷蓄積手段で蓄積する電荷中の不要電荷除去用
のポテンシヤル障壁を形成する手段１１０ならび
にそれぞれの電荷蓄積手段に残る不要な電荷を取
り去る２つの不要電荷除去手段１３とで構成され
ている。なお、１４，１５，１６は電荷の流れを
示す。
を示す。本発明の電荷転送半導体装置は、CCD
等の素子からなる電荷転送素子１０および第１
図，第２図および第３図で示したような従来の電
荷検出手段と同様の構成である電荷検出手段１２
と不要な電荷を除去する部分１３′とからなる出
力電荷検出手段１７とを備えている。また、不要
な電荷を除去する部分１３′は、２つの電荷蓄積
手段１１、これらの間にあつて、前段に位置する
電荷蓄積手段で蓄積する電荷中の不要電荷除去用
のポテンシヤル障壁を形成する手段１１０ならび
にそれぞれの電荷蓄積手段に残る不要な電荷を取
り去る２つの不要電荷除去手段１３とで構成され
ている。なお、１４，１５，１６は電荷の流れを
示す。
このような構成とされた本発明の電荷転送半導
体装置では、電荷転送素子１０から出される電荷
は、電荷蓄積手段１１に蓄積されてから真の信号
電荷１６と不要電荷１５とに分けられ、電荷検出
手段１２と不要電荷検出手段１３に入力されるこ
とろとなる。
体装置では、電荷転送素子１０から出される電荷
は、電荷蓄積手段１１に蓄積されてから真の信号
電荷１６と不要電荷１５とに分けられ、電荷検出
手段１２と不要電荷検出手段１３に入力されるこ
とろとなる。
以下第２図で示した従来方式を採用した場合の
本発明の実施例について詳しく説明する。第５図
は第４図で示した本発明の電荷転送半導体装置の
具体的な構成を示している。第５図において、３
ａ〜３ｄは電荷転送素子の転送電極、１９ま半導
体基板とは逆導電型の不純物拡散により形成した
蓄積領域、２０は蓄積領域１９と同一導電型のフ
ローテイング拡散領域そして２１はMOS構造の
ゲート電極であり、これらはチヤンネルストツパ
３５により他の領域と分離されている、またチヤ
ンネルストツパ３６，３７，３８で囲まれる領域
はいずれもMOSトランジスタ（MOSFET）の構
造をしており、第１のチヤンネルストツパ３６で
囲まれる領域は、ゲート電極２３に電圧を印加す
ることにより蓄積領域１９をリセツトする役目を
になう第２のチヤンネルストツパ３７で囲まれる
領域は、フローテイング拡散領域２０をリセツト
する役目を担う。第３のチヤンネルストツパ３８
で囲まれる領域は、電荷を出力する装置を形成す
る。上記フローテイング拡散領域２０ならびにネ
ヤンネルストツパ３７及び３８で囲まれる領域と
で電荷検出装置１２を構成している。
本発明の実施例について詳しく説明する。第５図
は第４図で示した本発明の電荷転送半導体装置の
具体的な構成を示している。第５図において、３
ａ〜３ｄは電荷転送素子の転送電極、１９ま半導
体基板とは逆導電型の不純物拡散により形成した
蓄積領域、２０は蓄積領域１９と同一導電型のフ
ローテイング拡散領域そして２１はMOS構造の
ゲート電極であり、これらはチヤンネルストツパ
３５により他の領域と分離されている、またチヤ
ンネルストツパ３６，３７，３８で囲まれる領域
はいずれもMOSトランジスタ（MOSFET）の構
造をしており、第１のチヤンネルストツパ３６で
囲まれる領域は、ゲート電極２３に電圧を印加す
ることにより蓄積領域１９をリセツトする役目を
になう第２のチヤンネルストツパ３７で囲まれる
領域は、フローテイング拡散領域２０をリセツト
する役目を担う。第３のチヤンネルストツパ３８
で囲まれる領域は、電荷を出力する装置を形成す
る。上記フローテイング拡散領域２０ならびにネ
ヤンネルストツパ３７及び３８で囲まれる領域と
で電荷検出装置１２を構成している。
第６図は、第５図で示した電荷転送半導体装置
の蓄積領域１９、ゲート電極２１，２３，２４お
よび出力端子２５の電圧波形を示し、また、第７
図は、出力回路中の電荷の移動状態を示す図であ
り、以下に第５図で示す電荷転送半導体装置によ
り４ビツト積分を行う場合の動作を説明する。
の蓄積領域１９、ゲート電極２１，２３，２４お
よび出力端子２５の電圧波形を示し、また、第７
図は、出力回路中の電荷の移動状態を示す図であ
り、以下に第５図で示す電荷転送半導体装置によ
り４ビツト積分を行う場合の動作を説明する。
CCD中を電荷が転送されてきて駆動パルスφ
１が印加される最終電極３ａに達した状態を第６
図及び第７図のt1で示している。このとき、CCD
の最終電極３ａに印加されるパルスの立下りで蓄
積領域１９に電荷が注入されるように、電極１８
の直流印加電圧を調整している。例えばCCDの
駆動パルスが２０Ｖであると、電極１８の電圧は
４Ｖ程度にすればよい。次に、前もつてリセツト
された蓄積領域１９に駆動パルスφ１の立下りに
同期して１ビツト目の電荷が注入される。これを
示しているのが第６図及び第７図のt2であり、図
中の波形２９が１ビツト目の電荷が注入されたと
きの蓄積領域１９の電圧波形である。同様にし
て、２ビツト目，３ビツト目，４ビツト目の電荷
の蓄積動作を示す図がそれぞれt3，t4，t5であ
る。t5は４ビツト分の電荷が蓄積された状態であ
るが、これに先だつて、ゲート電極２４には２５
Ｖ程度のパルス電圧が加えられ、蓄積領域２０に
蓄積されている前の信号電荷をリセツトし、次の
信号を注入する用意をしている。次にゲート電極
２１にパルスを印加して蓄積領域１９の電荷をフ
ローテイング拡散領域２０に注入した状態がt6で
ある。このとき、ゲート電極２１に印加するパル
ス電圧は、不要な電荷がフローテイング拡散領域
２０に注入されないように例えば１５Ｖに調整す
る。このように電圧を設定すると蓄積領域１９、
フローテイング拡散領域２０およびゲート電極２
１で形成されるMOSFETがカツトオフになるよ
うな条件で電荷の注入が止まり蓄積領域１９に不
要は電荷Ｑdが残り、４ビツト積分された真の信
号Ｑtのみがフローテイング拡散領域２０に注入
される。この状態がt6である。信号電荷量はゲー
ト２２で形成されるボルテージフオロアで検出さ
れ、端子２５が出力される。この後、ゲート電極
２３にパルス電圧２０Ｖを印加し、蓄積領域１９
に残された不要な電荷Ｑdを取り除き、次の４ビ
ツト積分の用意が完了する。この操作の繰り返し
で得られる出力波形を第６図の出力端子の電圧波
形として示す。図中、電圧３１が不要な電荷を取
り除いた真の信号電荷による出力電圧値であり、
これが出力端子２５に出力される時間幅はW1と
なる。
１が印加される最終電極３ａに達した状態を第６
図及び第７図のt1で示している。このとき、CCD
の最終電極３ａに印加されるパルスの立下りで蓄
積領域１９に電荷が注入されるように、電極１８
の直流印加電圧を調整している。例えばCCDの
駆動パルスが２０Ｖであると、電極１８の電圧は
４Ｖ程度にすればよい。次に、前もつてリセツト
された蓄積領域１９に駆動パルスφ１の立下りに
同期して１ビツト目の電荷が注入される。これを
示しているのが第６図及び第７図のt2であり、図
中の波形２９が１ビツト目の電荷が注入されたと
きの蓄積領域１９の電圧波形である。同様にし
て、２ビツト目，３ビツト目，４ビツト目の電荷
の蓄積動作を示す図がそれぞれt3，t4，t5であ
る。t5は４ビツト分の電荷が蓄積された状態であ
るが、これに先だつて、ゲート電極２４には２５
Ｖ程度のパルス電圧が加えられ、蓄積領域２０に
蓄積されている前の信号電荷をリセツトし、次の
信号を注入する用意をしている。次にゲート電極
２１にパルスを印加して蓄積領域１９の電荷をフ
ローテイング拡散領域２０に注入した状態がt6で
ある。このとき、ゲート電極２１に印加するパル
ス電圧は、不要な電荷がフローテイング拡散領域
２０に注入されないように例えば１５Ｖに調整す
る。このように電圧を設定すると蓄積領域１９、
フローテイング拡散領域２０およびゲート電極２
１で形成されるMOSFETがカツトオフになるよ
うな条件で電荷の注入が止まり蓄積領域１９に不
要は電荷Ｑdが残り、４ビツト積分された真の信
号Ｑtのみがフローテイング拡散領域２０に注入
される。この状態がt6である。信号電荷量はゲー
ト２２で形成されるボルテージフオロアで検出さ
れ、端子２５が出力される。この後、ゲート電極
２３にパルス電圧２０Ｖを印加し、蓄積領域１９
に残された不要な電荷Ｑdを取り除き、次の４ビ
ツト積分の用意が完了する。この操作の繰り返し
で得られる出力波形を第６図の出力端子の電圧波
形として示す。図中、電圧３１が不要な電荷を取
り除いた真の信号電荷による出力電圧値であり、
これが出力端子２５に出力される時間幅はW1と
なる。
一方、従来の方式では、第６図の蓄積領域１９
の電圧波形に示したような出力が得られ、電圧３
０が出力電圧値となる。この電圧が出力される時
間幅はW2であり、さらに不要な電荷も取り除か
れていない。また、デユーテイレシオについて両
者を比較した場合、本発明の電荷転送半導体装置
のデユーテイレシオが格段に大きくなつているこ
とは、出力時間幅W2とW1を図面上で比較しても
明白である。なお、第６図に示した波形におい
て、２６，２７，２８に示した電圧の降下は、各
パルスのフイールドスルーによるものであり、従
来、ダミー出力との差動増幅等により除去されて
おり、本発明の動作には無関係なものである。
の電圧波形に示したような出力が得られ、電圧３
０が出力電圧値となる。この電圧が出力される時
間幅はW2であり、さらに不要な電荷も取り除か
れていない。また、デユーテイレシオについて両
者を比較した場合、本発明の電荷転送半導体装置
のデユーテイレシオが格段に大きくなつているこ
とは、出力時間幅W2とW1を図面上で比較しても
明白である。なお、第６図に示した波形におい
て、２６，２７，２８に示した電圧の降下は、各
パルスのフイールドスルーによるものであり、従
来、ダミー出力との差動増幅等により除去されて
おり、本発明の動作には無関係なものである。
次に、第３図で示した従来の方式を基本とする
本発明の電荷転送半導体装置の構造を第８図に示
す。第８図において、電極３２は駆動パルスφ１
の立下りで電荷が電極３３の下のポテンシヤル井
戸に注入されるようにするための電極、また、電
極３３は転送されてきた電荷を蓄積するためのポ
テンシヤル井戸を形成する電極であり、電極３３
の下の半導体基板には蓄積領域が形成されてい
る。電極４０は電極４１の下のポテンンシヤル井
戸へ電極３３の下の蓄積領域に蓄積された真の信
号のみを転送するためのポテンシヤル障壁を作る
ための電極、また、電極４１は真の信号を蓄積し
保持するための深いポテンシヤル井戸を形成する
ための電極であり、電極４１の下の半導体基板に
は蓄積領域が形成される。電極４２は電極４１の
下のポテンシヤル井戸中の電荷を検出するための
フローテイングゲート、そして電極４４は電極４
１に印加されるパルスの立下がりで電荷を転送す
るためのポテンシヤル障壁を形成する電極であ
る。また３５はチヤンネルストツパを示す。
本発明の電荷転送半導体装置の構造を第８図に示
す。第８図において、電極３２は駆動パルスφ１
の立下りで電荷が電極３３の下のポテンシヤル井
戸に注入されるようにするための電極、また、電
極３３は転送されてきた電荷を蓄積するためのポ
テンシヤル井戸を形成する電極であり、電極３３
の下の半導体基板には蓄積領域が形成されてい
る。電極４０は電極４１の下のポテンンシヤル井
戸へ電極３３の下の蓄積領域に蓄積された真の信
号のみを転送するためのポテンシヤル障壁を作る
ための電極、また、電極４１は真の信号を蓄積し
保持するための深いポテンシヤル井戸を形成する
ための電極であり、電極４１の下の半導体基板に
は蓄積領域が形成される。電極４２は電極４１の
下のポテンシヤル井戸中の電荷を検出するための
フローテイングゲート、そして電極４４は電極４
１に印加されるパルスの立下がりで電荷を転送す
るためのポテンシヤル障壁を形成する電極であ
る。また３５はチヤンネルストツパを示す。
第９図に駆動パルスと出力波形を示す。CCD
の駆動パルスφ１が印加される最終電極３ａまで
転送されてきた電荷は駆動パルスφ１の立下りに
同期して電極３３下のポテンシヤル井戸に注入さ
れる。このときのCCDの駆動パルスを２０Ｖと
すると、電極３２及び４４は例えば４Ｖ程度に設
定する。この様にしてCCDの転送電荷４ビツト
分が電極３３の下のポテンシヤル井戸に蓄積され
る。この蓄積電荷を電極４０下のチヤンネルを通
して電極４１下の深いポテンシヤル井戸に注入す
る。この時、電極４０の電圧を不要電荷が電極３
３下に残るように設定する。このようにして電極
４１下のポテンシヤル井戸に注入された真の信号
電荷をボルテージフオロアの電極４２で検出す
る。電極４１下のポテンシヤル井戸中の電荷は電
極４１に電圧が印加されている時間にわたり保持
されているためデユーテイレシオの大きい波形が
得られる。次に電極３３にパルス電圧を印加し
て、電極３３のポテンシヤル井戸中に残された不
要な電荷を取り除き、次の４ビツト積分の用意が
完了する。この様な操作の繰り返しで得られる出
力波形を第９図に示す。電圧３４が信号出力であ
る。
の駆動パルスφ１が印加される最終電極３ａまで
転送されてきた電荷は駆動パルスφ１の立下りに
同期して電極３３下のポテンシヤル井戸に注入さ
れる。このときのCCDの駆動パルスを２０Ｖと
すると、電極３２及び４４は例えば４Ｖ程度に設
定する。この様にしてCCDの転送電荷４ビツト
分が電極３３の下のポテンシヤル井戸に蓄積され
る。この蓄積電荷を電極４０下のチヤンネルを通
して電極４１下の深いポテンシヤル井戸に注入す
る。この時、電極４０の電圧を不要電荷が電極３
３下に残るように設定する。このようにして電極
４１下のポテンシヤル井戸に注入された真の信号
電荷をボルテージフオロアの電極４２で検出す
る。電極４１下のポテンシヤル井戸中の電荷は電
極４１に電圧が印加されている時間にわたり保持
されているためデユーテイレシオの大きい波形が
得られる。次に電極３３にパルス電圧を印加し
て、電極３３のポテンシヤル井戸中に残された不
要な電荷を取り除き、次の４ビツト積分の用意が
完了する。この様な操作の繰り返しで得られる出
力波形を第９図に示す。電圧３４が信号出力であ
る。
以上の例は４相駆動のCCDを電荷転送素子と
する電荷転送半導体装置に本発明を適用した場合
について述べたが、２相及び３相駆動のCCD及
BBDなどを電荷転送素子とする電荷転送半導体
装置にも同様にして適用できる。また、不要な電
荷が一定である場合を例示して本発明を説明した
転送中に発生する暗電流による電荷すなわち転送
段数に比例して大きくなる不要電荷に対しても次
のように適用できる。すなわち、転送段数をカウ
ンターで計数して、その数に比例した値に第５図
の電極２１及び第８図の電極４０に印加する電圧
を調整し、残される不要電荷量を増加すればよ
い。
する電荷転送半導体装置に本発明を適用した場合
について述べたが、２相及び３相駆動のCCD及
BBDなどを電荷転送素子とする電荷転送半導体
装置にも同様にして適用できる。また、不要な電
荷が一定である場合を例示して本発明を説明した
転送中に発生する暗電流による電荷すなわち転送
段数に比例して大きくなる不要電荷に対しても次
のように適用できる。すなわち、転送段数をカウ
ンターで計数して、その数に比例した値に第５図
の電極２１及び第８図の電極４０に印加する電圧
を調整し、残される不要電荷量を増加すればよ
い。
以上述べてきたように本発明は、電荷転送素子
により転送されてきた信号電荷を転送クロツクの
相数と等しいビツト分だけ蓄積し、この蓄積領域
から真の信号電荷を取り出し検出するとともに上
記蓄積領域に残存している不要電荷を除去するよ
うにしたもので、以下に列挙するような特徴及び
利点を有する。
により転送されてきた信号電荷を転送クロツクの
相数と等しいビツト分だけ蓄積し、この蓄積領域
から真の信号電荷を取り出し検出するとともに上
記蓄積領域に残存している不要電荷を除去するよ
うにしたもので、以下に列挙するような特徴及び
利点を有する。
(1) 出力信号波形のデユーテイレシオが著しく改
善され、外部回路で行う信号処理の際、有利に
なる。特に、数ビツトおきに信号が転送されて
くる場合には従来例と比較して飛躍的にデユー
テイレシオを改善できる。
善され、外部回路で行う信号処理の際、有利に
なる。特に、数ビツトおきに信号が転送されて
くる場合には従来例と比較して飛躍的にデユー
テイレシオを改善できる。
(2) 転送電荷中に含まれる一定量の不要電荷及び
転送段数に比例して増加する不要電荷を容易に
除去できる。
転送段数に比例して増加する不要電荷を容易に
除去できる。
(3) 各方式の電荷転送素子とともに容易にモノリ
シツク集積回路化することが可能である。
シツク集積回路化することが可能である。
(4) 従来例と比較して、電荷検出感度は同等もし
くはそれ以上である。
くはそれ以上である。
第１図、第２図及び第３図は従来の電荷検出装
置の構造と原理を示す図、第４図は本発明の電荷
転送半導体装置を示すブロツクダイヤグラム、第
５図は第２図の方式を採用した本発明の電荷転送
半導体装置の具体的な構成を示す図、第６図は第
２図の方式を採用した本発明の電荷転送半導体装
置におけるパルスのタイミングと出力波形を示す
図、第７図は第６図に関連した機能を示すポテン
シヤル図、第８図は第３図の方式を採用した本発
明の電荷転送半導体装置の構成を示す図、第９図
は第８図の電荷転送半導体装置におけるパルスの
タイミングと出力波形を示す図である。 １……ｐ形Si基板、２……絶縁層、３ａ，３
ｂ，３ｃ，３ｄ，１８……信号転送部電極、４，
１９，２０……ｎ形拡散領域、２１，２３，３
２，３３，３９，４０，４１……出力段の電極、
２２，４２……ボルテージフオロア用電極、２
５，４５……出力端子、３５〜３８……チヤンネ
ルストツパー、３１，３４……本発明適用により
得られる出力電圧。
置の構造と原理を示す図、第４図は本発明の電荷
転送半導体装置を示すブロツクダイヤグラム、第
５図は第２図の方式を採用した本発明の電荷転送
半導体装置の具体的な構成を示す図、第６図は第
２図の方式を採用した本発明の電荷転送半導体装
置におけるパルスのタイミングと出力波形を示す
図、第７図は第６図に関連した機能を示すポテン
シヤル図、第８図は第３図の方式を採用した本発
明の電荷転送半導体装置の構成を示す図、第９図
は第８図の電荷転送半導体装置におけるパルスの
タイミングと出力波形を示す図である。 １……ｐ形Si基板、２……絶縁層、３ａ，３
ｂ，３ｃ，３ｄ，１８……信号転送部電極、４，
１９，２０……ｎ形拡散領域、２１，２３，３
２，３３，３９，４０，４１……出力段の電極、
２２，４２……ボルテージフオロア用電極、２
５，４５……出力端子、３５〜３８……チヤンネ
ルストツパー、３１，３４……本発明適用により
得られる出力電圧。
Claims (1)
- 【特許請求の範囲】 １ 信号電荷を導入する部分と、所定の転送段数
をもち、信号電荷を移送するための電荷転送素子
と、同電荷転送素子の最終段もしくは転送段の中
間部に配設され、移送されてきた信号電荷を転送
クロツクの相数と等しいビツト分だけ蓄積する第
１の蓄積領域、同第１の蓄積領域に蓄積される電
荷中の不要電荷除去用のポテンシヤル障壁を形成
する手段、同手段で不要電荷の除去された真の信
号電荷を蓄積する第２の蓄積領域、同第２の蓄積
領域に蓄積された真の信号電荷を取り出す信号電
荷検出手段および残存する前記不要電荷を除去す
る不要電荷除去手段とからなる出力電荷検出手段
とを単一の半導体基板内に形成したことを特徴と
する電荷転送半導体装置。 ２ 第１および第２の蓄積領域が半導体基板と逆
導電型の拡散領域であることを特徴とする特許請
求の範囲第１項に記載の電荷転送半導体装置。 ３ 第１および第２の蓄積領域が半導体基板とそ
の基板上に絶縁膜を介して設けられた電極である
ことを特徴とする特許請求の範囲第１項に記載の
電荷転送半導体装置。 ４ 不要電荷降去用のポテンシヤル障壁を形成す
る手段が、半導体基板とこの半導体基板上に設け
られた絶縁膜とその絶縁膜上に形成された電極と
同電極の電位を調整する手段とからなることを特
徴とする特許請求の範囲第１項に記載の電荷転送
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14133478A JPS5567165A (en) | 1978-11-15 | 1978-11-15 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14133478A JPS5567165A (en) | 1978-11-15 | 1978-11-15 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5567165A JPS5567165A (en) | 1980-05-21 |
| JPS6138624B2 true JPS6138624B2 (ja) | 1986-08-30 |
Family
ID=15289524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14133478A Granted JPS5567165A (en) | 1978-11-15 | 1978-11-15 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5567165A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006095903A1 (ja) * | 2005-03-11 | 2006-09-14 | National University Corporation Toyohashi University Of Technology | 累積型化学・物理現象検出装置 |
| WO2007108465A1 (ja) * | 2006-03-20 | 2007-09-27 | National University Corporation Toyohashi University Of Technology | 累積型化学・物理現象検出方法及びその装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288466A (ja) * | 1985-06-17 | 1986-12-18 | Fujitsu Ltd | 電荷検出回路 |
| JPH07114276B2 (ja) * | 1988-06-30 | 1995-12-06 | 日本電気株式会社 | 固体撮像装置 |
| FR2657207B1 (fr) * | 1990-01-16 | 1992-04-10 | Thomson Csf | Dispositif a transfert de charges a dynamique elargie. |
-
1978
- 1978-11-15 JP JP14133478A patent/JPS5567165A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006095903A1 (ja) * | 2005-03-11 | 2006-09-14 | National University Corporation Toyohashi University Of Technology | 累積型化学・物理現象検出装置 |
| WO2007108465A1 (ja) * | 2006-03-20 | 2007-09-27 | National University Corporation Toyohashi University Of Technology | 累積型化学・物理現象検出方法及びその装置 |
| JP2013174602A (ja) * | 2006-03-20 | 2013-09-05 | Toyohashi Univ Of Technology | 累積型化学・物理現象検出装置及びその制御方法 |
| JP5335415B2 (ja) * | 2006-03-20 | 2013-11-06 | 国立大学法人豊橋技術科学大学 | 累積型化学・物理現象検出方法及びその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5567165A (en) | 1980-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH084136B2 (ja) | 電荷転送装置 | |
| JPS6138624B2 (ja) | ||
| JPH0771235B2 (ja) | 電荷検出回路の駆動方法 | |
| JP3259573B2 (ja) | 電荷転送装置及びその駆動方法 | |
| US4685117A (en) | Base clipping process for a solid state photosensitive device | |
| JPH0327539A (ja) | 電荷転送装置 | |
| JPS5944790B2 (ja) | 電荷結合装置 | |
| US6157053A (en) | Charge transfer device and method of driving the same | |
| JP2963572B2 (ja) | 電荷結合素子 | |
| JP3658178B2 (ja) | 電荷転送装置の駆動方法 | |
| JP2950387B2 (ja) | 電荷結合装置 | |
| US5900769A (en) | Two-dimensional CCD having storage cells for withdrawing charge packets from transfer channels during horizontal scan periods | |
| JP3055635B2 (ja) | 電荷結合素子 | |
| JP2606225B2 (ja) | 電荷結合素子 | |
| JPS5842630B2 (ja) | 電荷結合素子 | |
| JP2685689B2 (ja) | 電荷結合素子 | |
| JPH04369187A (ja) | Ｃｃｄ固体撮像素子 | |
| JPS6213827B2 (ja) | ||
| JP3228238B2 (ja) | 固体撮像素子 | |
| JPH0427697B2 (ja) | ||
| JP2519482B2 (ja) | 電荷転送装置 | |
| JP2723054B2 (ja) | 電荷転送素子 | |
| JPH05211180A (ja) | 電荷転送装置 | |
| JPS6251505B2 (ja) | ||
| JPS6129166B2 (ja) |