JPS6251505B2 - - Google Patents
Info
- Publication number
- JPS6251505B2 JPS6251505B2 JP15568181A JP15568181A JPS6251505B2 JP S6251505 B2 JPS6251505 B2 JP S6251505B2 JP 15568181 A JP15568181 A JP 15568181A JP 15568181 A JP15568181 A JP 15568181A JP S6251505 B2 JPS6251505 B2 JP S6251505B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- gate electrode
- charge
- output gate
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000969 carrier Substances 0.000 description 6
- 238000001444 catalytic combustion detection Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 201000007795 Bietti crystalline corneoretinal dystrophy Diseases 0.000 description 1
- 208000008319 Bietti crystalline dystrophy Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷結合素子（以下CCDと呼ぶ）や
バケツト・ブリゲート素子（以下BBDと呼ぶ）
などの電荷転送装置に関し、特に第２本の電荷転
送素子の出力を交互に取り出すことができる電荷
転送装置に関する。
バケツト・ブリゲート素子（以下BBDと呼ぶ）
などの電荷転送装置に関し、特に第２本の電荷転
送素子の出力を交互に取り出すことができる電荷
転送装置に関する。
従来、CCDにおける電荷検出方式の一つに
FDA（Floating Diffusion Amplifier）法があ
る。
FDA（Floating Diffusion Amplifier）法があ
る。
第１図ａ，ｂは従来の電荷転送装置の一例を説
明するための平面図およびＡ−A′断面図であ
る。説明の簡単化のため、電荷装置は表面チヤネ
ルCCDとし、半導体基板はＰ型とし、転送され
る電荷、即ちキヤリアは電子とする。
明するための平面図およびＡ−A′断面図であ
る。説明の簡単化のため、電荷装置は表面チヤネ
ルCCDとし、半導体基板はＰ型とし、転送され
る電荷、即ちキヤリアは電子とする。
第１図ａ，ｂにおいて、１はＰ型半導体基板、
２〜５及び７〜１０はアルミニウ等の金属で作ら
れた電極、６は出力ゲート電極、１１，１３はＮ
型領域、１２はゲート電極であつて、Ｎ型領域１
１，１３をソース領域およびドレイン領域、１２
をゲート電極とするMOSトランジスタTr1が構成
される。ソース領域１１は転送されて来る電荷を
検出する電荷検出用領域でもあり、普通は拡散層
である。前記のMOSトランジスタTr1と出力ゲー
ト電極とで電荷検出装置が構成される。１６，１
６′は電荷転送領域、１７は絶縁膜である。
２〜５及び７〜１０はアルミニウ等の金属で作ら
れた電極、６は出力ゲート電極、１１，１３はＮ
型領域、１２はゲート電極であつて、Ｎ型領域１
１，１３をソース領域およびドレイン領域、１２
をゲート電極とするMOSトランジスタTr1が構成
される。ソース領域１１は転送されて来る電荷を
検出する電荷検出用領域でもあり、普通は拡散層
である。前記のMOSトランジスタTr1と出力ゲー
ト電極とで電荷検出装置が構成される。１６，１
６′は電荷転送領域、１７は絶縁膜である。
第２図は第１図ａ，ｂに示す電荷転送装置の動
作を説明するためのタイムチヤートである。
作を説明するためのタイムチヤートである。
時刻t1において、φRに「高」レベルを加え
MOSトランジスタTr1を導通させ、Tr1のソース
電位ＶS1をTr1のドレイン電位ＶDDと同電位に設
定する。時刻t2にφRは「低」レベルとし、ソー
ス領域１１はフローテイング状態となる。この状
態の後に、時刻t3においてφ１を「低」レベルに
し、電極５の下に著積されていたキヤリアを一定
電圧ＶOGが加えられている出力ゲート電極６の下
のチヤネルを通しソース領域１１に流入させる。
この流入キヤリアによるソース領域１１の電位変
化△ＶS1は、流入キヤリアの電荷量をＱとし、ソ
ース領域１１の基板１に対する寄生容量をC1と
し、ソース領域１１に接続されている配線、ゲー
トなどによる浮遊容量をC2とすると △ＶS1＝Ｑ／Ｃ１＋Ｃ２ ……(1) となる。この電位変化を、MOSトランジスタ１
４と抵抗R1よりなるソースフオロワー回路の
MOSトランジスタ１４のゲートに加えることに
より、出力信号はＶOUT端子１５より取り出され
る。ここで、このソースフオロワー回路の電圧利
得をＧとすれば、取り出される正味の信号出力△
ＶOUTは △ＶOUT＝Ｇ×△ＶS1＝Ｇ×Ｑ／Ｃ１＋Ｃ２ ……(2) となる。
MOSトランジスタTr1を導通させ、Tr1のソース
電位ＶS1をTr1のドレイン電位ＶDDと同電位に設
定する。時刻t2にφRは「低」レベルとし、ソー
ス領域１１はフローテイング状態となる。この状
態の後に、時刻t3においてφ１を「低」レベルに
し、電極５の下に著積されていたキヤリアを一定
電圧ＶOGが加えられている出力ゲート電極６の下
のチヤネルを通しソース領域１１に流入させる。
この流入キヤリアによるソース領域１１の電位変
化△ＶS1は、流入キヤリアの電荷量をＱとし、ソ
ース領域１１の基板１に対する寄生容量をC1と
し、ソース領域１１に接続されている配線、ゲー
トなどによる浮遊容量をC2とすると △ＶS1＝Ｑ／Ｃ１＋Ｃ２ ……(1) となる。この電位変化を、MOSトランジスタ１
４と抵抗R1よりなるソースフオロワー回路の
MOSトランジスタ１４のゲートに加えることに
より、出力信号はＶOUT端子１５より取り出され
る。ここで、このソースフオロワー回路の電圧利
得をＧとすれば、取り出される正味の信号出力△
ＶOUTは △ＶOUT＝Ｇ×△ＶS1＝Ｇ×Ｑ／Ｃ１＋Ｃ２ ……(2) となる。
これより、この電荷検出装置の感度を上げるた
めには、すなわち、ある一定の流入電荷量Ｑに対
してより大きな信号出力を得るためにはC1＋C2
を小さくし、Ｇを大きくすればよいことがわか
る。ところがＧはソースフオロワー回路の特性上
１以上大きくすることはできない。そのため、
C1＋C2を小さくすることが行なわれている。
めには、すなわち、ある一定の流入電荷量Ｑに対
してより大きな信号出力を得るためにはC1＋C2
を小さくし、Ｇを大きくすればよいことがわか
る。ところがＧはソースフオロワー回路の特性上
１以上大きくすることはできない。そのため、
C1＋C2を小さくすることが行なわれている。
第３図は従来の電荷検出装置の他の例の平面図
である。
である。
ソース領域１１′の面積を小さくしてC1を小さ
くし、以つてC1＋C2の値を小さくすることによ
り、電荷検出装置の感度を上げている。しかし、
この例においては、電極５または電極７下に蓄積
されていたキヤリアが、一定電圧ＶOGが加えられ
ている出力ゲート電極６下のチヤネルを通りソー
ス領域１１′に流入する時、図に斜線で示す部分
Ｂに流入して来たキヤリアはソース領域１１′に
向かつて電極６の下の長いチヤネルを通過せねば
ならない。そのため、電極５または電極７下に蓄
積されていたキヤリアがすべてソース領域１１′
に流入するまでの時間、すなわち信号電荷による
ソース領域１１′の電位変化が完了するまでの時
間が長くなつてしまう。この時間の増加は電荷検
出装置の最高駆動周波数を低減させるという欠点
があつた。
くし、以つてC1＋C2の値を小さくすることによ
り、電荷検出装置の感度を上げている。しかし、
この例においては、電極５または電極７下に蓄積
されていたキヤリアが、一定電圧ＶOGが加えられ
ている出力ゲート電極６下のチヤネルを通りソー
ス領域１１′に流入する時、図に斜線で示す部分
Ｂに流入して来たキヤリアはソース領域１１′に
向かつて電極６の下の長いチヤネルを通過せねば
ならない。そのため、電極５または電極７下に蓄
積されていたキヤリアがすべてソース領域１１′
に流入するまでの時間、すなわち信号電荷による
ソース領域１１′の電位変化が完了するまでの時
間が長くなつてしまう。この時間の増加は電荷検
出装置の最高駆動周波数を低減させるという欠点
があつた。
本発明は上記欠点を除去し、最高駆動周波数の
低減を起こすことなく電荷検出感度を改善した電
荷転送装置を提供するものである。
低減を起こすことなく電荷検出感度を改善した電
荷転送装置を提供するものである。
本発明の電荷転送装置は、一導電型半導体基板
表面に絶縁膜を介して複数の転送電極が設けら
れ、各系列の転送電極の最終段にそれぞれ出力ゲ
ート電極が設けられた二系列の電荷転送素子と、
各出力ゲート電極直下部に少くとも隣接する反対
導電型の領域とを含む電荷検出装置とを含み、前
記二系列の電荷転送素子の出力を交互に取出す方
式の電荷転送装置において、一方の出力ゲート電
極と他方の出力ゲート電極とが前記反対導電型領
域の互いに異なる側面に配置されている。
表面に絶縁膜を介して複数の転送電極が設けら
れ、各系列の転送電極の最終段にそれぞれ出力ゲ
ート電極が設けられた二系列の電荷転送素子と、
各出力ゲート電極直下部に少くとも隣接する反対
導電型の領域とを含む電荷検出装置とを含み、前
記二系列の電荷転送素子の出力を交互に取出す方
式の電荷転送装置において、一方の出力ゲート電
極と他方の出力ゲート電極とが前記反対導電型領
域の互いに異なる側面に配置されている。
次に、本発明の実施例について図面を用いて説
明する。
明する。
第４図は本発明の一実施例の平面図である。
２本の電荷転送領域１６と１６′を有する電荷
転送装置において、それぞれの出力ゲートをソー
ス領域１１″に対して向かい合わせる形に形成す
ることにより、ソース領域１１″の面積を小さく
することができる。この方式をとれば、第３図を
用いて説明したような最高駆動周波数の低減を起
こすことなく拡散層の容量を低下せしめ、電荷検
出装置の感度を増大せしめることができる。
転送装置において、それぞれの出力ゲートをソー
ス領域１１″に対して向かい合わせる形に形成す
ることにより、ソース領域１１″の面積を小さく
することができる。この方式をとれば、第３図を
用いて説明したような最高駆動周波数の低減を起
こすことなく拡散層の容量を低下せしめ、電荷検
出装置の感度を増大せしめることができる。
以上の説明は表面チヤネルCCDについて行な
つたが、本発明は装置の一部あるいは全ての部分
が押込チヤネルであるようなCCD、更にはBBD
に適用できる。電荷検出方式もFDA法に限定さ
れず、例えば電流出力法（Current Outpnt法）
でもよい。また半導体基板もＰ型に限らず、導電
型の極性を逆にし、電位の正負を逆にすればＮ型
半導体基板でもよい。
つたが、本発明は装置の一部あるいは全ての部分
が押込チヤネルであるようなCCD、更にはBBD
に適用できる。電荷検出方式もFDA法に限定さ
れず、例えば電流出力法（Current Outpnt法）
でもよい。また半導体基板もＰ型に限らず、導電
型の極性を逆にし、電位の正負を逆にすればＮ型
半導体基板でもよい。
以上詳細に説明したように、本発明によれば最
高駆動周波数の低減を起すことなく電荷検出感度
を改善した電荷転送装置が得られるのでその効果
は大きい。
高駆動周波数の低減を起すことなく電荷検出感度
を改善した電荷転送装置が得られるのでその効果
は大きい。
第１図ａ，ｂは従来の電荷転送装置の一例の平
面図および断面図、第２図は第１図に示す電荷転
送装置の動作を説明するためのタイムチヤート、
第３図は従来の電荷転送装置の他の例の平面図、
第４図は本発明の一実施例の平面図である。 １……Ｐ型半導体基板、２，３，４，５，７，
８，９，１０，３′，４′，５′，７′，８′，９′…
…転送電極、６……出力ゲート電極、１１，１
１′，１１″………Ｎ型ソース領域、１２……ゲー
ト電極、１３……Ｎ型ドレイン領域、１４……
MOSトランジスタ、１５……出力端子、１６，
１６′……電荷転送領域、１７……絶縁膜。
面図および断面図、第２図は第１図に示す電荷転
送装置の動作を説明するためのタイムチヤート、
第３図は従来の電荷転送装置の他の例の平面図、
第４図は本発明の一実施例の平面図である。 １……Ｐ型半導体基板、２，３，４，５，７，
８，９，１０，３′，４′，５′，７′，８′，９′…
…転送電極、６……出力ゲート電極、１１，１
１′，１１″………Ｎ型ソース領域、１２……ゲー
ト電極、１３……Ｎ型ドレイン領域、１４……
MOSトランジスタ、１５……出力端子、１６，
１６′……電荷転送領域、１７……絶縁膜。
Claims (1)
- １ 一導電型の半導体基板に絶縁膜を介して複数
の転送電極が二系列設けられ、各系列の前記転送
電極の最終段にそれぞれ出力ゲート電極が設けら
れた二系列の電荷転送素子と、前記各出力ゲート
電極直下部に少くとも隣接する反対導電型領域を
含む電荷検出装置とを含み、前記二系列の電荷転
送素子の出力を交互に取り出す方式の電荷転送装
置において、一方の前記出力ゲート電極と他方の
前記出力ゲート電極とは前記反対導電型領域の互
いに異なる側面に配置されていることを特徴とす
る電荷転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15568181A JPS5856465A (ja) | 1981-09-30 | 1981-09-30 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15568181A JPS5856465A (ja) | 1981-09-30 | 1981-09-30 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856465A JPS5856465A (ja) | 1983-04-04 |
| JPS6251505B2 true JPS6251505B2 (ja) | 1987-10-30 |
Family
ID=15611238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15568181A Granted JPS5856465A (ja) | 1981-09-30 | 1981-09-30 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856465A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06105719B2 (ja) * | 1984-03-12 | 1994-12-21 | 松下電子工業株式会社 | 電荷転送装置およびその駆動方法 |
-
1981
- 1981-09-30 JP JP15568181A patent/JPS5856465A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5856465A (ja) | 1983-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH084136B2 (ja) | 電荷転送装置 | |
| JP3905139B2 (ja) | 電荷結合素子型イメージセンサ | |
| US5892251A (en) | Apparatus for transferring electric charges | |
| JPS6251505B2 (ja) | ||
| JPH07106553A (ja) | 固体撮像素子 | |
| US6157053A (en) | Charge transfer device and method of driving the same | |
| JPH04373136A (ja) | 電荷結合装置 | |
| JP3060649B2 (ja) | 半導体装置及びその駆動方法 | |
| US6873362B1 (en) | Scanning switch transistor for solid-state imaging device | |
| JPH08330573A (ja) | 電荷転送装置 | |
| JPS6138624B2 (ja) | ||
| JPH05315587A (ja) | 半導体装置 | |
| JPS603717B2 (ja) | 電荷転送装置 | |
| JP2877183B2 (ja) | 電荷転送装置 | |
| JPS5965470A (ja) | 電荷結合素子の出力構造 | |
| JPS6238868B2 (ja) | ||
| JP2586307B2 (ja) | 電荷転送装置 | |
| JP2723054B2 (ja) | 電荷転送素子 | |
| JP3381151B2 (ja) | 電荷転送装置 | |
| JPH04369187A (ja) | Ｃｃｄ固体撮像素子 | |
| JPH03116841A (ja) | 電荷結合素子 | |
| JPS63285968A (ja) | 固体撮像装置 | |
| JPS6032359B2 (ja) | 電荷転送デバイス | |
| JPS6257110B2 (ja) | ||
| JPH0427697B2 (ja) |