JP2606225B2 - 電荷結合素子 - Google Patents
電荷結合素子Info
- Publication number
- JP2606225B2 JP2606225B2 JP62213934A JP21393487A JP2606225B2 JP 2606225 B2 JP2606225 B2 JP 2606225B2 JP 62213934 A JP62213934 A JP 62213934A JP 21393487 A JP21393487 A JP 21393487A JP 2606225 B2 JP2606225 B2 JP 2606225B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- electrode
- transfer electrode
- transfer
- drive clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電荷結合素子であるCCD（チャージカップル
ド デバイス）、に係り、イメージセンサ、ディレーラ
イン、フィルタ等に使用されるナログシフトレイスタに
関するものである。
ド デバイス）、に係り、イメージセンサ、ディレーラ
イン、フィルタ等に使用されるナログシフトレイスタに
関するものである。
本発明はアナログ信号を順次転送するCCDにおいて、C
CDの動作周波数特性の向上を計ったものである。
CDの動作周波数特性の向上を計ったものである。
電荷結合素子であるCCDは、イメージセンサ遅延線、
フィルタ等極めて広い分野で使用されている。これ等の
応用分野で最も多く使用されているCCDの駆動形式は２
相駆動形式で、出力形式は、フローティングディフュー
ジョン形である。従って、２相駆動形式の、フローティ
ングディフュージョン式出力のCCDについて、第４図と
第５図を用いて以下の述べる。
フィルタ等極めて広い分野で使用されている。これ等の
応用分野で最も多く使用されているCCDの駆動形式は２
相駆動形式で、出力形式は、フローティングディフュー
ジョン形である。従って、２相駆動形式の、フローティ
ングディフュージョン式出力のCCDについて、第４図と
第５図を用いて以下の述べる。
第４図は構造図を示す。Ｐ型半導体基板11の１主表面
に、フローティングディフュージョンを構成するｎ型拡
散層27を設けCCDの転送路を構成する電極16、17、18、1
9は絶縁膜14を介して設けられている。電極下部にはBCC
D（埋め込みチャンネル型CCD）を構成するためｎ型の不
純物層13が設けられており、１電極おきにＰ型不純物層
12がありバリアを構成し、その間の電極はストレージ部
となる。転送路と出力部とのインターフェースは、アウ
トプットゲート20が設けられている。
に、フローティングディフュージョンを構成するｎ型拡
散層27を設けCCDの転送路を構成する電極16、17、18、1
9は絶縁膜14を介して設けられている。電極下部にはBCC
D（埋め込みチャンネル型CCD）を構成するためｎ型の不
純物層13が設けられており、１電極おきにＰ型不純物層
12がありバリアを構成し、その間の電極はストレージ部
となる。転送路と出力部とのインターフェースは、アウ
トプットゲート20が設けられている。
CCDの駆動はバリアとストレージ部の電極が対とな
り、第１相駆動パルスは22へ印加し、第２相駆動パルス
は21へ印加される。尚第１相駆動パルスと第２相駆動パ
ルスは180°位相がづれているパルスであることは、い
うまでもない。
り、第１相駆動パルスは22へ印加し、第２相駆動パルス
は21へ印加される。尚第１相駆動パルスと第２相駆動パ
ルスは180°位相がづれているパルスであることは、い
うまでもない。
第５図は第４図で示す電極直下のポテンシャル図を示
す。第５図（ａ）は第１相駆動パルスがＨレベル、第２
相駆動パルスがＬレベルの状態であり、第５図（ｂ）は
第１相駆動パルスがＬレベルで第２相駆動パルスがＨレ
ベルの状態である。
す。第５図（ａ）は第１相駆動パルスがＨレベル、第２
相駆動パルスがＬレベルの状態であり、第５図（ｂ）は
第１相駆動パルスがＬレベルで第２相駆動パルスがＨレ
ベルの状態である。
V1、V2、V3、V4、V5、V6は電極直下のポテンシャルの
値である。
値である。
２相駆動パルスによりCCD転送路を運ばれていた信号
電荷は37の様に移動し、ストレージ電極19に蓄積する。
その後第１相駆動パルスがＬレベルになったとき47aの
様に信号電荷が移動し、アウトプットゲート23を通過し
出力部であるフローティングディシュージョン27に信号
電荷が蓄積する。その蓄積した信号電荷によって次式に
示す様に電荷一電圧変換が行なわれ、出力される。
電荷は37の様に移動し、ストレージ電極19に蓄積する。
その後第１相駆動パルスがＬレベルになったとき47aの
様に信号電荷が移動し、アウトプットゲート23を通過し
出力部であるフローティングディシュージョン27に信号
電荷が蓄積する。その蓄積した信号電荷によって次式に
示す様に電荷一電圧変換が行なわれ、出力される。
VFD＝q/CFD 但し｛q;信号電荷量、CFD；フローティングディフュ
ージョンの容量、VFD；信号出力電圧｝ 〔発明が解決しようとする問題点〕 しかし以下の欠点を有しているため実用化が、はばま
れる。
ージョンの容量、VFD；信号出力電圧｝ 〔発明が解決しようとする問題点〕 しかし以下の欠点を有しているため実用化が、はばま
れる。
第６図に従来の動作例を示す。CCDは２相の駆動クロ
ックで駆動され、第１相駆動クロック51、第２相駆動ク
ロック52で構成している。フローティングディフュージ
ョンに転送された信号電荷はリセット信号53で初期状態
にされる。出力信号を54に示す。
ックで駆動され、第１相駆動クロック51、第２相駆動ク
ロック52で構成している。フローティングディフュージ
ョンに転送された信号電荷はリセット信号53で初期状態
にされる。出力信号を54に示す。
CCDの転送電極の容量は、CCDリニアセンサで通常１段
当り約0.5（pc/bit）である。例えばファクシミリ等で
利用度が高い2KbitCCDリニアセンサは駆動クロックの負
荷容量が、2000（bit）×0.5（pc/bit）＝1000pcとな
る。この様に負荷が大きいため、駆動クロックの立上
り、立下り時間t2は、30〜40（hsec）となる。CCDの動
作周波数は、駆動クロックの立上り、立下り特性t2に大
きく依存している。
当り約0.5（pc/bit）である。例えばファクシミリ等で
利用度が高い2KbitCCDリニアセンサは駆動クロックの負
荷容量が、2000（bit）×0.5（pc/bit）＝1000pcとな
る。この様に負荷が大きいため、駆動クロックの立上
り、立下り時間t2は、30〜40（hsec）となる。CCDの動
作周波数は、駆動クロックの立上り、立下り特性t2に大
きく依存している。
第４、５図に示す様に出力ゲート20の直下の電位の井
戸のポテンシャルはV3で示す。V3の条件は、次式のとお
りである。
戸のポテンシャルはV3で示す。V3の条件は、次式のとお
りである。
V2＜V3＜V5 一般にV3＝（V5−V2）/2で構成されるが、この場合第
１相クロック51の振幅が50％程度から信号電荷は出力ゲ
ート20を通過してフローティングフュージョン24に読み
出されるため、駆動クロック51の立下り開始点から出力
信号の立下り開始点までの時間t1は となる。
１相クロック51の振幅が50％程度から信号電荷は出力ゲ
ート20を通過してフローティングフュージョン24に読み
出されるため、駆動クロック51の立下り開始点から出力
信号の立下り開始点までの時間t1は となる。
よってCCDの動作周波数は駆動クロックの立上り、立
下り特性に大きく依存し、また出力ゲートの直下のポテ
ンシャルに制限される。
下り特性に大きく依存し、また出力ゲートの直下のポテ
ンシャルに制限される。
出力ゲートの直下のポテンシャルを大きくすれば、そ
れに比例して動作周波数も向上するが、最終転送電極の
ダイナミックレンジは、V6−V5で決定されているため、
出力ゲート直下のテンシャルV3はV5より上げることはで
きない。
れに比例して動作周波数も向上するが、最終転送電極の
ダイナミックレンジは、V6−V5で決定されているため、
出力ゲート直下のテンシャルV3はV5より上げることはで
きない。
よってCCDの動作周波数特性は、駆動クロックの立上
り、立下り特性及び出力ゲート直下のポテンシャルに制
限され、動作周波数を上げることができないという欠点
を有している。そこで本発明は、従来この様な問題点を
解決するため、CCDの出力部の構造を変えることによ
り、動作周波数を上げることが可能なCCDを実現するこ
とを目的とする。
り、立下り特性及び出力ゲート直下のポテンシャルに制
限され、動作周波数を上げることができないという欠点
を有している。そこで本発明は、従来この様な問題点を
解決するため、CCDの出力部の構造を変えることによ
り、動作周波数を上げることが可能なCCDを実現するこ
とを目的とする。
本発明の電荷結合素子は、拡散層と、前記拡散層上に
配置された絶縁膜と、前記絶縁膜上に列状に配置された
複数の電極とを有し、前記複数の電極は、固定電位が印
加される出力電極と、前記出力電極の隣に配置され、第
１の電位及び第２の電位を有する第１の駆動クロックが
印加される第１の転送電極と、前記第１の転送電極の隣
に配置され、前記第１の駆動クロックが印加される第２
の転送電極と、前記第２の転送電極の隣に配置され、前
記第１の駆動クロックとは逆相の第２の駆動クロックが
印加される第３の転送電極と、前記第３の転送電極の隣
に配置され、前記第２の駆動クロックが印加される第４
の転送電極とを有し、前記第１及び第３の転送電極直下
のポテンシャルは、前記第１の電位が印加されるときに
第１のポテンシャルになり、前記第２の電位が印加され
るときに第１のポテンシャルよりも小さな第２のポテン
シャルになり、前記第２及び第４の転送電極直下のポテ
ンシャルは、前記第１の電位が印加されるときに前記第
１のポテンシャルより小さくかつ前記第２のポテンシャ
ルよりも大きな第３のポテンシャルになり、前記第２の
電位が印加されるときに前記第２のポテンシャルよりも
小さな第４のポテンシャルとなり、前記出力電極の直下
のポテンシャルは、前記第１のポテンシャルよりも小さ
くかつ前記第３のポテンシャルより大きく、前記第１の
転送電極は、他の転送電極よりも大きなことを特徴とす
る。
配置された絶縁膜と、前記絶縁膜上に列状に配置された
複数の電極とを有し、前記複数の電極は、固定電位が印
加される出力電極と、前記出力電極の隣に配置され、第
１の電位及び第２の電位を有する第１の駆動クロックが
印加される第１の転送電極と、前記第１の転送電極の隣
に配置され、前記第１の駆動クロックが印加される第２
の転送電極と、前記第２の転送電極の隣に配置され、前
記第１の駆動クロックとは逆相の第２の駆動クロックが
印加される第３の転送電極と、前記第３の転送電極の隣
に配置され、前記第２の駆動クロックが印加される第４
の転送電極とを有し、前記第１及び第３の転送電極直下
のポテンシャルは、前記第１の電位が印加されるときに
第１のポテンシャルになり、前記第２の電位が印加され
るときに第１のポテンシャルよりも小さな第２のポテン
シャルになり、前記第２及び第４の転送電極直下のポテ
ンシャルは、前記第１の電位が印加されるときに前記第
１のポテンシャルより小さくかつ前記第２のポテンシャ
ルよりも大きな第３のポテンシャルになり、前記第２の
電位が印加されるときに前記第２のポテンシャルよりも
小さな第４のポテンシャルとなり、前記出力電極の直下
のポテンシャルは、前記第１のポテンシャルよりも小さ
くかつ前記第３のポテンシャルより大きく、前記第１の
転送電極は、他の転送電極よりも大きなことを特徴とす
る。
本発明の上記の構成及び駆動法にすることによって、
次の作用を得る。
次の作用を得る。
CCDの最終転送電極の面積を大きくすることによっ
て、最終転送電極のタイナミックレンジが大きくなり、
出力ゲート直下の電位の井戸のポテンシャルを大きくで
きるため、CCDの動作周波数を上げることが可能になる
のである。
て、最終転送電極のタイナミックレンジが大きくなり、
出力ゲート直下の電位の井戸のポテンシャルを大きくで
きるため、CCDの動作周波数を上げることが可能になる
のである。
本発明の、電荷結合素子の実施例を第１図に示す。従
来の第４図の電荷結合素子と比較して異なる点は、スト
レージ部を構成する最終転送電極が19より30の方が面積
が大きいことである。
来の第４図の電荷結合素子と比較して異なる点は、スト
レージ部を構成する最終転送電極が19より30の方が面積
が大きいことである。
第２図（ａ）は第１相駆動クロックがＨレベルで端子
22に印加され、第２相駆動クロックがＬレベルで、端子
21に印加される時のポテンシャル図である。
22に印加され、第２相駆動クロックがＬレベルで、端子
21に印加される時のポテンシャル図である。
第２図（ｂ）は第１相駆動クロップがＬレベルで、第
２図相駆動クロックがＨレベルであり、この状態で信号
電荷はフローティングディフュージョン27へ読み出され
る。尚信号電荷の流れは、57、67a、ｂで示す。
２図相駆動クロックがＨレベルであり、この状態で信号
電荷はフローティングディフュージョン27へ読み出され
る。尚信号電荷の流れは、57、67a、ｂで示す。
転送電極のダイナミックレンジは、バリア部16及び18
とストレージ部17及び30のポテンシャルの差に比例し、
決定される。よって転送電極のダイナミックレンジは、
V6−V5もしくはV2−V1で決定する訳であるが、最終転送
電極22のダイナミックレンジはV6−V3で決定される。こ
れは、V5＜V3の関係があるためである。最終転送電極の
ストレージ部の電極30は面積を他の転送電極より大きく
して、ダイナミックレンジを他の転送電極のものとほぼ
同等かそれ以上にしている。よって出力ゲート20直下の
ポテンシャルV3を最終転送電極のバリアー部の電極直下
のポテンヤルV5より大きくすることが可能となる。
とストレージ部17及び30のポテンシャルの差に比例し、
決定される。よって転送電極のダイナミックレンジは、
V6−V5もしくはV2−V1で決定する訳であるが、最終転送
電極22のダイナミックレンジはV6−V3で決定される。こ
れは、V5＜V3の関係があるためである。最終転送電極の
ストレージ部の電極30は面積を他の転送電極より大きく
して、ダイナミックレンジを他の転送電極のものとほぼ
同等かそれ以上にしている。よって出力ゲート20直下の
ポテンシャルV3を最終転送電極のバリアー部の電極直下
のポテンヤルV5より大きくすることが可能となる。
第３図にその駆動状態を示す。従来の第６図の駆動状
態と異なっている点は、出力信号54の立下りが、従来の
ものは第１相駆動クロック51の振幅の約50％から開始し
ているのに対し、本発明のものは、第１相駆動クロック
の立下り開始点に近づいている点である。すなわち駆動
クロックの立下り開始点から、出力信号の立下り終了点
までの時間が小さくなっている。
態と異なっている点は、出力信号54の立下りが、従来の
ものは第１相駆動クロック51の振幅の約50％から開始し
ているのに対し、本発明のものは、第１相駆動クロック
の立下り開始点に近づいている点である。すなわち駆動
クロックの立下り開始点から、出力信号の立下り終了点
までの時間が小さくなっている。
この様に本発明は、最終段転送電極のストレージ部の
電極30の面積を大きくすることにより下記の様に出力ゲ
ート20直下のポテンシャルV3を大きくすることが可能に
なり、CCDの動作周波数特性を上げることが可能となっ
た。
電極30の面積を大きくすることにより下記の様に出力ゲ
ート20直下のポテンシャルV3を大きくすることが可能に
なり、CCDの動作周波数特性を上げることが可能となっ
た。
V5＜V3＜V6 〔発明の効果〕 本発明の電荷結合素子は、出力電極の直下のポテンシ
ャルを従来よりも大きくすることにより、動作周波数特
性を上げることが可能となるという効果を有する。ま
た、出力電極を他の電極よりも大きくすることによりさ
らに、出力電極直下のポテンシャルを大きくできる。
ャルを従来よりも大きくすることにより、動作周波数特
性を上げることが可能となるという効果を有する。ま
た、出力電極を他の電極よりも大きくすることによりさ
らに、出力電極直下のポテンシャルを大きくできる。
第１図は本発明による電荷結合素子の構成図であり、第
２図（ａ）、（ｂ）はチャンネルポテンシャルの様子を
描いた図であり、第３図は駆動状態図である。第４図は
従来の電荷結合素子の構成図であり、第５図（ａ）、
（ｂ）はチャンネルポテンシャルの様子を描いた図であ
り、第６図は駆動状態図である。 11……半導体基板（Ｐ型） 12……P+不純物層 13……n-不純物層 14……絶縁膜（SiO2） 15、16、17、18、19、20、30……電極（Poly−Si） 21、22……駆動クロック入力端子 23……出力ゲート入力端子 24……フローティングディフュージョン 25……リセットゲート入力端子 26……電源端子 27、28……n+拡散層 29……電源電圧 37、47a、47b、57、67a、67b……信号電荷の流れ 51……第１相駆動クロック波形 52……第２相駆動クロック波形 53……リセットクロック波形 54……出力信号波形
２図（ａ）、（ｂ）はチャンネルポテンシャルの様子を
描いた図であり、第３図は駆動状態図である。第４図は
従来の電荷結合素子の構成図であり、第５図（ａ）、
（ｂ）はチャンネルポテンシャルの様子を描いた図であ
り、第６図は駆動状態図である。 11……半導体基板（Ｐ型） 12……P+不純物層 13……n-不純物層 14……絶縁膜（SiO2） 15、16、17、18、19、20、30……電極（Poly−Si） 21、22……駆動クロック入力端子 23……出力ゲート入力端子 24……フローティングディフュージョン 25……リセットゲート入力端子 26……電源端子 27、28……n+拡散層 29……電源電圧 37、47a、47b、57、67a、67b……信号電荷の流れ 51……第１相駆動クロック波形 52……第２相駆動クロック波形 53……リセットクロック波形 54……出力信号波形
Claims (1)
- 【請求項１】拡散層と、前記拡散層上に配置された絶縁
膜と、前記絶縁膜上に列状に配置された複数の電極とを
有し、 前記複数の電極は、固定電位が印加される出力電極と、
前記出力電極の隣に配置され、第１の電位及び第２の電
位を有する第１の駆動クロックが印加される第１の転送
電極と、前記第１の転送電極の隣に配置され、前記第１
の駆動クロックが印加される第２の転送電極と、前記第
２の転送電極の隣に配置され、前記第１の駆動クロック
とは逆相の第２の駆動クロックが印加される第３の転送
電極と、前記第３の転送電極の隣に配置され、前記第２
の駆動クロックが印加される第４の転送電極とを有し、 前記第１及び第３の転送電極直下のポテンシャルは、前
記第１の電位が印加されるときに第１のポテンシャルに
なり、前記第２の電位が印加されるときに第１のポテン
シャルよりも小さな第２のポテンシャルになり、 前記第２及び第４の転送電極直下のポテンシャルは、前
記第１の電位が印加されるときに前記第１のポテンシャ
ルより小さくかつ前記第２のポテンシャルよりも大きな
第３のポテンシャルになり、前記第２の電位が印加され
るときに前記第２のポテンシャルよりも小さな第４のポ
テンシャルとなり、 前記出力電極の直下のポテンシャルは、前記第１のポテ
ンシャルよりも小さくかつ前記第３のポテンシャルより
大きく、 前記第１の転送電極の面積は、他の転送電極の面積より
も大きなことを特徴とする電荷結合素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62213934A JP2606225B2 (ja) | 1987-08-27 | 1987-08-27 | 電荷結合素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62213934A JP2606225B2 (ja) | 1987-08-27 | 1987-08-27 | 電荷結合素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6457668A JPS6457668A (en) | 1989-03-03 |
| JP2606225B2 true JP2606225B2 (ja) | 1997-04-30 |
Family
ID=16647466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62213934A Expired - Lifetime JP2606225B2 (ja) | 1987-08-27 | 1987-08-27 | 電荷結合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606225B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3192681B2 (ja) * | 1991-05-30 | 2001-07-30 | 三洋電機株式会社 | 電荷転送素子 |
| KR20010003830A (ko) * | 1999-06-25 | 2001-01-15 | 김영환 | 고체 촬상 소자 및 그 제조방법 |
| JP6926450B2 (ja) | 2016-11-22 | 2021-08-25 | ソニーグループ株式会社 | 撮像素子、積層型撮像素子及び固体撮像装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL186416C (nl) * | 1981-06-05 | 1990-11-16 | Philips Nv | Halfgeleiderinrichting omvattende een 4-fasen ladingsgekoppelde inrichting. |
| JPS6414966A (en) * | 1987-07-08 | 1989-01-19 | Nec Corp | Charge transfer device |
-
1987
- 1987-08-27 JP JP62213934A patent/JP2606225B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6457668A (en) | 1989-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0313322B1 (en) | Solid-state image sensor having a plurality of horizontal transfer portions | |
| EP0262665A2 (en) | CCD Area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
| JPS6369267A (ja) | 固体撮像装置の駆動方法 | |
| JPH01166561A (ja) | 電荷転送装置 | |
| US4577233A (en) | Solid image-pickup device | |
| JP2606225B2 (ja) | 電荷結合素子 | |
| JPH08181300A (ja) | 撮像デバイス | |
| JP2521153B2 (ja) | 電荷結合装置 | |
| JPS63142670A (ja) | 電荷結合装置 | |
| JPH0771235B2 (ja) | 電荷検出回路の駆動方法 | |
| JPS6249748B2 (ja) | ||
| US6825879B1 (en) | Solid-state image sensing device and method of driving the same | |
| US6891243B2 (en) | Solid-state image pick-up device | |
| EP0522436B1 (en) | CCD linear sensor | |
| JPS6138624B2 (ja) | ||
| JPS6352474B2 (ja) | ||
| SE437438B (sv) | Forfarande for att driva en laddningskopplad halvledaranordning jemte laddningskopplad anordning for genomforandet av forfarandet | |
| JP3342976B2 (ja) | 電荷結合素子と固体撮像装置 | |
| JPH0661469A (ja) | Ｃｃｄ映像素子 | |
| JP3055635B2 (ja) | 電荷結合素子 | |
| JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
| JPH0516717B2 (ja) | ||
| JP2965568B2 (ja) | 電荷検出装置 | |
| JPS6213827B2 (ja) | ||
| JPH04369187A (ja) | Ｃｃｄ固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |