JPS63142670A - 電荷結合装置 - Google Patents

電荷結合装置

Info

Publication number
JPS63142670A
JPS63142670A JP62293867A JP29386787A JPS63142670A JP S63142670 A JPS63142670 A JP S63142670A JP 62293867 A JP62293867 A JP 62293867A JP 29386787 A JP29386787 A JP 29386787A JP S63142670 A JPS63142670 A JP S63142670A
Authority
JP
Japan
Prior art keywords
charge
electrodes
electrode
shift register
electrode system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62293867A
Other languages
English (en)
Inventor
レオナルド・ジャン・マリア・エッサー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS63142670A publication Critical patent/JPS63142670A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04Shift registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/441Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/72Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体本体に形成した電荷転送チャンネル、
及びその電荷転送チャンネルを通過する電荷を制御する
電極を有し、電荷バケットの蓄積時には本装置がm相装
置として動作し、転送時にはn相(nはmより大)とし
て動作するような電圧を前記電極システムに印加させる
シフトレジスタが設けられていて、先行する電荷バケッ
トがすでに一定の距離進んでしまうまで電荷バケットが
転送されない電荷結合装置である。
このような装置自身は、 “Technical Di
gestIEDM (1984)”のp、p、40〜4
3にあるA、J、P、 Theuwissen外による
記事“The Accordion Imager: 
AntJItra−High−Density Fra
me Transfer CCD”により公知である。
この刊行物にはフレーム転送型の撮像装置が記載されて
いる。蓄積期間に於いては、光電流を蓄積するポテンシ
ャル井戸が1個置きの電極に形成される2相装置として
動作する。中間電極はポテンシャル井戸の間のバリア電
極として機能する。転送中は、この装置は4相装置とし
て動作し、電荷バケツ!・がお互いに混合しないように
するために第2画像ラインからの距離が充分大きくなる
まで第1画像ラインを先ず転送させ、その後第1及び第
2画像ラインが同時にある距離移動するように構成され
ている。画像ラインは、それ故、転送の開始から同時に
転送されることはなく、先行する画像ラインからの距離
が十分なときに、毎回新しい画像ラインが転送される。
同様な方法で、メモリ部の情報を圧縮することが出来る
このときの電荷バケットも1個置きの電極に保持される
電極に連続的にクロック電圧又は直流電圧を印加するた
めに、1個以上のシフトレジスタが使用される。シフト
レジスタの別々の出力は、例えば、前述の刊行物に記載
されているように、電極に直接接続することができる。
又例えば、本出願人によるオランダ特許出願83019
77に記載されているように、一連のスイッチを介して
接続し、電極をクロック電極か直流ラインのどちらか一
方に接続することを可能にすることもできる。
これら公知のアコーディオン型のCODに於いては、少
なくとも電荷転送時には、電極は原理的にお互いに同じ
ものである。つまり各電極は電荷保持電極として機能し
、クロック電圧、例えば10Vが各電極に印加される。
ある応用については、特に大きなCCDでは、低消費電
力のクロックシステムが望ましい。本発明の目的は、そ
れ故、最初のパラグラフで述べた種類のアコーディオン
CODで、蓄積容量が不変の公知のアコーディオンCC
Dよりも低消費電力で動作させることができるものを提
供することにある。
さらに、公知のCCDでは電極1個がシフトレジスタの
1段に対応しているので、装置の製造上問題となる設計
上の技術的問題が生じることになる。と言うのは、シフ
トレジスタのステージ間のピッチと電荷結合装置の電極
間のピッチは一般的にはお互いに対応しないからである
。一般的には相対的に広いスペース、特にシフトレジス
タから電極へのワイヤリングに必要なスペースについて
解決策を見出さねばならない。本発明の他の目的は、そ
れ故、公知の装置よりも単純な設計ルールによりアコー
ディオンCCDを提供することにある。
ある場合には、特に放射線画像を電気的な信号に変換す
る画像センサに於いては、例えば本出願人による昭和6
2年11月20日付けの特許出願rCCD撮像装置」に
記載されているように、転送方向を反転させることが望
ましい。
本発明のさらに他の目的は、それ故、転送方向を単純な
方法で反転させることのできるアコーディオンCODを
提供することにある。
本発明による電荷結合装置の特徴は、電極システムのう
ちのサブグループのみが、シフトレジスタに接続されて
いて少なくとも複数の電極に共通する電源に導電的に接
続されている電極と交互に構成されていることである。
図面の説明から明らかなように、共通クロックラインに
接続されている電極は転送電極として使用することがで
き、当該サブグループを構成する電極は、保持電極とし
て使用することができる。
転送電極でのクロック電圧の電圧跳躍を小さくすること
ができ、例えば最大でも保持電極でのクロック電圧の電
圧跳躍のわずか115にしかならないので、本発明の装
置は消費電力をかなり減少させることができる。
さらに1個置きの電極のみがシフトレジスタに接続され
れば良いので、上述した設計上の問題はかなり解決され
、及び/又はワイアリングも減少する。
次の記述から明らかなように、転送方向は非常に単純な
方法で、例えば印加されるクロック電圧との同期によっ
て、反転させることができる。
本発明のいくつかの実施例と添付のダイアグラム図によ
って、本発明をさらに詳しく記述する。
第1図は本発明のアコーディオンFTセンサの回路図を
示す。FTセンサ自身の構造と動作については一般的に
知られていて、すでに多くの刊行物に記載されている。
それ故、本発明の従来の構成と共通する部分や特徴はこ
れ以降記載されない。
これらの詳細については文献を参照されたい。
第1図の装置は、破線で示される電荷転送チャンネルを
有する電荷結合素子を平行に並べたシステムからなる。
転送方向は原則的には上から下へ向いている。一連のC
CDは、その表面に入射放射線が当たる撮像部Aと、斜
線で図示されているように入射放射線を阻止する例えば
A1遮蔽層により遮蔽されている保持部Bを有して構成
されている。部分Bの下側には、従来の装置と同様に、
水平読み出しレジスタCが配置されていて、その出力は
アンプ2に接続され、そのアンプの出力側から出力信号
が取り出される。一般的には、直列レジスタCも又、入
射放射線に対して遮蔽されている。
情報の保持と転送を制御するために、この装置の保持部
には電極システム3が、撮像部には電極システム4が設
けられている。直列レジスタCには、図面の簡単化のた
めに図示されていない従来の2.3又は4相電極システ
ムが設けられている。
各電極システム3及び4は、各々参照数字3,1及び4
.1で表示される一連の電極から構成されている。
なお、ここでiはその電極を指定する数字で、お互いの
電極を区別するのに使用される。
上述したアコーディオンモードでこの装置を動作させる
ために、この装置にはCODのマツ!・以外にシフトレ
ジスタ5及び6が設けられていて、これによって、人力
信号Inと1stに応じて、クロック電圧が電極システ
ム3及び4に望ましい順序て印加される。しかしながら
本発明のHaは公知のアコーディオンセンサと異なって
、全ての電極が対応するシフトレジスタに接続されてい
るのではなく、半分の電極のみ、さらに詳細には偶数番
号のみ、つまり3,2; 3,4; 3.G等の電極の
みがシフトレジスタに接続されている。奇数番号の中間
電極は、この実施例では2本のクロックライン7.8及
び7’、8’のうちの少なくとも1本に接続され、数多
くの電極に共通の電圧を、動作中のどの時点に於ても印
加することが出来る。
電極のうちの半分のみがシフトレジスタの電極に接続さ
れれば良く、残りの電極は1個以上の導電トラックに導
電的に接続されるので、装置の設計がかなり単純化され
る。さらにクロックライン7.8に印加されるクロック
電圧C+ 、 C2の最大電圧跳躍とライン?’、8’
に印加されるクロック電圧C+ 、 C2の最大電圧跳
躍が後に詳しく述べるように、それぞれ小さいので、電
力消費もかなり低くすることが出来る。
第2図は電荷転送チャンネル1に沿ったこの装置の一部
分の断面図である。この素子は、例えばSiのような、
適当な半導体材料の本体のp型表面領域10に、nチャ
ンネル素子を形成したものである。この電荷結合素子は
いわゆる表面型でも、撮像素子てよく使用される埋め込
み型でもよい。
埋め込み型の場合には、薄いn型の拡散像域11が表面
に形成される。n型領域10とn型領域11の間の境界
は、第2図で破線で示されている。
保持部のクロック電極3と一部分のみ図示されているセ
ンサ部の電極4が表面に設けられていて、これらは薄い
ゲート絶縁膜によって相互に分離されている。それらを
相互に区別するために、図示の電極には2j−1,2j
、  2j+1. 2j+2等の表示がなされている。
2j、  2j+2 (j : 整数)の電極は図の上
部にブロックダイアグラムで示されているシフトレジス
タ6の出力端に接続されている。奇数番号2j−1,2
j+]等の電極は、クロックライン7.8のうちの1本
に接続されている。
この実施例に於いては、シフトレジスタ6は一連のイン
バータ回路13によって構成されていてスイッチ14に
よって相互に接続されている。一つ置きにインバータ1
3がクロック電極に接続されている。スイッチ14は2
個のクロック電圧φ1とφ2(2相のシフトレジスタ)
によって駆動される。もちろん、別の公知のシフトレジ
スタる使用し得る。例えば、シフトレジスタを非反転ス
テージにより構成することもできる。2相のシフトレジ
スタの代わりに3相又は4相のレジスタを使用すること
もできる。
第5図はシフトレジスタ6の1段についての具体的な実
施例を示す。インバータ段は、主に、高電圧レベルHと
低電圧レベルLの間に直列接続されたp−MO3)ラン
ジスタ15とn−MOS)ランジスタ16からなるCM
O9の対から構成される。トランジスタ15.16のゲ
ート電極により構成されているインバータ13の入力端
は、絶縁ゲート電界効果トランジスタからなるスイッチ
14のソース/ドレイン領域のどちらか一方に接続され
ている。スイッチ14はゲート電極に印加されるクロッ
クφ1.φ2によってON、  OFFされる。トラン
ジスタ15.16の共通接続点はインバータの出力端と
なって、トランジスタ(MOS T)14に接続される
一方、クロック電極2jで示されるCODのクロック電
極にも接続される。2個のトランジスタ15.16のう
ちのどちらが導通しているかによって、電圧Hあるいは
電圧りが電極2j。
2J÷2等に印加される。
第3 a−d図には、参照符号a、b、c、d等で区別
された複数のインバータ13の出力が示されている。第
4図には、複数の点a、b 、c 、d等で参照符号V
、、Vb、VC等によって示される電荷転送中の電圧が
示されている。第4図には、クロック電圧φl、φ2.
C1及びC2も示されている。第3a−d図には、第2
図に示された電荷転送チャンネルの部分に於ける電荷転
送中のポテンシャル分布が示されている。通常の素子は
nチャンネル素子であるので、正のポテンシャルが下向
きにプロットされている。この図で実線は、常に電圧H
が電極2J。
2j+2. 2j+4等に印加されている状況を示し;
破線はその電極がLの時のポテンシャルを示している。
第3a図で、実線は蓄積期間後の状況を示し、斜線で示
されている信号電荷17は電極2Jt  2J”2+2
j+4等の下に保持されている。信号電荷!?、1; 
17.2; 17,3;等はクロックC1とC2に対応
するポテンシャルバリアによって相互に分離されている
tsではC1がC2より高いので(第4図参照)、信号
電荷17.lの左端でのバリア18,1は、この信号電
荷の右端でのバリア18,2より低い。tlで第2図の
第1スイツチ14がφ1パルスによって導通し、その結
果、lインバータ13の入力端子が変化する(上昇する
)。このインバータの出力がLになると、最先のポテン
シャル井戸のポテンシャルレベルが上昇する(第3a図
の破線)。電荷17,1は最も低いバリア、つまりバリ
ア18,1を通って図の左側にあるポテンシャル井戸(
図示されていない)に流れ込む。バリア18,2は、右
方向への転送が阻止される程度に高くなくてはならない
。クロックC1と02に於ける電圧跳躍を制限するため
に、シフトレジスタ6はV −、V b 、 V−等の
後縁を傾いた形にするように機能するのが望ましい。こ
れによってポテンシャル井戸の上昇レベルが緩慢になり
、電荷バケットのポテンシャルレベルがポテンシャルレ
ベル18,2を越えることなく、電荷が低いバリア18
.1を通って左の方向へ流れる事が可能となる。
この傾いた部分は、トランジスタ15.16の寸法によ
って、例えはpチャンネルトランジスタ15の幅をトラ
ンジスタ16のそれよりもかなり大きくすることによっ
て、非常に簡単に得られる。このようにして、かなり小
さな電圧跳躍、例えばレベルHとLの間の電圧差lOv
に対して1■という、クロック電圧C1と02に対して
は、満足できるものを得る事ができる。電極が同じ表面
積を有する時は、電圧跳躍の2乗に比例する電極2j−
t。
2j+1. 2j+3の電力消費は、電極2j、  2
j+2. 2j+4を駆動させる電力消費より25倍も
低くなる。実際上、電極2j−1,2j+1等が単に転
送電極の働きしかしないので、出来る限り小さく作られ
る場合には、この差をかなり大きくすることが出来る。
tlでは電荷バケツ) 17.1のみが転送されること
に注意されたい。接続点c 、d 、e 、f等の電圧
はφ2て駆動されたスイッチが導通しないのでtlでは
変化しない。このようにして、信号電荷17,2; I
T、3等はその位置を変えない。
t2(第4図)では、C1が低くなりC2が高くなる。
ポテンシャルバリア18.l; 18,3; 18,5
(第3b図)が次いで高くなり;バリア18,2; 1
B、4等が低くなる。続いて、φ2がパルスを発生し、
b点での信号りが第2インバータの入力に転送される。
次いでV、(第4図)がHになる。t3て、φ1がパル
スを発生し、その結果、この高レベルの信号が次段のイ
ンバータに転送されて反転し、その時点てVdが低くな
り、又、第3b図の破線で示されるように、電極2J+
2での電圧も低くなる。バケツ) 17.2は空の井戸
に転送される。同時に、図示されていない電荷バケツ)
17.lのような、先の電荷バケットもざらに転送され
る。
t4(第4図)で、CIとC2が再び反転し、すぐにそ
の後φ2がパルスを発生し、その結果vaとV、が変化
する。次のφ1パルス(t5)で、これらの変化が転送
され次のインバータにより反転され、その結果クロック
電極VbとVtが共に低くなる。
電荷バケツ) 17.2と17,3はもはや図示されて
いない電荷バケツ) 17.1と共に同時に再び左方向
へ1位置分シフトする。次のステージでは、第3d図の
破線で示されるように、電荷バケツ) 17.4も又転
送される。
このようにして、センサ部に存在する全ての信号電荷を
保持部へ転送することが出来る。電荷の蓄積に対しては
(第3a図参照)、センサ部は2相CCDとして動作し
、転送に対しては(第3d図参照)4相CCDとして動
作する点に注意されたい。蓄積の際に2相モードの動作
を採用すると画像を記録するとき各感光素子は2本の電
極にしか対応しないので、周知のように、高解像度が得
られる。電荷バケットを一度に全て転送せずに徐々に行
う場合には、バケットが転送時に一緒になって、情報が
失われてしまうという事態を防ぐことが出来る。
同様にして、センサ部から保持部への転送時、保持部の
情報を再び圧縮し、2相モードによって保持することが
出来る。これを示すために、第6図はCCDの保持部の
一部を示している。第7a〜d図は第8図に示す時間t
の函数としての電圧が印加されたときの、動作中の対応
するポテンシャル分布を示す。シフトレジスタ5はセン
サ部のシフトレジスタ6と構成上は同じである。各イン
バータの出力には参照符号a’ 、b’ 、c’が付さ
れている。印加された電圧値はセンサ部のそれに対応し
ている。t6以前に於いては(第8図)、電圧は図示さ
れている全ての点で、4相モ一ド動作によって変化して
いるa  jsで、V a ’がHからLに変化し、こ
れ以後変化せず、再びアコーディオンモードが圧縮され
る。t7でくφ′1、パルス)、V、l′の最後の変化
がVb′のL→Hの跳躍に変換され、その結果、以後変
化しない電圧Hが、クロック電極3,2Jに印加される
。一方、電荷バケット17、l; 17,2が、電極3
.2j+2. 3.2j+6の下に前述した4相転送メ
カニズムにより、到達する。
L7では、V d’とVh′、従って電極2j+2;2
j+6の電圧が低レベルLになり、一方、Ctlが低レ
ベルにC/2が高レベルになる。バケツ)17,1;1
7.2の領域でのポテンシャルが第7a図の破線で示さ
れるレベルに上昇する。その結果、バケットはバリア1
8,2’と18.4’を越えて左の方向へ1位置シフト
する。電荷バケット17.lが電極3,2jの下に保持
され、電圧V 、 /がバケッ)17.Iを水平読み出
しレジスタCに移すために再び変化するまでそこに留ま
る。電荷バケツ) 17.2が電極3,2J+/l (
第7b図)の下に到達する。t8に於いて、V d’、
従って電極3.2j+2が再び高レベルになり、同時に
Vr’が低レベルになる。C’+が高レベルでC′2が
低レベルになるので、バリア18,3’と18.4’は
それぞれ低レベルと高レベルになる。今や電荷バケツ)
 17.2が電極3 、2j +2の下に流れ込むこと
が可能となる。電極3.2j+2の電−圧は、もはや変
化しないので、少なくとも電極3,2jの電圧が変化す
るまでは変化しないので、バケツ) 17.2は電極3
,2j+2の下に留まる。同様にして次段(第7c図及
び第7d図)で、電荷バケツ) 17.3が電極3.2
j+4の下に蓄積される。センサ部に発生した全体の電
荷パターンが転送されたとき、保持部の一個置きの電極
に、2相モードによって再び電荷バケットが保持される
。情報電荷はセンサ部にはもはや保持されない。例えば
、シフトレジスタ6の入力端での入力信号Imがもはや
変化しないとき、センサ部での電荷転送は、第6〜8図
に示された方法と同様にして停止され、電極4,2. 
4.4. 4.6等の下には信号電荷を保持するポテン
シャル井戸が再び形成される。クロック電圧C+ 、 
C2は次のフレームを記録する間は停止され、保持部は
水平読み出しレジスタと同様に列毎に読み出される。
第9図は本発明の装置の第2実施例のブロック回路図を
示す。センサは上述したセンサとA、B及びCの部分に
関して同じものである。保持部のクロック電極3,1;
 3,3; 3,5等とセンサ部のクロック電極4,1
; 4,3; 4,5等が先の実施例と同様に、クロッ
クライン?’ 、8’と7,8にそれぞれ接続されてい
る。中間電極3,2; 3,4; 4,2; 4,6等
は、先の実施例のように、それぞれ、直接シフトレジス
タ5と6に接続されておらず、シフトレジスタ5及び6
によって制御されているスイッチ20.21を介して、
それぞれ間接的に接続されている。スイッチ20.21
によって対応する電極がクロックラインFl、F2 (
F ’ +、F ’ 2)のうちの1本か(変化する電
圧が印加される場合)又はラインD(D′)に(直流電
圧が印加される場合)接続される。
第10図はこれらのスイッチの具体的な実施例を示す。
さらに、この図はシフトレジスタ6(5)の1段を示し
、これはCMOSインバータ段15.16及びn−MO
5Tスイッチ14を有する先の実施例に於けるシフトレ
ジスタと同様に構成される。スイッチ21は各々がnチ
ャンネルMOSトランジスタ22と、pチャンネルMO
S)ランジスタ23からなる2個の転送ゲートにより構
成されている。右側の転送ゲート(22,23)が、対
応する電極4(又は保持部用の電極3)と対応するクロ
ックライン、例えば図示のF+とを接続させ;左側の転
送ゲートが電極4(3)を直流ラインDに接続させる。
インバータ段15.16の入力端は右側の転送ゲートの
pチャンネルMO5T23と、左側の転送ゲートのn−
MO5T22に接続される。インバータ段の出力端は、
右側転送ゲート(7) n −M OS Tと左側転送
ゲートp−MOSTに接続される。 (スイッチ14を
介して印加される)人力信号が低レベル(L)の時、イ
ンバータ15.16の出力は高レベル(H)になる。こ
の状態で、右側の転送ゲートのトランジスタ22.23
が導通し、電極4がクロックラインF1に接続される。
インバータ段15.16の人力信号が高レベル(H)で
あるという逆の状態では、左側の転送ゲートのトランジ
スタのみが導通し、クロック電極4は直流ラインDに接
続される。シフトレジスタ5.6を介して適当な人力信
号Istと1mを印加すると、この信号はクロックφに
よってシフトレジスタ5,6を転送し、電極3及び4の
各々をクロックするか、又は必要な固定された電圧レベ
ルに保持することが出来る。
その動作を説明するために、第11図にクロツり電圧F
l、F2.CI、C2と電極4.2; 4,4等に於け
る電極電圧V4.2;  F4,4; Vbe及びF4
,8を示す。
これらの電圧は、蓄積期間の最後で、発生した電荷パタ
ーンをセンサ部から保持部へ転送するときの時間tの函
数としてプロットされている。ラインDにより印加され
、以後簡単にレベルDと表示される直流電圧は、Fl、
F2の高い方の電圧レベルと同じであると仮定する。電
極4,2; 4,4; 4,6が直流ラインDに接続さ
れるように全てのスイッチ21がセットされ、その結果
これらの電極の下に発生した電荷バケットを保持するポ
テンシャル井戸が形成される状況からスタートする。
tll(第11図)で、スイッチ21,1が反転し、電
極゛4,2が直流ラインDから切断され、クロックライ
ンF1へ接続される。電極4,2の下に保持されたバケ
ットはFlが低レベルになったときに転送される。
1+でスイッチ21,2が反転し、電極4,4も転送に
加わる。同様にして、t2とt3で、スイッチ21,3
と21.4がそれぞれ続いて反転して、電極4,6と4
,8も又クロックラインF + 、 F 2に接続され
る。第3a〜d図に示された第1実施例と同様にして電
荷転送が行われる。
保持部に於いては、対応する電極の下に情報ラインが保
持されたときに、電極3,2とクロックラインF + 
’ IF 2’を切断し、直流ラインD′に接続するこ
とを電極3,2から次々に進めて、その情報を再び電極
3,2; 3,4; 3,6等の下に蓄積させる。同様
な方法で、センサ部へから全ての情報層が転送されたと
き、スイッチ21,1; 21,2; 21,3等は次
々と切り替えられ、電極4,2; 4,4; 4,6等
は再び直流ラインDに接続される。
第9図の装置の2番目の動作モードを第11a図に基づ
いて説明する。センサ部から保持部への信号電荷の転送
中、放射線がセンサ部に入射し続けるので、電荷が各々
のビクセルの信号電荷に加わることになる。しかもこの
電荷は同じ列内のこのビクセルとは対応しない場所から
発生するものである。この附加的な電荷(以後“スミア
″と称する)は少なくとも以下に記載する方法によって
かなり補償することが出来る。この補償方法の詳しい説
明については、本出願と同日に特許出願されたrCCD
撮像装置」を参照されたい。その内容はこの点について
本発明と共通している。
第11a図も時間先の函数であるクロック電圧F+、F
p、C+及びC2を示している。これらのクロック電圧
は第11図の対応するクロック電圧の周波数及びパルス
高と同じである。しかしながら、この場合、シフトレジ
スタ6は、信号電荷の転送中スイッチ21が切り替わる
周波数は、前の実施例のそれの1/3である。電圧■4
.2及びF4,4に対するその状況が第11a図に示さ
れている。
teより前の時間に於いては、全ての電極4,2゜4.
4等が高レベルにあり、これらの電極の下には信号電荷
を蓄積するポテンシャル井戸が形成されている。
七〇で、スイッチ21,1が切り替えられF4,2がク
ロック電圧F1に追随する。もしtoで■4,2が低レ
ベルになると、この電極の下に保持された電荷バケット
が転送される。電極4,2の下の領域が今や空になる。
tlでF4,2が再び高レベルになり、電極4.2の下
にポテンシャル井戸が再び誘起される。この井戸は電極
4,4の下の信号電荷を捕集するためには使用されず、
電極4,2に対応するビクセルの信号に加わるスミア電
荷に対する参照信号として使用し得るスミア信号を捕集
するために使用される。
1+で形成されるポテンシャル井戸は、この目的のため
に保持部への別のバケットとして転送され、そのあいだ
に転送電荷がこのバケットに捕集される。その捕集され
る電荷は第1の信号電荷のスミアと等しいか、又は少な
くとも実質的に等しい。
この参照電荷はさらに1呆持部に通常の電荷として保持
される。従ってかなり多くの保持位置がこの目的のため
に設けられるべきである。読み出しプロセスの際には、 スミア分増加した信号電荷から参照信号を減じることに
よって、信号電荷の値を正確に決定することが出来る。
t2で、 “空の″バケットが電極4,2の下に転送さ
れる。それからスイッチ21,2が切り替わって、電極
4,4がF2に接続される。 t3で、■4.4が低し
ベルになり、電極4,4の下に保持される信号電荷が電
極4,2に転送される。t4で、電圧V4,4が再び高
レベルになり、再びこの電極の下にポテンシャル井戸が
形成される。このポテンシャル井戸は再び参照信号を発
生させるのに使用され、それ故、実際上は空のバケット
として保持部へさらに転送される。それからスイッチ2
1,3が切り替わって、次の信号バケットが転送される
。同様な方法によって、残りの信号電荷を転送すること
ができ、転送中2個の連続する信号電荷の間毎に附加電
荷バケットを形成し、これをスミア電荷の参照信号とし
て使用することが出来る。全ての信号電荷と参照電荷が
この保持部に保持されると、保持部は、電!−4,2;
 4,4等をスイッチ21,1; 22,2等の手段に
よフて次々に直列ラインDに接続することによって、上
述した方法で次のフレームに対する準備が出来る。出来
れば、この段では、クロックCI、C2はクロックF+
及びF2に対して撮像部から保持部への電荷転送の場合
に比較して、180°回転している方が好ましい。
第12図に電圧F+、F2+C++及びC2が、時間上
の函数として示されている(アコーディオンの圧縮)。
この状態は、全ての信号電荷が転送され、撮像部が次の
フレームに対して再び準備が出来た後の間開の状態であ
る。第13図及び14 a −e図がセンサ部の一部と
対応するポテンシャル分布t8〜t4(第12図)を示
す。第14a−e図に於いても実線は、高電圧が保持電
極4,2; 11.2j+2等に印加されるときに生じ
る表面ポテンシャルを示し:破線は低電圧レベルで発生
する表面ポテンシャルを示す。図中の矢印は電荷転送を
示す。シフトレジスタ6は簡単化のために第13図に示
されていない。第14a−e図のポテンシャル井戸の斜
線部はスミア電荷を示し、これは信号電荷の転送中に捕
集されたものである。スイッチ21の状態は、電極がク
ロックラインF1.F2に接続されている状態にあるも
のとする。
時刻tfIて、FlとC1が高レベルになりF2とC2
が低レベルになる。このときのポテンシャル分布は第1
4a図に示される。信号電荷の転送中、電荷25は左へ
移動せず、右に移動する。tlで、FlとC1が低レベ
ルになりF2と02が高レベルになり、その結果、電極
4,2jと4.2j+4の下に位置する電荷バケットが
再び右へ1位置分シフトする(第14b図)。電荷が転
送されると、スイッチ21、jがシフトレジスタ6(図
示されておらず)によって切り替えられ、その結果、電
極4,2Jが直流ラインDに接続される。t2で、再び
FlとC1が高レベルになりF2と02が低レベルとな
り、電荷25が再び右方向へ転送される(第14c図)
もし保持電極4.2j−2(図に一部のみ示されている
)も、電極4,2Jと同様に、ラインDに接続されると
、電極4,2jの下のポテンシャル井戸には、このステ
ップの間中、電極4.2j−2の下のポテンシャル井戸
から何の電荷も転送されない。電極4,2j+2の下の
電荷25が転送されたとき; スイッチ21.j+1は
切り替えられ、電極4.2j+2は直流ラインDに接続
される。同様にして、電荷25がt3とt4でそれぞれ
(第14d及びe図)電極4.2j+4と4,2j+6
の下から排除されると、スイッチ21.j+2と21.
j+3が切り替えられ、対応する電極が直流ラインDに
接続される。
電荷バケット25が保持部Aの上端に到達すると、それ
はドレイン領域36を介して排出される。
この点が第9図で破線で示されている。
この装置は、スミアを全体的に低下させることが可能で
あるという利点の他に、蓄積時間を全てのラインに対し
て等しくすることが出来ろという、他の利点も有してい
ることに注意されたい。第9図のセンサの最下端のライ
ンは、最上位のラインが蓄積を開始する時点より一定時
間前の時点で、スイッチ21,1によって保持電極4,
2が直流ラインDに接続されるや否や、信号電荷の捕集
を開始する。
蓄積時間の最後で、信号電荷の最下位のラインが転送さ
れる。このとき、最上位のラインは今なお電荷を蓄積し
ている。アコーディオンを拡張及び圧縮するために速度
(撮像部から保持部への信号電荷の転送速度)をお互い
に調節して、全てのラインに対する蓄積時間をお互いに
等しくできるようにすることは当業者には容易なことで
ある。
ここまでに述べてきた実施例に於いては、電荷結合素子
は、半導体本体のある直線に沿って延在する電荷転送チ
ャンネルと、半導体本体の表面にお互いに平行な転送チ
ャンネルの長さ方向にすべて垂直であるクロック電極の
システムを具備している。しかしながら、本発明は撮像
装置の他の公知の実施例に用いても効果がある。例えば
、第15図は本発明による交叉する電極を有するセンサ
のセンサ部の平面図を示す。このような交叉する電極を
有するセンサ自身は、Internat、 Elect
ronDevices Meeting1984の第4
4〜47頁及び“The Journal of th
e In5titute of Television
Engineers in Japan”1983. 
vol、 37. No、 10.第769〜775頁
に掲載されたM i tan i外による記事“A S
ingle Cbip l/2 Frame Tran
sfer CCDCo1our Image 5ens
or”により−交叉ゲート構造FTCCDとして知られ
ている。第1番目の刊行物の第2図の平面図に対応して
、第15図に示されている部分も又、垂直電荷転送チャ
ンネルl(図では2本しか示されていない)から構成さ
れている。チャンネル1の間のチャンネルセパレーショ
ン30は破線で示されている。電極システムは、第1層
の多結晶シリコン層に設けられた水平電極31と、第2
Nの多結晶シリコン層に設けられた垂直電極32から構
成されている。それらをお互いに区別するために、各電
極には、以後符号1.2.3などを付す。電極32は、
おもにチャンネルリミッタ30の上部にチャンネル1の
全体の長さに沿って、チャンネルの長さ方向に延在し、
チャンネル内の蓄積位置の部分に於いて、チャンネルの
上に延在する突起部33が設けられている。
この構造によって、電極材料によって被われていないホ
ール34が電極の間に形成され、その結果、放射線が電
極材料に吸収されずに半導体本体に到達することが可能
となる。これによりこの装置の、特に青色感度が改善さ
れる。ホール34の領域での半導体材料には、チャンネ
ルリミッタを形成するために、不純物がドープされる。
従って、チャンネル1は多かれ少なかれ蛇行形状になる
第1図に示される装置の電極4,2; 4,4等と同様
に、電極31はシフトレジスタ6に交互に接続されてい
る。一方、電極32,1と32.2は第11Jの装置の
電極4,1; 4,3等と同様にクロックC1とC2に
接続されている。この装置は先の実施例の装置と同様に
動作する。蓄積期間の問、信号電荷は電極31の各々の
下に捕集される。これらの信号電荷は、それぞれ、4相
転送により先ず31.1の下のバケットを転送させて保
持部(図示されていない)に転送される。次いで、この
バケットと32,2の下のバケットが保持部に転送され
る。このセンサ部に形成される電荷バケットはそれらが
読み出される前に再び別々にこの保持部に保持される。
前記の刊行物に記載されている交叉ゲート構造と比較す
ると、ここに記載されているセンサは変化しない表面領
域よりビクセルの数が倍になっている。
つまりビクセルの数は水平方向に存在する電極の数に等
しい。
本発明が以上述べてきた実施例に限定されず、本発明の
範囲から逸脱することなく、多くの他の変形例も可能で
あることは明らかであろう。
例えば、最後の実施例に、第9図に関連して述べたスミ
ア圧縮方法を使用することもできる2相シフトレジスタ
5,60代わりに、4相シフトレジスタも又使用するこ
とが出来る。
ざらに、本発明は他の型の撮像装置やラインセンサにも
使用することが出来る。
【図面の簡単な説明】
第1図は本発明の電荷結合装置を概略的に示したもので
、 第2図は本装置のセンサ部の断面図で、第3 a −d
図は第2図の部分に於ける動作中のいくつかの点でのポ
テンシャル分布を示し、第4図は時間の函数としてのク
ロック電圧を示し、 第5図は第1図に示される装置に使用されるシフトレジ
スタの1段を示し、 第6図は本装置の保持部の一部分の断面図で、第7 a
 −d図は本装置のこの部分に於ける動作中のいくつか
の点に於けるポテンシャル分布を示第8図は時間tの函
数としてのクロック電圧を示し、 第9図は本発明の電荷結合装置の第2実施例の回路図を
示し、 第10図は本装置とこれに関連するスイッチに使用され
るシフトレジスタの1段の回路図を示し、第11図、第
11a図及び12図は時間tの函数として本装置に印加
されるクロック電圧を示し、第13図は本装置のセンサ
部の一部の断面図で、第14 a −e図は本装置の動
作中のいくつかの点でのポテンシャル分布を示し、 第15図は本発明の第3実施例の一部の平面図である。 1・・・垂直電荷転送チャンネル 2・・・アンプ、       3,4−・・電極シス
テム5.6・・・シフトレジスタ ?、  8. 7’、  8’・・・クロックライン1
0・・・p壁領域、      11・・・n型領域1
3・・・インバータ回路 14.20.21・・・スイッチ 15.23・=p−MO5)ランジスタ16、 22−
・・n−MOS )ランジスタ17・・・信号電荷バケ
ット、  18・・・バリア25.26・・・インバー
タ段、30・・・チャンネルセパレーション 31・・・水平電極、      32・・・垂直電極
33・・・突起部、       34・・・ホール3
6・・・ドレイン領域 特許出願人  エフ・ベー・フィリップス・フルーイラ
ンペンファブリケン

Claims (1)

  1. 【特許請求の範囲】 1、半導体本体に形成された電荷転送チャンネル、及び
    この電荷転送チャンネルを通過する電荷を制御する電極
    システムを有し、電荷バケットの蓄積時には本装置がm
    相装置として動作し、転送時にはn相装置(nはmより
    大)として動作するような電圧を前記電極システムに印
    加させるシフトレジスタが設けられていて、先行する電
    荷バケットがすでに一定の距離進んでしまうまで電荷バ
    ケットが転送されない電荷結合装置に於いて、前記電極
    システムのうちのサブグループ電極のみが前記シフトレ
    ジスタに接続されていて、このサブグループ電極が前記
    電極システムのうちの、少なくとも複数の電極に共通す
    る信号源に導電的に接続されている電極と交互に構成さ
    れていることを特徴とする電荷結合装置。 2、前記電極システムの電極が前記シフトレジスタと複
    数の電極に共通する信号源導体とに交互に接続されてい
    ることを特徴とする特許請求の範囲第1項記載の電荷結
    合装置。 3、電荷バケットの蓄積の問、ポテンシャル井戸が前記
    シフトレジスタに接続されている電極の下に誘起され、
    ポテンシャルバリアが前記信号源導体に接続されている
    電極の下に誘起されるような電圧を、前記電極システム
    に印加する手段が設けられていることを特徴とする特許
    請求の範囲第1項又は第2項記載の電荷結合装置。 4、前記電極システム内の前記サブグループ電極を構成
    しない電極が、第1と第2の信号源導体に交互に接続さ
    れていることを特徴とする前項何れかの特許請求の範囲
    に記載の電荷結合装置。 5、前記サブグループ電極に印加されるクロック電圧に
    対して、180°位相角回転できるようなクロック電圧
    を前記第1と第2の信号源導体に印加し、前記電荷転送
    チャンネルの電荷転送の方向を反転させることが出来る
    ようにしたことを特徴とする特許請求の範囲第4項記載
    の電荷結合装置。 6、前記電極システムが互いに交差する第1及び第2電
    極システムを有し、この第1電極システムの電極は、前
    記半導体本体の表面の電荷転送方向に直交する方向に延
    び、前記第2電極システムの電極は前記表面の電荷転送
    方向に平行に延び、前記第1、第2の電極システムのう
    ち1個は前記シフトレジスタに接続されている前記サブ
    グループ電極からなり、他の1個は1個以上の共通信号
    源導体に接続されていることを特徴とする前項何れかの
    特許請求の範囲に記載の電荷結合装置。
JP62293867A 1986-11-27 1987-11-20 電荷結合装置 Pending JPS63142670A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8603007A NL8603007A (nl) 1986-11-27 1986-11-27 Ladingsgekoppelde inrichting.
NL8603007 1986-11-27

Publications (1)

Publication Number Publication Date
JPS63142670A true JPS63142670A (ja) 1988-06-15

Family

ID=19848891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62293867A Pending JPS63142670A (ja) 1986-11-27 1987-11-20 電荷結合装置

Country Status (6)

Country Link
US (1) US4903284A (ja)
EP (1) EP0275576A1 (ja)
JP (1) JPS63142670A (ja)
KR (1) KR880006703A (ja)
AU (1) AU607724B2 (ja)
NL (1) NL8603007A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701030A (nl) * 1987-05-01 1988-12-01 Philips Nv Ladingsgekoppelde inrichting.
JPH02105398A (ja) * 1988-08-29 1990-04-17 Philips Gloeilampenfab:Nv 駆動シフトレジスタ
FR2668303B1 (fr) * 1989-03-14 1993-04-23 Thomson Composants Milit Spaci Capteur optique a faible diaphotie.
JP2736121B2 (ja) * 1989-07-12 1998-04-02 株式会社東芝 電荷転送装置及び固体撮像装置
US5194751A (en) * 1989-07-17 1993-03-16 Sony Corporation Structure of solid-state image sensing devices
US5055667A (en) * 1990-06-21 1991-10-08 Loral Fairchild Corporation Non-linear photosite response in CCD imagers
US5331165A (en) * 1992-12-01 1994-07-19 Ball Corporation Split event reduced x-ray imager
US5585847A (en) * 1992-12-23 1996-12-17 Loral Fairchild Corporation Electronic color imaging technique and structure using a very high resolution monochrome full-frame CCD imager
JPH0759099A (ja) * 1992-12-23 1995-03-03 Loral Fairchild Corp 高解像度モノクローム全フレームccd撮像装置を用いた電子カラー写真撮影方法及び装置
JP3318437B2 (ja) * 1994-05-26 2002-08-26 富士写真フイルム株式会社 電子スチルカメラの撮像素子遮蔽装置
WO2004114267A1 (en) 2003-06-26 2004-12-29 Philips Intellectual Property & Standards Gmbh Integrated display unit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3801884A (en) * 1972-12-18 1974-04-02 Bell Telephone Labor Inc Charge transfer imaging devices
GB1442841A (en) * 1973-11-13 1976-07-14 Secr Defence Charge coupled devices
JPS53116027A (en) * 1977-03-18 1978-10-11 Fujitsu Ltd Semiconductor pick up unit
US4178614A (en) * 1978-08-24 1979-12-11 Rca Corporation Readout of a densely packed CCD
US4314275A (en) * 1980-03-24 1982-02-02 Texas Instruments Incorporated Infrared time delay with integration CTD imager
JPS58195371A (ja) * 1982-05-10 1983-11-14 Nec Corp 固体撮像装置
JPS5930376A (ja) * 1982-08-13 1984-02-17 Olympus Optical Co Ltd 固体撮像装置
NL8301977A (nl) * 1983-06-03 1985-01-02 Philips Nv Ladinggekoppelde beeldopneeminrichting en geheugeninrichting met hoge bitdichtheid.
US4745481A (en) * 1984-01-30 1988-05-17 Shoichi Tanaka Solidstate imaging device
NL8401311A (nl) * 1984-04-24 1985-11-18 Philips Nv Ladingsgekoppelde halfgeleiderinrichting met dynamische besturing.
JPS6170869A (ja) * 1984-09-14 1986-04-11 Fuji Photo Film Co Ltd 固体撮像装置および固体光センサ装置
US4574313A (en) * 1984-12-12 1986-03-04 Rca Corporation Cascaded CCD shift registers having different numbers of clocking phases
NL8501210A (nl) * 1985-04-29 1986-11-17 Philips Nv Ladingsgekoppelde inrichting.

Also Published As

Publication number Publication date
KR880006703A (ko) 1988-07-23
US4903284A (en) 1990-02-20
AU8168687A (en) 1988-06-02
EP0275576A1 (en) 1988-07-27
NL8603007A (nl) 1988-06-16
AU607724B2 (en) 1991-03-14

Similar Documents

Publication Publication Date Title
EP0262665A2 (en) CCD Area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same
EP0313322B1 (en) Solid-state image sensor having a plurality of horizontal transfer portions
JPS60157800A (ja) 電荷結合装置
US6288744B1 (en) Solid-state image pickup device with a shared shift register and method of driving the same
EP0093411B1 (en) Solid state image-sensing device
JPS63142670A (ja) 電荷結合装置
IE54240B1 (en) Charge-coupled device
JP2007027456A (ja) 撮像装置
NL8500337A (nl) Ladingsgekoppelde beeldopneeminrichting.
JPS63155962A (ja) Ccd撮像装置及びそれを備えたカメラ
KR950014884B1 (ko) 고체촬상장치
US4677650A (en) Charge coupled semiconductor device with dynamic control
US4868855A (en) Charge-coupled semiconductor device and image sensor device of high information density
JPS6141468B2 (ja)
US5485207A (en) CCD image sensor for normal and mirror images
JPH0113676B2 (ja)
JPH0831992B2 (ja) 固体撮像装置
JP3658178B2 (ja) 電荷転送装置の駆動方法
US6207982B1 (en) Solid-state image pickup device capable of high-speed transfer of signal charges in horizontal direction
EP0159758A1 (en) Charge-coupled device
JP3008629B2 (ja) 固体撮像素子
JPH07183489A (ja) 両方向の電荷結合素子
JPH0666346B2 (ja) 電荷結合素子およびその駆動方法
JPS58175372A (ja) 固体撮像素子
JP2001007312A (ja) 固体撮像装置およびその制御方法