JPH0666346B2 - 電荷結合素子およびその駆動方法 - Google Patents
電荷結合素子およびその駆動方法Info
- Publication number
- JPH0666346B2 JPH0666346B2 JP59070433A JP7043384A JPH0666346B2 JP H0666346 B2 JPH0666346 B2 JP H0666346B2 JP 59070433 A JP59070433 A JP 59070433A JP 7043384 A JP7043384 A JP 7043384A JP H0666346 B2 JPH0666346 B2 JP H0666346B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- transfer
- horizontal shift
- charge
- transfer gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000005036 potential barrier Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000027311 M phase Effects 0.000 claims 1
- 238000001444 catalytic combustion detection Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は電荷結合素子、とくに複数の垂直シフトレジス
タと水平シフトレジスタとを有する電荷結合素子に関す
る。
タと水平シフトレジスタとを有する電荷結合素子に関す
る。
（従来技術とその問題点） 電荷結合素子（以後ＣＣＤと記す）は、従来からの高度
の集積回路技術を基盤とし、その発展とともに急速な開
発が進められ、近年固体撮像、アナログ遅延線、メモリ
等の各種の応用がなされるようになった。特にＣＣＤを
用いた固体撮像素子は、低消費電力、小型、軽量など多
くの特徴を有し、近年その開発が盛んである。一般にＣ
ＣＤ固体撮像素子はフレームトランスファ型とインタラ
イン型とに分類されるが、いずれも現在、多画素、高密
度化される傾向にある。これらの固体撮像素子は複数の
垂直シフトレジスタと水平シフトレジスタとを有する
が、多画素、高密度化にともない水平シフトレジスタの
素子ピッチが縮小化される。このため、水平方向の密度
は通常水平シフトレスタの最小の素子ピッチで制限され
る。第１図は従来の固体撮像素子の垂直シフトレジスタ
と水平シフトレジスタとの接続部の平面図を示してい
る。図において、１は水平シフトレジスタの信号転送チ
ャネル、２〜４は垂直シフトレジスタの信号転送チャネ
ル、６〜15は水平シフトレジスタを構成する転送電極、
16は垂直シフトレジスタを構成する一転送電極、21は垂
直シフトレジスタの最終転送電極16および水平シフトレ
ジスタ１の転送電極６，８，10に隣接するトランスファ
ゲート電極である。また、本素子では水平シフトレジス
タの駆動として二相駆動を仮定しており、水平シフトレ
ジスタの転送電極６〜10は蓄積電極、11〜15はバリヤ電
極として作用する。17〜20は蓄積電極６〜10の間隙部に
電位バリヤを発生させるための領域である。図におい
て、水平シフトレジスタの一素子のピッチは水平シフト
レジスタの４つの転送電極、例えば６，11，７，12の水
平方向の電極長によって決定され、したがって垂直シフ
トレジスタ２〜４の水平方向のピッチも水平シフトレジ
スタの一素子のピッチによって決定されている。すなわ
ち垂直シフトレジスタの密度は水平シフトレジスタの電
極の最小加工寸法によって決定されてしまう。このた
め、多画素，高密度化するためには従来の素子構造では
不可能である。
の集積回路技術を基盤とし、その発展とともに急速な開
発が進められ、近年固体撮像、アナログ遅延線、メモリ
等の各種の応用がなされるようになった。特にＣＣＤを
用いた固体撮像素子は、低消費電力、小型、軽量など多
くの特徴を有し、近年その開発が盛んである。一般にＣ
ＣＤ固体撮像素子はフレームトランスファ型とインタラ
イン型とに分類されるが、いずれも現在、多画素、高密
度化される傾向にある。これらの固体撮像素子は複数の
垂直シフトレジスタと水平シフトレジスタとを有する
が、多画素、高密度化にともない水平シフトレジスタの
素子ピッチが縮小化される。このため、水平方向の密度
は通常水平シフトレスタの最小の素子ピッチで制限され
る。第１図は従来の固体撮像素子の垂直シフトレジスタ
と水平シフトレジスタとの接続部の平面図を示してい
る。図において、１は水平シフトレジスタの信号転送チ
ャネル、２〜４は垂直シフトレジスタの信号転送チャネ
ル、６〜15は水平シフトレジスタを構成する転送電極、
16は垂直シフトレジスタを構成する一転送電極、21は垂
直シフトレジスタの最終転送電極16および水平シフトレ
ジスタ１の転送電極６，８，10に隣接するトランスファ
ゲート電極である。また、本素子では水平シフトレジス
タの駆動として二相駆動を仮定しており、水平シフトレ
ジスタの転送電極６〜10は蓄積電極、11〜15はバリヤ電
極として作用する。17〜20は蓄積電極６〜10の間隙部に
電位バリヤを発生させるための領域である。図におい
て、水平シフトレジスタの一素子のピッチは水平シフト
レジスタの４つの転送電極、例えば６，11，７，12の水
平方向の電極長によって決定され、したがって垂直シフ
トレジスタ２〜４の水平方向のピッチも水平シフトレジ
スタの一素子のピッチによって決定されている。すなわ
ち垂直シフトレジスタの密度は水平シフトレジスタの電
極の最小加工寸法によって決定されてしまう。このた
め、多画素，高密度化するためには従来の素子構造では
不可能である。
（発明の目的） 本発明の目的は、このような従来の欠点を除去した新し
い電荷結合半導体装置を提供することにある。
い電荷結合半導体装置を提供することにある。
（発明の構成） 本発明によれば、複数の電荷結合素子による垂直シフト
レジスタ群と該シフトレジスタ群の電荷転送チャネルの
一端部に隣接して配置された第１のトランスファゲート
電極と該トランスファゲート電極に隣接し前記垂直シフ
トレジスタの電荷転送方向と直角方向に配置されたＭ行
の電荷結合素子による水平シフトレジスタとを有し、該
水平シフトレジスタはＭ電極毎に単位素子を構成し、Ｍ
−１個のトランスファゲート電極を介して互いに隣接し
て配置される電荷結合素子において、前記Ｍ行の水平シ
フトレジスタのうち互いに隣接するＮ番目およびＮ＋１
番目の水平シフトレジスタは前記トランスファゲート電
極直下に形成され、前記水平シフトレジスタの転送電極
のＭ電極毎にＭ−Ｎ本形成される電荷転送チャネルによ
って結合され、該各電荷転送チャネルは前記水平シフト
レジスタを覆う隣り合う転送電極下の活性領域を結合し
てなり、かつ前記水平シフトレジスタの前記トランスフ
ァゲート部と隣接する領域の少なくとも一部領域には電
位障壁を設けてなることを特徴とする電荷結合素子、お
よび複数の電荷結合素子による垂直シフトレジスタ群と
該シフトレジスタ群の電荷転送チャネルの一端部に隣接
して配置された第１のトランスファゲート電極と該トラ
ンスファゲート電極と該トランスファゲート電極に隣接
し、前記垂直シフトレジスタの電荷転送方向と直角方向
に配置されたＭ行の電荷結合素子による水平シフトレジ
スタとを有し、該水平シフトレジスタはＭ電極毎に単位
素子を構成しＭ−１個のトランスファゲート電極を介し
て互いに隣接して配置され、前記Ｍ行の水平シフトレジ
スタのうち互いに隣接するＮ番目およびＮ＋１番目の水
平シフトレジスタは前記トランスファゲート電極直下に
形成され、前記水平シフトレジスタの転送電極のＭ電極
毎にＭ−Ｎ本形成される電荷転送チャネルによって結合
され、該各電荷転送チャネルは前記水平シフトレジスタ
を覆う隣り合う転送電極下の活性領域を結合してなり、
かつ前記水平シフトレジスタの前記トランスファゲート
部と隣接する領域の少なくとも一部領域には電位障壁を
設けた電荷結合素子の駆動方法において、前記水平シフ
トレジスタはＭ相の駆動パルスによって駆動され前記垂
直シフトレジスタ群から前記第１のトランスファゲート
電極に隣接する第１の水平シフトレジスタへ信号電荷を
読み出すに際しては前記第１のトランスファゲート電極
直下に信号電荷を蓄積したのち該トランスファゲート電
極に印加される電圧をオフ状態とするとともに前記水平
シフトレジスタを覆う一転送電極をオン状態として該水
平シフトレジスタへ信号電荷を転送蓄積し、前記Ｎ番目
の水平シフトレジスタから前記Ｎ＋１番目の水平シフト
レジスタへ信号電荷を転送するに際しては前記Ｎ番目の
水平シフトレジスタを覆い信号電荷を蓄積している一転
送電極をオフ状態とするとともに前記Ｎ番目およびＮ＋
１番目の水平シフトレジスタの間に設けられた前記トラ
ンスファゲート電極をオン状態とし、信号電荷を該トラ
ンスファゲート電極直下に形成される前記電荷転送チャ
ネルへ転送し、かかるのち該トランスファゲート電極を
オフ状態にするとともに前記Ｎ＋１番目の水平シフトレ
ジスタを覆い、前記Ｎ番目の水平シフトレジスタの一転
送電極に隣接する一転送電極をオン状態として前記Ｎ＋
１番目の水平シフトレジスタへ信号電荷を転送蓄積し、
かかる一連の動作により前記第１のトランスファゲート
電極下に蓄積される信号電荷を前記Ｍ行の水平シフトレ
ジスタへ振り分けることを特徴とする電荷結合素子の駆
動方法が得られる。
レジスタ群と該シフトレジスタ群の電荷転送チャネルの
一端部に隣接して配置された第１のトランスファゲート
電極と該トランスファゲート電極に隣接し前記垂直シフ
トレジスタの電荷転送方向と直角方向に配置されたＭ行
の電荷結合素子による水平シフトレジスタとを有し、該
水平シフトレジスタはＭ電極毎に単位素子を構成し、Ｍ
−１個のトランスファゲート電極を介して互いに隣接し
て配置される電荷結合素子において、前記Ｍ行の水平シ
フトレジスタのうち互いに隣接するＮ番目およびＮ＋１
番目の水平シフトレジスタは前記トランスファゲート電
極直下に形成され、前記水平シフトレジスタの転送電極
のＭ電極毎にＭ−Ｎ本形成される電荷転送チャネルによ
って結合され、該各電荷転送チャネルは前記水平シフト
レジスタを覆う隣り合う転送電極下の活性領域を結合し
てなり、かつ前記水平シフトレジスタの前記トランスフ
ァゲート部と隣接する領域の少なくとも一部領域には電
位障壁を設けてなることを特徴とする電荷結合素子、お
よび複数の電荷結合素子による垂直シフトレジスタ群と
該シフトレジスタ群の電荷転送チャネルの一端部に隣接
して配置された第１のトランスファゲート電極と該トラ
ンスファゲート電極と該トランスファゲート電極に隣接
し、前記垂直シフトレジスタの電荷転送方向と直角方向
に配置されたＭ行の電荷結合素子による水平シフトレジ
スタとを有し、該水平シフトレジスタはＭ電極毎に単位
素子を構成しＭ−１個のトランスファゲート電極を介し
て互いに隣接して配置され、前記Ｍ行の水平シフトレジ
スタのうち互いに隣接するＮ番目およびＮ＋１番目の水
平シフトレジスタは前記トランスファゲート電極直下に
形成され、前記水平シフトレジスタの転送電極のＭ電極
毎にＭ−Ｎ本形成される電荷転送チャネルによって結合
され、該各電荷転送チャネルは前記水平シフトレジスタ
を覆う隣り合う転送電極下の活性領域を結合してなり、
かつ前記水平シフトレジスタの前記トランスファゲート
部と隣接する領域の少なくとも一部領域には電位障壁を
設けた電荷結合素子の駆動方法において、前記水平シフ
トレジスタはＭ相の駆動パルスによって駆動され前記垂
直シフトレジスタ群から前記第１のトランスファゲート
電極に隣接する第１の水平シフトレジスタへ信号電荷を
読み出すに際しては前記第１のトランスファゲート電極
直下に信号電荷を蓄積したのち該トランスファゲート電
極に印加される電圧をオフ状態とするとともに前記水平
シフトレジスタを覆う一転送電極をオン状態として該水
平シフトレジスタへ信号電荷を転送蓄積し、前記Ｎ番目
の水平シフトレジスタから前記Ｎ＋１番目の水平シフト
レジスタへ信号電荷を転送するに際しては前記Ｎ番目の
水平シフトレジスタを覆い信号電荷を蓄積している一転
送電極をオフ状態とするとともに前記Ｎ番目およびＮ＋
１番目の水平シフトレジスタの間に設けられた前記トラ
ンスファゲート電極をオン状態とし、信号電荷を該トラ
ンスファゲート電極直下に形成される前記電荷転送チャ
ネルへ転送し、かかるのち該トランスファゲート電極を
オフ状態にするとともに前記Ｎ＋１番目の水平シフトレ
ジスタを覆い、前記Ｎ番目の水平シフトレジスタの一転
送電極に隣接する一転送電極をオン状態として前記Ｎ＋
１番目の水平シフトレジスタへ信号電荷を転送蓄積し、
かかる一連の動作により前記第１のトランスファゲート
電極下に蓄積される信号電荷を前記Ｍ行の水平シフトレ
ジスタへ振り分けることを特徴とする電荷結合素子の駆
動方法が得られる。
（実施例） 以下、本発明の実施例について図面を参照して詳細に説
明する。第２図は本発明による電荷結合素子の一実施例
を示す。第２図において、51〜55は垂直シフトレジスタ
群の電荷転送チャネル、61〜63は水平シフトレジスタの
電荷転送チャネル、71〜73はトランスファゲート電極、
74は垂直シフトレジスタの最終転送電極、81〜85は水平
シフトレジスタを覆う転送電極、101〜106は前記各水平
シフトレジスタを結合する電荷転送チャネル、91〜93は
電位障壁部を示す。第３図は本発明による電荷結合素子
の駆動方法の一実施例を示す。図はテレビジョンの水平
ブランキング中での各電極に印加される駆動パルスの波
形を示し、φＶ４は前記垂直シフトレジスタの最終転送
電極74に印加されるパルス、φＴＧは前記トランスファ
ゲート電極71〜73に印加されるパルス、φ１〜φ３はそ
れぞれ前記水平転送電極81〜85に印加されるパルスの波
形を示す。第４図は、第３図の各時刻における第２図一
点鎖線Ａ−Ａ′に沿っての素子内部の電位分布を示す。
第２図〜第４図を用いて本素子の動作について説明す
る。時刻ｔ０においてパルスφＶ４はオン状態であり、
垂直シフトレジスタ群51〜55を下方に転送されてきた信
号電荷は垂直の最終転送電極74直下に蓄積されている。
つぎに時刻ｔ１でパルスφＶ４がオフ、パルスφＴＧが
オン状態に遷移すると、前記信号電荷は第１のトランス
ファゲート73直下へと転送され、時刻ｔ２においてトラ
ンスファゲート73直下に蓄積される。時刻ｔ３でトラン
スファゲートに印加されているパルスφＴＧがオフ、水
平シフトレジスタの一転送電極に印加されるパルスφ１
がオンとなり、時刻ｔ４となると、前記信号電荷のう
ち、φ１に対応する垂直シフトレジスタ51，54中で第１
のトランスファゲート73直下に蓄積されていた信号電荷
201は第１の水平シフトレジスタ63のφ１に対応する水
平転送電極81，84下へと転送される（第４図、時刻
ｔ４）。このとき、トランスファゲート電極に印加され
るパルスφＴＧはオフ状態であるにもかかわらず、パル
スφ２，φ３がオフ状態でかつバリヤ領域91が存在する
ため、φ２，φ３に対応する垂直シフトレジスタ52，5
3，55からの信号電荷、例えば202は、第１のトランスフ
ァゲート電極73直下にとどまっている。つぎに時刻
ｔ５，ｔ６でパルスφ１がオフ、パルスφＴＧがオン状
態になると前記信号電荷201は、φ１が印加されている
水平転送電極から第２のトランスファゲート電極72直下
へと転送・蓄積される。このとき、前記信号電荷202は
そのまま第１のトランスファゲート電極直下に蓄積され
ている。つぎに時刻ｔ７，ｔ８でパルスφＴＧがオフ、
パルスφ２がオン状態になると前記信号電荷201は、第
２のトランスファゲート電極から第２の水平シフトレジ
スタ62のφ２に対応する水平転送電極82，85下へと転送
される。これと同時に、φ２に対応する垂直シフトレジ
スタからの前記信号電荷202は第１のトランスファゲー
ト電極73下から第１の水平シフトレジスタ63のφ２に対
応する水平転送電極82，85下へと転送される。このとき
前と同様に、φ３に対応する垂直シフトレジスタからの
信号電荷203は、φＴＧがオフにもかかわらず、φ３が
オフ、かつバリヤ領域91が存在することなどにより、あ
いかわらず第１のトランスファゲート電極73下にとどま
る。つぎに時刻ｔ９，ｔ１０でパルスφＴＧがオン、パ
ルスφ２がオフすると前記信号電荷201，202はそれぞれ
φ２に対応する水平転送電極から第３および第２のトラ
ンスファゲート電極71，72下へと転送蓄積される。この
のち時刻ｔ１１，ｔ１２でφＴＧがオフ、φ３がオン状
態になると、前記信号電荷201,202,203はそれぞれ、第
３，第２，第１の水平シフトレジスタのφ３に対応する
水平転送電極下へと転送蓄積される。このようにして垂
直シフトレジスタ群の３列毎の信号電荷が３本の水平シ
フトレジスタに振り分けられることになる。この振り分
けののち、各信号電荷は水平方向に通常のＣＣＤの駆動
により電荷転送される。
明する。第２図は本発明による電荷結合素子の一実施例
を示す。第２図において、51〜55は垂直シフトレジスタ
群の電荷転送チャネル、61〜63は水平シフトレジスタの
電荷転送チャネル、71〜73はトランスファゲート電極、
74は垂直シフトレジスタの最終転送電極、81〜85は水平
シフトレジスタを覆う転送電極、101〜106は前記各水平
シフトレジスタを結合する電荷転送チャネル、91〜93は
電位障壁部を示す。第３図は本発明による電荷結合素子
の駆動方法の一実施例を示す。図はテレビジョンの水平
ブランキング中での各電極に印加される駆動パルスの波
形を示し、φＶ４は前記垂直シフトレジスタの最終転送
電極74に印加されるパルス、φＴＧは前記トランスファ
ゲート電極71〜73に印加されるパルス、φ１〜φ３はそ
れぞれ前記水平転送電極81〜85に印加されるパルスの波
形を示す。第４図は、第３図の各時刻における第２図一
点鎖線Ａ−Ａ′に沿っての素子内部の電位分布を示す。
第２図〜第４図を用いて本素子の動作について説明す
る。時刻ｔ０においてパルスφＶ４はオン状態であり、
垂直シフトレジスタ群51〜55を下方に転送されてきた信
号電荷は垂直の最終転送電極74直下に蓄積されている。
つぎに時刻ｔ１でパルスφＶ４がオフ、パルスφＴＧが
オン状態に遷移すると、前記信号電荷は第１のトランス
ファゲート73直下へと転送され、時刻ｔ２においてトラ
ンスファゲート73直下に蓄積される。時刻ｔ３でトラン
スファゲートに印加されているパルスφＴＧがオフ、水
平シフトレジスタの一転送電極に印加されるパルスφ１
がオンとなり、時刻ｔ４となると、前記信号電荷のう
ち、φ１に対応する垂直シフトレジスタ51，54中で第１
のトランスファゲート73直下に蓄積されていた信号電荷
201は第１の水平シフトレジスタ63のφ１に対応する水
平転送電極81，84下へと転送される（第４図、時刻
ｔ４）。このとき、トランスファゲート電極に印加され
るパルスφＴＧはオフ状態であるにもかかわらず、パル
スφ２，φ３がオフ状態でかつバリヤ領域91が存在する
ため、φ２，φ３に対応する垂直シフトレジスタ52，5
3，55からの信号電荷、例えば202は、第１のトランスフ
ァゲート電極73直下にとどまっている。つぎに時刻
ｔ５，ｔ６でパルスφ１がオフ、パルスφＴＧがオン状
態になると前記信号電荷201は、φ１が印加されている
水平転送電極から第２のトランスファゲート電極72直下
へと転送・蓄積される。このとき、前記信号電荷202は
そのまま第１のトランスファゲート電極直下に蓄積され
ている。つぎに時刻ｔ７，ｔ８でパルスφＴＧがオフ、
パルスφ２がオン状態になると前記信号電荷201は、第
２のトランスファゲート電極から第２の水平シフトレジ
スタ62のφ２に対応する水平転送電極82，85下へと転送
される。これと同時に、φ２に対応する垂直シフトレジ
スタからの前記信号電荷202は第１のトランスファゲー
ト電極73下から第１の水平シフトレジスタ63のφ２に対
応する水平転送電極82，85下へと転送される。このとき
前と同様に、φ３に対応する垂直シフトレジスタからの
信号電荷203は、φＴＧがオフにもかかわらず、φ３が
オフ、かつバリヤ領域91が存在することなどにより、あ
いかわらず第１のトランスファゲート電極73下にとどま
る。つぎに時刻ｔ９，ｔ１０でパルスφＴＧがオン、パ
ルスφ２がオフすると前記信号電荷201，202はそれぞれ
φ２に対応する水平転送電極から第３および第２のトラ
ンスファゲート電極71，72下へと転送蓄積される。この
のち時刻ｔ１１，ｔ１２でφＴＧがオフ、φ３がオン状
態になると、前記信号電荷201,202,203はそれぞれ、第
３，第２，第１の水平シフトレジスタのφ３に対応する
水平転送電極下へと転送蓄積される。このようにして垂
直シフトレジスタ群の３列毎の信号電荷が３本の水平シ
フトレジスタに振り分けられることになる。この振り分
けののち、各信号電荷は水平方向に通常のＣＣＤの駆動
により電荷転送される。
以上の説明では、水平シフトレジスタを３相駆動と仮定
し、３本の水平シフトレジスタを用いることにより信号
電荷の振り分けを行ない、水平方向の転送電極の形成を
容易ならしめた例について示した。
し、３本の水平シフトレジスタを用いることにより信号
電荷の振り分けを行ない、水平方向の転送電極の形成を
容易ならしめた例について示した。
第５図は本発明による電荷結合素子の他の実施例を示す
もので、２相駆動の水平シフトレジスタを２本用いて垂
直シフトレジスタからの信号電荷の振り分けを行なう例
である。図において111〜115は垂直シフトレジスタの電
荷転送チャネル、121,122は第１，第２の水平シフトレ
ジスタの電荷転送チャネル、131は垂直シフトレジスタ
の最終転送電極、141,151は第１，第２のトランスファ
ゲート電極、161〜170は水平転送電極、181〜187は電位
障壁領域、190〜192は第１，第２の水平シフトレジスタ
を結合する電荷転送チャネルを示す。本実施例において
も、水平シフトレジスタが２相駆動となっていることを
除き前記した第２図に示す素子と同様に動作させること
ができる。
もので、２相駆動の水平シフトレジスタを２本用いて垂
直シフトレジスタからの信号電荷の振り分けを行なう例
である。図において111〜115は垂直シフトレジスタの電
荷転送チャネル、121,122は第１，第２の水平シフトレ
ジスタの電荷転送チャネル、131は垂直シフトレジスタ
の最終転送電極、141,151は第１，第２のトランスファ
ゲート電極、161〜170は水平転送電極、181〜187は電位
障壁領域、190〜192は第１，第２の水平シフトレジスタ
を結合する電荷転送チャネルを示す。本実施例において
も、水平シフトレジスタが２相駆動となっていることを
除き前記した第２図に示す素子と同様に動作させること
ができる。
（発明の効果） 以上述べたように、第１の実施例では垂直シフトレジス
タの３列毎に、第２の実施例では２列毎に水平シフトレ
ジスタの単位素子が構成できるため、水平転送電極を形
成する際の加工精度を大幅に低減でき、素子形成が容易
となり、高密度、多素子のＣＣＤが得られる。
タの３列毎に、第２の実施例では２列毎に水平シフトレ
ジスタの単位素子が構成できるため、水平転送電極を形
成する際の加工精度を大幅に低減でき、素子形成が容易
となり、高密度、多素子のＣＣＤが得られる。
第１図は、従来の固体撮像素子の垂直シフトレジスタと
水平シフトレジスタとの接続
第１図は、従来の固体撮像素子の垂直シフトジシスタと
水平シフトレジスタとの接続部の平面図、第２図，第５
図は本発明による電荷結合素子の主要部の平面図、第３
図は本発明による電荷結合素子の駆動パルス波形、第４
図は第２図一点鎖線Ａ−Ａ′に沿っての電位分布と信号
電荷の流れを示す。図において、２〜４，51〜55，111
〜115は垂直シフトレジスタの電荷転送チャネル、１，6
1〜63，121，122は水平シフトレジスタの電荷転送チャ
ネル、21，71〜73，141，151はトランスファゲート電
極、16，74，131は垂直の最終転送電極、６〜15，81〜8
5，161〜170は水平転送電極、17〜20，91〜98，181〜18
7は電位障壁領域、101〜106，190〜192は各水平シフト
レジスタを結合する電荷転送チャネルをそれぞれ示す。
水平シフトレジスタとの接続部の平面図、第２図，第５
図は本発明による電荷結合素子の主要部の平面図、第３
図は本発明による電荷結合素子の駆動パルス波形、第４
図は第２図一点鎖線Ａ−Ａ′に沿っての電位分布と信号
電荷の流れを示す。図において、２〜４，51〜55，111
〜115は垂直シフトレジスタの電荷転送チャネル、１，6
1〜63，121，122は水平シフトレジスタの電荷転送チャ
ネル、21，71〜73，141，151はトランスファゲート電
極、16，74，131は垂直の最終転送電極、６〜15，81〜8
5，161〜170は水平転送電極、17〜20，91〜98，181〜18
7は電位障壁領域、101〜106，190〜192は各水平シフト
レジスタを結合する電荷転送チャネルをそれぞれ示す。
Claims (3)
- 【請求項１】複数の電荷結合素子による垂直シフトレジ
スタ群と該シフトレジスタ群の電荷転送チャネルの一端
部に隣接して配置された第１のトランスファゲート電極
と該トランスファゲート電極に隣接し前記垂直シフトレ
ジスタの電荷転送方向と直角方向に配置されたＭ行の電
荷結合素子による水平シフトレジスタとを有し、該水平
シフトレジスタはＭ電極毎に単位素子を構成し、Ｍ−１
個のトランスファゲート電極を介して互いに隣接して配
置される電荷結合素子において、前記Ｍ行の水平シフト
レジスタのうち互いに隣接するＮ番目およびＮ＋１番目
の水平シフトレジスタは前記トランスファゲート電極直
下に形成され、前記水平シフトレジスタの転送電極のＭ
電極毎にＭ−Ｎ本形成される電荷転送チャネルによって
結合され、該各電荷転送チャネルは前記水平シフトレジ
スタを覆う隣り合う転送電極下の活性領域を結合してな
り、かつ前記水平シフトレジスタの前記トランスファゲ
ート部と隣接する領域の少なくとも一部領域には電位障
壁を設けてなることを特徴とする電荷結合素子。 - 【請求項２】複数の電荷結合素子による垂直シフトレジ
スタ群と該シフトレジスタ群の電荷転送チャネルの一端
部に隣接して配置された第１のトランスファゲート電極
と該トランスファゲート電極に隣接し前記垂直シフトレ
ジスタの電荷転送方向と直角方向に配置されたＭ行の電
荷結合素子による水平シフトレジスタとを有し、該水平
シフトレジスタはＭ電極毎に単位素子を構成し、Ｍ−１
個のトランスファゲート電極を介して互いに隣接して配
置され、前記Ｍ行の水平シフトレジスタのうち互いに隣
接するＮ番目およびＮ＋１番目の水平シフトレジスタは
前記トランスファゲート電極直下に形成され、前記水平
シフトレジスタの転送電極のＭ電極のＭ電極毎にＭ−Ｎ
本形成される電荷転送チャネルによって結合され、該各
電荷転送チャネルは前記水平シフトレジスタを覆う隣り
合う転送電極下の活性領域を結合してなり、かつ前記水
平シフトレジスタの前記トランスファゲート部と隣接す
る領域の少なくとも一部領域には電位障壁を設けた電荷
結合素子の駆動方法において、前記水平シフトレジスタ
はＭ相の駆動パルスによって駆動され、前記垂直シフト
レジスタ群から前記第１のトランスファゲート電極に隣
接する第１の水平シフトレジスタへ信号電荷を読み出す
に際しては前記第１のトランスファゲート電極直下に信
号電荷を蓄積したのち該トランスファゲート電極に印加
される電圧をオフ状態とするとともに前記水平シフトレ
ジスタを覆う一転送電極をオン状態として該水平シフト
レジスタへ信号電荷を転送蓄積し、前記Ｎ番目の水平シ
フトレジスタから前記Ｎ＋１番目の水平シフトレジスタ
へ信号電荷を転送するに際しては前記Ｎ番目の水平シフ
トレジスタを覆い信号電荷を蓄積している一転送電極を
オフ状態とするとともに前記Ｎ番目およびＮ＋１番目の
水平シフトレジスタの間に設けられた前記トランスファ
ゲート電極をオン状態とし、信号電荷を該トランスファ
ゲート電極直下に形成される前記電荷転送チャネルへ転
送し、かかるのち該トランスファゲート電極をオフ状態
にするとともに前記Ｎ＋１番目の水平シフトレジスタを
覆い前記Ｎ番目の水平シフトレジスタの一転送電極に隣
接する一転送電極をオン状態として前記Ｎ＋１番目の水
平シフトレジスタへ信号電荷を転送蓄積し、かかる一連
の動作により前記第１のトランスファゲート電極下に蓄
積される信号電荷を前記Ｍ行の水平シフトレジスタへ振
り分けることを特徴とする電荷結合素子の駆動方法。 - 【請求項３】前記第１およびＭ−１個のトランスファゲ
ートは同一のパルスによって駆動されることを特徴とす
る特許請求の範囲第(2)項に記載の電荷結合素子の駆動
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070433A JPH0666346B2 (ja) | 1984-04-09 | 1984-04-09 | 電荷結合素子およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070433A JPH0666346B2 (ja) | 1984-04-09 | 1984-04-09 | 電荷結合素子およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60213060A JPS60213060A (ja) | 1985-10-25 |
| JPH0666346B2 true JPH0666346B2 (ja) | 1994-08-24 |
Family
ID=13431338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59070433A Expired - Lifetime JPH0666346B2 (ja) | 1984-04-09 | 1984-04-09 | 電荷結合素子およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666346B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714043B2 (ja) * | 1984-08-06 | 1995-02-15 | 日本電気株式会社 | 電荷結合半導体素子とその駆動方法 |
| JPS62183170A (ja) * | 1986-02-06 | 1987-08-11 | Nec Corp | 電荷転送素子とその駆動方法 |
| JP2507993B2 (ja) * | 1986-04-09 | 1996-06-19 | 日本電気株式会社 | 電荷結合素子およびその駆動方法 |
| JPS6425473A (en) * | 1987-07-21 | 1989-01-27 | Nec Corp | Charge transfer device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001878A (en) * | 1975-11-19 | 1977-01-04 | Rca Corporation | Charge transfer color imagers |
| JPS58125969A (ja) * | 1982-01-22 | 1983-07-27 | Nec Corp | 固体撮像装置 |
| JPS5913369A (ja) * | 1982-07-13 | 1984-01-24 | Sony Corp | 固体撮像素子 |
-
1984
- 1984-04-09 JP JP59070433A patent/JPH0666346B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001878A (en) * | 1975-11-19 | 1977-01-04 | Rca Corporation | Charge transfer color imagers |
| JPS58125969A (ja) * | 1982-01-22 | 1983-07-27 | Nec Corp | 固体撮像装置 |
| JPS5913369A (ja) * | 1982-07-13 | 1984-01-24 | Sony Corp | 固体撮像素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60213060A (ja) | 1985-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4602289A (en) | Solid state image pick-up device | |
| US4816916A (en) | CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
| EP0313322B1 (en) | Solid-state image sensor having a plurality of horizontal transfer portions | |
| US5040071A (en) | Image sensor having multiple horizontal shift registers | |
| CA1199400A (en) | Solid-state imaging device | |
| EP0455801A1 (en) | Image sensor | |
| US4733302A (en) | Image sensor or an image sensing apparatus | |
| EP0501333B1 (en) | Fit type CCD image sensor | |
| EP0869665B1 (en) | Solid state image sensor | |
| JPH0666346B2 (ja) | 電荷結合素子およびその駆動方法 | |
| US20070291150A1 (en) | Solid-state image pickup device having an accumulation gate for reading out, accumulating, and allocating signal charges | |
| JP3120465B2 (ja) | 固体撮像素子 | |
| JPH061829B2 (ja) | 二次元ｃｃｄイメージセンサ | |
| JPH0113676B2 (ja) | ||
| JPS6329872B2 (ja) | ||
| JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH0789583B2 (ja) | 電荷結合素子装置およびその駆動方法 | |
| JP2507993B2 (ja) | 電荷結合素子およびその駆動方法 | |
| JP2983864B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP3713863B2 (ja) | 固体撮像素子 | |
| JP2940803B2 (ja) | 固体撮像素子 | |
| JP4006625B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPH0714043B2 (ja) | 電荷結合半導体素子とその駆動方法 | |
| JPH0324873A (ja) | 固体撮像装置 | |
| JP2589391B2 (ja) | 電荷転送素子の駆動法 |