JP2983864B2

JP2983864B2 - 固体撮像素子及びその駆動方法

Info

Publication number: JP2983864B2
Application number: JP6296892A
Authority: JP
Inventors: 英樹高橋
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1994-11-30
Filing date: 1994-11-30
Publication date: 1999-11-29
Anticipated expiration: 2014-11-29
Also published as: JPH08163444A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の受光画素がマト
リクス状に配列される２次元の固体撮像素子及びその駆
動方法に関する。

【０００２】

【従来の技術】ビデオカメラ等の撮像装置に用いられる
２次元の固体撮像素子、所謂エリアセンサは、複数の受
光画素がマトリクス状に配列され、光電変換によって各
受光画素に発生する情報電荷を複数のシフトレジスタを
介して所定の順序で読み出すように構成される。

【０００３】フレームトランスファ方式のＣＣＤ固体撮
像素子の場合、図５に示すように、撮像部から蓄積部ま
で連続する垂直シフトレジスタ１が複数本平行に配置さ
れ、これらの垂直シフトレジスタ１の出力側に水平シフ
トレジスタ２が配置される。撮像部は、垂直シフトレジ
スタ１を電気的に分離して複数の受光画素を構成する。
これらの受光画素に発生する情報電荷は、フレーム転送
クロックＦＳによって各垂直シフトレジスタ１内を撮像
部から蓄積部へ転送されて一時的に蓄積される。蓄積部
に転送された情報電荷は、垂直転送クロックＶＳによっ
て各垂直シフトレジスタ１から水平シフトレジスタ２の
各ビットへ１行単位で転送される。そして、水平シフト
レジスタ２に転送された情報電荷は、水平転送クロック
ＨＳによって１行毎にシリアルに出力部３へ転送され、
この出力部３で電荷量が電圧値に変換されることによっ
て映像信号として出力される。一方、インターライン方
式のＣＣＤ固体撮像素子の場合、図６に示すように、行
列配置される複数の受光画素４の各列の間にそれぞれ垂
直シフトレジスタ５が配置され、これらの垂直シフトレ
ジスタ５の出力側に水平シフトレジスタ６が配置され
る。各受光画素４に発生する情報電荷は、垂直シフトレ
ジスタ５へ転送された後、垂直転送クロックＶＳによっ
て垂直シフトレジスタ５から１行単位で水平シフトレジ
スタ６へ転送される。そして、水平シフトレジスタ６へ
転送された情報電荷は、フレームトランスファ方式のＣ
ＣＤ固体撮像素子と同様に、水平転送クロックＨＳによ
って１行毎にシリアルに出力部７へ転送され、この出力
部３から映像信号として出力される。

【０００４】このようなＣＣＤ固体撮像素子の垂直シフ
トレジスタと水平シフトレジスタとの接続部分の構造を
図７に示す。垂直シフトレジスタ１０は、半導体基板上
に形成されるチャネル領域１１及び２層構造の複数の転
送ゲート電極１２、１３により構成される。チャネル領
域１１は、選択酸化により形成される厚い酸化膜等から
なるチャネル分離領域１４によって区画され、それぞれ
が電気的に独立している。このチャネル領域１１は、Ｐ
型領域の表面にＮ型領域を形成した埋め込みチャネル構
造を有している。１層目の転送ゲート電極１２は、チャ
ネル分離領域１４と交差して各チャネル領域１１上に一
定の距離を隔てて互いに平行に配置される。２層目の転
送ゲート電極１３は、転送ゲート電極１２の間隙を被う
ようにして、チャネル領域１１上に配置される。これら
の転送ゲート電極１２、１３は、一部がオーバーラップ
し、各垂直シフトレジスタ１０で共通に形成される。そ
して、各転送ゲート電極１２、１３には、４相の垂直転
送クロックＶＳ１〜ＶＳ４がそれぞれ印加され、これら
の垂直転送クロックＶＳ１〜ＶＳ４によってチャネル領
域１１内の情報電荷が垂直方向に順次転送される。水平
シフトレジスタ２０は、チャネル領域２１及び２層構造
の複数の転送ゲート電極２２、２３により構成される。
チャネル領域２１は、垂直シフトレジスタ１０のチャネ
ル分離領域１４に連続する島状のチャネル分離領域２４
とこのチャネル分離領域２４と対向する分離領域２５と
により区画され、各チャネル分離領域２４の間を通して
垂直シフトレジスタ１０のチャネル領域１１の端部と接
続される。このチャネル領域２１も、垂直シフトレジス
タ１０のチャネル領域１１と同様に、埋め込みチャネル
構造を有している。１層目の転送ゲート電極２２は、各
チャネル分離領域２４、２５の間に跨るようにして配置
される。また、転送ゲート電極２２は、１本置きに垂直
シフトレジスタ１０側まで延長され、垂直シフトレジス
タ１０のチャネル領域１１とチャネル領域２１との接続
部を被うと共に、垂直シフトレジスタ１０出力側端部の
転送ゲート電極１３とオーバーラップする。２層目の転
送ゲート電極２３は、転送ゲート電極２２の間隙を被う
ようにチャネル領域２１上に配置される。これらの転送
ゲート電極２２、２３は、一部がオーバーラップし、隣
合う転送ゲート電極２２、２３が２本ずつ共通に接続さ
れる。そして、転送ゲート電極２２、２３に２相の水平
転送クロックＨＳ１、ＨＳ２が印加され、この水平転送
クロックＨＳ１、ＨＳ２によってチャネル領域２１内の
情報電荷が水平方向に転送される。この水平転送クロッ
クＨＳ１、ＨＳ２は、垂直転送クロックＶＳ１〜ＶＳ４
が垂直シフトレジスタ１０内の情報電荷を１ビット転送
する毎に１行分の情報電荷の転送を完了するように設定
される。従って、垂直シフトレジスタ１０から水平シフ
トレジスタ２０へ転送された情報電荷は、次の情報電荷
が垂直シフトレジスタ１０から転送されてくる前に全て
水平シフトレジスタ２０外へ出力される。

【０００５】

【発明が解決しようとする課題】上述のようなＣＣＤ固
体撮像素子においては、水平シフトレジスタ２０の転送
ゲート電極２２、２３が１列の垂直シフトレジスタ１０
に対して４本ずつ配置される。このため、垂直シフトレ
ジスタ１０の配列ピッチは、水平シフトレジスタ２０の
転送ゲート電極２２、２３を４本配置するのに必要な最
小間隔よりも狭くすることができない。従って、受光画
素数を増やしてＣＣＤ固体撮像素子の解像度を高くする
ためには、素子のチップ面積を大きくしなければなら
ず、コストアップの要因となっている。

【０００６】そこで本発明は、垂直シフトレジスタと水
平シフトレジスタとの接続部の構造を簡略化し、垂直シ
フトレジスタの配列ピッチを狭くして高集積化を可能に
することを目的とする。

【０００７】

【課題を解決するための手段】本発明は上述の課題を解
決するために成されたもので、その特徴とするところ
は、行及び列方向に配置され、照射される光に応答して
情報電荷を発生する複数の受光画素と、これら複数の受
光画素の各列毎に対応付けられ、各受光画素から上記情
報電荷を受けて垂直方向に転送する複数の垂直シフトレ
ジスタと、これら複数の垂直シフトレジスタの各出力に
各ビットが対応付けられ、各垂直シフトレジスタから上
記情報電荷を受けて水平方向に転送する水平シフトレジ
スタと、この水平シフトレジスタから順次転送出力され
る上記情報電荷を電圧値に変換して映像信号を発生する
出力部と、を備えた固体撮像素子において、上記複数の
垂直シフトレジスタは、各列で共通に駆動され、奇数列
で偶数列よりも数の少なくなる複数の出力制御電極が出
力側端部に配置されることにある。

【０００８】そして、行列配置された複数の受光画素の
各列毎に対応する複数の垂直シフトレジスタの出力を水
平シフトレジスタの各ビットに受け、上記複数の受光画
素で発生する情報電荷を１行単位で出力する固体撮像素
子の駆動方法において、上記複数の垂直シフトレジスタ
を各列で共通に駆動すると共に、偶数列の垂直シフトレ
ジスタで出力側に配置される複数の出力制御電極を独立
に駆動し、奇数列の垂直シフトレジスタの情報電荷が上
記水平シフトレジスタを介して転送出力される間、上記
情報電荷を偶数列の垂直シフトレジスタの出力側に保持
することを特徴としている。

【０００９】

【作用】本発明の固体撮像素子によれば、奇数列で偶数
列よりも数の少なくなる複数の出力制御電極を垂直シフ
トレジスタの出力側端部に配置したことにより、偶数列
の垂直シフトレジスタの出力側端部に情報電荷を蓄積し
た状態で、奇数列の垂直シフトレジスタから水平シフト
レジスタへ情報電荷を転送させることができる。これに
より、各垂直シフトレジスタから水平シフトレジスタへ
の情報電荷の転送過程で偶数列の受光画素からの情報電
荷と奇数列の受光画素からの情報電荷とを振り分けるこ
とができるようになる。

【００１０】本発明の固体撮像素子の駆動方法によれ
ば、奇数列の垂直シフトレジスタの情報電荷が水平シフ
トレジスタを介して転送出力される間、情報電荷を偶数
列の垂直シフトレジスタの出力側に保持することによ
り、奇数列の垂直シフトレジスタあるいは偶数列の垂直
シフトレジスタから水平シフトレジスタに交互に情報電
荷が出力されるようになる。従って、水平シフトレジス
タへ同時に転送される情報電荷のパケット数が半分にな
り、水平シフトレジスタのビット数を半減できる。

【００１１】

【実施例】図１は、本発明の固体撮像素子の垂直シフト
レジスタ３０と水平シフトレジスタ４０との接続部分の
構造を示す平面図である。尚、この接続部分の構造は、
フレームトランスファ型、インターライン型さらにはフ
レームインターライン型の何れの方式の固体撮像素子に
も採用可能である。

【００１２】垂直シフトレジスタ３０は、半導体基板上
に形成されるチャネル領域３１、複数の転送ゲート電極
３２、１層目の出力制御ゲート電極３３、３４及び２層
目の出力制御ゲート電極３５、３６、３７により構成さ
れる。チャネル領域３１は、互いに平行に配置される複
数のチャネル分離領域３８によって区画され、それぞれ
が電気的に独立している。このチャネル領域３１は、Ｐ
型領域の表面にＮ型領域が形成される埋め込みチャネル
構造を有している。複数の転送ゲート電極３２は、チャ
ネル分離領域３８と交差して各チャネル領域３１上に互
いに平行に配置される。ここで、転送ゲート電極３２
は、１層構造としてあるが、一部がオーバーラップした
２層構造とすることも可能である。１層目の出力制御ゲ
ート電極３３、３４は、奇数列の垂直シフトレジスタ３
０で幅が広く、偶数列の垂直シフトレジスタ３０で幅が
狭く形成され、転送ゲート電極３２と並列に配置され
る。これにより、転送ゲート電極３２及び出力制御ゲー
ト電極３３、３４の間隙が奇数列で狭く、偶数列で広く
形成される。２層目の出力制御ゲート電極３５、３６
は、１層目の出力制御ゲート電極３３、３４とは逆に、
奇数列の垂直シフトレジスタ３０で幅が狭く、偶数列の
垂直シフトレジスタ３０で幅が広く形成され、転送ゲー
ト電極３２及び出力制御ゲート電極３３、３４と重なる
ように配置される。このとき、奇数列では、出力制御ゲ
ート電極３５、３６がそれぞれ出力制御ゲート電極３
３、３４からはみ出すことなく重なり、偶数列では、転
送ゲート電極３２と出力制御ゲート電極３３、３４との
間隙を被うように重なる。これにより、２層目の出力制
御ゲート電極３５、３６は、偶数列のみでチャネル領域
３１に対して有効となる。２層目の出力制御ゲート電極
３７は、垂直シフトレジスタ３０の出力側の端部に出力
制御ゲート電極３４とオーバーラップし、出力制御ゲー
ト電極３５、３６と平行に配置される。

【００１３】これらの転送ゲート電極３２、１層目の出
力制御ゲート電極３３、３４及び２層目の出力制御ゲー
ト電極３５、３６、３７は、各垂直シフトレジスタ３０
でそれぞれ共通となるように形成される。複数の転送ゲ
ート電極３２には、例えば、３相の垂直転送クロックＶ
Ｓ１〜ＶＳ３がそれぞれ印加される。１層目の出力制御
ゲート電極３３、３４には、出力制御ゲート電極３３側
から３本目の転送ゲート電極３２と同じ位相の垂直転送
クロックＶＳ２及び出力制御クロックＴＧ２がそれぞれ
印加される。そして、２層目の出力制御ゲート電極３
５、３６、３７には、出力制御クロックＴＧ１、出力制
御ゲート３５側から１本目の転送ゲート電極３２と同じ
位相の垂直転送クロックＶＳ１及び出力制御クロックＴ
Ｇ３がそれぞれ印加される。これにより、垂直シフトレ
ジスタ３０の出力側では、偶数列のチャネル領域３１内
のポテンシャルのみが出力制御クロックＴＧ１及び垂直
転送クロックＶＳ１の影響を受けるようになる。従っ
て、奇数列の垂直シフトレジスタ３０から情報電荷が水
平シフトレジスタ４０側へ転送される間情報電荷を保持
できるようになる。

【００１４】水平シフトレジスタ４０は、チャネル領域
４１及び２層構造の複数の転送ゲート電極４２、４３に
より構成される。チャネル領域４１は、垂直シフトレジ
スタ３０のチャネル分離領域３６に連続する島状のチャ
ネル分離領域４４とこのチャネル分離領域４４と対向す
る分離領域４５とにより区画され、各チャネル分離領域
４４の間を通して垂直シフトレジスタ３０のチャネル領
域３１の端部と接続される。このチャネル領域４１につ
いても、垂直シフトレジスタ３０のチャネル領域３１と
同様に、埋め込みチャネル構造を有している。１層目の
転送ゲート電極４２は、各チャネル分離領域４４、４５
の間に跨り、且つ、垂直シフトレジスタ３０側まで延長
されて垂直シフトレジスタ３０のチャネル領域３１とチ
ャネル領域４１との接続部を被って配置される。２層目
の転送ゲート電極４３は、転送ゲート電極４２の間隙を
被うようにチャネル領域４１上に配置される。これらの
転送ゲート電極４２、４３は、一部がオーバーラップ
し、隣合う転送ゲート電極４２、４３が２本ずつ共通に
接続される。そして、転送ゲート電極４２、４３に２相
の水平転送クロックＨＳ１、ＨＳ２が印加され、この水
平転送クロックＨＳ１、ＨＳ２のクロック動作に応答し
て変化するポテンシャルの作用によってチャネル領域４
１内の情報電荷が水平方向に転送される。

【００１５】図２は、本発明の固体撮像素子の駆動方法
を説明するタイミング図で、図３及び図４は、図２の各
タイミングＴA0〜ＴA12、ＴB0〜ＴB10での各チャネル領
域３１、４１内のポテンシャルの状態を示す図である。
尚、各ゲート電極は、印加されるクロックがハイレベル
（Ｈ）のときにオンし、ローレベル（Ｌ）のときにオフ
するものとする。

【００１６】まず、図３に示すように、タイミングＴA0
〜ＴA12で奇数列のチャネル領域３１内の情報電荷が水
平シフトレジスタ４０のチャネル領域４１に転送され
る。ＶＳ２がＨ、ＶＳ１及びＶＳ３がＬとなっているＴ
A0では、ＶＳ２に対応する転送ゲート電極３２がオンし
てポテンシャルウェルが形成される。情報電荷は、この
ポテンシャルウェルに蓄積されることになる。このと
き、垂直転送クロックＶＳ２が印加される出力制御ゲー
ト電極３３の下に形成されるポテンシャルウェルについ
ては、これより前の転送動作による情報電荷の転送が完
了しており、情報電荷は蓄積されていない。尚、ＴＧ
１、ＴＧ２及びＴＧ３は、共にＬで、出力制御ゲート電
極３４、３５及び３７はそれぞれオフしている。ＶＳ３
がＨとなったＴA1では、ＶＳ３に対応する転送ゲート電
極３２がオンしてポテンシャルウェルが形成され、続い
て、ＶＳ２がＬとなったＴA2では、ＶＳ２に対応する転
送ゲート電極３２がオフしてポテンシャルウェルが消滅
する。これにより、情報電荷は、ＶＳ２に対応する転送
ゲート電極３２の下からＶＳ３に対応する転送ゲート電
極３２の下へ転送される。同様に、ＶＳ１がＨとなった
ＴA3でＶＳ１に対応する転送ゲート電極３２がオンし、
ＶＳ３がＬとなったＴA4でＶＳ３の対応する転送ゲート
電極３２がオフすると、ＶＳ３に対応する転送ゲート電
極３２の下の情報電荷は、ＶＳ１に対応する転送ゲート
電極３２の下に転送される。このＴA0からＴA4までの情
報電荷の転送は、奇数列及び偶数列とも同一である。

【００１７】ＶＳ２及びＴＧ１がＨとなったＴA5では、
ＶＳ２に対応する転送ゲート電極３２及び出力制御ゲー
ト電極３３、３５がオンしてポテンシャルウェルが形成
され、続いて、ＶＳ１がＬとなったＴA6ではＶＳ１に対
応する転送ゲート電極３２がオフしてポテンシャルウェ
ルが消滅する。これにより、ＶＳ１に対応する転送ゲー
ト電極３２の下の情報電荷がＶＳ２に対応する転送ゲー
ト電極３２の下及び出力制御ゲート電極３３、３５の下
に転送される。このとき、奇数列では、出力制御ゲート
電極３４が出力制御ゲート電極３６上に配置されてお
り、出力制御ゲート電極３４に印加されるＶＳ１が変化
しても出力制御ゲート電極３６の下のポテンシャルは変
化しない。ＶＳ３及びＴＧ２がＨとなったＴA7では、Ｖ
Ｓ３に対応する転送ゲート電極３２及び出力制御ゲート
電極３４がオンしてポテンシャルウェルが形成され、続
いて、ＶＳ２がＬとなったＴA8では、ＶＳ２に対応する
転送ゲート電極３２及び出力制御ゲート電極３３がオフ
してポテンシャルウェルが消滅する。これにより、ＶＳ
２に対応する転送ゲート電極３２の下の情報電荷がＶＳ
３に対応する転送ゲート電極３２の下に転送される。同
時に、奇数列では、出力制御ゲート電極３３の下の情報
電荷が出力制御ゲート電極３４の下に転送される。一
方、偶数列では、出力制御ゲート電極３６がオフしてい
るため、出力制御ゲート電極３３の下の情報電荷は、出
力制御ゲート電極３４の下へは転送されず、出力制御ゲ
ート電極３５の下に集められる。ＴＧ３がＨとなったＴ
A9では、出力制御ゲート電極３７がオンしてポテンシャ
ルウェルが形成され、続いて、ＴＧ２がＬとなったＴA1
0では、出力制御ゲート電極３４がオフしてポテンシャ
ルウェルが消滅する。このとき、奇数列の垂直シフトレ
ジスタ３０に対応する転送ゲート電極４２がオンしてお
り、奇数列のチャネル領域３１では、出力制御ゲート電
極３４の下の情報電荷が水平シフトレジスタ４０の転送
ゲート電極４２の下に転送される。尚、偶数列では、出
力制御ゲート電極３４の下のポテンシャルウェルに情報
電荷が蓄積されていないため空駆動となる。ＶＳ２がＨ
となり、ＴＧ３がＬとなったＴA11では、ＶＳ２に対応
する転送ゲート電極３２及び出力制御ゲート電極３３が
オンしてポテンシャルウェルが形成されると共に、出力
制御ゲート電極３７がオフしてポテンシャルウェルが消
滅する。そして、ＶＳ３及びＴＧ１がＬとなったＴA12
では、ＶＳ３に対応する転送ゲート電極３２及び出力制
御ゲート電極３５がオンしてポテンシャルウェルが形成
される。これにより、ＶＳ３に対応する転送ゲート電極
３２の下の情報電荷がＶＳ２に対応する転送ゲート電極
３２の下に逆転送される。同時に、偶数列では、出力制
御ゲート電極３５の下の情報電荷が出力制御ゲート電極
３３の下に転送される。このＴA12の状態において、Ｈ
Ｓ１、ＨＳ２のクロック動作が繰り返され、奇数列の転
送ゲート電極４２の下の情報電荷が水平シフトレジにタ
４０のチャネル領域４１に沿って水平方向に転送され
る。ＨＳ１、ＨＳ２についには、水平シフトレジスタ４
０内の１／２行分の情報電荷の転送を所定の期間内で完
了するように周期が設定される。これにより、水平シフ
トレジスタ４０のチャネル領域４１内の情報電荷は、次
の情報電荷が垂直シフトレジスタ３０から転送されてく
るまでに全て水平シフトレジスタ４０外へ出力される。

【００１８】次に、図４に示すように、タイミングＴB0
〜ＴB10で偶数列のチャネル領域３１内の情報電荷が水
平シフトレジスタ４０のチャネル領域４１に転送され
る。水平シフトレジスタ４０の水平転送動作が完了した
タイミングＴB0では、ＨＳ１がＬ、ＨＳ２がＨに固定さ
れる。これにより、奇数列の垂直シフトレジスタ３０に
対応する転送ゲート電極４２がオフしてポテンシャルウ
ェルが消滅し、偶数列の垂直シフトレジスタ３０に対応
する転送ゲート電極４２がオンしてポテンシャルウェル
が形成される。ところで、奇数列では、先のＴA0〜ＴA1
2において情報電荷の転送が完了しており、出力制御ゲ
ート電極３３〜３７の下、及び、出力制御ゲート電極３
３、３５に隣接する転送ゲート電極３２の下には情報電
荷は蓄積されていない。

【００１９】ＶＳ１及びＴＧ２がＨとなったＴB1では、
ＶＳ１に対応する転送ゲート電極３２及び出力制御ゲー
ト電極３４がオンしてポテンシャルウェルが形成され、
続いて、ＶＳ２がＬとなったＴB2ではＶＳ２に対応する
転送ゲート電極３２及び出力制御ゲート電極３３がオフ
してポテンシャルウェルが消滅する。これにより、ＶＳ
２に対応する転送ゲート電極３２の下の情報電荷が、Ｖ
Ｓ１に対応する転送ゲート電極３２の下に逆転送され
る。同時に、偶数列で出力制御ゲート電極３３の下の情
報電荷が出力制御ゲート電極３４、３６の下に転送され
る。ＶＳ３がＨとなったＴB3では、ＶＳ３に対応する転
送ゲート電極３２がオンしてポテンシャルウェルが形成
され、続いて、ＶＳ１がＬとなったＴB4では、ＶＳ１に
対応する転送ゲート電極３２及び出力制御ゲート電極３
６がオフしてポテンシャルウェルが消滅する。これによ
り、ＴB1〜ＴB2でＶＳ１に対応する転送ゲート電極３２
に下に転送された情報電荷が、さらにＶＳ１に対応する
転送ゲート電極３２の下に逆転送される。このとき、出
力制御ゲート電極３４、３６の下の情報電荷は、出力制
御ゲート電極３４側に集められる。ＴＧ３がＨとなった
ＴB5では、出力制御ゲート電極３７がオンしてポテンシ
ャルウェルが形成され、続いて、ＴＧ２がＬとなったＴ
B6では、出力制御ゲート電極３４がオフしてポテンシャ
ルウェルが消滅する。これにより、出力制御ゲート電極
３４の下の情報電荷が出力制御ゲート電極３７の下を通
って水平シフトレジスタ４０の転送ゲート電極４２の下
に転送される。ＶＳ１がＨとなり、ＴＧ３がＬとなった
ＴB7では、ＶＳ１に対応する転送ゲート電極３２がオン
してポテンシャルウェルが形成されると共に、出力制御
ゲート電極３７がオフしてポテンシャルウェルが消滅す
る。そして、ＶＳ３がＬとなったＴB8では、ＶＳ３に対
応する転送ゲート電極３２がオンしてポテンシャルウェ
ルが形成される。これにより、ＶＳ１に対応する転送ゲ
ート電極３２の下の情報電荷がＶＳ３に対応する転送ゲ
ート電極３２の下に転送される。さらに、ＶＳ２がＨと
なったＴB9では、ＶＳ２に対応する転送ゲート電極３２
がオンしてポテンシャルウェルが形成され、続いて、Ｖ
Ｓ１がＬとなったＴB10では、ＶＳ１に対応する転送ゲ
ート電極３２がオフしてポテンシャルウェルが消滅す
る。これにより、ＶＳ１に対応する転送ゲート電極３２
の下の情報電荷がＶＳ２に対応する転送ゲート電極３２
の下に転送される。そして、このＴB10の状態におい
て、ＨＳ１及びＨＳ２のクロック動作が繰り返され、偶
数列の転送ゲート電極４２の下の情報電荷が水平シフト
レジスタ４０のチャネル領域４１に沿って水平方向に転
送される。この情報電荷の水平転送動作は、奇数列の転
送ゲート電極４２の下の情報電荷の転送動作と同一であ
る。

【００２０】以上のタイミングＴA0〜ＴA12、ＴB0〜ＴB
10の動作と、水平シフトレジスタ４０の水平転送動作と
を繰り返すことにより、垂直シフトレジスタ３０内に蓄
積されている情報電荷を１／２行毎に順次読み出すこと
ができるようになる。このような情報電荷の読み出し方
法によれば、１行分の情報電荷が奇数列と偶数列とで別
々にまとめられるため、奇数列と偶数列とで異なる色成
分が与えられるカラーフィルタが各受光画素に装着され
るカラー固体撮像素子に好適である。また、１行毎に所
定の順序で連続する映像信号を得る場合には、１／２行
分の信号を記憶できるラインメモリを用いて奇数列の信
号と偶数列の信号とを交互に取り出すようにすればよ
い。

【００２１】

【発明の効果】本発明によれば、固体撮像素子の奇数列
の情報電荷と偶数列の情報電荷とを交互に読み出すよう
にしたことで、複数の垂直シフトレジスタの出力を受け
る水平シフトレジスタのビット数を少なくすることがで
きる。このため、水平シフトレジスタには、垂直シフト
レジスタ１列に対して２本の転送ゲート電極を配置すれ
ばよくなる。従って、転送ゲート電極の数の削減に伴っ
て垂直シフトレジスタの配列ピッチを狭くすることがで
き、高集積化による解像度の向上、さらには、チップ面
積の縮小によるコストダウンが望める。

【００２２】また、複数の色成分で構成されるカラーフ
ィルタが装着されたカラー固体撮像素子に採用した場合
には、奇数列の受光画素からの映像信号と偶数列の受光
画素からの映像信号とを、予め分離された状態で得るこ
とができる。このため、映像信号で色成分を表す情報が
高い周波数成分を含まなくなり、映像信号に対する各種
の信号処理の簡略化が図れる。

【図面の簡単な説明】

【図１】本発明の固体撮像素子の主要部分の構造を示す
平面図である。

【図２】本発明の固体撮像素子の駆動方法を説明するタ
イミング図である。

【図３】本発明の固体撮像素子の駆動方法を説明するポ
テンシャル図で、奇数列の情報電荷の転送過程を示す。

【図４】本発明の固体撮像素子の駆動方法を説明するポ
テンシャル図で、偶数列の情報電荷の転送過程を示す。

【図５】フレームトランスファ方式の固体撮像素子の概
略を示す摸式図である。

【図６】インターライン方式の固体撮像素子の概略を示
す摸式図である。

【図７】従来の固体撮像素子の垂直シフトレジスタと水
平シフトレジスタとの接続部の構造を示す平面図であ
る。

【符号の説明】

１、５、１０、３０垂直シフトレジスタ２、６、２０、４０水平シフトレジスタ３、７出力部１１、２１、３１、４１チャネル領域１２、１３、２２、２３、３２、４２、４３転送ゲー
ト電極１４、２４、２５、３６、４４、４５チャネル分離領
域３３、３４１層目の出力制御ゲート電極３５、３６、３７２層目の出力制御ゲート電極

Claims

(57)【特許請求の範囲】

【請求項１】行及び列方向に配置され、照射される光
に応答して情報電荷を発生する複数の受光画素と、これ
ら複数の受光画素の各列毎に対応付けられ、各受光画素
から上記情報電荷を受けて垂直方向に転送する複数の垂
直シフトレジスタと、これら複数の垂直シフトレジスタ
の各出力に各ビットが対応付けられ、各垂直シフトレジ
スタから上記情報電荷を受けて水平方向に転送する水平
シフトレジスタと、この水平シフトレジスタから順次転
送出力される上記情報電荷を電圧値に変換して映像信号
を発生する出力部と、を備えた固体撮像素子において、
上記複数の垂直シフトレジスタは、各列に連続する複数
の転送電極が互いに平行に配置されると共に、出力側端
部に、上記複数の転送電極と平行な少なくとも２本の第
１の出力制御電極及び、奇数列で上記第１の出力制御電
極上に重なり偶数列で上記転送電極と上記第１の出力制
御電極との間隙を被う少なくとも２本の第２の出力制御
電極が配置されることを特徴とする固体撮像素子。
【請求項２】上記水平シフトレジスタは、上記複数の
垂直シフトレジスタの各列毎に２本ずつ対応する転送電
極を有することを特徴とする請求項１記載の固体撮像素
子。
【請求項３】行列配置された複数の受光画素の各列毎
に対応する複数の垂直シフトレジスタの出力を水平シフ
トレジスタの各ビットに受け、上記複数の受光画素で発
生する情報電荷を１行単位で出力する固体撮像素子の駆
動方法において、少なくとも２本の第１の出力制御電極
を上記複数の垂直シフトレジスタの各列で共通にして転
送電極と平行に配置すると共に、上記複数のシフトレジ
スタの奇数列で上記第１の出力制御電極上に重なり、偶
数列で転送電極と上記第１の出力制御電極との間隙を被
う少なくとも２本の第２の出力制御電極を上記複数の垂
直シフトレジスタの各列で共通にして配置し、これら第
１及び第２の出力制御電極を独立に駆動して、奇数列の
垂直シフトレジスタの情報電荷が上記水平シフトレジス
タを介して転送出力される間、上記情報電荷を偶数列の
垂直シフトレジスタの出力側に保持することを特徴とす
る固体撮像素子の駆動方法。
【請求項４】上記水平シフトレジスタへの上記情報電
荷の転送のタイミングを偶数列の垂直シフトレジスタで
奇数列の垂直シフトレジスタよりも水平走査期間の１／
２の期間遅らせることを特徴とする請求項３記載の固体
撮像素子の駆動方法。