JPS60213060A - 電荷結合素子およびその駆動方法 - Google Patents
電荷結合素子およびその駆動方法Info
- Publication number
- JPS60213060A JPS60213060A JP59070433A JP7043384A JPS60213060A JP S60213060 A JPS60213060 A JP S60213060A JP 59070433 A JP59070433 A JP 59070433A JP 7043384 A JP7043384 A JP 7043384A JP S60213060 A JPS60213060 A JP S60213060A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- transfer
- horizontal shift
- charge
- transfer gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000005036 potential barrier Methods 0.000 claims abstract description 10
- 230000008878 coupling Effects 0.000 claims abstract description 8
- 238000010168 coupling process Methods 0.000 claims abstract description 8
- 238000005859 coupling reaction Methods 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- 230000027311 M phase Effects 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001444 catalytic combustion detection Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 241000122235 Junco hyemalis Species 0.000 description 1
- 241000689006 Syntrophorhabdaceae Species 0.000 description 1
- 241000981595 Zoysia japonica Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電荷結合素子、とくに複数の垂直シフトレジス
タと水平シフトレジスタとを有する電荷結合素子−こ関
４−る。
タと水平シフトレジスタとを有する電荷結合素子−こ関
４−る。
（従来技術とその問題点）
を萌結合素子（以後（、’ＣＤと記す）は、従来からの
高度の集積回路技術を基盤とし、その発展とともに急速
な開発が進められ、近年固体撮１象、アナログ遅延線、
メモリ等の各種の応用がなされるようｆこなった。特に
ＣＣＤを用いた固体撮像素子は、低消費電力、小型、軽
量など多くの特徴を有し、近年その開発が盛んである。
高度の集積回路技術を基盤とし、その発展とともに急速
な開発が進められ、近年固体撮１象、アナログ遅延線、
メモリ等の各種の応用がなされるようｆこなった。特に
ＣＣＤを用いた固体撮像素子は、低消費電力、小型、軽
量など多くの特徴を有し、近年その開発が盛んである。
一般にＣＯＤ固体撮隊素子はフレームトランスファ型と
インクライン型とに分類されるが、いずれも現在、多画
素、高密度化される傾向にある。これらの固体撮像素子
は複数の垂直シフトレジスタと水平シフトレジスタとを
有するが、多画素、高密度化にともない水平シフトレス
タの素子ピッチが縮小化される。
インクライン型とに分類されるが、いずれも現在、多画
素、高密度化される傾向にある。これらの固体撮像素子
は複数の垂直シフトレジスタと水平シフトレジスタとを
有するが、多画素、高密度化にともない水平シフトレス
タの素子ピッチが縮小化される。
このため、水平方向の音紋は通常水平シフトレジスタの
最小の素子ピッチで制限される。第１図は従来の固体撮
像素子の垂直シフトレジスタと水平シフトレジスタとの
接続部の平面図を示している。
最小の素子ピッチで制限される。第１図は従来の固体撮
像素子の垂直シフトレジスタと水平シフトレジスタとの
接続部の平面図を示している。
図において、１は水平シフトレジスタの信号転送チャネ
ル、２〜４は垂直シフトレジスフの信号転送チャネル、
６〜１５は水平シフトレジスタを（＃成する転送電極、
１６は垂直シフトレジスタを構成する一転送電極、２１
は垂直シフトレジスタの最終転送颯極１６および水平シ
フトレジスタｌの転へ框体６〜１０に隣接づ−るトラン
スファゲート１を傷であり。
ル、２〜４は垂直シフトレジスフの信号転送チャネル、
６〜１５は水平シフトレジスタを（＃成する転送電極、
１６は垂直シフトレジスタを構成する一転送電極、２１
は垂直シフトレジスタの最終転送颯極１６および水平シ
フトレジスタｌの転へ框体６〜１０に隣接づ−るトラン
スファゲート１を傷であり。
また、本素子では水平シフトレジスタの地動として二相
駆動を仮定しており、水平シフトレジスタの転送′を極
６〜ｌθは蓄積電極、１１〜１５はバリヤ電極とし゛Ｃ
作用する。１７〜１８は蓄積電極６〜１０の間隙部に電
位バリヤを軸止させるための領域である。
駆動を仮定しており、水平シフトレジスタの転送′を極
６〜ｌθは蓄積電極、１１〜１５はバリヤ電極とし゛Ｃ
作用する。１７〜１８は蓄積電極６〜１０の間隙部に電
位バリヤを軸止させるための領域である。
図においで、水平シフトレジスタの一素子のど。
チは水平シフトレジスタの４つの転送１極１例えば６．
１１．７．１２の水平方向の電極長によって決定され、
したがって垂直シフトレジスタ２〜４の水平方向のピッ
チも水平シフトレジスタの−ｉ子のピッチによって決定
されている。すなわち垂直シフトレジスタの密度は水平
シフトレジスタの電極の最小加工寸法によって決定され
てしまう。このため、多画素、高密度化するためｌこは
従来の素子構造では不ＯＴ能である。
１１．７．１２の水平方向の電極長によって決定され、
したがって垂直シフトレジスタ２〜４の水平方向のピッ
チも水平シフトレジスタの−ｉ子のピッチによって決定
されている。すなわち垂直シフトレジスタの密度は水平
シフトレジスタの電極の最小加工寸法によって決定され
てしまう。このため、多画素、高密度化するためｌこは
従来の素子構造では不ＯＴ能である。
（発明の目的）
本発明の目的は、このような従来の欠点を除去した新し
い電荷結合手導体装置を提供することにある。
い電荷結合手導体装置を提供することにある。
（発明の構成）
本発明によれば、複数の電荷結合素子による垂直シフト
レジスタ群と該シフトレジスタ群の電荷転送チャネルの
一端部に隣接して配置された第１のトランスファゲート
電極と該トランスファゲート電極に隣接し前記垂直シフ
トレジスタの電荷転送方向と直角方向に配置されたＭ行
の電荷結合素子による水平シフトレジスタとを有し、該
水平シフトレジスタはＭ電極毎に単位素子を構成し、Ｍ
−１個のトランスファゲート電極を介して互いに丙接し
て配置される電荷結合素子において、前記Ｍ行の水平シ
フトレジストのうち互いに隣接するＮ番目およびＮ＋１
番目の水平シフトレジスタは前記トランスファゲート′
酸極直下に形成され、前記水平シフトレジスタの転送１
を甑のＭＷＩ極毎φこＭ−Ｎ＋１本形成される電荷転送
チャネフレによって結合され、該各電荷転送チャネルは
前記水平シフトレジスタを覆う隣り合う転送電極下の活
性領域を結合してなり、かつ前記水平シフトレジスタの
前記トランスファゲート部と隣接する領域の少なくとも
一部領域には電位障壁を設けてなることを特徴とｒ ６
屯荷結合素子、および複俄の電荷結合素子による垂直シ
フトレジスタ群と該シフトレジスタ群の電荷転送チャネ
ルの一端部に隣接し°Ｃ配置された第１のトランスファ
ゲート電極と核トランスファゲート電極と該トランスフ
ァゲート成極に隣接し、前記垂直シフトレジスフの電荷
転送方向と直角方向に配置されたＭ行の電荷結合素子に
よる水平シフトレジスタとを有し、該水平シフトレジス
タはＭ電極毎に単位素子を構成しＭ−１個ノドランスフ
ァゲート電極を介して互いにＸｉして配置され、前記Ｍ
行の水平シフトレジスタのうち互いに隣接するＮ番目お
よびＮ＋１番目の水平シフトレジスタは前記トランスフ
ァゲート電極直下に形成され、前記水平シフトレジスタ
の転送電極のＭ電極毎にＭ−Ｎ＋１本形成される電荷転
送チャネルによって結合され、該各電荷転送チャネルは
前記水平シフトレジスタを覆う隣り合う転送′１１ｔ極
下の活性領域を結合してなり、かつ前記水平シフトレジ
スタの前記トランスファゲート部と隣接する領域の少な
くとも一部領域には電位障壁を設けた電荷結合素子の駆
動方法において、前記水平シフトレジスタはＭ相の駆動
パルスによって駆動され前記垂直シフトレジスタ群から
前記第１のトランスファゲート電極に隣接する第１の水
平シフトレジスタへ信号電荷を読み出すに際しては前記
第１のトランスファゲート電極直下に信号電荷を蓄積し
たのち該トランスファゲート電極に印加される電圧をオ
フ状態とするとともに前記水平シフトレジスタを覆う一
転送電極をオン状態として該水平シフトレジスタへ信号
電荷を転送蓄積し、前記Ｎ番目の水平シフトレジスタか
ら前記Ｎ＋１番目の水平シフトレジスタへ信号電荷を転
送するに際しては前記Ｎ番目の水平シフトレジスタを覆
い信号電荷を蓄積している一転送電極をオフ状態とする
とともに前記Ｎ番目およびＮ＋ｌ＠目の水平シフトレジ
スタの間に設けられた前記トランスファゲート電極をオ
ン状態とし、信号電荷を該トランスファゲート電極直下
に形成される前記電荷転送チャネルへ転送し、かかるの
ち該トランスファゲート電極をオフ状態にするとともに
前記Ｎ＋１１目の水平シフトレジスタを覆い、前記Ｘｉ
目の水平シフトレジスタの一転送電極に隣接「る−転送
電極をオン状態として前記Ｎ＋１番目の水平シフトレジ
スタへ信号電荷を転送蓄積し、かかる−４の動作により
前記第１のトランスファゲート電極下に蓄積される信号
電荷を前記Ｍ行の水平シフトレジスタへ振り分けること
を特徴とする電荷結合素子の駆動方法が得られる。
レジスタ群と該シフトレジスタ群の電荷転送チャネルの
一端部に隣接して配置された第１のトランスファゲート
電極と該トランスファゲート電極に隣接し前記垂直シフ
トレジスタの電荷転送方向と直角方向に配置されたＭ行
の電荷結合素子による水平シフトレジスタとを有し、該
水平シフトレジスタはＭ電極毎に単位素子を構成し、Ｍ
−１個のトランスファゲート電極を介して互いに丙接し
て配置される電荷結合素子において、前記Ｍ行の水平シ
フトレジストのうち互いに隣接するＮ番目およびＮ＋１
番目の水平シフトレジスタは前記トランスファゲート′
酸極直下に形成され、前記水平シフトレジスタの転送１
を甑のＭＷＩ極毎φこＭ−Ｎ＋１本形成される電荷転送
チャネフレによって結合され、該各電荷転送チャネルは
前記水平シフトレジスタを覆う隣り合う転送電極下の活
性領域を結合してなり、かつ前記水平シフトレジスタの
前記トランスファゲート部と隣接する領域の少なくとも
一部領域には電位障壁を設けてなることを特徴とｒ ６
屯荷結合素子、および複俄の電荷結合素子による垂直シ
フトレジスタ群と該シフトレジスタ群の電荷転送チャネ
ルの一端部に隣接し°Ｃ配置された第１のトランスファ
ゲート電極と核トランスファゲート電極と該トランスフ
ァゲート成極に隣接し、前記垂直シフトレジスフの電荷
転送方向と直角方向に配置されたＭ行の電荷結合素子に
よる水平シフトレジスタとを有し、該水平シフトレジス
タはＭ電極毎に単位素子を構成しＭ−１個ノドランスフ
ァゲート電極を介して互いにＸｉして配置され、前記Ｍ
行の水平シフトレジスタのうち互いに隣接するＮ番目お
よびＮ＋１番目の水平シフトレジスタは前記トランスフ
ァゲート電極直下に形成され、前記水平シフトレジスタ
の転送電極のＭ電極毎にＭ−Ｎ＋１本形成される電荷転
送チャネルによって結合され、該各電荷転送チャネルは
前記水平シフトレジスタを覆う隣り合う転送′１１ｔ極
下の活性領域を結合してなり、かつ前記水平シフトレジ
スタの前記トランスファゲート部と隣接する領域の少な
くとも一部領域には電位障壁を設けた電荷結合素子の駆
動方法において、前記水平シフトレジスタはＭ相の駆動
パルスによって駆動され前記垂直シフトレジスタ群から
前記第１のトランスファゲート電極に隣接する第１の水
平シフトレジスタへ信号電荷を読み出すに際しては前記
第１のトランスファゲート電極直下に信号電荷を蓄積し
たのち該トランスファゲート電極に印加される電圧をオ
フ状態とするとともに前記水平シフトレジスタを覆う一
転送電極をオン状態として該水平シフトレジスタへ信号
電荷を転送蓄積し、前記Ｎ番目の水平シフトレジスタか
ら前記Ｎ＋１番目の水平シフトレジスタへ信号電荷を転
送するに際しては前記Ｎ番目の水平シフトレジスタを覆
い信号電荷を蓄積している一転送電極をオフ状態とする
とともに前記Ｎ番目およびＮ＋ｌ＠目の水平シフトレジ
スタの間に設けられた前記トランスファゲート電極をオ
ン状態とし、信号電荷を該トランスファゲート電極直下
に形成される前記電荷転送チャネルへ転送し、かかるの
ち該トランスファゲート電極をオフ状態にするとともに
前記Ｎ＋１１目の水平シフトレジスタを覆い、前記Ｘｉ
目の水平シフトレジスタの一転送電極に隣接「る−転送
電極をオン状態として前記Ｎ＋１番目の水平シフトレジ
スタへ信号電荷を転送蓄積し、かかる−４の動作により
前記第１のトランスファゲート電極下に蓄積される信号
電荷を前記Ｍ行の水平シフトレジスタへ振り分けること
を特徴とする電荷結合素子の駆動方法が得られる。
（実施例）
以下、本発明の実施例１こついて図面を８照して詳細に
説明する。第２図は本発明による電荷結合素子の一実施
例を示す。第２図において、５１〜５５は垂直シフトレ
ジスタ群の電荷転送チャネル、６１〜６３は水平シフト
レジスタの電荷転送チャネル。
説明する。第２図は本発明による電荷結合素子の一実施
例を示す。第２図において、５１〜５５は垂直シフトレ
ジスタ群の電荷転送チャネル、６１〜６３は水平シフト
レジスタの電荷転送チャネル。
７１〜７３はトランスファゲート電極、７４は垂直シフ
トレジスタの最終転送電極、８１〜８５は水平シフトレ
ジスタを覆う転送電極、１０１〜１０６は前記各水平シ
フトレジスタを結合する電荷転送チャネル、９１〜９３
は電位障壁部を示す。第３図は本発明ｌこよる電荷結合
素子の駆動方法の一実施例を示す。図はテレビジョンの
水平ブランキング中での各電極に印加される駆動パルス
の波形を示し、？ｖ４は前記垂直シフトレジスタの最終
転送電極７４に印加され６パルス、ｃｐＴＧは前記トラ
ンスファゲート電極７１〜７３に印加されるパルス、ψ
１〜＋、はそれぞれ前記水平転送電極８１〜８５に印加
されるパルスの波形を示す。第４図は、第３図の各時刻
ζこおける第２図一点鎖線ＡｍＮに沿っての素子内部の
電位分布を示す。第２図〜第４図を用いて本素子の動作
について説明する。時刻ｔ。においてパルスｆＶ４はオ
ン状態であり、垂直シフトレジスタ群５１〜５５ヲ下方
に転送されてきた信号電荷は垂直の最終転送電極７４直
下に蓄積されている。つぎに時刻ｔ１でパルスφｖ４が
オフ、パルスφ。０がオン状態に遷移すると、前記信号
電荷は第１のトランスファゲート７３直下へと転送され
１時刻ｔ、においてトランスファゲート７３直下に蓄積
される。時刻ｔ、でトランスファゲートに印加されてい
るパルス史Ｔ。がオフ、水平シフトレジスタの一転送１
を極に印加されるパルスφ１がオンとなり、時刻ｔ４
となると、前記信号電荷のうち、ｃｐＩに対応する垂直
シフトレジスタ群タ 、 ５４中で第１のトランスファ
ゲート７３１鉦下に蓄積されていた信号電荷２０１は第
１の水平シフトレジスタ６３の右に対応ｒる水平転送１
極８１゜８下へと転送される（第４図１時刻Ｌａ ）。
トレジスタの最終転送電極、８１〜８５は水平シフトレ
ジスタを覆う転送電極、１０１〜１０６は前記各水平シ
フトレジスタを結合する電荷転送チャネル、９１〜９３
は電位障壁部を示す。第３図は本発明ｌこよる電荷結合
素子の駆動方法の一実施例を示す。図はテレビジョンの
水平ブランキング中での各電極に印加される駆動パルス
の波形を示し、？ｖ４は前記垂直シフトレジスタの最終
転送電極７４に印加され６パルス、ｃｐＴＧは前記トラ
ンスファゲート電極７１〜７３に印加されるパルス、ψ
１〜＋、はそれぞれ前記水平転送電極８１〜８５に印加
されるパルスの波形を示す。第４図は、第３図の各時刻
ζこおける第２図一点鎖線ＡｍＮに沿っての素子内部の
電位分布を示す。第２図〜第４図を用いて本素子の動作
について説明する。時刻ｔ。においてパルスｆＶ４はオ
ン状態であり、垂直シフトレジスタ群５１〜５５ヲ下方
に転送されてきた信号電荷は垂直の最終転送電極７４直
下に蓄積されている。つぎに時刻ｔ１でパルスφｖ４が
オフ、パルスφ。０がオン状態に遷移すると、前記信号
電荷は第１のトランスファゲート７３直下へと転送され
１時刻ｔ、においてトランスファゲート７３直下に蓄積
される。時刻ｔ、でトランスファゲートに印加されてい
るパルス史Ｔ。がオフ、水平シフトレジスタの一転送１
を極に印加されるパルスφ１がオンとなり、時刻ｔ４
となると、前記信号電荷のうち、ｃｐＩに対応する垂直
シフトレジスタ群タ 、 ５４中で第１のトランスファ
ゲート７３１鉦下に蓄積されていた信号電荷２０１は第
１の水平シフトレジスタ６３の右に対応ｒる水平転送１
極８１゜８下へと転送される（第４図１時刻Ｌａ ）。
このとき、トランスファゲート電極に印加されるパルス
ｆＴａはオフ状態であるにもかかわらず、パルスｐ２゜
φ３ がオフ状態でかつバリヤ領域９１が存在するため
、φ２ ｒ ｆ、に対応する垂直シフトレジスタ５２゜
５３ 、５５からの信号電荷１例えば２０２は、第１の
トランスフアゲ−１−［、極７３直下にとどまっている
。
ｆＴａはオフ状態であるにもかかわらず、パルスｐ２゜
φ３ がオフ状態でかつバリヤ領域９１が存在するため
、φ２ ｒ ｆ、に対応する垂直シフトレジスタ５２゜
５３ 、５５からの信号電荷１例えば２０２は、第１の
トランスフアゲ−１−［、極７３直下にとどまっている
。
ツキに時刻ｔｓ 、ｔｅでパルス？、がオフ、パルスｈ
（）がオン状態になると前記信号を荷２０１は、φ１が
印加されている水平転送を極から第２のトランスファゲ
ート電極７２直下へと転送・蓄積される。
（）がオン状態になると前記信号を荷２０１は、φ１が
印加されている水平転送を極から第２のトランスファゲ
ート電極７２直下へと転送・蓄積される。
このとき、前記信号電荷２０２はそのまま第１のトラン
スファゲート醒（４直下に蓄積されている。つぎに時刻
’？ ｌ ｂでパルスｆＴＧがオフ、パルスφ！がオン
状態になると前記信号電荷２０１は、第２のトランスフ
ァゲート電極から第２の水平シフトレジスタ６２のす、
に対応する水平転送電極８２ 、８５下へと転送される
。これと同時に、ψ、Ｉこ対応する垂直シフトレジスタ
からの前記信号電荷２０２は第１のトランスファゲート
電極７３下から４１の水平シフト１／ジスタロ３（’）
ｆｔに対応する水平転送−極８２゜８５下へと転送さ
れる、このとき前と同様に、＋３ ニ対応する垂直シフ
トレジスタからの信号電荷２０３は、 ｆ’ｒＧがオフ
にもかかわらず、ナ、がオフ、かつバリヤ領域９１が存
在することなどにより、あいかわらず第１のトランスフ
ァゲート電極７３下にとどまる。つぎに時刻”＠ ＋
’Ｉ。でパルス史、。がオン、パルスφ２がオフすると
前記信号電荷２０１ 、２０２はそれぞれ中、に対応す
る水平転送１Ｍ、棲から第３および第２のトランスファ
ゲート電極７１ 、７２−Ｆへと転送蓄積される。この
のち時刻ｔ１１ ＋ ’Ｉ２で＋ＴＯがオフ、＋３がオ
ン状態になると、前記信号゛Ｒｔ （ｎｊ２０１．２１
）２，２０３はそれぞれ、第３．第２．第１の水平シフ
トレジスタのデ、に対応する水平転送１極下へと転送蓄
積される。このようにして垂−シフトレジスタ群の３列
毎の信号電荷が１３本の水平シフトレジスタに振り分け
られることになる、この重り分けののち、各信号電荷は
水平方向に通常のＣＣＤの駆動により電荷転送される。
スファゲート醒（４直下に蓄積されている。つぎに時刻
’？ ｌ ｂでパルスｆＴＧがオフ、パルスφ！がオン
状態になると前記信号電荷２０１は、第２のトランスフ
ァゲート電極から第２の水平シフトレジスタ６２のす、
に対応する水平転送電極８２ 、８５下へと転送される
。これと同時に、ψ、Ｉこ対応する垂直シフトレジスタ
からの前記信号電荷２０２は第１のトランスファゲート
電極７３下から４１の水平シフト１／ジスタロ３（’）
ｆｔに対応する水平転送−極８２゜８５下へと転送さ
れる、このとき前と同様に、＋３ ニ対応する垂直シフ
トレジスタからの信号電荷２０３は、 ｆ’ｒＧがオフ
にもかかわらず、ナ、がオフ、かつバリヤ領域９１が存
在することなどにより、あいかわらず第１のトランスフ
ァゲート電極７３下にとどまる。つぎに時刻”＠ ＋
’Ｉ。でパルス史、。がオン、パルスφ２がオフすると
前記信号電荷２０１ 、２０２はそれぞれ中、に対応す
る水平転送１Ｍ、棲から第３および第２のトランスファ
ゲート電極７１ 、７２−Ｆへと転送蓄積される。この
のち時刻ｔ１１ ＋ ’Ｉ２で＋ＴＯがオフ、＋３がオ
ン状態になると、前記信号゛Ｒｔ （ｎｊ２０１．２１
）２，２０３はそれぞれ、第３．第２．第１の水平シフ
トレジスタのデ、に対応する水平転送１極下へと転送蓄
積される。このようにして垂−シフトレジスタ群の３列
毎の信号電荷が１３本の水平シフトレジスタに振り分け
られることになる、この重り分けののち、各信号電荷は
水平方向に通常のＣＣＤの駆動により電荷転送される。
以上の説明では、水平シフトレジスタを３相駆動と仮定
し、３本の水平シフトレジスタを用いることにより信号
電荷の振り分けを行ない、水平方向の転送電極の形成を
容易ならしめた例について示した。
し、３本の水平シフトレジスタを用いることにより信号
電荷の振り分けを行ない、水平方向の転送電極の形成を
容易ならしめた例について示した。
第５図は本発明による電荷結合素子の他の実施例を示す
もので、２相駆動の水平シフトレジスタを２本用いて垂
直シフトレジスタからの信号電荷の振り分けを行なう例
である。図において１１１〜１１５は垂直シフトレジス
フの電荷転送チャネル、１２１．１２２はｍｌ 、第２
の水平シフトレジスタの電荷転送チャネル、１３１は垂
直ンフトレジスタの最終転送電極、１４１，１５１は第
１．第２のトランスファゲート覗極、１６１〜１７０は
水平転送′亀匝、１８１〜１８７は電位障壁領域、１９
０〜１９２は第１．＠２の水平シフトレジスタを結１７
る鑞荷転送壬ヤネルを示Ｃ０本実施列−こおいても、水
平ソフトレジスタが２相駆勅と１ｊっていＱことを除き
前記した＠２図に単１素子き同様に動作させることがで
きる。
もので、２相駆動の水平シフトレジスタを２本用いて垂
直シフトレジスタからの信号電荷の振り分けを行なう例
である。図において１１１〜１１５は垂直シフトレジス
フの電荷転送チャネル、１２１．１２２はｍｌ 、第２
の水平シフトレジスタの電荷転送チャネル、１３１は垂
直ンフトレジスタの最終転送電極、１４１，１５１は第
１．第２のトランスファゲート覗極、１６１〜１７０は
水平転送′亀匝、１８１〜１８７は電位障壁領域、１９
０〜１９２は第１．＠２の水平シフトレジスタを結１７
る鑞荷転送壬ヤネルを示Ｃ０本実施列−こおいても、水
平ソフトレジスタが２相駆勅と１ｊっていＱことを除き
前記した＠２図に単１素子き同様に動作させることがで
きる。
（発明の効果）
以上述べたように、第１の実施例では垂直シフトレジス
タの３列毎に、第２の実施例では２列毎に水・トシフト
レジスタの単位素子が構成できるため、水平転送電極を
形成する際の／ＪＯ工精度を大幅に低減でき、素子形成
が容易となり、重密度、多素子のＣＣ１）が得られる。
タの３列毎に、第２の実施例では２列毎に水・トシフト
レジスタの単位素子が構成できるため、水平転送電極を
形成する際の／ＪＯ工精度を大幅に低減でき、素子形成
が容易となり、重密度、多素子のＣＣ１）が得られる。
第１図は、従来の固体撮ｆ！！素子の垂直シフトレジス
タと水平シフトレジスタとの接続部力平面図、第２図＊
ＰＡ５図は本発明による電荷結合素子の主要部の平面
図、第３図は本発明による電荷結合素子の駆動パルス波
形、第４図は第２図一点鎖線ＡｍＮに沿っての電位分布
と信号を荷の流れを示す。図において、２〜４．５１〜
５５．１１１〜１１５は垂直シフトｌ／ジスタの［荷転
送チャネル、ｌ、６１〜６３ 、１２１ 、１２２は水
平シフトレジスタのｌ’Ｒ転送チャネル、 ２１ 、７
１〜７３ 、１４１ 、１５１はトランスファゲートＭ
Ｌ極、１６ 、７４ 、１３１は垂直の最終転送電極、
６〜１５ 、８１〜８５ 、１．６１〜１７０は水平転
送電極、１７〜２０ 、９１〜９８ 、１８１〜１８７
は電位障壁領域、ｉｏ１〜１０６ 、１９０〜１９２は
・谷水乎シフトレジスクを結合する電荷転送チャネルを
それぞわ示１゜第１図 Ｔ２ ψ、ψ２ｆ’ｔ φ２ 第２図 第４図 第５図 ｔ ｚ 手続補正書（自発） 特許庁長官 殿 ♂！二°゛ １、事件の表示 昭和５９年 特 許 順光７０４３３
号２、発明の名称 電荷結合素子およびその駆動方法３
、補正をする者 事件との関係 出 願 人 東京都港区芝五丁目３３番１号 （連絡先 日本電気株式会社特許部） ５、補正の対象 明細書の特許請求の範囲の欄 明細書の発明の詳細な説明の欄 図面 ６、補正の内容 １）特許請求の範囲を別紙のとおフ補正する。 ２） 明Ｊ［ＢＩＪｆ！６頁＃ｉｌＯ行目Ｋ「６〜ＩＯ
」とあるのを 「６，８．ＩＯＪと補正する。 ３〕 明細書ｌｓ６頁第１４行目に「エフ〜１８Ｊとあ
るのを ｒ１７〜２０」と補正する。 ４）８Ａ細誓書第８１８５行目ＫｒＭ−Ｎ＋Ｉ Ｊと６
るのを 「Ｍ−ＮＪと補正する。 ５） ＢＡｍ書第９頁第５行目ＫｒＭ−Ｎ＋Ｉ Ｊ！：
あるのを ［Ｍ−Ｎｊと補正する。 ６）本願添付図面の第３図を別紙図面のよりに補正する
。 別紙 特許請求の範囲 （１）複数の電荷結合素子による垂直シフトレジスタ群
と該シフトレジスタ群の電荷転送チャネルの一端部に隣
接して配置された第１のトランスファゲートを極と核ト
ランスファゲート電極に、Ｉｆｉ接し前記垂直シフトレ
ジスタの電荷転送方向と直角方向に配置されたＭ行の電
荷結合素子による水平シフトレジスタとをゼし、該水平
シフトレジスタはＭｔ電極毎単位素子を構成し１Ｍ−１
個のトランスファゲート電極を介して互いにＩｊＩ接し
て配置される電荷結合素子において、前記Ｍ行の水平シ
フトレジスタのうち互いＫｒＡ接するＮ番目およびＮ＋
１番目の水平ジットレジスタは前記トランス７アグート
電棲直下に形成され、前記水平シフトレジスタの転送電
極のＭ１！極毎［Ｍ−Ｎ本形成される電荷転送チャネル
によって結合され、該各電荷転送チャネルＶｉ前記水平
シフトレジスタを覆う隣り合う転送電極下の活性領域を
結合してなり、かつ前記水平シフトレジスタの前記トラ
ンス７丁ゲート部と隣接する領域の少なくとも一部領域
には電位障壁を設けてなることを特徴とする電荷結合素
子。 （２）複数の電荷結合素子による垂直シフトレジスタ群
と該シフトレジスタ群の電荷転送チャネルの一端部に隣
接して配置された第１のトランス７アゲート電極と該ト
ランスファゲート電極に隣接し前記垂直シフトレジスタ
の電荷転送方向と直角方向に配置されたＭ行の電荷結合
素子忙よる水平シフトレジスタとを有し、該水平シフト
レジスタはＭ電極毎に単位素子８＃ＩＩ成し、Ｍ−１個
のトランス７アグート電極を介して互いに隣接して配置
され、＃記Ｍ行の水平シフトレジスタのうち互いにｇｓ
接するＮ番目およびＮ＋１番目の水平シフトレジスタは
前記トランスファゲート電極直下に形成され、前記水平
シフトレジスタの転送電極のＭ電極のＭ電極缶ＫＭ二Ｎ
本形成される電荷転送チャネルによって結合され、該各
電荷転送チャネルは前記水平シフトレジスタを覆う隣り
合う転送電極下の活性領域を結合してなり、かつ前記水
平シフトレジスタの前記トランスファゲート部と隣接す
る領域の少なくとも一部領域には電位障壁を設けた電荷
結合素子の駆動方法において、前記水平シフトレジスタ
はＭ相の駆動パルスによって駆動され、前記垂直シフト
レジスタ群から前記Ｍｌのトランスファゲート電極に隣
接するＭｌの水平シフトレジスタへ信号電荷を読み出す
に際しては前記第ｌのトランス７アグート電極直下に信
号電荷を蓄積したのち該トランス７アゲート電極に印加
される電圧をオフ状態とするとともに前記水平シフトレ
ジスタを覆う一転送電極をオン状態として該水平シフト
レジスタへ信号１荷を転送蓄積し、前記Ｎ番目の水平シ
フトレジスタから前記Ｎ＋１番目の水平シフトレジスタ
へ信号電荷を転送するに際しては前記Ｎ番目の水平シフ
トレジスタを覆い信号電荷を蓄積している一転送ｔａを
オフ状態とするとともに前記Ｎ番目およびＮ＋１番目の
水平シフトレジスタの間に設けられた前記トランスファ
ゲート電極をオン状態とし、信号電荷を該トランスファ
ゲート電極直下に形成される前記電荷転送チャネルへ転
送し、かかるのち該トランス７アゲート電極をオフ状態
圧するととも釦前記Ｎ＋１番目の水平シフトレジスタを
覆い前記Ｎ番目の水平シフトレジスタの一転送電極に瞬
接する一転送電極をオン状態として前記Ｎ−ｚ番目の水
平シフトレジスタへ信号電荷を転送蓄積し、かかる一連
の動作によシ前記１ｓｌのトランスファゲート電極下に
蓄積される信号電荷を前記Ｍ行の水平シフトレジスタへ
振り分けることを特徴とする電荷結合素子の駆動方法。 （３）前記！ｓ１およびｙ−１個のトランスファゲート
は同一のパルスによって駆動されることを特徴とする特
許請求の範囲第（２）項に記載の電荷結合素子の駆動方
法。 す ＞ ミ 〜 氷 家 東 ＼ ぜ
タと水平シフトレジスタとの接続部力平面図、第２図＊
ＰＡ５図は本発明による電荷結合素子の主要部の平面
図、第３図は本発明による電荷結合素子の駆動パルス波
形、第４図は第２図一点鎖線ＡｍＮに沿っての電位分布
と信号を荷の流れを示す。図において、２〜４．５１〜
５５．１１１〜１１５は垂直シフトｌ／ジスタの［荷転
送チャネル、ｌ、６１〜６３ 、１２１ 、１２２は水
平シフトレジスタのｌ’Ｒ転送チャネル、 ２１ 、７
１〜７３ 、１４１ 、１５１はトランスファゲートＭ
Ｌ極、１６ 、７４ 、１３１は垂直の最終転送電極、
６〜１５ 、８１〜８５ 、１．６１〜１７０は水平転
送電極、１７〜２０ 、９１〜９８ 、１８１〜１８７
は電位障壁領域、ｉｏ１〜１０６ 、１９０〜１９２は
・谷水乎シフトレジスクを結合する電荷転送チャネルを
それぞわ示１゜第１図 Ｔ２ ψ、ψ２ｆ’ｔ φ２ 第２図 第４図 第５図 ｔ ｚ 手続補正書（自発） 特許庁長官 殿 ♂！二°゛ １、事件の表示 昭和５９年 特 許 順光７０４３３
号２、発明の名称 電荷結合素子およびその駆動方法３
、補正をする者 事件との関係 出 願 人 東京都港区芝五丁目３３番１号 （連絡先 日本電気株式会社特許部） ５、補正の対象 明細書の特許請求の範囲の欄 明細書の発明の詳細な説明の欄 図面 ６、補正の内容 １）特許請求の範囲を別紙のとおフ補正する。 ２） 明Ｊ［ＢＩＪｆ！６頁＃ｉｌＯ行目Ｋ「６〜ＩＯ
」とあるのを 「６，８．ＩＯＪと補正する。 ３〕 明細書ｌｓ６頁第１４行目に「エフ〜１８Ｊとあ
るのを ｒ１７〜２０」と補正する。 ４）８Ａ細誓書第８１８５行目ＫｒＭ−Ｎ＋Ｉ Ｊと６
るのを 「Ｍ−ＮＪと補正する。 ５） ＢＡｍ書第９頁第５行目ＫｒＭ−Ｎ＋Ｉ Ｊ！：
あるのを ［Ｍ−Ｎｊと補正する。 ６）本願添付図面の第３図を別紙図面のよりに補正する
。 別紙 特許請求の範囲 （１）複数の電荷結合素子による垂直シフトレジスタ群
と該シフトレジスタ群の電荷転送チャネルの一端部に隣
接して配置された第１のトランスファゲートを極と核ト
ランスファゲート電極に、Ｉｆｉ接し前記垂直シフトレ
ジスタの電荷転送方向と直角方向に配置されたＭ行の電
荷結合素子による水平シフトレジスタとをゼし、該水平
シフトレジスタはＭｔ電極毎単位素子を構成し１Ｍ−１
個のトランスファゲート電極を介して互いにＩｊＩ接し
て配置される電荷結合素子において、前記Ｍ行の水平シ
フトレジスタのうち互いＫｒＡ接するＮ番目およびＮ＋
１番目の水平ジットレジスタは前記トランス７アグート
電棲直下に形成され、前記水平シフトレジスタの転送電
極のＭ１！極毎［Ｍ−Ｎ本形成される電荷転送チャネル
によって結合され、該各電荷転送チャネルＶｉ前記水平
シフトレジスタを覆う隣り合う転送電極下の活性領域を
結合してなり、かつ前記水平シフトレジスタの前記トラ
ンス７丁ゲート部と隣接する領域の少なくとも一部領域
には電位障壁を設けてなることを特徴とする電荷結合素
子。 （２）複数の電荷結合素子による垂直シフトレジスタ群
と該シフトレジスタ群の電荷転送チャネルの一端部に隣
接して配置された第１のトランス７アゲート電極と該ト
ランスファゲート電極に隣接し前記垂直シフトレジスタ
の電荷転送方向と直角方向に配置されたＭ行の電荷結合
素子忙よる水平シフトレジスタとを有し、該水平シフト
レジスタはＭ電極毎に単位素子８＃ＩＩ成し、Ｍ−１個
のトランス７アグート電極を介して互いに隣接して配置
され、＃記Ｍ行の水平シフトレジスタのうち互いにｇｓ
接するＮ番目およびＮ＋１番目の水平シフトレジスタは
前記トランスファゲート電極直下に形成され、前記水平
シフトレジスタの転送電極のＭ電極のＭ電極缶ＫＭ二Ｎ
本形成される電荷転送チャネルによって結合され、該各
電荷転送チャネルは前記水平シフトレジスタを覆う隣り
合う転送電極下の活性領域を結合してなり、かつ前記水
平シフトレジスタの前記トランスファゲート部と隣接す
る領域の少なくとも一部領域には電位障壁を設けた電荷
結合素子の駆動方法において、前記水平シフトレジスタ
はＭ相の駆動パルスによって駆動され、前記垂直シフト
レジスタ群から前記Ｍｌのトランスファゲート電極に隣
接するＭｌの水平シフトレジスタへ信号電荷を読み出す
に際しては前記第ｌのトランス７アグート電極直下に信
号電荷を蓄積したのち該トランス７アゲート電極に印加
される電圧をオフ状態とするとともに前記水平シフトレ
ジスタを覆う一転送電極をオン状態として該水平シフト
レジスタへ信号１荷を転送蓄積し、前記Ｎ番目の水平シ
フトレジスタから前記Ｎ＋１番目の水平シフトレジスタ
へ信号電荷を転送するに際しては前記Ｎ番目の水平シフ
トレジスタを覆い信号電荷を蓄積している一転送ｔａを
オフ状態とするとともに前記Ｎ番目およびＮ＋１番目の
水平シフトレジスタの間に設けられた前記トランスファ
ゲート電極をオン状態とし、信号電荷を該トランスファ
ゲート電極直下に形成される前記電荷転送チャネルへ転
送し、かかるのち該トランス７アゲート電極をオフ状態
圧するととも釦前記Ｎ＋１番目の水平シフトレジスタを
覆い前記Ｎ番目の水平シフトレジスタの一転送電極に瞬
接する一転送電極をオン状態として前記Ｎ−ｚ番目の水
平シフトレジスタへ信号電荷を転送蓄積し、かかる一連
の動作によシ前記１ｓｌのトランスファゲート電極下に
蓄積される信号電荷を前記Ｍ行の水平シフトレジスタへ
振り分けることを特徴とする電荷結合素子の駆動方法。 （３）前記！ｓ１およびｙ−１個のトランスファゲート
は同一のパルスによって駆動されることを特徴とする特
許請求の範囲第（２）項に記載の電荷結合素子の駆動方
法。 す ＞ ミ 〜 氷 家 東 ＼ ぜ
Claims (1)
- 【特許請求の範囲】 （１１複数の電荷結合素子による垂直シフトレジスタ群
と該シフトレジスタ群の電荷転送チャネルの一端部に隣
接して配置された第１のトランスファゲート電極と該ト
ランスファゲート電極に隣接し前記垂直シフトレジスタ
の電荷転送方向と直角方向に配置されたＭ行の電荷結合
素子による水平シフトレジスタとを有し、該水平シフト
レジスタはＭ［極毎に単位素子を構成し、Ｍ−１個のト
ランスファゲート電極を介して互いに隣接して配置ｔさ
れる電荷結合素子１こおいて、前記Ｍ行の水平シフトレ
ジスタのうら互いに隣接するＮ番目およびＮ＋１番目の
水平シフトレジスタは前記トランスファゲート電極直下
に形成され、前記水平シフトレジスタの転送電極のＭ電
極毎にＭ−Ｎ＋１本形成される電荷転送チャネルによっ
て結合され、該各電荷転送チャネルは前記水平シフトレ
ジスタを覆う隣り合う転送電極下の活性領域を結合しＣ
なり、かつ前記水平シフトレジスタの前記トランスファ
ゲート部と隣接する領域の少なくとも一部領域にはＩ！
、位障壁を設けてなることを特徴とする電荷結合素子。 （２）複数の電荷結合素子による垂直シフトレジスタ群
と該シフトレジスタ群の電荷転送チャネルの一端部ζこ
隣接して配置された第１のトランスファゲート電、極き
該トランスファゲート電極に隣接し前記垂直シフトレジ
スタの電荷転送方向と直角方向に配置されたＭ行の電荷
結合素子ｔこよる水平シフトレジスタ♂を有し、該水平
シフトレジスタはＭｉ！極毎に単位素子を構成し、ＩＶ
−１個のトランスファゲート電極を介して互いに隣接し
て配置４され、前記Ｍ行の水平シフトレジスタのうち互
いに隣接するＮ番目およびＮ＋１番目の水平シフトレジ
スタは前記トランスファゲート電極歯Ｆに形成され、前
記水平シフトレジスタの転送′電極のＭ′区極のＭｌ［
極毎にＭ−Ｎ＋１本形成される亀荷転送チャネルによっ
て結合され、該各電荷転送チャネルは前記水平シフトレ
ジスタを覆う隣り合う転送電極下の活性領域を結合して
なり、かつ前記水平シフトレジスタの前記トランスファ
ゲート部と隣接する領域の少なくとも一部領域には電位
障壁を設けた電荷結合素子の駆動方法において、前記水
平シフトレジスタはＭ相の駆動パルスによって駆動され
、前記垂直シフトレジスタ群から前記第１のトランスフ
ァゲート１を極に隣接する第１の水平シフトレジスタへ
信号電荷を読み出すに際しては前記第１のトランスファ
ゲート電極直Ｆに信号電荷を蓄積したのち該トランスフ
ァゲート電極に印加される°螺圧をオフ状態とｒるとと
もＥこ前記水平シフトレジスタを覆う一転送電極をオン
状態として該水平シフトレジスタへ信号電荷を転送蓄積
し、前記Ｎ訂目の水平シフトレジスタから前記Ｎ＋１番
目の水平シフトレジスタへ信号電荷を転送するに際して
は前記Ｎｌ目の水平シフトレジスタを覆い信号電荷を蓄
積しＣいる一転送電極をオフ状態とするとともに前記へ
＃目およびＮ＋１番目の水平シフトレジスタの間に設け
られた前記トランスファゲート電極をオン状態とし、信
号１１Ｌ（ｄｉを該トランスファゲート電極直下ｌこ形
成される前記電荷転送チャネルへ転送し、かかるのち該
トランスファゲート電極をオフ状態にするとともに前記
へ＋１番目の水平シフトレジスタを覆い前記Ｎ４目の水
平シフトレジスタの一転送電極に隣接する一転送電極を
オン状態として前記Ｎ＋１番目の水平シフトレジスタへ
信号電荷を転送蓄積し、かかる一連の動作により前記第
１のトランスファゲート電極下に蓄積される信号電荷を
前記Ｍ行の水平シフトレジスタへ憑り分けることを特徴
とする嘔１耐結合素子の駆動方法。 （３）前記第１およびＭ −１１１５のトランスファゲ
ートは同一のパルスによって駆動されることを特徴とす
る特許請求の範囲第１３）項に記載のｆＪＬ荷結合素子
の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070433A JPH0666346B2 (ja) | 1984-04-09 | 1984-04-09 | 電荷結合素子およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070433A JPH0666346B2 (ja) | 1984-04-09 | 1984-04-09 | 電荷結合素子およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60213060A true JPS60213060A (ja) | 1985-10-25 |
| JPH0666346B2 JPH0666346B2 (ja) | 1994-08-24 |
Family
ID=13431338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59070433A Expired - Lifetime JPH0666346B2 (ja) | 1984-04-09 | 1984-04-09 | 電荷結合素子およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666346B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142957A (ja) * | 1984-08-06 | 1986-03-01 | Nec Corp | 電荷結合半導体素子とその駆動方法 |
| JPS62183170A (ja) * | 1986-02-06 | 1987-08-11 | Nec Corp | 電荷転送素子とその駆動方法 |
| JPS62238666A (ja) * | 1986-04-09 | 1987-10-19 | Nec Corp | 電荷結合素子およびその駆動方法 |
| JPS6425473A (en) * | 1987-07-21 | 1989-01-27 | Nec Corp | Charge transfer device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001878A (en) * | 1975-11-19 | 1977-01-04 | Rca Corporation | Charge transfer color imagers |
| JPS58125969A (ja) * | 1982-01-22 | 1983-07-27 | Nec Corp | 固体撮像装置 |
| JPS5913369A (ja) * | 1982-07-13 | 1984-01-24 | Sony Corp | 固体撮像素子 |
-
1984
- 1984-04-09 JP JP59070433A patent/JPH0666346B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001878A (en) * | 1975-11-19 | 1977-01-04 | Rca Corporation | Charge transfer color imagers |
| JPS58125969A (ja) * | 1982-01-22 | 1983-07-27 | Nec Corp | 固体撮像装置 |
| JPS5913369A (ja) * | 1982-07-13 | 1984-01-24 | Sony Corp | 固体撮像素子 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142957A (ja) * | 1984-08-06 | 1986-03-01 | Nec Corp | 電荷結合半導体素子とその駆動方法 |
| JPS62183170A (ja) * | 1986-02-06 | 1987-08-11 | Nec Corp | 電荷転送素子とその駆動方法 |
| JPS62238666A (ja) * | 1986-04-09 | 1987-10-19 | Nec Corp | 電荷結合素子およびその駆動方法 |
| JPS6425473A (en) * | 1987-07-21 | 1989-01-27 | Nec Corp | Charge transfer device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0666346B2 (ja) | 1994-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816916A (en) | CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
| EP0095725B1 (en) | Area sensor | |
| EP0473765A1 (en) | IMAGE SENSOR. | |
| EP0869664B1 (en) | Method for driving a solid state image sensor | |
| JPS60213060A (ja) | 電荷結合素子およびその駆動方法 | |
| US20070291150A1 (en) | Solid-state image pickup device having an accumulation gate for reading out, accumulating, and allocating signal charges | |
| JPH0113676B2 (ja) | ||
| JP2001053267A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| EP0522436B1 (en) | CCD linear sensor | |
| JPS6329872B2 (ja) | ||
| US7079183B1 (en) | Charge transfer device for increasing data rate and reducing power consumption | |
| US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
| JPS6397078A (ja) | 固体撮像素子の読出し方法 | |
| JPH0748828B2 (ja) | 固体撮像素子 | |
| JPH0433143B2 (ja) | ||
| JP2983864B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPS6258593B2 (ja) | ||
| JPS622509B2 (ja) | ||
| JPS63234677A (ja) | 電荷結合素子の駆動方法 | |
| JPH0815319B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH0451116B2 (ja) | ||
| JPH06350920A (ja) | 固体撮像装置 | |
| JP2770381B2 (ja) | 電荷転送撮像素子およびその駆動方法 | |
| JPH06252376A (ja) | 固体撮像素子の配線構造 | |
| JPH0443358B2 (ja) |