JPS6249748B2 - - Google Patents
Info
- Publication number
- JPS6249748B2 JPS6249748B2 JP57096050A JP9605082A JPS6249748B2 JP S6249748 B2 JPS6249748 B2 JP S6249748B2 JP 57096050 A JP57096050 A JP 57096050A JP 9605082 A JP9605082 A JP 9605082A JP S6249748 B2 JPS6249748 B2 JP S6249748B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- charge
- group
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 32
- 238000005036 potential barrier Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002572 peristaltic effect Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76816—Output structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
本発明は、半導体本体を有する４相電荷結合装
置を具える半導体装置であつて、前記半導体本体
の表面付近に電荷群を蓄積および転送する為のク
ロツク電圧を印加しうる電極列が設けられ、この
電極列の電極は、各々が４つの電極より成る複数
の電極群に配置され、各電極群の第１電極は第１
クロツクラインに接続され、第２電極は第２クロ
ツクラインに接続され、第３電極は第３クロツク
ラインに接続され、第４電極は第４クロツクライ
ンに接続され、前記の電極列のうち読出し段の前
でこれに隣接して存在する最後の電極は別個の接
続線に接続され、各動作期間中前記の電極列のう
ち少なくとも２つの互いに隣接する電極の下方に
延在する電位の井戸が半導体本体内に誘起され、
蓄積および転送せしめうる最大電荷群の寸法がこ
れら２つの互いに隣接する電極の面積により決定
されるようにする波形を有する４相クロツク電圧
を印加する手段が設けられ、前記の読出し段の容
量は前記の最大電荷群を蓄積するのに充分な大き
さとなつている半導体装置に関するものである。
置を具える半導体装置であつて、前記半導体本体
の表面付近に電荷群を蓄積および転送する為のク
ロツク電圧を印加しうる電極列が設けられ、この
電極列の電極は、各々が４つの電極より成る複数
の電極群に配置され、各電極群の第１電極は第１
クロツクラインに接続され、第２電極は第２クロ
ツクラインに接続され、第３電極は第３クロツク
ラインに接続され、第４電極は第４クロツクライ
ンに接続され、前記の電極列のうち読出し段の前
でこれに隣接して存在する最後の電極は別個の接
続線に接続され、各動作期間中前記の電極列のう
ち少なくとも２つの互いに隣接する電極の下方に
延在する電位の井戸が半導体本体内に誘起され、
蓄積および転送せしめうる最大電荷群の寸法がこ
れら２つの互いに隣接する電極の面積により決定
されるようにする波形を有する４相クロツク電圧
を印加する手段が設けられ、前記の読出し段の容
量は前記の最大電荷群を蓄積するのに充分な大き
さとなつている半導体装置に関するものである。
通常の電荷結合装置においては、読出し段が出
力段を以つて構成されている、通常の出力段は、
通常MOSTホロワ回路のゲート電極に接続され
且つ抵抗或いはリセツトスイツチを経て所定電位
に設定されうる出力領域すなわち出力ダイオード
を有している。この出力領域の前に存在する最後
の電極は通常出力ゲートと称されており固定電位
に設定するのが好ましい。ｎチヤンネルCCD
（電荷結合装置）の場合には、前記の固定電位は
転送クロツク電圧の最も負の電位の付近にあり、
ｐチヤンネルCCDの場合には、前記の固定電位
は転送クロツク電圧の最も正の電位の付近にあ
る。従つて、出力信号に対するクロツク電圧のク
ロストークを減少せしめることができる。更に、
各電荷が出力ダイオード内に蓄積される為、出力
容量が制限されてしまう。
力段を以つて構成されている、通常の出力段は、
通常MOSTホロワ回路のゲート電極に接続され
且つ抵抗或いはリセツトスイツチを経て所定電位
に設定されうる出力領域すなわち出力ダイオード
を有している。この出力領域の前に存在する最後
の電極は通常出力ゲートと称されており固定電位
に設定するのが好ましい。ｎチヤンネルCCD
（電荷結合装置）の場合には、前記の固定電位は
転送クロツク電圧の最も負の電位の付近にあり、
ｐチヤンネルCCDの場合には、前記の固定電位
は転送クロツク電圧の最も正の電位の付近にあ
る。従つて、出力信号に対するクロツク電圧のク
ロストークを減少せしめることができる。更に、
各電荷が出力ダイオード内に蓄積される為、出力
容量が制限されてしまう。
読出し段は必ずしもCCD装置の出力段と一致
せしめる必要はなく、レジスタの一部を読出し段
と出力段との間に設けることができる。更に出力
段の容量はダイオードでなくMOSコンデンサを
以つて構成し、このMOSコンデンサの絶縁ゲー
トをMOSTホロワ回路に接続するようにするこ
とができる。
せしめる必要はなく、レジスタの一部を読出し段
と出力段との間に設けることができる。更に出力
段の容量はダイオードでなくMOSコンデンサを
以つて構成し、このMOSコンデンサの絶縁ゲー
トをMOSTホロワ回路に接続するようにするこ
とができる。
４相CCDの通常の作動モードでは、４つの電
極当り１つの電荷群（その値は特に電極の大きさ
によつて決まる）を処理しうる。ニユーヨーク州
でアカデミツクプレスによつて1975年に発行され
た本“Charge Transfer Devices”（C.H.Sequin
およびM.F.Tompsett氏著）の第64〜65頁には、
互いに重なるクロツク電圧を用いることにより電
荷容量（信号値）をいかにして２倍にでき、これ
により電荷が常に２つの並置電極の下に蓄積され
うるようにするかが記載されている。
極当り１つの電荷群（その値は特に電極の大きさ
によつて決まる）を処理しうる。ニユーヨーク州
でアカデミツクプレスによつて1975年に発行され
た本“Charge Transfer Devices”（C.H.Sequin
およびM.F.Tompsett氏著）の第64〜65頁には、
互いに重なるクロツク電圧を用いることにより電
荷容量（信号値）をいかにして２倍にでき、これ
により電荷が常に２つの並置電極の下に蓄積され
うるようにするかが記載されている。
本発明が基づいている認識を説明する為に、ま
ず最初に、互いに重なつているクロツク電圧を用
いた際に通常の出力段ではいかなる状態が生じる
かを説明する。
ず最初に、互いに重なつているクロツク電圧を用
いた際に通常の出力段ではいかなる状態が生じる
かを説明する。
このようなクロツク電圧を印加することによ
り、電荷を互いに隣接する２つの電極の下に常に
蓄積しうる為、電荷群（電荷パケツト）の値を、
４つの空の“バケツ”において常に１つのみの充
満した“バケツ”を生ぜしめうる場合の電荷群の
値の２倍にしうる。この２倍の電荷群は出力段の
方向に転送させることができ、最終的に出力ゲー
トの前の最後の２つの電荷の下の領域内に到達す
る。これらの双方の電極の下に電位の極小が存在
する限り、電荷群のすべての電荷が依然として蓄
積されたままになりうる。しかし、ある所定の瞬
時に上記の最後の２つの電極のうち第１の電極の
下の電位の極小が消滅する為、第２の電極、即ち
出力ダイオードから見た２番目の電極（出力ゲー
トの前の電極）の下に前記の２倍の電荷群が蓄積
される。電荷群が最大値を有する場合には、最後
から２番目の電極（出力ゲートの前の電極）の下
の電位が出力ゲートの下の電位のレベルに達する
までに電荷が出力ゲートの下の電位障壁を経て出
力ダイオードに予め流れてしまうおそれがある。
電荷の残りは、最後から２番目の電極におけるク
ロツク電圧が変化すると出力ダイオードに転送さ
れる。
り、電荷を互いに隣接する２つの電極の下に常に
蓄積しうる為、電荷群（電荷パケツト）の値を、
４つの空の“バケツ”において常に１つのみの充
満した“バケツ”を生ぜしめうる場合の電荷群の
値の２倍にしうる。この２倍の電荷群は出力段の
方向に転送させることができ、最終的に出力ゲー
トの前の最後の２つの電荷の下の領域内に到達す
る。これらの双方の電極の下に電位の極小が存在
する限り、電荷群のすべての電荷が依然として蓄
積されたままになりうる。しかし、ある所定の瞬
時に上記の最後の２つの電極のうち第１の電極の
下の電位の極小が消滅する為、第２の電極、即ち
出力ダイオードから見た２番目の電極（出力ゲー
トの前の電極）の下に前記の２倍の電荷群が蓄積
される。電荷群が最大値を有する場合には、最後
から２番目の電極（出力ゲートの前の電極）の下
の電位が出力ゲートの下の電位のレベルに達する
までに電荷が出力ゲートの下の電位障壁を経て出
力ダイオードに予め流れてしまうおそれがある。
電荷の残りは、最後から２番目の電極におけるク
ロツク電圧が変化すると出力ダイオードに転送さ
れる。
従つて、通常の構造の出力段では、電荷群が時
間的に分割されて出力段の容量内に到達するとい
う欠点がある。
間的に分割されて出力段の容量内に到達するとい
う欠点がある。
本発明の主たる目的は、前記の作動モードに適
合し電荷群の読出しを改善しうる読出し或いは出
力段を提供せんとするにある。
合し電荷群の読出しを改善しうる読出し或いは出
力段を提供せんとするにある。
本発明は、半導体本体を有する４相電荷結合装
置を具える半導体装置であつて、前記半導体本体
の表面付近に電荷群を蓄積および転送する為のク
ロツク電圧を印加しうる電極列が設けられ、この
電極列の電極は、各々が４つの電極より成る複数
の電極群に配置され、各電極群の第１電極は第１
クロツクラインに接続され、第２電極は第２クロ
ツクラインに接続され、第３電極は第３クロツク
ラインに接続され、第４電極は第４クロツクライ
ンに接続され、前記の電極列のうち読出し段の前
でこれに隣接して存在する最後の電極は別個の接
続線に接続され、各動作期間中前記の電極列のう
ち少なくとも２つの互いに隣接する電極の下方に
延在する電位の井戸が半導体本体内に誘起され、
蓄積および転送せしめうる最大電荷群の寸法がこ
れら２つの互いに隣接する電極の面積により決定
されるようにする波形を有する４相クロツク電圧
を印加する手段が設けられ、前記の読出し段の容
量は前記の最大電荷群を蓄積するのに充分な大き
さとなつている半導体装置において、前記の読出
し段の２つ前の電極、すなわち前記の電極列の最
後から２番目の電極がこれよりも前の電極の少な
くとも２倍の面積を有してその下側の半導体本体
部分と相俟つて前記の最大電荷群を蓄積するのに
充分大きい容量を形成し、前記の電極列の最後か
ら２番目の電極が前記のクロツクラインの１つに
接続され、この電極列の最後から２番目の電極の
下方に到達する各電荷群をこれが読出し段に転送
される前のある期間中この電極列の最後から２番
目の電極の下方にのみ蓄積させる電位障壁を前記
の電極列の最後の電極の下方に誘起せしめるよう
な電圧をこの電極列の最後の電極に印加せしめる
手段が設けられていることを特徴とする。
置を具える半導体装置であつて、前記半導体本体
の表面付近に電荷群を蓄積および転送する為のク
ロツク電圧を印加しうる電極列が設けられ、この
電極列の電極は、各々が４つの電極より成る複数
の電極群に配置され、各電極群の第１電極は第１
クロツクラインに接続され、第２電極は第２クロ
ツクラインに接続され、第３電極は第３クロツク
ラインに接続され、第４電極は第４クロツクライ
ンに接続され、前記の電極列のうち読出し段の前
でこれに隣接して存在する最後の電極は別個の接
続線に接続され、各動作期間中前記の電極列のう
ち少なくとも２つの互いに隣接する電極の下方に
延在する電位の井戸が半導体本体内に誘起され、
蓄積および転送せしめうる最大電荷群の寸法がこ
れら２つの互いに隣接する電極の面積により決定
されるようにする波形を有する４相クロツク電圧
を印加する手段が設けられ、前記の読出し段の容
量は前記の最大電荷群を蓄積するのに充分な大き
さとなつている半導体装置において、前記の読出
し段の２つ前の電極、すなわち前記の電極列の最
後から２番目の電極がこれよりも前の電極の少な
くとも２倍の面積を有してその下側の半導体本体
部分と相俟つて前記の最大電荷群を蓄積するのに
充分大きい容量を形成し、前記の電極列の最後か
ら２番目の電極が前記のクロツクラインの１つに
接続され、この電極列の最後から２番目の電極の
下方に到達する各電荷群をこれが読出し段に転送
される前のある期間中この電極列の最後から２番
目の電極の下方にのみ蓄積させる電位障壁を前記
の電極列の最後の電極の下方に誘起せしめるよう
な電圧をこの電極列の最後の電極に印加せしめる
手段が設けられていることを特徴とする。
本発明による構成の出力段を用いることによ
り、出力ゲートに適当に選択した固定電圧が印加
された状態で最大の（２倍の）電荷群を前記の最
後から２番目の電極の下に蓄積せしめることがで
き、また適当と思えるいかなる瞬時にでも出力ダ
イオード或いは読出し用容量にまとめて転送せし
めることができる。
り、出力ゲートに適当に選択した固定電圧が印加
された状態で最大の（２倍の）電荷群を前記の最
後から２番目の電極の下に蓄積せしめることがで
き、また適当と思えるいかなる瞬時にでも出力ダ
イオード或いは読出し用容量にまとめて転送せし
めることができる。
本発明の簡単な好適例では、前記の最後から２
番目の電極と半導体本体とで形成される容量をこ
の最後から２番目の電極よりも前の電極と半導体
本体とで形成される容量の２倍よりも大きくす
る。本例では、所定のクロツク電圧に対して、前
記の最後から２番目の電極よりも前の電極の下の
電位よりもわずかに低い電位障壁を出力ゲートの
下に形成でき、それにもかかわらずすべての電荷
が前記の最後から２番目の電極の下に維持され
る。
番目の電極と半導体本体とで形成される容量をこ
の最後から２番目の電極よりも前の電極と半導体
本体とで形成される容量の２倍よりも大きくす
る。本例では、所定のクロツク電圧に対して、前
記の最後から２番目の電極よりも前の電極の下の
電位よりもわずかに低い電位障壁を出力ゲートの
下に形成でき、それにもかかわらずすべての電荷
が前記の最後から２番目の電極の下に維持され
る。
容量の大きさはCCD装置の周波数特性によつ
ても決まる為、前記の最後から２番目の電極は、
これよりも前の電極と半導体本体とで形成される
容量の多くとも３倍の容量を形成するように構成
するのが好ましい。
ても決まる為、前記の最後から２番目の電極は、
これよりも前の電極と半導体本体とで形成される
容量の多くとも３倍の容量を形成するように構成
するのが好ましい。
図面につき本発明を説明する。
第１図は、本発明による電荷結合装置
（CCD）の一部、すなわち本発明にとつて重要な
部分であつて本例では出力段と一致する読出し段
を有する部分を示す線図的断面図である。図面に
示さない部分であつて電気入力段を有するように
することのできる部分は通常の任意の構造とする
ことができる。
（CCD）の一部、すなわち本発明にとつて重要な
部分であつて本例では出力段と一致する読出し段
を有する部分を示す線図的断面図である。図面に
示さない部分であつて電気入力段を有するように
することのできる部分は通常の任意の構造とする
ことができる。
上述した電荷結合装置は、電荷が少くとも殆ん
ど半導体本体の内部を経て転送される種類のもの
であり、この種類の電荷結合装置はしばしば文献
においてPCCD（ペリスタルチツクCCD）或いは
BCCD（バルクCCD）として知られている。本発
明はいわゆる表面CCDにも適用できるが、本発
明は上述したBCCDに用いた場合に特に有利であ
る。その理由は、通常のBCCDにおいては比較的
低い電荷処理能力が本発明によつて高められる為
である。
ど半導体本体の内部を経て転送される種類のもの
であり、この種類の電荷結合装置はしばしば文献
においてPCCD（ペリスタルチツクCCD）或いは
BCCD（バルクCCD）として知られている。本発
明はいわゆる表面CCDにも適用できるが、本発
明は上述したBCCDに用いた場合に特に有利であ
る。その理由は、通常のBCCDにおいては比較的
低い電荷処理能力が本発明によつて高められる為
である。
本発明による電荷結合装置は半導体本体１を有
し、この半導体本体は特定例では珪素とするも、
適当な他のいかなる材料、例えばGaAsとするこ
ともできる。
し、この半導体本体は特定例では珪素とするも、
適当な他のいかなる材料、例えばGaAsとするこ
ともできる。
半導体本体１は一導電型、例えばＰ型の基板１
ａを具え、この基板１ａにはエピタキシアル成長
或いはイオン注入によりｎ型表面層１ｂを設け
る。またこのｎ型表面層の厚さ全体に亘つて、電
子をバルク転送する為の空乏領域を形成すること
ができる。
ａを具え、この基板１ａにはエピタキシアル成長
或いはイオン注入によりｎ型表面層１ｂを設け
る。またこのｎ型表面層の厚さ全体に亘つて、電
子をバルク転送する為の空乏領域を形成すること
ができる。
半導体本体の表面２上には電極３〜１１の列を
例えば既知の通常の重ね２層多結晶珪素構造で設
ける。これらの電極は３層多結晶珪素技術で設け
ることもできること勿論である。更に、電極に対
し多結晶珪素を用いる代りに、例えば電極３，
５，７，９および１１に対して金属珪化物或いは
アルミニウムを用いることができる。
例えば既知の通常の重ね２層多結晶珪素構造で設
ける。これらの電極は３層多結晶珪素技術で設け
ることもできること勿論である。更に、電極に対
し多結晶珪素を用いる代りに、例えば電極３，
５，７，９および１１に対して金属珪化物或いは
アルミニウムを用いることができる。
半導体本体１と電極３〜１２との間には誘電体
層１３を設ける。この誘電体層は上述した特定例
では厚さが約1000Åの酸化珪素層を有するように
することができるが、他の材料、例えば窒化珪素
より成る層を有するようにすることもできる。他
の構成例、特に電極に対し適当な金属を選択した
構成例では、上述した例の層１３を、逆方向にバ
イアスすべき整流シヨツトキ接合で置き換えるこ
ともできる。
層１３を設ける。この誘電体層は上述した特定例
では厚さが約1000Åの酸化珪素層を有するように
することができるが、他の材料、例えば窒化珪素
より成る層を有するようにすることもできる。他
の構成例、特に電極に対し適当な金属を選択した
構成例では、上述した例の層１３を、逆方向にバ
イアスすべき整流シヨツトキ接合で置き換えるこ
ともできる。
電荷結合装置を４相作動に適したように形成す
る為に、電極３〜１２を、各々が４個の電極より
成る群に配置し、電極４および８を第１クロツク
ライン１４に接続し、電極５および９を第２クロ
ツクライン１５に接続し、電極６および１０を第
３クロツクライン１６に接続し、電極３，７およ
び１１を第４クロツクライン１７に接続する。
る為に、電極３〜１２を、各々が４個の電極より
成る群に配置し、電極４および８を第１クロツク
ライン１４に接続し、電極５および９を第２クロ
ツクライン１５に接続し、電極６および１０を第
３クロツクライン１６に接続し、電極３，７およ
び１１を第４クロツクライン１７に接続する。
電極１１に続く位置には、本例では電荷群（バ
ケツト）を電荷結合装置から取出す出力段と一致
する読出し段を設ける。しかし他の例では、読出
し段を出力段の前に設けレジスタの一部によりこ
の出力段から分離させることもできる。出力段
（或いは読出し段）は通常のいかなる構造にする
こともでき、これには読出すべき電荷群を集める
領域１８を設ける。この領域の一端は出力電圧
V0を読出す為のホロワ回路１９のゲートに接続
し、他端はMOSTスイツチ２０を経て、基準電
圧Ｖrを生じる電圧源に接続する。MOSTスイツ
チ２０は、領域１８をソース領域として、電極２
１を絶縁ゲート電極として、電圧源Ｖrに接続さ
れた領域２２をドレイン領域として有する。
ケツト）を電荷結合装置から取出す出力段と一致
する読出し段を設ける。しかし他の例では、読出
し段を出力段の前に設けレジスタの一部によりこ
の出力段から分離させることもできる。出力段
（或いは読出し段）は通常のいかなる構造にする
こともでき、これには読出すべき電荷群を集める
領域１８を設ける。この領域の一端は出力電圧
V0を読出す為のホロワ回路１９のゲートに接続
し、他端はMOSTスイツチ２０を経て、基準電
圧Ｖrを生じる電圧源に接続する。MOSTスイツ
チ２０は、領域１８をソース領域として、電極２
１を絶縁ゲート電極として、電圧源Ｖrに接続さ
れた領域２２をドレイン領域として有する。
後に詳細に説明するように、クロツク電圧電極
３〜１１には、電荷をその都度２つの隣接する電
極の下に記憶せしめうるクロツク電圧φ１〜φ４
を印加することができる。読出し領域の容量は、
印加電圧で１つの電荷群を領域１８内に完全に蓄
積しうる程度の大きさに選択する。本発明によれ
ば、領域１８の前方に存在する後から２番目の電
極１１がその下側の半導体本体の部分１ｂと相俟
つて、電荷が領域１８に転送される前に１つの電
荷群を有する程度に充分大きな容量を形成せしめ
る。電荷が領域１８に早期に転送されるのを防止
する為に、電極１１が領域１ｂとで形成する容量
を、電極列３〜１０の各２つの隣接する電極が領
域１ｂとで形成する合計の容量よりも大きくなる
ように選択する。
３〜１１には、電荷をその都度２つの隣接する電
極の下に記憶せしめうるクロツク電圧φ１〜φ４
を印加することができる。読出し領域の容量は、
印加電圧で１つの電荷群を領域１８内に完全に蓄
積しうる程度の大きさに選択する。本発明によれ
ば、領域１８の前方に存在する後から２番目の電
極１１がその下側の半導体本体の部分１ｂと相俟
つて、電荷が領域１８に転送される前に１つの電
荷群を有する程度に充分大きな容量を形成せしめ
る。電荷が領域１８に早期に転送されるのを防止
する為に、電極１１が領域１ｂとで形成する容量
を、電極列３〜１０の各２つの隣接する電極が領
域１ｂとで形成する合計の容量よりも大きくなる
ように選択する。
電極１１が領域１ｂとで形成する容量は、各別
に用いうる或いは互いに組合せて用いうる種々の
方法で調整しうる。例えば、電極１１の区域では
ドーピング濃度を高め、これにより電荷群が表面
２に一層近づいて蓄積されるようにすることがで
きる。しかし本例では、電極１１の寸法を適当に
選択することにより容量を増大せしめる。この点
で、“電極”とは、電荷転送チヤネル１ｂのすぐ
上に存在し蓄積−転送電極として作用する導体細
条の部分を主として含むものであると理解すべき
である。導体細条を半導体本体に投影して見て電
荷転送チヤネルの上方に存在しないこれら導体細
条の部分、すなわち第１層の電極４，６，８およ
び１０に重なる第２層の電極３，５，７，９およ
び１１の部分では電極の有効部分の中に入れな
い。
に用いうる或いは互いに組合せて用いうる種々の
方法で調整しうる。例えば、電極１１の区域では
ドーピング濃度を高め、これにより電荷群が表面
２に一層近づいて蓄積されるようにすることがで
きる。しかし本例では、電極１１の寸法を適当に
選択することにより容量を増大せしめる。この点
で、“電極”とは、電荷転送チヤネル１ｂのすぐ
上に存在し蓄積−転送電極として作用する導体細
条の部分を主として含むものであると理解すべき
である。導体細条を半導体本体に投影して見て電
荷転送チヤネルの上方に存在しないこれら導体細
条の部分、すなわち第１層の電極４，６，８およ
び１０に重なる第２層の電極３，５，７，９およ
び１１の部分では電極の有効部分の中に入れな
い。
第１図の例では、電極３〜１０を互いにほぼ等
しい大きさとする。電極１１は電極３〜１０の少
くとも２倍の大きさとする。一方では、電極１１
の寸法があまりにも大きくなることにより電荷結
合装置の電荷転送速度に悪影響を及ぼすようにな
ることを避ける為に、他方では、電極１２に印加
する電圧の選択に所望の自由度を得る為に、電極
１１を電極３〜１０の約2.5倍の大きさとした。
しい大きさとする。電極１１は電極３〜１０の少
くとも２倍の大きさとする。一方では、電極１１
の寸法があまりにも大きくなることにより電荷結
合装置の電荷転送速度に悪影響を及ぼすようにな
ることを避ける為に、他方では、電極１２に印加
する電圧の選択に所望の自由度を得る為に、電極
１１を電極３〜１０の約2.5倍の大きさとした。
電荷結合装置の作動を説明する為に第２ａ図お
よび第３図を参照する。第２ａ図はクロツク電圧
φ１〜φ４と、電極２１におけるクロツク電圧φ
rと、出力電圧V0とを示し、第３図は半導体本体
中に生じる電位分布を示す。比較の為に、通常の
出力段の構造を有する４相CCDにおける電圧φr
および出力電圧V0を第２ｂ図に示す。
よび第３図を参照する。第２ａ図はクロツク電圧
φ１〜φ４と、電極２１におけるクロツク電圧φ
rと、出力電圧V0とを示し、第３図は半導体本体
中に生じる電位分布を示す。比較の為に、通常の
出力段の構造を有する４相CCDにおける電圧φr
および出力電圧V0を第２ｂ図に示す。
上述した例、すなわち電子の形態の電荷群が層
１ｂ中を移動するようにしたｎ型バルクチヤネル
を有するCCDでは、電荷は最も正の電圧を有す
る電極の下に蓄積される。順次のクロツク電圧φ
１，φ２，φ３およびφ４は第２ａ図に示すよう
に位相において互いに少くとも90゜重なつてお
り、いかなる瞬時においても少くとも２つの隣接
電極がオン状態となり、電荷群当り２つの並置電
極の容量を用いることができる。例えば、瞬時t0
においてはφ１およびφ２が正で、φ３およびφ
４が負である。第３図には、この瞬時において電
極８および９の下に蓄積されている電荷群を斜線
を付して示してある。この電荷群は、互いに重な
つているクロツク電極を用いた場合には、同じ振
幅で互いに重ならないクロツク電圧を用いた場合
に１個のみの電極の下に蓄積されうる電荷群の２
倍となる。
１ｂ中を移動するようにしたｎ型バルクチヤネル
を有するCCDでは、電荷は最も正の電圧を有す
る電極の下に蓄積される。順次のクロツク電圧φ
１，φ２，φ３およびφ４は第２ａ図に示すよう
に位相において互いに少くとも90゜重なつてお
り、いかなる瞬時においても少くとも２つの隣接
電極がオン状態となり、電荷群当り２つの並置電
極の容量を用いることができる。例えば、瞬時t0
においてはφ１およびφ２が正で、φ３およびφ
４が負である。第３図には、この瞬時において電
極８および９の下に蓄積されている電荷群を斜線
を付して示してある。この電荷群は、互いに重な
つているクロツク電極を用いた場合には、同じ振
幅で互いに重ならないクロツク電圧を用いた場合
に１個のみの電極の下に蓄積されうる電荷群の２
倍となる。
瞬時t1においてはφ２およびφ３が正であり、
φ４およびφ１が負であり、この状態では前記の
電荷群が電極９および１０の下に存在する（第３
図参照）。
φ４およびφ１が負であり、この状態では前記の
電荷群が電極９および１０の下に存在する（第３
図参照）。
瞬時t2においては、φ３およびφ４が正で、φ
１およびφ２が負である。この際電荷群は電極１
０および１１の下に蓄積される。
１およびφ２が負である。この際電荷群は電極１
０および１１の下に蓄積される。
瞬時t3においては、φ４およびφ１が正で、φ
２およびφ３が負である。従つて、電荷群のすべ
てが電極１１の下にのみ存在する。電極１１の有
効面積を電極３〜１０の有効面積の少くとも２倍
にすると、電極１２に最も負の電圧を加えること
により電荷群が予め（読出し前に）読出し領域１
８に部分的に移動してしまうことなく電荷群のす
べてを電極１１の下に蓄積せしめることができ
る。電極１１の面積はより一層大きく、すなわち
前方の電極の面積の約2.5倍の大きさに選択する
ことができる為、電極１１の下に生じる電位の井
戸は完全には充填されない。従つて、電極１２に
は最も負の電圧ではなくそれよりもわずかに高い
電圧を設定し、電極１２の下の電位障壁が、電荷
を領域１８に流すことなく電極１０の下よりもわ
ずかに低くなるようにすることができる。電極１
１における電圧が変化しない限り、領域１８を前
の信号（この信号も斜線を付して示す）の読出し
に用いることができる。
２およびφ３が負である。従つて、電荷群のすべ
てが電極１１の下にのみ存在する。電極１１の有
効面積を電極３〜１０の有効面積の少くとも２倍
にすると、電極１２に最も負の電圧を加えること
により電荷群が予め（読出し前に）読出し領域１
８に部分的に移動してしまうことなく電荷群のす
べてを電極１１の下に蓄積せしめることができ
る。電極１１の面積はより一層大きく、すなわち
前方の電極の面積の約2.5倍の大きさに選択する
ことができる為、電極１１の下に生じる電位の井
戸は完全には充填されない。従つて、電極１２に
は最も負の電圧ではなくそれよりもわずかに高い
電圧を設定し、電極１２の下の電位障壁が、電荷
を領域１８に流すことなく電極１０の下よりもわ
ずかに低くなるようにすることができる。電極１
１における電圧が変化しない限り、領域１８を前
の信号（この信号も斜線を付して示す）の読出し
に用いることができる。
瞬時t4においては、正電圧φrを電極２１に設
定し、これによりトランジスタ２０をオン状態に
し、領域１８をリセツト電圧Ｖrの点に接続す
る。これにより、領域１８内に蓄積されている電
荷群がトランジスタ２０を経て移動し、領域１８
が電極１１の下に存在する電荷群を再び蓄積しう
る状態となる。ソースホロワ回路１９の入力端に
はクロツクパルスφrと同時に零信号Ｖrが得られ
る。
定し、これによりトランジスタ２０をオン状態に
し、領域１８をリセツト電圧Ｖrの点に接続す
る。これにより、領域１８内に蓄積されている電
荷群がトランジスタ２０を経て移動し、領域１８
が電極１１の下に存在する電荷群を再び蓄積しう
る状態となる。ソースホロワ回路１９の入力端に
はクロツクパルスφrと同時に零信号Ｖrが得られ
る。
瞬時t5には電極１１における電圧φ４も負とな
る為、電極１１の下の電位が増大する。電極１２
の下の障壁は電極１０の下よりもわずかに低い
為、電荷が領域１８内に流れ、この領域１８にソ
ースホロワによつて測定されるべき出力信号V0
を生ぜしめる。この信号値を第２ａ図にＶsで表
わす。
る為、電極１１の下の電位が増大する。電極１２
の下の障壁は電極１０の下よりもわずかに低い
為、電荷が領域１８内に流れ、この領域１８にソ
ースホロワによつて測定されるべき出力信号V0
を生ぜしめる。この信号値を第２ａ図にＶsで表
わす。
信号を読出す為にクロツクパルスφr間の全期
間が得られ、この期間内でφ４によつて決まる瞬
時に全信号が分割されずに領域１８内に転送され
る。これと比較を行なう為に、第２ｂ図に、電極
１１が電極３〜１０と同じ或いはほぼ同じ寸法を
有する通常の出力段構造で生じる状態を示す。こ
の場合、電極１１（φ４）が正となり、電極９
（φ２）が負となると、電極１２の下の電位障壁
が電極９の下の電位障壁よりもわずかに低い為に
電荷のわずかの部分が予め流れ去つてしまう
（t6）。従つて、電極１０（φ３）が負となる前に
領域１８を最初にリセツトする必要がある
（t7）。この場合のみ負のクロツク電圧を電極１０
（φ３）に印加することができる（t8）。最大の電
荷群の場合には電荷群の半分の電荷が領域１８に
予め流れてしまう。電荷の残部はφ４がt9で負に
なると転送される。従つて、信号は時間的に分割
されて出力領域１８に到来する。従つて、読出し
を行ないうる有効期間が短かくなる。更に、出力
電圧V0から信号を取出すのに追加の手段を講じ
る必要がある。これと相違して本発明による装置
においては電荷群のすべての電荷が電極１１にお
けるクロツク電圧によつてのみ決まる瞬時に転送
される。
間が得られ、この期間内でφ４によつて決まる瞬
時に全信号が分割されずに領域１８内に転送され
る。これと比較を行なう為に、第２ｂ図に、電極
１１が電極３〜１０と同じ或いはほぼ同じ寸法を
有する通常の出力段構造で生じる状態を示す。こ
の場合、電極１１（φ４）が正となり、電極９
（φ２）が負となると、電極１２の下の電位障壁
が電極９の下の電位障壁よりもわずかに低い為に
電荷のわずかの部分が予め流れ去つてしまう
（t6）。従つて、電極１０（φ３）が負となる前に
領域１８を最初にリセツトする必要がある
（t7）。この場合のみ負のクロツク電圧を電極１０
（φ３）に印加することができる（t8）。最大の電
荷群の場合には電荷群の半分の電荷が領域１８に
予め流れてしまう。電荷の残部はφ４がt9で負に
なると転送される。従つて、信号は時間的に分割
されて出力領域１８に到来する。従つて、読出し
を行ないうる有効期間が短かくなる。更に、出力
電圧V0から信号を取出すのに追加の手段を講じ
る必要がある。これと相違して本発明による装置
においては電荷群のすべての電荷が電極１１にお
けるクロツク電圧によつてのみ決まる瞬時に転送
される。
本発明は上述した例のみに限定されず、種々の
変更を加えうること明らかである。例えば、本発
明を表面電荷結合装置に用いても有利である。更
に、電極１１の容量は、寸法を大きくする以外の
方法で、例えば半導体本体を局部的にドーピング
することにより、或いは酸化物層の厚さを変える
ことにより、或いは酸化物とは異なり誘電率が一
層大きな誘電体（例えば窒化珪素）を局部的に設
けることにより、或いはこれらの適当な組合せに
より高めることもできる。
変更を加えうること明らかである。例えば、本発
明を表面電荷結合装置に用いても有利である。更
に、電極１１の容量は、寸法を大きくする以外の
方法で、例えば半導体本体を局部的にドーピング
することにより、或いは酸化物層の厚さを変える
ことにより、或いは酸化物とは異なり誘電率が一
層大きな誘電体（例えば窒化珪素）を局部的に設
けることにより、或いはこれらの適当な組合せに
より高めることもできる。
第１図は本発明による４相CCDの一例を示す
断面図、第２ａ図は作動中に印加されるクロツク
電圧φおよびこれにより発生させられる出力電圧
V0を示す波形図、第２ｂ図は既知の４相CCDに
おいて作動中に印加されるクロツク電圧φrおよ
びこれにより発生させられる出力電圧V0を示す
波形図、第３図は第２ａ図に示すクロツク電圧で
半導体本体内に生じる電位分布を示す線図的説明
図である。 １……半導体本体、１ａ……基板、１ｂ……表
面層、２……１の表面、３〜１２，２１……電
極、１３……誘電体層、１４〜１７……クロツク
ライン、１８……電荷群を集める領域（ソース領
域）、１９……ホロワ回路、２０……MOSTスイ
ツチ、２２……ドレイン領域。
断面図、第２ａ図は作動中に印加されるクロツク
電圧φおよびこれにより発生させられる出力電圧
V0を示す波形図、第２ｂ図は既知の４相CCDに
おいて作動中に印加されるクロツク電圧φrおよ
びこれにより発生させられる出力電圧V0を示す
波形図、第３図は第２ａ図に示すクロツク電圧で
半導体本体内に生じる電位分布を示す線図的説明
図である。 １……半導体本体、１ａ……基板、１ｂ……表
面層、２……１の表面、３〜１２，２１……電
極、１３……誘電体層、１４〜１７……クロツク
ライン、１８……電荷群を集める領域（ソース領
域）、１９……ホロワ回路、２０……MOSTスイ
ツチ、２２……ドレイン領域。
Claims (1)
- １ 半導体本体を有する４相電荷結合装置を具え
る半導体装置であつて、前記半導体本体の表面付
近に電荷群を蓄積および転送する為のクロツク電
圧を印加しうる電極列が設けられ、この電極列の
電極は、各々が４つの電極より成る複数の電極群
に配置され、各電極群の第１電極は第１クロツク
ラインに接続され、第２電極は第２クロツクライ
ンに接続され、第３電極は第３クロツクラインに
接続され、第４電極は第４クロツクラインに接続
され、前記の電極列のうち読出し段の前でこれに
隣接して存在する最後の電極は別個の接続線に接
続され、各動作期間中前記の電極列のうち少なく
とも２つの互いに隣接する電極の下方に延在する
電位の井戸が半導体本体内に誘起され、蓄積およ
び転送せしめうる最大電荷群の寸法がこれら２つ
の互いに隣接する電極の面積により決定されるよ
うにする波形を有する４相クロツク電圧を印加す
る手段が設けられ、前記の読出し段の容量は前記
の最大電荷群を蓄積するのに充分な大きさとなつ
ている半導体装置において、前記の読出し段の２
つ前の電極、すなわち前記の電極列の最後から２
番目の電極がこれよりも前の電極の少なくとも２
倍の面積を有してその下側の半導体本体部分と相
俟つて前記の最大電荷群を蓄積するのに充分大き
い容量を形成し、前記の電極列の最後から２番目
の電極が前記のクロツクラインの１つに接続さ
れ、この電極列の最後から２番目の電極の下方に
到達する各電荷群をこれが読出し段に転送される
前のある期間中この電極列の最後から２番目の電
極の下方にのみ蓄積させる電位障壁を前記の電極
列の最後の電極の下方に誘起せしめるような電圧
をこの電極列の最後の電極に印加せしめる手段が
設けられていることを特徴とする半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8102719 | 1981-06-05 | ||
| NLAANVRAGE8102719,A NL186416C (nl) | 1981-06-05 | 1981-06-05 | Halfgeleiderinrichting omvattende een 4-fasen ladingsgekoppelde inrichting. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58175A JPS58175A (ja) | 1983-01-05 |
| JPS6249748B2 true JPS6249748B2 (ja) | 1987-10-21 |
Family
ID=19837602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57096050A Granted JPS58175A (ja) | 1981-06-05 | 1982-06-04 | 半導体装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4584697A (ja) |
| JP (1) | JPS58175A (ja) |
| DE (1) | DE3220084A1 (ja) |
| FR (1) | FR2511545B1 (ja) |
| GB (1) | GB2101400B (ja) |
| IT (1) | IT1198375B (ja) |
| NL (1) | NL186416C (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8500863A (nl) * | 1985-03-25 | 1986-10-16 | Philips Nv | Ladingsoverdrachtinrichting. |
| JPS6436073A (en) * | 1987-07-31 | 1989-02-07 | Toshiba Corp | Manufacture of semiconductor device |
| JP2606225B2 (ja) * | 1987-08-27 | 1997-04-30 | セイコーエプソン株式会社 | 電荷結合素子 |
| JPH03245504A (ja) * | 1990-02-23 | 1991-11-01 | Sumitomo Heavy Ind Ltd | 臨界磁場測定装置用磁石 |
| KR930002818B1 (ko) * | 1990-05-11 | 1993-04-10 | 금성일렉트론주식회사 | Ccd 영상소자 |
| DE69120773T2 (de) * | 1990-11-09 | 1997-02-06 | Matsushita Electronics Corp | Ladungsträgeranordnung, Verfahren zu ihrer Herstellung und Verfahren zu ihrer Steuerung |
| EP0492144A3 (en) * | 1990-11-26 | 1992-08-12 | Matsushita Electronics Corporation | Charge-coupled device and solid-state imaging device |
| US7247892B2 (en) * | 2000-04-24 | 2007-07-24 | Taylor Geoff W | Imaging array utilizing thyristor-based pixel elements |
| US6870207B2 (en) | 2000-04-24 | 2005-03-22 | The University Of Connecticut | III-V charge coupled device suitable for visible, near and far infra-red detection |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4856380A (ja) * | 1971-11-17 | 1973-08-08 | ||
| JPS4970578A (ja) * | 1972-06-05 | 1974-07-08 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3971003A (en) * | 1974-11-18 | 1976-07-20 | Rca Corporation | Charge coupled device imager |
| US3986059A (en) * | 1975-04-18 | 1976-10-12 | Bell Telephone Laboratories, Incorporated | Electrically pulsed charge regenerator for semiconductor charge coupled devices |
| JPS53134372A (en) * | 1977-04-28 | 1978-11-22 | Mitsubishi Electric Corp | Charge transfer type semiconductor device and its driving method |
| GB2010010B (en) * | 1977-10-19 | 1982-02-17 | Gen Electric Co Ltd | Charge coupled devices |
-
1981
- 1981-06-05 NL NLAANVRAGE8102719,A patent/NL186416C/xx not_active IP Right Cessation
-
1982
- 1982-05-28 DE DE19823220084 patent/DE3220084A1/de active Granted
- 1982-06-02 IT IT21655/82A patent/IT1198375B/it active
- 1982-06-02 GB GB08216060A patent/GB2101400B/en not_active Expired
- 1982-06-02 FR FR8209570A patent/FR2511545B1/fr not_active Expired
- 1982-06-04 JP JP57096050A patent/JPS58175A/ja active Granted
-
1985
- 1985-03-19 US US06/713,582 patent/US4584697A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4856380A (ja) * | 1971-11-17 | 1973-08-08 | ||
| JPS4970578A (ja) * | 1972-06-05 | 1974-07-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2101400B (en) | 1984-11-14 |
| NL8102719A (nl) | 1983-01-03 |
| DE3220084C2 (ja) | 1991-03-14 |
| FR2511545B1 (fr) | 1986-07-25 |
| NL186416B (nl) | 1990-06-18 |
| FR2511545A1 (fr) | 1983-02-18 |
| NL186416C (nl) | 1990-11-16 |
| DE3220084A1 (de) | 1983-01-20 |
| IT1198375B (it) | 1988-12-21 |
| JPS58175A (ja) | 1983-01-05 |
| IT8221655A0 (it) | 1982-06-02 |
| US4584697A (en) | 1986-04-22 |
| GB2101400A (en) | 1983-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4012759A (en) | Bulk channel charge transfer device | |
| JPH084136B2 (ja) | 電荷転送装置 | |
| US4131950A (en) | Charge transfer device | |
| JPS6249748B2 (ja) | ||
| US4727560A (en) | Charge-coupled device with reduced signal distortion | |
| JPH0319700B2 (ja) | ||
| JPH033391B2 (ja) | ||
| JPS5944790B2 (ja) | 電荷結合装置 | |
| EP0241084B1 (en) | Ccd input circuit | |
| JP2524451B2 (ja) | Ｈｃｃｄ | |
| EP0001146B1 (en) | Charge coupled device | |
| US3961352A (en) | Multi-ripple charge coupled device | |
| US4901125A (en) | Charge coupled device capable of efficiently transferring charge | |
| US4223329A (en) | Bipolar dual-channel charge-coupled device | |
| JP3077608B2 (ja) | 電荷転送装置およびその製造方法 | |
| JPS6352474B2 (ja) | ||
| US4349749A (en) | Integrated circuit for transferring complementary charge packets between two charge transfer devices | |
| JPH0724307B2 (ja) | 半導体装置 | |
| US4726049A (en) | Charge-coupled device input with complementary signal-dependent charge packets | |
| JPS6213827B2 (ja) | ||
| JP2965568B2 (ja) | 電荷検出装置 | |
| JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
| JPH0231858B2 (ja) | Denkatensosochi | |
| WO1988006349A1 (en) | Reduction of charge transfer inefficiency in charge-coupled devices | |
| JPH04369187A (ja) | Ｃｃｄ固体撮像素子 |