JPH033391B2

JPH033391B2 -

Info

Publication number: JPH033391B2
Application number: JP55074843A
Authority: JP
Inventors: Heinesetsuku Jirosurabu; Jii Robaatsu Chaaruzu; Ii Hooru Josefu
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1979-06-04
Filing date: 1980-06-03
Publication date: 1991-01-18
Also published as: JPS5619668A; US4538287A

Description

【発明の詳細な説明】本発明は電荷結合デバイスに関するものであり
更に詳細には、電荷結合デバイスの出力端にあつ
て、非破壊読み出しを可能とする浮遊ゲート増幅
器に関するものである。

電荷結合デバイス（CCD）に於ては、CCDを
低光レベルあるいは他の小信号応用に用いること
ができるように、電荷パケツトで表わされる信号
を低雑音検出及び増幅することが要求される。ま
た信号が検出された後にもその信号を処理するこ
とを可能にするために、非破壊読み出しも、望ま
しい方式である。電荷パケツトを検出するための
代表的な増幅器はプリチヤージ増幅器である。こ
れは、MOSトランジスタを通してＰ−Ｎ接合を
プリセツトレベルに充電しておき、次に信号の電
荷でもつてそのダイオード容量を放電させること
で、信号電荷に比例した電圧を発生させるという
方式である。残念ながら、プリチヤージ増幅器は
電荷パケツトを破壊してしまうのでその後の処理
を行なうことができないし、またMOSトランジ
スタチヤンネル中に熱雑音に依る√に比
例する雑音電圧を発生する。非破壊読出しを可能
する浮遊ゲート増幅器は、1973年２月の国際固体
回路会議（ISSCC）の予稿集の154−155頁に、ウ
エン（Wen）とサルスベリ（Salsbury）が「一
段浮遊ゲート増幅器の解析と設計」という題目で
また、1974年12月発行の米国IEEEのJouranal of
Solid−State Circuitsの第SC−９巻、第６号の
410−414頁にウエン（Wen）が「浮遊ゲート増
幅器の設計と動作」という題目で、それぞれ発表
している。この装置もまた、プリセツト増幅器に
固有なプリセツト雑音を減らしている。その構造
は、浮遊ゲートの下の電荷を転送するために用い
る大きなバイアスゲートの下の酸化物層中に浮遊
ゲートが埋込まれた形になつている。電荷パケツ
トを転送するためのバイアスゲートのクロツク
が、浮遊ゲート上に雑音を導入しまた大きい電圧
を印加するため絶縁酸化物に応力を加えることに
なる。改良型の容量結合型浮遊ゲート増幅器が、
1979年３月16日付の米国特許出願第021058号、ジ
ヨセフE.ホール（Joseph Ｅ Hall）による「容
量結合型浮遊ゲート増幅器」に開示されている。
この改良型ではバイアスゲートを離して置き、電
荷パケツトを転送させるために制御ゲートを用
い、それによつて装置の感度を高め、また浮遊ゲ
ート上の雑音のいくらかを減じている。しかし、
これら構造のどれにおいても、浮遊ゲートへの電
気的つながりが欠けている。浮遊ゲート状の電位
制御は定まらない傾向をもつている。すなわち周
囲の絶縁体中の電荷の移動のために、電位が時間
と共にドリフトする傾向を示す。このドリフトは
増幅器の動作点を変えてしまい、CCDチヤンネ
ルの電位も変えてしまう。

本発明は、非破壊読み出しを可能とする、電荷
結合デバイス用の浮遊ゲート増幅器に具体化され
ている。浮遊ゲートは、絶縁層中に埋込まれ、電
荷転送チヤンネルに交差する下方金属配線で画定
される。一実施例において、浮遊ゲートは金属−
酸化物−半導体トランジスタのソースへ接続さ
れ、そのトランジスタのドレインはバイアスライ
ンである上方レベル導体へ接続されている。別の
実施例においては、ダイオードのアノードが浮遊
ゲートへ接続され、ダイオードのカソードがバイ
アスラインへ接続される。上方レベル金属配線は
１対の制御ゲートを供給し、それらは浮遊ゲート
が電荷転送チヤンネルと交差するところで、浮遊
ゲートに部分的に重なるように隣接している。電
荷パケツトは制御ゲートを用いることによつて浮
遊ゲート下を転送される。制御ゲートはまた、読
出し時に浮遊ゲート下に電荷パケツトを保持する
ためにも用いられ、デバイス感度を改善する。電
荷は浮遊ゲート上に電圧を誘起し、それが検出、
増幅される。増幅器の出力は、浮遊ゲート下の電
荷に比例する。高抵抗経路を通して浮遊ゲートを
バイアスラインへ電気的に接続することによつ
て、本発明に従つて構成される浮遊ゲート増幅器
においては浮遊ゲートの設定点の長時間ドリフト
は実質的になくなつた。

浮遊ゲートをあらかじめ決められた電圧にプリ
セツトする時に生ずる浮遊ゲート上の雑音は、読
み出しの行なわれる度にプリセツトする代りに、
一連の読出しが完了した時点でのみプリセツトを
行なうようにすることで最小化された。制御ゲー
トの容量性結合によつて浮遊ゲートへ誘起される
周期的なクロツク雑音は、適当な同時信号を制御
ゲートへ供給することによつて消去される。低信
号レベルを用い、雑音消去電子回路の簡素化によ
つて、装置の感度が改善される。

本発明の新規と思われる特徴は特許請求の範囲
に述べた。しかし本発明それ自体及び、それの他
の特長、利点は以下の図面を参照した詳細な説明
によつて最も良く理解できるであろう。

第１図及び第２ａ図〜第２ｄ図を参照すると、
本発明に従つて構成された、電荷結合デバイスの
出力端に位置する浮遊ゲート増幅器が示されてい
る。実際の浮遊ゲート増幅器は第１図の破線の中
に含まれており、破線の外は他の出力回路であ
る。浮遊ゲート増幅器は、ｎ型シリコンあるいは
他の半導体材料を用いてもよいが、好ましくはＰ
型シリコンである第１の伝導型の半導体材料基板
１０中に形成される。第１の伝導型とは逆の第２
の伝導型の注入によつて基板１０中に半導体表面
に平行な埋込み電荷転送チヤンネル１１が形成さ
れる。基板１０とは第２の伝導型の１対の拡散領
域１２，１３が基板１０中に、電荷転送チヤンネ
ル１１に隣接して形成され、それらが出力トラン
ジスタ１４のソース１２とドレイン１３を形成す
る。負荷抵抗１５は基板１０中に形成されるが、
それは出力トランジスタ１４のソースである拡散
領域１２の一部である。好ましくは酸化シリコン
である絶縁体１６が基板表面上、電荷転送チヤン
ネル１１上にとりつけられている、作成工程上、
この絶縁体１６は１工程以上によつて作られる。
細長い導電性の部材が絶縁体１６中に埋めこまれ
て浮遊ゲート１７を構成する。浮遊ゲートの一方
の端は、チヤンネル１１を横切つて延びている。
好適実施例において、この導電性材料部分１７は
アルミニウムでよく、その場合には絶縁体１６の
一部は陽極酸化アルミニウムでよい。しかし、ア
ルミニウムの代りに、多結晶シリコンのような他
の材料を用いてもよい。浮遊ゲート１７はまた、
出力トランジスタ１４のゲートにもなつている。
浮遊ゲートの両側の絶縁体１６中に１対の導電性
位相電極２０，２１が埋込まれて、チヤンネル１
１を横切つて延びている。導電性材料の１対の平
行に間を置いてならんだ制御ゲート２２，２３が
絶縁体１６上にチヤンネル１１を横切つて延びる
ようにとりつけられ、部分的に浮遊ゲート１７と
位相電極２０，２１に重なつている。基板１０と
逆の第２の伝導型の１対の拡散領域１８，１９
が、電荷転送チヤンネル１１から離れた基板１０
中に形成され、浮遊ゲートバイアストランジスタ
２７のソース１８とドレイン１９を形成する。浮
遊ゲート１７は、ソース１８上の酸化物層３０中
の電極窓を通して浮遊ゲートバイアストランジス
タ２７のソースへ接続されている。好ましくはア
ルミニウムである導電性部材２８が絶縁層１６中
に埋込まれ、浮遊ゲートバイアストランジスタ２
７のゲートを形成する。好ましくはアルミニウム
であるバイアスライン２９はドレイン１９上の酸
化物層３０中の電極窓を通して浮遊ゲートバイア
ストランジスタ２７のドレイン１９に接続され
る。導電性部材２８はまた制御パルスラインとし
ても機能する。酸化シリコンの層３０は出力トラ
ンジスタ１４と浮遊ゲートバイアストランジスタ
２７のソース１２，１８とドレイン１３，１９、
そして負荷抵抗１５をおおつている。増幅器の要
素をとりかこむように、基板１０と同じ伝導型の
チヤンネルストツプ３２の上に厚いフイールド酸
化物領域３１が設けられる。

出力トランジスタ１４のソース１２は浮遊ゲー
ト増幅器の出力部であり、またサンプルアンドホ
ールドトランジスタ３５のドレイン３３をも形成
する。サンプルアンドホールドトランジスタ３５
のソース３４とサンプルドアウトプツトソースホ
ロワトランジスタ４２のソース４０、ドレイン４
１とは出力トランジスタ１４のソース領域１２、
ドレイン領域１３を含む拡散領域と同じ伝導型の
拡散領域である。好ましくはアルミニウムである
導電性ストリツプ４３が絶縁体１６中に埋込ま
れ、サンプルアンドホールドトランジスタ３５の
ゲートを形成する。ストリツプ４３は、浮遊ゲー
ト１７と同じ材料であり、同時に形成される。好
ましくはアルミニウムである別の導電性ストリツ
プ４４が、ソース３４上の酸化物層３０中の電極
窓を通してサンプルアンドホールドトランジスタ
３５のソース３４へつながれ、更にサンプルドア
ウトプツトソースホロワトランジスタ４２のゲー
トをも形成している。すべてのトランジスタに対
するゲート酸化物２６を形成する絶縁体１６の薄
い部分２６上をゲート４４がおおつている。基板
１０中に別の負荷抵抗４５が設けられ、この負荷
抵抗４５は、サンプルドアウトプツトソースホロ
ワトランジスタ４２のソースである同じ拡散領域
４０の一部分である。好ましくはアルミニウムで
ある導電性部材４６が、ソース４０上の酸化物層
３０中の電極窓を通してソースホロワトランジス
タ４２のソース４０へ接続される。導電性部材４
６は制御ゲート２２，２３と同じ材料であつて同
時に作られて、出力回路からの出力部である。

浮遊ゲート増幅器を作成する場合、半導体工業
でよく知られた工程技術を用いることは理解され
るであろう。

第３図は、第１図の浮遊ゲート増幅器とその他
の出力回路を併せた回路の電気回路図であつて、
浮遊ゲート増幅器は破線矩形内に示されている。
浮遊ゲート増幅器は、MOS浮遊ゲートバイアス
トランジスタ２７、MOS出力トランジスタ１４、
浮遊ゲート１７、負荷抵抗１５を含んでいる。浮
遊ゲートバイアストランジスタ２７はバイアス電
圧へ接続されだドレイン１９、浮遊ゲート１７へ
つながれたソース１８、制御パルスライン２８で
あるゲート２８を有している。出力トランジスタ
１４はV_DDへつながるドレイン１３、負荷抵抗１
５及びサンプルアンドホールドトランジスタ３５
のドレイン３３へつながるソース１２、そして浮
遊ゲート１７でもあるゲート１７を有している。
上述の要素に加えて、増幅器回路中には電流源I_Q
と複数個のコンデンサC₁，C₂，C₃，C₄が含まれ
る。電流源I_Qは浮遊ゲート１７下の電位井戸中へ
の電荷パケツトの移動を表わしている。コンデン
サC₁は浮遊ゲート１７とアースとの間の浮遊容
量を表わしている。コンデンサC₂は浮遊ゲート
とシリコンの間のゲート酸化物の容量を表わして
いる。コンデンサC₃はシリコン表面と井戸内の
電荷の間の空乏化シリコン領域の容量を表わして
いる。コンデンサC₄は埋込みチヤンネルCCDに
対するシリコンバルク基板と電位井戸中の電荷と
の間の容量を表わしている。これらの容量は、井
戸の電荷保持能力を制御する。

CCDデバイスにおいて、情報はデバイスの蓄
積井戸中にたくわえられる。井戸に何がたくわえ
らているかを読むために、各井戸中の電荷はそれ
を読み増幅できる位置まで転送しなければならな
い。電荷は、浮遊ゲート増幅器中の１要素である
浮遊ゲート１７下の蓄積井戸へ転送される。浮遊
ゲート増幅器は非破壊読み出し増幅器であり、井
戸中の電荷パケツトは情報が読まれた後も破壊さ
れない。この浮遊ゲートはこの増幅器の鍵になる
特徴である。それはMOS出力トランジスタ１４
のゲートであり、浮遊ゲートバイアストランジス
タ２７のソース１８へ接続されている。浮遊ゲー
ト上の電圧がまず、第４図に６７で示したCP波
形のように制御パルスライン２８上の電圧を上昇
させることによつて浮遊ゲードバイアストランジ
スタ２７をターンオンさせて、セツトされる。こ
のことによつて浮遊ゲート１７上の電圧は
V_PRESET、すなわち制御パルスライン２８上の電
圧から浮遊ゲートバイアストランジスタ２７のし
きい値電圧を差し引いた電圧へ上昇する。次いで
制御パルスライン２８上の電圧は第４図に６８で
示したCP波形のように低下して浮遊ゲードバイ
アストランジスタ２７をターンオフする。これに
よつて浮遊ゲート１７上の電圧がセツトされ、出
力トランジスタ１４の動作点がセツトされ、大き
な電荷パケツトが浮遊ゲート１７下に転送された
時に、浮遊ゲートバイアストランジス２７がター
ンオンするのを阻止する。更に、これによつてバ
イアス電圧は浮遊ゲート及び出力トランジスタ１
４から分離される。電荷パケツトが浮遊ゲート１
７下の蓄積井戸中に転送された時、これは浮遊ゲ
ート１７上に電圧を誘起し、既にセツトされた電
圧を一時的に変化させる。この誘起電圧は電荷パ
ケツト中の電荷の量に比例する。この誘起電圧は
出力トランジスタ１４を流れる電流を変化させる
ので、従つて検出及び増幅することができる。こ
の動作は、浮遊ゲート増幅器の等価回路である第
３図を参照しながら示すことができる。電流源I_Q
は、浮遊ゲート１７の下の蓄積井戸へ転送されて
きた電荷パケツト中の電流の大きさを表わす。そ
のためそれは接続したものではなく電流パルスで
ある。I_Qの値は各電荷パケツト中の電荷の量によ
つて変化する。I_Qで電流が流れる時、電子がコン
デンサC₃とC₄中にもたらされ、電荷が各コンデ
ンサの間で再分布した時に、浮遊ゲート１７上の
電圧に変化をもたらす。浮遊ゲート電圧のこの変
化は、出力トランジスタ１４の動作点を変化さ
せ、また負荷抵抗１５からの信号すなわち浮遊ゲ
ート増幅器の出力を変化させる。浮遊ゲート増幅
器出力は電荷パケツト中の電荷の量に比例するの
で、この動作モードはCCD撮像装置に有用であ
る。浮遊ゲート増幅器の動作は、CCDのリセツ
トと共に、第４図と第５図を参照しながら理解で
きる。第４図は、第５図の浮遊ゲート１７、制御
ゲート２２，２３及び位相電極２０，２１のいく
つかの上に与えられるあるいは現われる電圧を表
わしている。第５図の浮遊ゲート１７、制御ゲー
ト２２，２３及び位相電極２０，２１の下の実線
６０は典型的な読出し動作の間の井戸の中の電位
を示す。点線６１，６２は、各々の位相電極及び
ゲートへ異なる電圧が供給された時の電位を表わ
す。φ₁位相電極２０の下の蓄積井戸中に読出す
べき電荷パケツトがあつたと仮定する。まず浮遊
ゲート１７下の蓄積井戸中の電荷パケツトは別の
蓄積井戸へ転送されねばならない。このことは、
時間間隔T₁の間出力制御ゲートG₂２３上の電圧
を上昇させ、浮遊ゲート１７の下の電荷パケツト
をφ₁位相電極２０下の井戸へ転送させることに
よつて行なうことができる。制御ゲートG₂上の
電圧が持上げられる時、その下の電位は点線６２
で示されている。電荷パケツトが位相電極φ₁２
０下の井戸へ転送された後、制御ゲートG₂上の
電圧はアースへもどる。次にφ₂位相電極２１下
の電荷パケツトが読出しのために、浮遊ゲート１
７下の井戸へ転送されなければならない。このこ
とは、φ₂位相電極２１上の電圧をアースするこ
とによつて行なわれる。すなわちそれによつて
φ₂位相電極２１下の電荷パケツトは入力制御ゲ
ート２２であるG₁下の井戸へ転送される。しか
し、浮遊ゲート１７下の電位が制御ゲートG₁下
の電位よりも低いため、電荷パケツトは浮遊ゲー
ト１７下の井戸へ落ち込む。そして、制御ゲート
G₂下の電位が浮遊ゲート１７下の電位よりも高
いために、それ以上進まない。この電荷パケツト
の転送は浮遊ゲート１７上に異なる電圧を誘起
し、それに比例して出力電圧が変化する。この誘
起電圧は第４図のFG波形中の変化ΔV₁、ΔV₂と
して見ることができる。既に述べたように、この
電圧変化ΔV₁、ΔV₂は各電荷パケツトによつて異
なる。各々電荷パケツトが読出された後、浮遊ゲ
ート１７上の電圧は既に述べたようにしてリセツ
トされる。本発明において、電荷パケツトは制御
ゲート２２，２３を用いて、浮遊ゲート１７へ転
送され、またそこから転送されてゆく。入力制御
ゲート２２は約1.5ボルトに保たれ、出力制御ゲ
ート２３はV_DDと０ボルトの間をパルス状に変動
する。入力制御ゲート２２上の電圧は、φ₂位相
電極２１下の蓄積井戸からの電荷パケツトの転送
に対して、電極電圧が０ボルトの時、障壁にはな
らない。しかし浮遊ゲート１７下のどんな電荷で
も、φ₂位相電極２１の方へ逆もどりしようとす
る転送に対しては障壁となる。出力制御ゲート２
３が０ボルトのとき、それは浮遊ゲート１７下か
らφ₁位相電極２０への電荷パケツトの転送に対
して障壁となる。しかし、出力制御ゲート２３が
V_DDである時、浮遊ゲート１７下の井戸からφ₁位
相電極２０への電荷の転送は許容される。浮遊ゲ
ートバイアストランジスタ２７は、浮遊ゲート電
位を設定することを実効的に制御する。浮遊ゲー
ト１７は、オフ状態にある時の浮遊ゲートバイア
ストランジスタ２７の高抵抗を通してバイアスラ
イン１９へ電気的に接続される。従つて浮遊ゲー
ト１７は、制御パルスライン２８上の電圧から浮
遊ゲートバイアストランジスタ２７のしきい値電
圧を差引いた値である、一定電位V_PRESETに留ま
つている。浮遊ゲート１７の容量とオフ状態の浮
遊ゲートバイアストランジスタ２７の高抵抗で決
まるRC時定数は非常に大きくそのため浮遊ゲー
ト１７上への電位の誘起が可能である。

第６図ないし第９図に示したような、本発明の
別の実施例においては、第１図に示した実施例の
MOS浮遊ゲートバイアストランジスタ２７の代
りにダイオード７０が用いられている。このダイ
オードのアノード７１は浮遊ゲート１７′へ、ま
たカソードはバイアスライン２９′へ、いずれも
第６図に示されたように接続されている。カソー
ド７２は、出力トランジスタ１４′のソース及び
ドレイン領域１２′，１３′と同じ伝導型の、基板
１０′中の拡散領域である。アノード７１はカソ
ード７２中の、カソード７２と逆の伝導型の拡散
領域である。浮遊ゲート１７は、アノード７１上
の酸化物層中の電極窓を通してアノード７１へ接
続されている。バイアスライン２９′は、カソー
ド７２上の酸化物層７３中の電極窓を通してカソ
ード７２へ接続されている。カソード７２をとり
かこむ基板と同じ伝導型のチヤンネルストツプ３
２′上に厚いフイールド酸化物領域３１′が設けら
れている。第６図ないし第８図中のダツシユ付き
の参照番号は、それ以前の図面中でダツシユなし
の同番号に対応している。

電荷パケツトは既に浮遊ゲートバイアストラン
ジスタ２７に関して述べたのと同じやり方で読み
出される。しかし、制御パルスライン２８がない
ので、浮遊ゲート１７上の電圧のリセツトは行な
わない。このことは、第９図に示したように、ダ
イオード実施例を用いた浮遊ゲート増幅器のクロ
ツクシーケンスを調べてみれば明らかになる。浮
遊ゲート１７上の電圧は、逆バイアスされたダイ
オード７０を通る漏れ電流によつて、バイアスラ
イン２９上の電圧へセツトされる。電流は、浮遊
ゲート１７がバイアスライン２９上の電圧V_bias
に充電されるまで流れる。浮遊ゲート１７が逆バ
イアスされたダイオード７０の抵抗によつて電気
的にバイアスライン２９へ接続されているため、
浮遊ゲート１７上の電圧はV_biasにセツトされた
ままで留まる。浮遊ゲート電圧が変化するのは、
電荷パケツトが浮遊ゲート１７下の井戸へ転送さ
れそこから転送されて出てゆく過渡的な時間だけ
である。浮遊ゲート容量と逆バイアスダイオード
７０RC時定数は非常に大きく、浮遊ゲート１７
上への電圧誘起をさまたげない。

電荷の転送及び浮遊ゲート上の電圧設定時のク
ロツク動作の間、システムへ誘起される雑音が減
少するという浮遊ゲート増幅器の進歩した動作方
法は、第１０図と第１１図を参照して説明する。
好ましくは、第１図、第２図、第３図に示された
浮遊ゲート増幅器は、サンプルアンドホールドト
ランジスタ３４（Q₂）を、ゲート導体４４を出
力トランジスタ１４のソース導体１２へ直接接続
するようにして修正する。この修正が以下の説明
では仮定されている。

第１０図は、第１１ａ図のゲート１７，２２，
２３及び位相電極２０，２１のいくつかに供給あ
るいは現われる電圧を表わしている。第１１ｂ図
と第１１ｃ図はそれぞれ第１０図中の時刻ＡとＢ
において、第１１ａ図のゲート１７，２２，２３
及び位相電極２０，２１の下の電位を表わしてい
る。これらの電位は、第１０図に示したように、
時刻Ａ，Ｂにおいてゲート１７，２２，２３及び
位相電極２０，２１へ供給される電圧に対応して
いる。φ₁′位相電極２０下の蓄積井戸に読出すべ
き電荷パケツト５０があると仮定する。この電荷
パケツト５０は、第１１ｂ図に、φ₁′位相電極２
０下の斜線ハツチ部分として示されている。
G₂′制御ゲート２３の下には既に読まれた電荷パ
ケツト５１が存在する。これも斜線ハツチして示
してある。この時点は第１０図でのＡに相当し、
第１１ａ図のゲート１７，２２，２３及び位相電
極２０，２１下の電位は第１１ｂ図に示したよう
になつている。φ₁′位相電極下の電荷パケツト５
０が読出されるために、それが浮遊ゲート１７下
へ転送されなければならない。もちろん、この電
荷パケツト５０が浮遊ゲート１７下へ転送された
時には、G₂′制御ゲート２３下の電荷パケツト５
１はφ₁′位相電極２１下へ転送される。転送直後
の時点は第１０図のＢになり、第１１ａ図のゲー
ト１７，２２，２３及び位相電極２０，２１下の
電位は第１１Ｃ図に示したようになる。この電荷
転送を実現するために、φ₁′とφ₂′位相電極２０と
２１及びG₁′，G₂′制御ゲート２２，２３上の電圧
は、Ａ時点での値からＢ時点での値へそれぞれ変
化しなければならない。V_Tは電位井戸が形成し
始める電位である。電荷パケツトの転送は浮遊ゲ
ート１７上に電圧変化を誘起し、出力電圧はそれ
に比例して変化する。この誘起電圧は第１０図の
FG波形中に変化ΔV₁，ΔV₂，ΔV₃，ΔV₄として
みることができる。既に述べたように電圧変化
ΔV₁，ΔV₂，ΔV₃，ΔV₄は各電荷パケツトによつ
て異なる。一連の読出しが行なわれた後、浮遊ゲ
ート１７上の電圧は既に述べたようにしてリセツ
トされる。各々の電荷パケツトを読出した後でな
く、一連の読出しの後に浮遊ゲート電圧をリセツ
トすることによつて、浮遊ゲート１７上のプリセ
ツト雑音が減少する。

第１０図から注目すべき事は、φ₁′，φ₂′位相電
極と制御ゲートG₁，G₂の変化は同時に発生する
ということである。このことは、この増幅器の動
作のこのモードの重要な特徴である、というのは
制御ゲート２２，２３が浮遊ゲート１７へ容量結
合していることによつて生ずる同期したクロツク
雑音を最小化するために、このタイミングシーケ
ンスが必要であるからである。同期的クロツク雑
音が最小になるのは、G₁′制御ゲート２２上の容
量（C_G1）とG₁′制御ゲート２２上の記号（ΔV_G1）
の積がG₂′制御ゲート２３上の容量（C_G2）と
G₂′制御ゲート２３上の信号（ΔV_G2）の積の符号
を変えたものに等しい時である。すなわち次の式
が満足される時である、 C_G1ΔV_G1＝−C_G2ΔV_G2 ΔC_G1とΔV_G2は第１０図に示されている。容量と
電圧との積は電荷に等しいので、この式が満足
されることによつて、浮遊ゲート１７上には等量
で異符号の電荷が誘起されることにより、それに
よつて、浮遊ゲート１７上には同期クロツク雑音
は生じない。もちろん、制御ゲート２２，２３上
に信号が同時に供給されないかぎり、この式は成
立しない。C_G1とV_G2はマスクレベルの位置合せ
に影響され、多くの場合それらは同じ大きさでな
い。従つて、この結果を得るためには、制御ゲー
ト２２，２３上の信号の振幅とオフセツトを調整
する必要がある。第１０図のこれら波形を調べる
場合上記のことを念頭に置く必要がある。

第１０図及び第１１図に関して述べたクロツク
方式にはいくつかの利点がある。第１のものは、
各々の読出し毎にリセツトを行なう替りに一連の
読出しの後に浮遊ゲート１７上の電圧をリセツト
することによつて、浮遊ゲート１７上の電圧リセ
ツトする毎に発生するプリセツト雑音の大部分を
なくすことができるということである。既に述べ
たように、C_G1ΔV_G1＝−C_G2ΔV_G2の成立によつ
て、制御ゲート２２，２３が浮遊ゲート１７へ容
量結合していることによつて生ずる同期クロツク
雑音がなくなる。これら雑音の減少によつて、大
きな装置感度とよりよい分解度の映像が得られ
る。

本発明は、図示の実施例に関して説明したが、
これらの説明は本発明をそれだけに限定するつも
りのものでない。本発明の他の実施例と共に、図
示実施例の各種の修正が可能であることは当業者
には明らかであろう。従つて特許請求の範囲はそ
れら本発明の真の範囲に含まれる実施例のすべて
の修正を含むものと解釈すべきである。

【図面の簡単な説明】

第１図は、電荷−結合装置浮遊ゲート増幅器の
物理的配置を示す、半導体チツプの小部分の拡大
平面図である。第２ａ図から第２ｄ図まではそれ
ぞれラインａ−ａ，ｂ−ｂ，ｃ−ｃ，ｄ−ｄに沿
つた第１図の増幅器の断面図である。第３図は、
第１図の浮遊ゲート増幅器及びその他の出力回路
の電気回路であり、浮遊ゲート増幅器は点線内に
含まれている。第４図は、浮遊ゲート増幅器の動
作のためのクロツクシーケンスを示す図である。
第５図は、浮遊ゲートの付近の、CCDの電位分
布図である。第６図は、第１図の浮遊ゲート増幅
器の一部分の修正を示す部分図であり、この中
で、浮遊ゲートバイアストランジスタがダイオー
ドで置替えられている。第７図は、第２ｃ図の断
面の修正部分を示す部分図であつて、浮遊ゲート
バイアストランジスタがダイオードで置換えられ
た第６図の修正を示している。第８図は、第６図
に示したダイオード部分の等価電気回路図であ
る。第９図は、第６図の修正された浮遊ゲート増
幅器の動作のためのクロツクシーケンスを示す図
である。第１０図は、浮遊ゲート増幅器の動作の
交番モードに対するクロツクシーケンスを示す図
である。第１１ａ図は、浮遊ゲートの付近の浮遊
ゲート、制御ゲート、位相電極を示す回路図であ
る。第１１ｂ図と第１１ｃ図は、第１１ａ図の
CCDに対する電位分布図であり、交番動作モー
ドの間の異なる時刻における電位を示している。（参照番号）、１０……半導体基板、１１……
電荷転送チヤンネル、１２……ソース領域、１３
……ドレイン領域、１４……出力トランジスタ、
１５……負荷抵抗、１６……絶縁体、１７……浮
遊ゲート、１８……ソース領域、１９……ドレイ
ン領域、２０……位相電極、２１……位相電極、
２２……制御ゲート、２３……制御ゲート、２７
……浮遊ゲートバイアストランジスタ、２８……
制御パルスライン、２９……バイアスライン、３
０……酸化物層、３２……チヤンネルストツプ、
３３……ドレイン領域、３４……ソース領域、３
５……サンプルアンドホールドトランジスタ、４
０……ソース領域、41……ドレイン領域、４２…
…サンプルドアウトプツトソースホロワトランジ
スタ、４３……導体ストリツプ、４４……ゲー
ト、５０……電荷パケツト、５１……電荷パケツ
ト、７０……ダイオード、７１……アノード、７
２……カソード、７３……酸化物層。

Claims

【特許請求の範囲】１電荷結合デバイスであつて、第１の伝導型の半導体物質からなり、第１の表
面を有する基板、上記基板の上記第１の表面にそつて延びる電荷
転送チヤンネルを画定する手段、上記基板の上記第１の表面上に配置された絶縁
体、上記絶縁体中に埋めこまれ、上記電荷転送チヤ
ンネルを横切つて延びる細長い導電性の浮遊ゲー
ト、上記電荷転送チヤンネル上におおいかぶさるよ
うに上記絶縁体上でかつ上記浮遊ゲートの両側に
配置された１対の平行に並んだ制御ゲートであつ
て、各々が部分的に上記浮遊ゲートの上におおい
かぶさつている制御ゲート、上記基板中に配置され、上記電荷転送チヤンネ
ルと間を置いて隣接し、上記第１の伝導型とは逆
の第２の伝導型を有する第１及び第２の領域、上記浮遊ゲートは上記第２の伝導型の上記第１
と第２の領域の間に延びており、上記第２の伝導
型の第１及び第２の領域を各々ソースとドレイン
とし、上記浮遊ゲートをゲートとしてなるトラン
ジスタ、上記基板の上に設けられたバイアスライン、上記基板中に形成され、上記浮遊ゲートと上記
バイアスラインとの間に接続された浮遊ゲートバ
イアス手段、を含み、上記浮遊ゲートの電位は、上記トランジスタ中
の電流を変調させるために電荷転送チヤンネルか
ら伝播してきた電荷パケツトに応じて変化され、
増幅出力信号を得る電荷結合デバイス。２特許請求の範囲第１項の電荷結合デバイスで
あつて、上記細長い導電性の浮遊ゲート部材がア
ルミニウムである電荷結合デバイス。３特許請求の範囲第２項の電荷結合デバイスで
あつて、上記絶縁体が陽極酸化されたアルミニウ
ムである電荷結合デバイス。４特許請求の範囲第１項の電荷結合デバイスで
あつて、上記絶縁体が酸化シリコンである電荷結
合デバイス。５特許請求の範囲第１項の電荷結合デバイスで
あつて、上記電荷転送チヤンネルが、上記基板中
の第２の伝導型の領域によつて画定され、かつ上
記基板の上記第１の表面に沿つて延びている埋め
込みチヤンネルである電荷結合デバイス。６特許請求の範囲第１項の電荷結合デバイスで
あつて、上記制御ゲートが上記電荷転送チヤンネ
ルを横切つて延びている電荷結合デバイス。７特許請求の範囲第６項の電荷結合デバイスで
あつて、上記制御ゲートがアルミニウムである電
荷結合デバイス。８特許請求の範囲第１項の電荷結合デバイスで
あつて、上記浮遊ゲートバイアス手段が、上記浮
遊ゲートに接続されたソースと上記バイアスライ
ンに接続されたドレインを各々形成する第２の伝
導型の１対の拡散領域と、制御パルスラインに接
続されたゲートを画定する上記絶縁体中に埋め込
まれた伝導体と、を有する金属−酸化物−半導体
トランジスタである電荷結合デバイス。９特許請求の範囲第１項の電荷結合デバイスで
あつて、上記浮遊ゲートバイアス手段が、上記バ
イアスラインに接続されたカソードを画定しかつ
上記第２の伝導型であつて上記基板中にある第１
の拡散領域と、上記浮遊ゲートに接続されたアノ
ードを画定しかつ上記第１の伝導型であつて上記
第１の拡散領域中にある第２の拡散領域と、を有
する電荷結合デバイス。